專利名稱：具有定位結(jié)構(gòu)的封裝模塊及電子裝置及組裝后檢測方法
技術領域：
本發(fā)明涉及一種電子封裝技術，特別是有關于一種具有定位結(jié)構(gòu)的封裝模塊及相關的電子裝置及組裝后檢測方法。
背景技術：
可攜式電子產(chǎn)品，例如手機(cell phone)、移動計算機(mobile computing)及其它消費性產(chǎn)品需要在厚度薄、重量輕及低成本的限制因素下呈現(xiàn)高效能(performance)及功能(functionality)，因而驅(qū)使制造業(yè)者必須增加半導體芯片的集成度。亦即，制造業(yè)者開始轉(zhuǎn)向三維(3D)封裝，藉由線焊(wirebonding)法或倒裝芯片(flip chip)法等組裝技術而將多重芯片疊置于一封裝中。
因此，多重封裝模塊(multi-package module，MPM)近來越來越受到矚目，其可在一封裝基板上整合不同功能的芯片，例如微處理器或存儲器、邏輯及光學集成電路等，取代了將個別的芯片放置于較大尺寸的印刷電路板(printed circuit board，PCB)上的方式。然而，相較于個別的單晶封裝而言，多重封裝模塊具有較高的功率密度，而使得熱管理(thermal management)變得更為重要且成為其成功發(fā)展的關鍵因素。
圖1繪示出傳統(tǒng)的具有多重封裝模塊的電子裝置100的剖面示意圖。此電子裝置100包括一多重封裝模塊20，其組裝于一印刷電路板(PCB)101上，且其包括一封裝基板12。封裝基板12的上表面及下表面各組裝有不同功能的芯片16及14而構(gòu)成多重封裝模塊20。舉例而言，芯片16藉由一封裝基板12’的凸塊(或錫球)10’而組裝于封裝基板12的上表面。芯片14則藉由倒裝芯片法組裝于封裝基板12的下表面。封裝基板12下表面具有多個凸塊10，其對應連接至印刷電路板101上的焊墊(bonding pad)(未繪示)，使芯片16及14與印刷電路板101作電連接。在多重封裝模塊20中，芯片16所產(chǎn)生的熱可藉由輻射(radiation)和對流(convection)兩種方式將其排出。然而，由于芯片14與印刷電路板101之間的間隙狹小的關系，使得芯片14所產(chǎn)生的熱難以藉由輻射(radiation)和對流(convection)兩種方式將其排出。因此，芯片14只能藉由傳導(conduction)方式進行散熱。一般而言，印刷電路板101上對應芯片14的位置會形成一金屬層102，并藉由散熱膏(heat conductive paste)22而與芯片14連接。因此，芯片14可藉由散熱膏22、金屬層102及印刷電路板101所構(gòu)成的熱傳導路徑來進行散熱。
然而，在將多重封裝模塊20組裝于印刷電路板101上期間，容易因多重封裝模塊20誤對準(misaligment)或是傾斜而使得芯片14無法與散熱膏22完全接觸，如圖1所示，降低散熱效率且芯片14因高溫而產(chǎn)生不穩(wěn)定的操作。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的在于提供一種具有定位結(jié)構(gòu)的封裝基板及電子裝置，其可藉由一對定位結(jié)構(gòu)來檢測封裝基板上的芯片是否與電路板上的散熱膏完全接觸。
本發(fā)明的另一目的在于提供一種組裝后檢測(inspection after mounting)方法，其藉由測量定位結(jié)構(gòu)的電性，以精確地判斷封裝基板上的芯片是否與電路板上的散熱膏完全接觸，進而確保組件的散熱效率。
根據(jù)上述的目的，本發(fā)明的一實施例提供一種具有定位結(jié)構(gòu)的封裝模塊。封裝模塊包括一封裝基板，其具有一芯片區(qū)且一芯片位于芯片區(qū)內(nèi)。至少一對導電的定位突出部，位于芯片區(qū)且藉由芯片而彼此相隔。一測試墊，位于背向芯片的封裝基板上且電連接導電的定位突出部。
又根據(jù)上述的目的，本發(fā)明的一實施例提供一種具有定位結(jié)構(gòu)的電子裝置，其包括一封裝模塊及一電路板。封裝模塊包括一封裝基板，具有一芯片區(qū)且一芯片位于芯片區(qū)內(nèi)。至少一對導電的定位突出部，位于芯片區(qū)且藉由芯片而彼此相隔。一第一測試墊，位于背向芯片的封裝基板上且電連接導電的定位突出部。多個凸塊，依陣列排置于封裝基板的芯片區(qū)之外的區(qū)域。電路板包括多個第一焊墊，對應連接至凸塊。至少一對第二焊墊，對應連接至導電的定位突出部。一第二測試墊，電連接第二焊墊。
根據(jù)上述的另一目的，本發(fā)明的一實施例提供一種組裝后檢測方法。提供一具有定位結(jié)構(gòu)的封裝模塊，其包括一封裝基板，具有一芯片區(qū)且一芯片位于芯片區(qū)內(nèi)。至少一對導電的定位突出部，位于芯片區(qū)且藉由芯片而彼此相隔。一測試墊，位于背向芯片的封裝基板上且電連接導電的定位突出部。提供一電路板，其包括至少一對第二焊墊，對應于導電的定位突出部。一第二測試墊，電連接該對第二焊墊。將封裝模塊組裝于電路板上。測量第一及第二測試墊的電性，以判斷導電的定位突出部是否對應接觸第二焊墊。
為讓本發(fā)明的上述目的、特征和優(yōu)點能更明顯易懂，下文特舉優(yōu)選實施例，并配合附圖，作詳細說明如下。


圖1繪示出傳統(tǒng)的具有多重封裝模塊的電子裝置剖面示意圖；圖2示出根據(jù)本發(fā)明實施例的具有定位結(jié)構(gòu)的電子裝置的剖面示意圖；圖3A至3C繪示出根據(jù)本發(fā)明不同實施例的具有定位結(jié)構(gòu)的多重封裝模塊的仰視平面示意圖；圖4繪示出根據(jù)本發(fā)明實施例的組裝后檢測方法流程圖。
附圖標記說明現(xiàn)有技術10、10’～凸塊；12、12’～封裝基板；14、16～芯片；20～多層封裝模塊；22～散熱膏；100～電子裝置；101～印刷電路板；102～金屬層。
本發(fā)明30、33～凸塊；32、35～封裝基板；32a～芯片區(qū)；34、37～芯片；36～導電的定位突出部；39～第一測試墊；40～多層封裝模塊；42～散熱膏；200～電子裝置；201～電路板；202～第一焊墊；203～第二焊墊；204～第二測試墊；205～金屬層。
具體實施例方式
以下配合圖2說明本發(fā)明實施例的具有定位(alignment)結(jié)構(gòu)的電子裝置200。此電子裝置200包括一多重封裝模塊40，其組裝于一電路板201上，例如印刷電.路板(PCB)。
多重封裝模塊40包括一封裝基板32、至少一對導電的定位突出部36、一第一測試墊39、及多個凸塊30。封裝基板32的下表面具有一芯片區(qū)(未繪示)而其上表面則同樣具有一芯片區(qū)(未繪示)。此處，「下表面」指面向電路板201的表面，而「上表面」指背向于下表面的表面。在本實施例中，封裝基板32可為塑料基板、陶瓷基板、無機基板或是有機基板。典型的芯片區(qū)大體位于封裝基板32中心部。
具有不同功能的芯片34及37可藉由相同或不同的封裝方法而分別組裝于封裝基板32下表面的芯片區(qū)以及上表面的芯片區(qū)內(nèi)。舉例而言，芯片34可藉由倒裝芯片法或線焊法組裝于封裝基板32上，而芯片37可藉由倒裝芯片法或線焊法組裝于封裝基板35并藉由一封裝基板35的凸塊(bump)或錫球(solder ball)33而組裝于封裝基板32的上表面的芯片區(qū)。
至少一對導電的定位突出部36，例如金屬凸塊或錫球，設置于封裝基板32下表面的芯片區(qū)內(nèi)，且藉由芯片34而彼此相隔。在本實施例中，導電的定位突出部36的高度高于芯片34。本文稍后將進一步說明導電的定位突出部36的排置。
第一測試墊39，例如一金屬墊，位于封裝基板32上表面的芯片區(qū)之外的區(qū)域，其可藉由導電(未繪示)而與導電的定位突出部36電連接。
多個凸塊30，例如金屬凸塊、錫球、或信號球等，依陣列排置于封裝基板32的芯片區(qū)之外的區(qū)域，以將來自芯片34及37的信號傳輸至外部電路。
電路板201具有多個第一焊墊(bonding pad)202、至少一對第二焊墊203、第二測試墊204、及金屬層205。第一焊墊202對應連接至上述凸塊30，以電連接電路板201與芯片34及36。典型的電路板201由至少一或多個金屬層以及至少一或多個絕緣層所構(gòu)成，其中金屬層可作為信號層、電源層、及/或接地層。此處，為簡化圖示，僅繪示出一平整基板。
第二焊墊203對應連接至導電的定位突出部36。需注意的是第二焊墊203的位置及數(shù)量取決于多重封裝模塊40的導電的定位突出部36。
第二測試墊204，例如一金屬墊，其可藉由導電(未繪示)而與第二焊墊203電連接。
金屬層205，對應于封裝基板32下表面的芯片34，并藉由散熱膏42而與芯片34連接。芯片34可藉由散熱膏42、金屬層205及電路板201所構(gòu)成的熱傳導路徑來進行散熱。
圖3A至3C繪示出本發(fā)明不同實施例的具有定位結(jié)構(gòu)的多重封裝模塊40的仰視平面示意圖，其中相同于圖1的部件使用相同的標號并省略相關的說明。請參照圖3A，至少一對導電的定位突出部36設置于封裝基板32下表面的芯片區(qū)32a內(nèi)且鄰近于芯片34的兩相對的頂角。在其它實施例中，多重封裝模塊40可具有兩對導電的定位突出部36而分別鄰近于芯片34的四個頂角。再者，在其它實施例中，此對導電的定位突出部36可鄰近于芯片34的兩相對的側(cè)邊，如圖3B及3C所示。同樣地，多重封裝模塊40可具有兩對導電的定位突出部36而分別鄰近于芯片34的四個側(cè)邊。
圖4示出根據(jù)本發(fā)明實施例的組裝后檢測方法流程圖。首先，進行步驟S10，提供一具有定位結(jié)構(gòu)的封裝模塊40。如圖2及3A所示，封裝模塊40包括一封裝基板32，具有一芯片區(qū)32a且一芯片34位于芯片區(qū)32a內(nèi)。至少一對導電的定位突出部36位于芯片區(qū)32a且藉由芯片34而彼此相隔。一測試墊39位于背向芯片34的封裝基板32上且電連接導電的定位突出部36。
接著，進行步驟S12，提供一電路板201。如圖2所示，電路板201具有至少一對第二焊墊203對應于對導電的定位突出部36。一第二測試墊204，電連接第二焊墊203。
之后，進行步驟S14，將封裝模塊40組裝于電路板201上。最后，進行步驟S16，測量第一及第二測試墊39及204的電性，以判斷導電的定位突出部36是否對應接觸第二焊墊203。舉例而言，使用一電表(multimeter)測量第一及第二測試墊39及204之間為短路或開路。當?shù)谝患暗诙y試墊39及204之間為短路時，表示導電的定位突出部36對應接觸第二焊墊203。亦即，組裝于電路板201上的多重封裝模塊40并無發(fā)生誤對準或傾斜。如此一來，芯片34可與散熱膏42完全接觸而具有優(yōu)選的散熱效率。相反地，當?shù)谝患暗诙y試墊39及204之間為開路時，表示導電的定位突出部36并沒有對應接觸第二焊墊203。亦即，組裝于電路板201上的多重封裝模塊40發(fā)生誤對準或傾斜。如此一來，芯片34無法與散熱膏42完全接觸而降低其散熱效率。
根據(jù)本發(fā)明，由于多重封裝模塊具有導電的定位突出部及與其電連接的測試墊，而電路板具有對應導電的定位突出部的焊墊及與其電連接的測試墊，因此可藉由檢測測試墊之間的電性而判斷出封裝基板上的芯片是否與電路板上的散熱膏完全接觸，進而確保組件的散熱效率并防止芯片的不穩(wěn)定操作。
雖然本發(fā)明已以優(yōu)選實施例揭露如上，然其并非用以限定本發(fā)明，任何本領域內(nèi)的技術人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作更動與潤飾，因此本發(fā)明的保護范圍當視所附的權(quán)利要求所界定者為準。
權(quán)利要求
1.一種具有定位結(jié)構(gòu)的封裝模塊，包括一封裝基板，具有一芯片區(qū)且一芯片位于該芯片區(qū)內(nèi)；至少一對導電的定位突出部，位于該芯片區(qū)且藉由該芯片而彼此相隔；以及一測試墊，位于背向該芯片的該封裝基板上且電連接該對導電的定位突出部。
2.如權(quán)利要求1所述的具有定位結(jié)構(gòu)的封裝模塊，更包括多個凸塊，依陣列排置于該封裝基板的該芯片區(qū)之外的區(qū)域。
3.如權(quán)利要求1所述的定位結(jié)構(gòu)的封裝模塊，其中該芯片藉由倒裝芯片法或線焊法組裝至該封裝基板上。
4.如權(quán)利要求1所述的具有定位結(jié)構(gòu)的封裝模塊，其中該對導電的定位突出部高于該芯片。
5.如權(quán)利要求1所述的具有定位結(jié)構(gòu)的封裝模塊，其中該對導電的定位突出部鄰近于該芯片的兩相對側(cè)邊。
6.如權(quán)利要求1所述的具有定位結(jié)構(gòu)的封裝模塊，其中該對導電的定位突出部鄰近于該芯片的兩相對頂角。
7.一種組裝后檢測方法，包括提供一具有定位結(jié)構(gòu)的封裝模塊，其包括一封裝基板，具有一芯片區(qū)且一芯片位于該芯片區(qū)內(nèi)；至少一對導電的定位突出部，位于該芯片區(qū)且藉由該芯片而彼此相隔；以及一測試墊，位于背向該芯片的該封裝基板上且電連接該對導電的定位突出部；提供一電路板，其包括至少一對第二焊墊，對應于該對導電的定位突出部；以及一第二測試墊，電連接該對第二焊墊；將該封裝模塊組裝于該電路板上；以及測量該第一及該第二測試墊的電性，以判斷該對導電的定位突出部是否對應接觸該對第二焊墊。
8.一種具有定位結(jié)構(gòu)的電子裝置，包括一封裝模塊，其包括一封裝基板，具有一芯片區(qū)且一芯片位于該芯片區(qū)內(nèi)；至少一對導電的定位突出部，位于該芯片區(qū)且藉由該芯片而彼此相隔；一第一測試墊，位于背向該芯片的該封裝基板上且電連接該對導電的定位突出部；以及多個凸塊，依陣列排置于該封裝基板的該芯片區(qū)之外的區(qū)域；以及一電路板，其包括多個第一焊墊，對應連接至該等凸塊；至少一對第二焊墊，對應連接至該對導電的定位突出部；以及一第二測試墊，電連接該對第二焊墊。
9.如權(quán)利要求8所述的定位結(jié)構(gòu)的電子裝置，其中該芯片藉由倒裝芯片法或線焊法組裝至該封裝基板上。
10.如權(quán)利要求8所述的具有定位結(jié)構(gòu)的電子裝置，其中該對導電的定位突出部高于該芯片。
11.如權(quán)利要求8所述的具有定位結(jié)構(gòu)的電子裝置，其中該對導電的定位突出部鄰近于該芯片的兩相對側(cè)邊。
12.如權(quán)利要求8所述的具有定位結(jié)構(gòu)的電子裝置，其中該對導電的定位突出部鄰近于該芯片的兩相對頂角。
全文摘要
本發(fā)明提供一種具有定位結(jié)構(gòu)的封裝模塊。封裝模塊包括一封裝基板，其具有一芯片區(qū)且一芯片位于芯片區(qū)內(nèi)。至少一對導電的定位突出部，位于芯片區(qū)且藉由芯片而彼此相隔。一測試墊，位于背向芯片的封裝基板上且電連接導電的定位突出部。本發(fā)明亦提供一種具有定位結(jié)構(gòu)的電子裝置及組裝后檢測方法。
文檔編號H01L23/544GK1819170SQ20051013611
公開日2006年8月16日 申請日期2005年12月21日 優(yōu)先權(quán)日2005年12月21日
發(fā)明者林志雄 申請人:威盛電子股份有限公司