專利名稱：比例型電流鏡像電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路領(lǐng)域，尤其涉及集成電路中的一種新型的比例型電流鏡像電路。
背景技術(shù)：
在目前的電子消費領(lǐng)域，小巧、便攜、手持、低功耗的電子產(chǎn)品越來越受歡迎，與之相對應(yīng)的集成電路也朝著低功耗、小封裝方向發(fā)展。要將采用小封裝，集成電路面積必須足夠小，方法有主要兩種一)減小制造工藝特征線寬；二)采用新型電路結(jié)構(gòu)，在達(dá)到電路設(shè)計要求的同時，減少所需器件數(shù)目。
為了控制電路靜態(tài)功耗，在模擬集成電路設(shè)計中，偏置電路是非常重要的一部分，電流鏡像(Current Mirror)電路是一種常用電路首先產(chǎn)生一個基準(zhǔn)電流，再由鏡像電路提供給電路的各個模塊使用。常見的鏡像電路結(jié)構(gòu)有1)基本型鏡像(Basic Current Mirror)電路；2)電阻比例型鏡像(Resistor-Ratioed Curret Mirror)電路；3)面積比例型鏡像(Area-Ratioed Current Mirror)電路；4)小電流鏡像(Small Current Mirror)電路；5)威爾遜鏡像(Wilson Current Mirror)電路；6)緩沖型鏡像(Base Current Compensation Current Mirror)電路；7)橫向PNP管鏡像(LPNP Current Mirror)電路。
圖1是一種常見的雙極型電流鏡像電路100。電流鏡像電路100包括基準(zhǔn)電流生成電路101和偏置電路102。基準(zhǔn)電流生成電路101包括電阻器R0、R1，NPN管Q1、Q2、Q3、Q4，其中電阻器R0的一端連于晶體管Q5的發(fā)射極，電阻器R0的另一端連于NPN管Q3的集電極和基極；NPN管Q3的基極和集電極同時連于NPN管Q4的基極；NPN管Q3的發(fā)射極連于NPN管Q1的集電極和NPN管Q2的基極；NPN管Q1的基極連于NPN管Q2的集電極和NPN管Q4的發(fā)射極；NPN管Q4的集電極連于晶體管Q5的集電極和基極。基準(zhǔn)電流生成電路101在NPN管Q4的集電極上輸出基準(zhǔn)電流Ib。
該基準(zhǔn)電流可寫為Ib=lnN*VTR1---(1)]]>其中VT＝kT/q，R1為電流取樣電阻，N是NPN管Q2與Q4的面積比例，NPN管Q1與Q3為單元管，該基準(zhǔn)電流與溫度成正比。
基準(zhǔn)電流生成電路101通過晶體管Q5的基極以及電阻器R0和晶體管Q5間的連接節(jié)點繼續(xù)連接到偏置電路102中晶體管Q6和Q7的基極，晶體管Q6和Q7的發(fā)射極同時連于晶體管Q5的發(fā)射極。偏置電路102可以采用基本型或者面積比例型橫向PNP鏡像電路。這種電路在提供偏置電流與基準(zhǔn)電流同樣大小或者2-4倍電流時是足夠的，但如果要求提供更大的電流甚至10-20倍基準(zhǔn)電流大小的電流時，這種電路存在一個問題常規(guī)雙極型工藝(BipolarTechnology)中LPNP管版圖(Layout)設(shè)計時無法做多發(fā)射極LPNP管，這樣需要面積版圖很大，可能最終導(dǎo)致無法采用小封裝。
當(dāng)然，我們可以采用類似圖2的電路200輸出大的偏置電流。常規(guī)雙極型工藝中NPN管版圖設(shè)計時是可以做多發(fā)射極NPN管的。圖2也包括基準(zhǔn)電流生成電路101和偏置電路102，其連接方式與圖1的相同。另外，圖2相比圖1增加了有關(guān)NPN管Q8和Q9以及LPNP管Q10和Q11的電路，其中晶體管Q6的集電極又連于NPN管Q8的集電極和基極，NPN管Q8的基極和集電極同時連于NPN管Q9的基極，NPN管Q8和Q9的發(fā)射極同時連于電阻器R1和晶體管Q1之間的節(jié)點；NPN管Q9的集電極又連到晶體管Q10的集電極和基極，晶體管Q10的集電極和基極同時連于晶體管Q11的基極，晶體管Q10和Q11的發(fā)射極同時連于晶體管Q5、Q6和Q7的發(fā)射極。所述NPN管Q9與Q8做成比例為所需比例M的比例管，Q10與Q11為單位面積的LPNP管，面積也不會很大。
其中晶體管Q7集電極上的電流Io1表示與基準(zhǔn)電流同樣大小或者2-4倍偏置電流，而晶體管Q11集電極上的電流Io2表示偏置電流為基準(zhǔn)電流的5-20倍，甚至更高。
但這樣做首先要考慮LPNP管的電流能力，如果LPNP管電流能力有限，那么Q10與Q11就不可以采用單位面積的LPNP管，而需要面積較大的LPNP管。這樣不僅版圖面積沒有減小NPN管Q9面積很大，Q10與Q11面積較大，而且增加了不必要的靜態(tài)電流I1+I2=1+MM*I2=1+MM*Io---(2)]]>導(dǎo)致電路功耗增大。
采用圖2的電路可以有一種變通方式NPN管Q9與Q8做成比例M1，LPNP管Q11與Q10做成比例M2，總比例M＝M1*M2，這樣NPN管Q9與LPNP管Q10的面積都可以減小，靜態(tài)電流增加從Io減小到1+M1M1*M2*Io=1+M1M*Io。]]>但即使采用了變通方式，需要的版圖面積還是比較大，而且靜態(tài)電流增大比較明顯。
因此，本實用新型提出了一種新型的比例型電流鏡像電路。
實用新型內(nèi)容本實用新型的目的是提供一種新型的比例型電流鏡像電路，來減小整個器件的面積并減小輸出電流和基準(zhǔn)電流之間的誤差。
根據(jù)本實用新型，提供一種比例型電流鏡像電路，包括基準(zhǔn)電流產(chǎn)生電路，產(chǎn)生一基準(zhǔn)電流；第一PNP比例電路，連接到所述基準(zhǔn)電流產(chǎn)生電路；NPN比例電路，連接到所述第一PNP比例電路和基準(zhǔn)電流產(chǎn)生電路；第二PNP比例電路，連接到所述第一PNP比例電路和所述NPN比例電路；其中，所述第二PNP比例電路包括一電阻，以減小所述第二PNP比例電路的面積。
根據(jù)本實用新型的一實施例，所述基準(zhǔn)電流生成電路包括第一電阻、第二電阻以及第一晶體管、第二晶體管、第三晶體管和第四晶體管，其中第一電阻的一端連于第五晶體管的發(fā)射極，第一電阻的另一端連于第三晶體管的集電極和基極，第三晶體管的基極和集電極同時連于第四晶體管的基極，第三晶體管的發(fā)射極連于第一晶體管的集電極和第二晶體管的基極，第一晶體管的基極連于第二晶體管的集電極和第四晶體管的發(fā)射極，第四晶體管的集電極連于第五晶體管的集電極和基極；所述第一PNP比例電路包括第六晶體管和第七晶體管，它們的基極連于第五晶體管的基極和集電極，它們的發(fā)射極同時連于第五晶體管的發(fā)射極；所述NPN比例電路包括第八晶體管和第九晶體管，第八晶體管的集電極和基極同時連于第六晶體管的集電極，第八晶體管的基極和集電極同時連于第九晶體管的基極，第八和第九晶體管和的發(fā)射極同時連于第二電阻器和第一晶體管之間的節(jié)點；以及；所述第二PNP比例電路包括第十晶體管和第十一晶體管，第十晶體管的集電極和基極連于第九晶體管的集電極，第十晶體管的集電極和基極同時連于第十一晶體管的基極，第十一晶體管的發(fā)射極連于第五、第六和第七晶體管的發(fā)射極；其中，所述第二PNP比例電路還包括第三電阻器，它連于第十晶體管的發(fā)射極和第五、第六、第七和第十一晶體管和的相連節(jié)點之間，使得第十晶體管的發(fā)射極通過第三電阻器連于第十一晶體管和第五、第六和第七晶體管的發(fā)射極。。
根據(jù)本實用新型的一變化例，所述基準(zhǔn)電流產(chǎn)生電路和所述第一PNP比例電路之間連接有一PNP管，以消除所不希望的大電流。其電路結(jié)構(gòu)中，所述基準(zhǔn)電流產(chǎn)生電路和所述第一PNP比例電路之間連接有第十二晶體管，它的發(fā)射極連于第五和第六晶體管的基極，它的基極連于第五晶體管的集電極，它的集電極連于第二電阻器和第一晶體管間的連接節(jié)點。
根據(jù)本實用新型的一變化例，所述基準(zhǔn)電流產(chǎn)生電路和所述第一PNP比例電路之間連接有一PNP管，所述第二PNP比例電路還包括一PNP管，以減小輸出電流和基準(zhǔn)電流之間的誤差。其電路結(jié)構(gòu)中，所述第二PNP比例電路還包括第十三晶體管，它的發(fā)射極連于第十和第十一晶體管的基極，它的基極連于第十晶體管的集電極，它的集電極連于第八晶體管和第九晶體管的發(fā)射極；所述基準(zhǔn)電流產(chǎn)生電路和所述第一PNP比例電路之間連接有第十二晶體管，它的發(fā)射極連于第五和第六晶體管的基極，它的基極連于第五晶體管的集電極，它的集電極連于第二電阻器和第一晶體管間的連接節(jié)點。
采用本實用新型的技術(shù)方案，該種新型的比例型電流鏡像電路可減小整個器件的面積并減小輸出電流和基準(zhǔn)電流之間的誤差。


本實用新型的上述的以及其他的特征、性質(zhì)和優(yōu)勢將通過
以下結(jié)合附圖對實施例的描述而變得更加明顯，附圖中相同的附圖標(biāo)記始終表示相同的特征，其中圖1是現(xiàn)有技術(shù)中的一種電流鏡像電路的電路圖；圖2是現(xiàn)有技術(shù)中的另一種電流鏡像電路的電路圖；圖3是根據(jù)本實用新型的第一實施例的比例型電流鏡像電路的電路圖；圖4是根據(jù)本實用新型的第二實施例的比例型電流鏡像電路的電路圖；圖5是根據(jù)本實用新型的第三實施例的比例型電流鏡像電路的電路圖。
具體實施方式
以下結(jié)合附圖和實施例進(jìn)一步說明本實用新型的技術(shù)方案。
本實用新型提供一種比例型電流鏡像電路，包括基準(zhǔn)電流產(chǎn)生電路，產(chǎn)生一基準(zhǔn)電流；第一PNP比例電路，連接到所述基準(zhǔn)電流產(chǎn)生電路；NPN比例電路，連接到所述第一PNP比例電路和基準(zhǔn)電流產(chǎn)生電路；第二PNP比例電路，連接到所述第一PNP比例電路和所述NPN比例電路；其中，所述第二PNP比例電路包括一電阻，以減小所述第二PNP比例電路的面積。
本實用新型具有各種變化例，其中之一是所述基準(zhǔn)電流產(chǎn)生電路和所述第一PNP比例電路之間連接有一PNP管，以消除所不希望的大電流。
本實用新型的另一變化例是所述基準(zhǔn)電流產(chǎn)生電路和所述第一PNP比例電路之間連接有一PNP管，所述第二PNP比例電路還包括一PNP管，以減小輸出電流和基準(zhǔn)電流之間的誤差。
第一實施例本實用新型的第一實施例具有如下的電路結(jié)構(gòu)，參考圖3基準(zhǔn)電流生成電路包括第一電阻R0、第二電阻R1以及第一晶體管Q1、第二晶體管Q2、第三晶體管Q3和第四晶體管Q4，其中第一電阻R0的一端連于第五晶體管Q5的發(fā)射極，第一電阻R0的另一端連于第三晶體管Q3的集電極和基極，第三晶體管Q3的基極和集電極同時連于第四晶體管Q4的基極，第三晶體管Q3的發(fā)射極連于第一晶體管Q1的集電極和第二晶體管Q2的基極，第一晶體管Q1的基極連于第二晶體管Q2的集電極和第四晶體管Q4的發(fā)射極，第四晶體管Q4的集電極連于第五晶體管Q5的集電極和基極；第一PNP比例電路第六晶體管Q6和第七晶體管Q7，它們的基極連于第五晶體管Q5的基極和集電極，它們的發(fā)射極同時連于第五晶體管Q5的發(fā)射極；NPN比例電路包括第八晶體管Q8和第九晶體管Q9，第八晶體管Q8的集電極和基極同時連于第六晶體管Q6的集電極，第八晶體管Q8的基極和集電極同時連于第九晶體管Q9的基極，第八和第九晶體管Q8和Q9的發(fā)射極同時連于第二電阻器R1和第一晶體管Q1之間的節(jié)點；以及；第二PNP比例電路包括第十晶體管Q10和第十一晶體管Q11，第十晶體管Q10的集電極和基極連于第九晶體管Q9的集電極，第十晶體管Q10的集電極和基極同時連于第十一晶體管Q11的基極，第十一晶體管Q11的發(fā)射極連于第五、第六和第七晶體管Q5、Q6和Q7的發(fā)射極；其中，第二PNP比例電路還包括第三電阻器R2，它連于第十晶體管Q10的發(fā)射極和第五、第六、第七和第十一晶體管Q5、Q6、Q7和Q11的相連節(jié)點之間，使得第十晶體管Q10的發(fā)射極通過第三電阻器R2連于第十一晶體管Q11和第五、第六和第七晶體管Q5、Q6和Q7的發(fā)射極。。
圖3所示的實施例與圖2所示的電路相比，在LPNP管Q10發(fā)射極多加了一個電阻R2，這樣就有VTln(IoM*Ib)=Ib*R2---(3)]]>其中M為LPNP管Q11與Q10的面積比例，由于Ib=lnN*VTR1,]]>代入上式得到
Io＝[M*N(R2/R1)]*Ib(4)這是一個與基準(zhǔn)電流Ib完全成正比的偏置電流，其電流比例由LPNP管比例M、NPN管比例N以及電阻R2與R1比例共同決定，與基準(zhǔn)電流大小及溫度無關(guān)。選取適當(dāng)?shù)碾娮鑂2與R1比例，冪指數(shù)N(R2/R1)＞＞1，我們就可以用小的LPNP管比例M達(dá)到大的電流比例。以實際應(yīng)用中比例M由LPNP管Q6電流能力決定，電流比例20倍為例，取N＝8，M＝3，那么R2/R1＝0.91232。
與圖2電路相比，圖3所示的實施例增加了一個電阻R2，但是NPN管Q9從發(fā)射極面積為單元管M1倍變?yōu)閱卧?，LPNP管Q10采用單元管即可，面積上最小。另一方面，圖3所示的電路靜態(tài)電流增加也少，僅為2M*Io<1+M1M*Io<1+MM*Io。]]>第二實施例第二實施例是在第一實施例的基礎(chǔ)上的一個變化例，其電路結(jié)構(gòu)如下，參考圖4基準(zhǔn)電流生成電路包括第一電阻R0、第二電阻R1以及第一晶體管Q1、第二晶體管Q2、第三晶體管Q3和第四晶體管Q4，其中第一電阻R0的一端連于第五晶體管Q5的發(fā)射極，第一電阻R0的另一端連于第三晶體管Q3的集電極和基極，第三晶體管Q3的基極和集電極同時連于第四晶體管Q4的基極，第三晶體管Q3的發(fā)射極連于第一晶體管Q1的集電極和第二晶體管Q2的基極，第一晶體管Q1的基極連于第二晶體管Q2的集電極和第四晶體管Q4的發(fā)射極，第四晶體管Q4的集電極連于第五晶體管Q5的集電極和基極；第一PNP比例電路第六晶體管Q6和第七晶體管Q7，它們的基極連于第五晶體管Q5的基極和集電極，它們的發(fā)射極同時連于第五晶體管Q5的發(fā)射極；NPN比例電路包括第八晶體管Q8和第九晶體管Q9，第八晶體管Q8的集電極和基極同時連于第六晶體管Q6的集電極，第八晶體管Q8的基極和集電極同時連于第九晶體管Q9的基極，第八和第九晶體管Q8和Q9的發(fā)射極同時連于第二電阻器R1和第一晶體管Q1之間的節(jié)點；以及；
第二PNP比例電路包括第十晶體管Q10和第十一晶體管Q11，第十晶體管Q10的集電極和基極連于第九晶體管Q9的集電極，第十晶體管Q10的集電極和基極同時連于第十一晶體管Q11的基極，第十一晶體管Q11的發(fā)射極同時第五、第六和第七晶體管Q5、Q6和Q7的發(fā)射極；其中，第二PNP比例電路還包括第三電阻器R2，它連于第十晶體管Q10的發(fā)射極和第五、第六、第七和第十一晶體管Q5、Q6、Q7和Q11的相連節(jié)點之間，使得第十晶體管Q10的發(fā)射極通過第三電阻器R2連于第十一晶體管Q11和第五、第六和第七晶體管Q5、Q6和Q7的發(fā)射極。。
基準(zhǔn)電流產(chǎn)生電路和第一PNP比例電路之間連接有第十二晶體管Q12，它的發(fā)射極連于第五和第六晶體管Q5和Q6的基極，它的基極連于第五晶體管Q5的集電極，它的集電極連于第二電阻器R1和第一晶體管Q1間的連接節(jié)點。
圖4所示電路與圖3相比，在基準(zhǔn)電流產(chǎn)生電路和第一PNP比例電路之間多增加了第十二晶體管Q12，該實施例主要是針對那些輸出電流有可能在零與方程式(4)所示值之間波動的電路應(yīng)用的，這樣當(dāng)輸出電流Io2＝0時，LPNP管Q11不會出現(xiàn)我們不希望的大電流，LPNP管Q10與Q11的總電流可以控制并且等于I1。
第三實施例第三實施例也是在第一實施例的基礎(chǔ)上的一個變化例，其電路結(jié)構(gòu)如下，參考圖5基準(zhǔn)電流生成電路包括第一電阻R0、第二電阻R1以及第一晶體管Q1、第二晶體管Q2、第三晶體管Q3和第四晶體管Q4，其中第一電阻R0的一端連于第五晶體管Q5的發(fā)射極，第一電阻R0的另一端連于第三晶體管Q3的集電極和基極，第三晶體管Q3的基極和集電極同時連于第四晶體管Q4的基極，第三晶體管Q3的發(fā)射極連于第一晶體管Q1的集電極和第二晶體管Q2的基極，第一晶體管Q1的基極連于第二晶體管Q2的集電極和第四晶體管Q4的發(fā)射極，第四晶體管Q4的集電極連于第五晶體管Q5的集電極和基極；第一PNP比例電路第六晶體管Q6和第七晶體管Q7，它們的基極連于第五晶體管Q5的基極和集電極，它們的發(fā)射極同時連于第五晶體管Q5的發(fā)射極；NPN比例電路包括第八晶體管Q8和第九晶體管Q9，第八晶體管Q8的集電極和基極同時連于第六晶體管Q6的集電極，第八晶體管Q8的基極和集電極同時連于第九晶體管Q9的基極，第八和第九晶體管Q8和Q9的發(fā)射極同時連于第二電阻器R1和第一晶體管Q1之間的節(jié)點；以及；第二PNP比例電路包括第十晶體管Q10和第十一晶體管Q11，第十晶體管Q10的集電極和基極連于第九晶體管Q9的集電極，第十晶體管Q10的集電極和基極同時連于第十一晶體管Q11的基極，第十一晶體管Q11的發(fā)射極同時第五、第六和第七晶體管Q5、Q6和Q7的發(fā)射極；其中，第二PNP比例電路還包括第三電阻器R2，它連于第十晶體管Q10的發(fā)射極和第五、第六、第七和第十一晶體管Q5、Q6、Q7和Q11的相連節(jié)點之間，使得第十晶體管Q10的發(fā)射極通過第三電阻器R2連于第十一晶體管Q11和第五、第六和第七晶體管Q5、Q6和Q7的發(fā)射極；和第十三晶體管Q13，它的發(fā)射極連于第十和第十一晶體管Q10和Q11的基極，它的基極連于第十晶體管Q10的集電極，它的集電極連于第八晶體管Q8和第九晶體管Q9的發(fā)射極；基準(zhǔn)電流產(chǎn)生電路和第一PNP比例電路之間連接有第十二晶體管Q12，它的發(fā)射極連于第五和第六晶體管Q5和Q6的基極，它的基極連于第五晶體管Q5的集電極，它的集電極連于第二電阻器R1和第一晶體管Q1間的連接節(jié)點。
晶體管Q12與Q13存在可以減小輸出電流與基準(zhǔn)電流之間的相對誤差，它們都可以是LPNP或SPNP管。
采用本實用新型的技術(shù)方案，該種新型的比例型電流鏡像電路可減小整個器件的面積并減小輸出電流和基準(zhǔn)電流之間的誤差。
上述實施例是提供給熟悉本領(lǐng)域內(nèi)的人員來實現(xiàn)或使用本實用新型的，熟悉本領(lǐng)域的人員可在不脫離本實用新型的發(fā)明思想的情況下，對上述實施例做出種種修改或變化，因而本實用新型的保護(hù)范圍并不被上述實施例所限，而應(yīng)該是符合權(quán)利要求書提到的創(chuàng)新性特征的最大范圍。
權(quán)利要求1.一種比例型電流鏡像電路，包括基準(zhǔn)電流產(chǎn)生電路，產(chǎn)生一基準(zhǔn)電流；第一PNP比例電路，連接到所述基準(zhǔn)電流產(chǎn)生電路；NPN比例電路，連接到所述第一PNP比例電路和基準(zhǔn)電流產(chǎn)生電路；第二PNP比例電路，連接到所述第一PNP比例電路和所述NPN比例電路；其特征在于，所述第二PNP比例電路包括一電阻，以減小所述第二PNP比例電路的面積。
2.如權(quán)利要求1所述的比例型電流鏡像電路，其特征在于，所述基準(zhǔn)電流生成電路包括第一電阻(R0)、第二電阻(R1)以及第一晶體管(Q1)、第二晶體管(Q2)、第三晶體管(Q3)和第四晶體管(Q4)，其中第一電阻(R0)的一端連于第五晶體管(Q5)的發(fā)射極，第一電阻(R0)的另一端連于第三晶體管(Q3)的集電極和基極，第三晶體管(Q3)的基極和集電極同時連于第四晶體管(Q4)的基極，第三晶體管(Q3)的發(fā)射極連于第一晶體管(Q1)的集電極和第二晶體管(Q2)的基極，第一晶體管(Q1)的基極連于第二晶體管(Q2)的集電極和第四晶體管(Q4)的發(fā)射極，第四晶體管(Q4)的集電極連于第五晶體管(Q5)的集電極和基極；所述第一PNP比例電路包括第六晶體管(Q6)和第七晶體管(Q7)，它們的基極連于第五晶體管(Q5)的基極和集電極，它們的發(fā)射極同時連于第五晶體管(Q5)的發(fā)射極；所述NPN比例電路包括第八晶體管(Q8)和第九晶體管(Q9)，第八晶體管(Q8)的集電極和基極同時連于第六晶體管(Q6)的集電極，第八晶體管(Q8)的基極和集電極同時連于第九晶體管(Q9)的基極，第八和第九晶體管(Q8)和(Q9)的發(fā)射極同時連于第二電阻器(R1)和第一晶體管(Q1)之間的節(jié)點；以及；所述第二PNP比例電路包括第十晶體管(Q10)和第十一晶體管(Q11)，第十晶體管(Q10)的集電極和基極連于第九晶體管(Q9)的集電極，第十晶體管(Q10)的集電極和基極同時連于第十一晶體管(Q11)的基極，第十一晶體管(Q11)的發(fā)射極連于第五、第六和第七晶體管(Q5)、(Q6)和(Q7)的發(fā)射極；其中，所述第二PNP比例電路還包括第三電阻器(R2)，它連于第十晶體管(Q10)的發(fā)射極和第五、第六、第七和第十一晶體管(Q5)、 (Q6)、(Q7)和(Q11)的相連節(jié)點之間，使得第十晶體管(Q10)的發(fā)射極通過第三電阻器(R2)連于第十一晶體管(Q11)和第五、第六和第七晶體管(Q5)、(Q6)和(Q7)的發(fā)射極。
3.如權(quán)利要求1所述的比例型電流鏡像電路，其特征在于，所述基準(zhǔn)電流產(chǎn)生電路和所述第一PNP比例電路之間連接有一PNP管，以消除所不希望的大電流。
4.如權(quán)利要求3所述的比例型電流鏡像電路，其特征在于所述基準(zhǔn)電流生成電路包括第一電阻(R0)、第二電阻(R1)以及第一晶體管(Q1)、第二晶體管(Q2)、第三晶體管(Q3)和第四晶體管(Q4)，其中第一電阻(R0)的一端連于第五晶體管(Q5)的發(fā)射極，第一電阻(R0)的另一端連于第三晶體管(Q3)的集電極和基極，第三晶體管(Q3)的基極和集電極同時連于第四晶體管(Q4)的基極，第三晶體管(Q3)的發(fā)射極連于第一晶體管(Q1)的集電極和第二晶體管(Q2)的基極，第一晶體管(Q1)的基極連于第二晶體管(Q2)的集電極和第四晶體管(Q4)的發(fā)射極，第四晶體管(Q4)的集電極連于第五晶體管(Q5)的集電極和基極；所述第一PNP比例電路包括第六晶體管(Q6)和第七晶體管(Q7)，它們的基極連于第五晶體管(Q5)的基極和集電極，它們的發(fā)射極同時連于第五晶體管(Q5)的發(fā)射極；所述NPN比例電路包括第八晶體管(Q8)和第九晶體管(Q9)，第八晶體管(Q8)的集電極和基極同時連于第六晶體管(Q6)的集電極，第八晶體管(Q8)的基極和集電極同時連于第九晶體管(Q9)的基極，第八和第九晶體管(Q8)和(Q9)的發(fā)射極同時連于第二電阻器(R1)和第一晶體管(Q1)之間的節(jié)點；以及；所述第二PNP比例電路包括第十晶體管(Q10)和第十一晶體管(Q11)，第十晶體管(Q10)的集電極和基極連于第九晶體管(Q9)的集電極，第十晶體管(Q10)的集電極和基極同時連于第十一晶體管(Q11)的基極，第十一晶體管(Q11)的發(fā)射極連于第五、第六和第七晶體管(Q5)、(Q6)和(Q7)的發(fā)射極；其中，所述第二PNP比例電路還包括第三電阻器(R2)，它連于第十晶體管(Q10)的發(fā)射極和第五、第六、第七和第十一晶體管(Q5)、(Q6)、(Q7)和(Q11)的相連節(jié)點之間；使得第十晶體管(Q10)的發(fā)射極通過第三電阻器(R2)連于第十一晶體管(Q11)和第五、第六和第七晶體管(Q5)、(Q6)和(Q7)的發(fā)射極；所述基準(zhǔn)電流產(chǎn)生電路和所述第一PNP比例電路之間連接有第十二晶體管(Q12)，它的發(fā)射極連于第五和第六晶體管(Q5)和(Q6)的基極，它的基極連于第五晶體管(Q5)的集電極，它的集電極連于第二電阻器(R1)和第一晶體管(Q1)間的連接節(jié)點。
5.如權(quán)利要求1所述的比例型電流鏡像電路，其特征在于，所述基準(zhǔn)電流產(chǎn)生電路和所述第一PNP比例電路之間連接有一PNP管，所述第二PNP比例電路還包括一PNP管，以減小輸出電流和基準(zhǔn)電流之間的誤差。
6.如權(quán)利要求5所述的比例型電流鏡像電路，其特征在于，包括基準(zhǔn)電流生成電路，包括第一電阻器(R0)、第二電阻器(R1)以及第一晶體管(Q1)、第二晶體管(Q2)、第三晶體管(Q3)和第四晶體管(Q4)，其中第一電阻器(R0)的一端連于第五晶體管(Q5)的發(fā)射極，第一電阻器(R0)的另一端連于第三晶體管(Q3)的集電極和基極，第三晶體管(Q3)的基極和集電極同時連于第四晶體管(Q4)的基極，第三晶體管(Q3)的發(fā)射極連于第一晶體管(Q1)的集電極和第二晶體管(Q2)的基極，第一晶體管(Q1)的基極連于第二晶體管(Q2)的集電極和第四晶體管(Q4)的發(fā)射極，第四晶體管(Q4)的集電極連于第五晶體管(Q5)的集電極和基極；所述第一PNP比例電路包括第六晶體管(Q6)和第七晶體管(Q7)，它們的基極連于第五晶體管(Q5)的基極和集電極，它們的發(fā)射極同時連于第五晶體管(Q5)的發(fā)射極；所述NPN比例電路包括第八晶體管(Q8)和第九晶體管(Q9)，第八晶體管(Q8)的集電極和基極同時連于第六晶體管(Q6)的集電極，第八晶體管(Q8)的基極和集電極同時連于第九晶體管(Q9)的基極，第八和第九晶體管(Q8)和(Q9)的發(fā)射極同時連于第二電阻器(R1)和第一晶體管(Q1)之間的節(jié)點；以及所述第二PNP比例電路包括第十晶體管(Q10)和第十一晶體管(Q11)，第十晶體管(Q10)的集電極和基極連于第九晶體管(Q9)的集電極，第十晶體管(Q10)的集電極和基極同時連于第十一晶體管(Q11)的基極，第十一晶體管(Q11)的發(fā)射極連于第五、第六和第七晶體管(Q5)、(Q6)和(Q7)的發(fā)射極；其中，所述第二PNP比例電路還包括第三電阻器(R2)，它連于第十晶體管(Q10)的發(fā)射極和第五、第六、第七和第十一晶體管(Q5)、 (Q6)、(Q7)和(Q11)的相連節(jié)點之間，使得第十晶體管(Q10)的發(fā)射極通過第三電阻器(R2)連于第十一晶體管(Q11)和第五、第六和第七晶體管(Q5)、(Q6)和(Q7)的發(fā)射極；和第十三晶體管(Q13)，它的發(fā)射極連于第十和第十一晶體管(Q10)和(Q11)的基極，它的基極連于第十晶體管(Q10)的集電極，它的集電極連于第八晶體管(Q8)和第九晶體管(Q9)的發(fā)射極；所述基準(zhǔn)電流產(chǎn)生電路和所述第一PNP比例電路之間連接有第十二晶體管(Q12)，它的發(fā)射極連于第五和第六晶體管(Q5)和(Q6)的基極，它的基極連于第五晶體管(Q5)的集電極，它的集電極連于第二電阻器(R1)和第一晶體管(Q1)間的連接節(jié)點。
專利摘要本實用新型提供一種比例型電流鏡像電路，包括基準(zhǔn)電流產(chǎn)生電路，產(chǎn)生一基準(zhǔn)電流；第一PNP比例電路，連接到基準(zhǔn)電流產(chǎn)生電路；NPN比例電路，連接到第一PNP比例電路和基準(zhǔn)電流產(chǎn)生電路；第二PNP比例電路，連接到第一PNP比例電路和NPN比例電路；其中，第二PNP比例電路包括一電阻，以減小第二PNP比例電路的面積。采用本實用新型的技術(shù)方案，該種新型的比例型電流鏡像電路可減小整個器件的面積并減小輸出電流和基準(zhǔn)電流之間的誤差。
文檔編號H01L27/02GK2884288SQ20052010577
公開日2007年3月28日 申請日期2005年11月3日 優(yōu)先權(quán)日2005年11月3日
發(fā)明者林立謹(jǐn) 申請人:Bcd半導(dǎo)體制造有限公司