專利名稱：具有高擊穿電壓的半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有高擊穿電壓的半導(dǎo)體裝置。在本發(fā)明中，柵電極圖案嵌入半導(dǎo)體襯底的底部，并且源極/漏極擴(kuò)散層的低濃度雜質(zhì)層和高濃度雜質(zhì)層依次堆疊在柵電極圖案的兩側(cè)。因此，高濃度雜質(zhì)層可容易地為自身保留必要的電壓降區(qū)域，而不必與柵電極圖案隔開。因此，更明確地說，本發(fā)明涉及一種具有高擊穿電壓的半導(dǎo)體裝置，其能夠預(yù)先防止由于將高濃度雜質(zhì)層與柵電極圖案分開而引起的裝置尺寸增大。另外，本發(fā)明還涉及一種制造此類具有高擊穿電壓的半導(dǎo)體裝置的方法。
背景技術(shù)：
近年來，隨著液晶顯示器和等離子顯示面板等各種電子設(shè)備的發(fā)展和普及，對具有高擊穿電壓的半導(dǎo)體裝置的需求也在迅速增加，這種半導(dǎo)體裝置可以連接到此類電子設(shè)備配置的各種外圍裝置并能操作這些外圍裝置。
如圖1所示，在根據(jù)現(xiàn)有技術(shù)的具有高擊穿電壓的半導(dǎo)體裝置中，通過裝置分離膜2將半導(dǎo)體襯底1分成裝置分離區(qū)域和作用區(qū)域。半導(dǎo)體襯底1的作用區(qū)域具有柵電極圖案10、柵極絕緣層圖案9和源極/漏極擴(kuò)散層8、5等。源極/漏極擴(kuò)散層8、5包括高濃度雜質(zhì)層7、4和低濃度雜質(zhì)層6、3等，這些層相互組合。
對于根據(jù)現(xiàn)有技術(shù)的具有高擊穿電壓的半導(dǎo)體裝置，如圖1所示，源極/漏極擴(kuò)散層8、5的高濃度雜質(zhì)層7、4與柵電極圖案10的兩側(cè)隔開一定的間隔(L)，以便保留超出一定程度的電壓降區(qū)域。
當(dāng)然，如果源極/漏極擴(kuò)散層8、5的高濃度雜質(zhì)層7、4未與柵電極圖案10隔開一定距離，則不能保留正常的電壓降區(qū)域。因此，會(huì)出現(xiàn)嚴(yán)重的問題，例如，低濃度雜質(zhì)層的外部線路在達(dá)到工作電壓之前，會(huì)由于從外部施加的高電壓而斷開。
在這種結(jié)構(gòu)下，裝置的電壓降方向是從高濃度雜質(zhì)層7、4到低濃度雜質(zhì)層6、3。也就是說，其沿著半導(dǎo)體襯底1的表面在水平方向上發(fā)生，類似于通道的方向。這是因?yàn)?，?dāng)?shù)蜐舛入s質(zhì)層的深度得到一定保證時(shí)，被施加最高磁場的彎曲部分首先破裂。
如果源極/漏極擴(kuò)散層8、5的高濃度雜質(zhì)層7、4如上所述與柵電極圖案10的兩側(cè)隔開一定的間隔(L)，則可以獲得一個(gè)優(yōu)點(diǎn)，即保留超出一定程度的電壓降區(qū)域。但是，制造商可能會(huì)碰到嚴(yán)重的問題，即具有高擊穿電壓的半導(dǎo)體裝置的最終成品尺寸會(huì)與高濃度雜質(zhì)層7、4的間隔距離成比例地大幅增加，因此裝置的制造成本會(huì)大幅增加。

發(fā)明內(nèi)容
因此，為了解決現(xiàn)有技術(shù)中的上述問題而提出了本發(fā)明。本發(fā)明的一個(gè)目的是預(yù)先防止由于將高濃度雜質(zhì)層和柵電極圖案分離而引起的具有高擊穿電壓的半導(dǎo)體裝置的尺寸增大。其可以這樣實(shí)現(xiàn)，即將柵電極圖案嵌入半導(dǎo)體襯底的底部，并在柵電極圖案的兩側(cè)依次堆疊源極/漏極擴(kuò)散層的低濃度雜質(zhì)層和高濃度雜質(zhì)層，從而使高濃度雜質(zhì)層可容易地為其自身保留必要的電壓降區(qū)域，而不必與柵電極圖案隔開。
本發(fā)明的另一個(gè)目的是改進(jìn)柵電極圖案和源極/漏極擴(kuò)散層的形式，從而最大程度地減小裝置的尺寸，因而大幅降低最終獲得的裝置的制造成本。
為了達(dá)到該目的，提供了一種具有高擊穿電壓的半導(dǎo)體裝置。該具有高擊穿電壓的半導(dǎo)體裝置包括嵌入半導(dǎo)體襯底的作用區(qū)域的柵電極圖案，該區(qū)域由具有反轉(zhuǎn)防止層的裝置分離膜限定；包圍柵電極圖案的柵極絕緣層圖案；高濃度雜質(zhì)層，其位于柵電極圖案的兩側(cè)以接觸柵極絕緣層圖案并通過離子植入形成于半導(dǎo)體襯底的作用區(qū)域的上層；以及低濃度雜質(zhì)層，其位于柵電極圖案的兩側(cè)以接觸柵極絕緣層圖案并通過離子植入形成于高濃度雜質(zhì)層的下方。
根據(jù)本發(fā)明的另一方面，提供了一種制造具有高擊穿電壓的半導(dǎo)體裝置的方法。該方法包括下列步驟在半導(dǎo)體襯底的作用區(qū)域中形成溝槽；在溝槽的表面上形成柵極絕緣層圖案；在溝槽中形成柵電極圖案以接觸柵極絕緣層圖案；通過離子植入在半導(dǎo)體襯底的作用區(qū)域中形成低濃度雜質(zhì)層，以接觸柵極絕緣層圖案并使其位于柵電極圖案的兩側(cè)；以及通過離子植入在低濃度雜質(zhì)層上形成高濃度雜質(zhì)層，以接觸柵極絕緣層圖案并使其位于柵電極圖案的兩側(cè)。


通過以下結(jié)合附圖所作的詳細(xì)說明，本發(fā)明的上述及其他目的、特點(diǎn)和優(yōu)點(diǎn)將更加清楚。所附圖形包括圖1是顯示根據(jù)現(xiàn)有技術(shù)的具有高擊穿電壓的半導(dǎo)體裝置的示范性視圖；圖2是顯示根據(jù)本發(fā)明的具有高擊穿電壓的半導(dǎo)體裝置的示范性視圖；圖3至9是依次顯示根據(jù)本發(fā)明的具有高擊穿電壓的半導(dǎo)體裝置的制造方法的視圖。
具體實(shí)施例方式
下面將參照

本發(fā)明的優(yōu)選實(shí)施例。在本發(fā)明的以下說明中，將省略對本發(fā)明包含的已知功能和結(jié)構(gòu)的詳細(xì)說明，以便突出本發(fā)明的主題。
如圖2所示，根據(jù)本發(fā)明的具有高擊穿電壓的半導(dǎo)體裝置包括嵌入半導(dǎo)體襯底11的作用區(qū)域中的柵電極圖案20，該區(qū)域通過裝置分離膜12限定；包圍柵電極圖案20的邊緣的柵極絕緣層圖案19；以及高濃度雜質(zhì)層17、14和低濃度雜質(zhì)層16、13，其位于柵電極圖案20的兩側(cè)，以接觸柵極絕緣層圖案19并構(gòu)成源極/漏極擴(kuò)散層18、15?？梢栽谘b置分離膜12的底部進(jìn)一步形成反轉(zhuǎn)防止層12a，其用于改進(jìn)裝置分離膜12的裝置分離功能。
操作柵電極圖案20時(shí)，柵極絕緣層圖案19形成從源極擴(kuò)散層18到漏極擴(kuò)散層15的水平通道。優(yōu)選地，在柵極絕緣層圖案19的底部進(jìn)一步形成臨界電壓控制層21，其用于控制由柵極絕緣層圖案19形成的通道的臨界電壓。
優(yōu)選地，將柵電極圖案20嵌入比裝置分離膜12更淺的深度，并且保持大體比裝置分離膜12更寬的寬度。
如圖2所示，高濃度雜質(zhì)層17、14具有通過離子植入形成于半導(dǎo)體襯底11的作用區(qū)域的上層上的結(jié)構(gòu)。低濃度雜質(zhì)層16、13具有通過離子植入形成于高濃度雜質(zhì)層17、14下方的結(jié)構(gòu)。換句話說，根據(jù)本發(fā)明，高濃度雜質(zhì)層17、14和低濃度雜質(zhì)層16、13形成依次堆疊的結(jié)構(gòu)。
當(dāng)然，高濃度雜質(zhì)層17、14和低濃度雜質(zhì)層16、13可以形成堆疊結(jié)構(gòu)而不出現(xiàn)特殊問題的原因在于，與現(xiàn)有技術(shù)相反，將柵電極圖案20嵌入了半導(dǎo)體襯底11的底部。
根據(jù)現(xiàn)有技術(shù)，源極/漏極擴(kuò)散層的高濃度雜質(zhì)層與柵電極圖案的兩側(cè)隔開一定的間隔(L)，以便保留超出一定程度的電壓降區(qū)域。在這種結(jié)構(gòu)下，裝置的電壓降方向是從高濃度雜質(zhì)層到低濃度雜質(zhì)層。換句話說，其沿著半導(dǎo)體襯底的表面在水平方向發(fā)生，類似于通道方向。因而，最終獲得的裝置的尺寸不可避免地與高濃度雜質(zhì)層的間隔距離成比例地大幅增加。
但是，根據(jù)本發(fā)明，由于高濃度雜質(zhì)層17、14和低濃度雜質(zhì)層16、13形成依次堆疊的結(jié)構(gòu)，一個(gè)在上面，一個(gè)在下面，因此裝置的電壓降發(fā)生在從高濃度雜質(zhì)層17、14到低濃度雜質(zhì)層16、13的方向上。換句話說，與通道方向不同，其發(fā)生在朝半導(dǎo)體裝置11的底部的垂直方向上。因此，高濃度雜質(zhì)層17、14可容易地為其自身保留必要的電壓降區(qū)域，而不必與柵電極圖案20隔開。
當(dāng)然，根據(jù)本發(fā)明，有效地消除了將高濃度雜質(zhì)層17、14和柵電極圖案20隔開的需要，因此最終獲得的裝置的尺寸大幅減小，從而自然就解決了由于裝置尺寸增大而引起的制造成本上升的問題。
裝置分離膜12的反轉(zhuǎn)防止層12a與高濃度雜質(zhì)層17、14之間的位置關(guān)系可作為實(shí)施本發(fā)明的一個(gè)非常重要的因素。如果裝置分離膜12的反轉(zhuǎn)防止層12a和高濃度雜質(zhì)層17、14相互接觸，則高濃度雜質(zhì)層17、14可以承受的高擊穿電壓的范圍可能會(huì)顯著縮小。
根據(jù)本發(fā)明，考慮到上述問題，將裝置分離膜12的反轉(zhuǎn)防止層12a與高濃度雜質(zhì)層17、14完全分離，以使其相互不電性接觸。因而，可預(yù)先防止高擊穿電壓的范圍縮小。
另外，柵電極圖案20的嵌入深度和低濃度雜質(zhì)層16、13的結(jié)深度之間的關(guān)系也可以作為實(shí)施本發(fā)明的一個(gè)非常重要的因素。如果低濃度雜質(zhì)層16、13的結(jié)深度比柵電極圖案20的嵌入深度淺，則柵極絕緣層圖案19和低濃度雜質(zhì)層16、13不能順利接觸，因此可能不能正常形成通道。
根據(jù)本發(fā)明，考慮到上述問題，使低濃度雜質(zhì)層16、13的結(jié)深度(例如，在下述驅(qū)入制程之后的結(jié)深度)等于或深于嵌入的柵電極圖案20的深度，以預(yù)先確保通道順利形成。
下面將具體說明一種用于制造具有上述結(jié)構(gòu)的高擊穿電壓半導(dǎo)體裝置的方法。
如圖3所示，根據(jù)本發(fā)明，通過高溫?zé)嵫趸瞥?，在半?dǎo)體襯底11(例如單晶硅)的前表面上生長墊氧化層101，例如厚200～500。
接著，通過低壓化學(xué)氣相沉積制程在墊氧化層101上形成氮化硅層102，例如厚1000～2000。
然后，在氮化硅層102上形成光致抗蝕劑圖案(未示出)，以使光致抗蝕劑膜的開口位于半導(dǎo)體襯底11的裝置分離區(qū)域中。接著，將墊氧化層101和氮化硅層102圖案化，以通過具有各向異性的干式蝕刻制程(例如，反應(yīng)性離子蝕刻制程)并使用光致抗蝕劑圖案作為蝕刻掩模，將半導(dǎo)體襯底11的裝置分離區(qū)域曝光。
隨后，通過反應(yīng)性離子蝕刻制程，使用光致抗蝕劑圖案作為蝕刻掩模層，對半導(dǎo)體襯底11的已經(jīng)曝光的裝置分離區(qū)域進(jìn)行各向異性蝕刻，深度大約為10000，以便在半導(dǎo)體襯底11的裝置分離區(qū)域中形成裝置分離溝槽(T1)。
通過上述制程形成裝置分離溝槽(T1)時(shí)，通過離子植入制程在裝置分離溝槽(T1)的底部進(jìn)一步選擇性地形成反轉(zhuǎn)防止層12a。然后，通過熱氧化制程，在例如900℃～1100℃的溫度下，在裝置分離溝槽(T1)的表面上形成氧化層(未示出)，例如厚度為400～600。
隨后，根據(jù)條件，選擇性地執(zhí)行O3四正硅酸鹽玻璃(TEOS)制程、大氣壓化學(xué)氣相沉積制程、等離子體化學(xué)氣相沉積制程和高密度等離子體化學(xué)氣相沉積(HDP CVD)制程，從而在裝置分離溝槽(T1)中形成裝置分離膜12，例如，其具有氧化層材料。
參照圖4，當(dāng)通過上述制程形成裝置分離膜12時(shí)，在氮化硅層102上形成光致抗蝕劑圖案103，以使光致抗蝕劑膜的開口位于半導(dǎo)體襯底11的作用區(qū)域中。然后，將墊氧化層101和氮化硅層102圖案化，以便通過具有各向異性的干式蝕刻制程(例如，反應(yīng)性離子蝕刻制程)，使用光致抗蝕劑圖案103作為蝕刻掩模，將半導(dǎo)體襯底11的作用區(qū)域曝光。
隨后，如圖5所示，通過反應(yīng)性離子蝕刻制程，使用光致抗蝕劑圖案103作為蝕刻掩模層，對半導(dǎo)體襯底11的已曝光的作用區(qū)域進(jìn)行各向異性蝕刻，深度大約為3000～9800，以便在半導(dǎo)體襯底11的作用區(qū)域中形成柵電極的溝槽(T2)。
然后，對柵電極的溝槽(T2)的底部表面執(zhí)行離子植入制程，以便在柵電極的溝槽(T2)的底部形成臨界電壓控制層21。然后，除去光致抗蝕劑圖案103。
隨后，如圖6所示，通過熱氧化制程，在例如850℃～1100℃的溫度下，在柵電極的溝槽(T2)的表面上生長和形成柵極絕緣層圖案19，其厚度優(yōu)選為180～2500。
然后，如圖7所示，選擇性地執(zhí)行沉積制程，以便在柵電極的溝槽(T2)中形成柵電極圖案20，其包括以高濃度摻雜的多晶硅等并接觸柵極絕緣層圖案19。
隨后，使用磷酸、氫氟酸溶液等執(zhí)行濕式蝕刻制程，以便從半導(dǎo)體襯底11的表面除去氮化硅層102和墊氧化層101。
當(dāng)通過上述制程形成以溝槽的形式嵌入半導(dǎo)體襯底11的作用區(qū)域中的柵極絕緣層圖案19時(shí)，如圖8所示，在半導(dǎo)體襯底11上形成光致抗蝕劑圖案104，以使光致抗蝕劑膜的開口位于半導(dǎo)體襯底11的作用區(qū)域中。然后，使用光致抗蝕劑圖案104作為掩模執(zhí)行離子植入制程，以便形成與柵極絕緣層圖案19接觸并位于柵電極圖案20兩側(cè)的低濃度雜質(zhì)層16、13。然后，除去光致抗蝕劑圖案104。
隨后，在預(yù)定的高溫下執(zhí)行驅(qū)入制程，優(yōu)選地，在1000℃～1250℃的溫度下執(zhí)行30分鐘～600分鐘，以便增加低濃度雜質(zhì)層16、13的電壓降能力。
完成上述驅(qū)入制程之后，如圖9所示，在半導(dǎo)體襯底11上形成光致抗蝕劑圖案104，以使光致抗蝕劑膜11的開口位于半導(dǎo)體襯底11的作用區(qū)域中。然后，使用光致抗蝕劑圖案104作為掩模執(zhí)行離子植入制程，以形成位于柵電極圖案20兩側(cè)并位于低濃度雜質(zhì)層16、13上的高濃度雜質(zhì)層17、14。然后，除去光致抗蝕劑圖案104。
然后，進(jìn)一步重復(fù)執(zhí)行用于形成絕緣層、接觸孔、金屬線路等的制程，從而完成具有高擊穿電壓的半導(dǎo)體裝置的制造。
如上所述，根據(jù)本發(fā)明，將柵電極圖案嵌入半導(dǎo)體襯底的底部，并且將源極/漏極擴(kuò)散層的低濃度雜質(zhì)層和高濃度雜質(zhì)層依次堆疊在柵電極圖案的兩側(cè)，從而使高濃度雜質(zhì)層可容易地為自身保留必要的電壓降區(qū)域，而不必與柵電極圖案隔開。因此，可預(yù)先防止由于將高濃度雜質(zhì)層和柵電極圖案分離而引起的裝置尺寸增大。
根據(jù)本發(fā)明，可有效地消除將高濃度雜質(zhì)層與柵電極圖案隔開的需要，因此可大幅減小最終制成的裝置的尺寸，從而可以解決因裝置尺寸增大而引起制造成本上升的問題。
雖然這里已參照其某些優(yōu)選實(shí)施例對本發(fā)明進(jìn)行了說明和描述，但本領(lǐng)域的技術(shù)人員應(yīng)了解，可在不脫離隨附權(quán)利要求書所限定的本發(fā)明的主旨和范圍的情況下，在形式和細(xì)節(jié)上對本發(fā)明進(jìn)行各種改變。
權(quán)利要求
1.一種具有高擊穿電壓的半導(dǎo)體裝置，其包括柵電極圖案，其嵌入半導(dǎo)體襯底的作用區(qū)域中，所述區(qū)域通過具有反轉(zhuǎn)防止層的裝置分離膜限定；柵極絕緣層圖案，其包圍柵電極圖案；高濃度雜質(zhì)層，其位于柵電極圖案的兩側(cè)，以接觸柵極絕緣層圖案并通過離子植入形成于半導(dǎo)體襯底的作用區(qū)域的上層中；以及低濃度雜質(zhì)層，其位于柵電極圖案的兩側(cè)，以接觸柵極絕緣層圖案并通過離子植入形成于高濃度雜質(zhì)層的下方。
2.如權(quán)利要求1所述的裝置，其中，單獨(dú)形成高濃度雜質(zhì)層，以便不與裝置分離膜的反轉(zhuǎn)防止層電性接觸。
3.如權(quán)利要求1所述的裝置，其中，通過離子植入形成低濃度雜質(zhì)層的結(jié)，其深度等于或深于嵌入的柵電極圖案的深度。
4.如權(quán)利要求1所述的裝置，其中，將柵電極圖案嵌入比裝置分離膜淺的深度。
5.如權(quán)利要求1所述的裝置，其中，柵電極圖案保持比裝置分離膜寬的寬度。
6.如權(quán)利要求1所述的裝置，其進(jìn)一步包括設(shè)置于柵極絕緣層圖案底部的臨界電壓控制層，用于控制通過柵極絕緣層圖案形成的通道的臨界電壓。
7.一種用于制造具有高擊穿電壓的半導(dǎo)體裝置的方法，其包括下列步驟在半導(dǎo)體襯底的作用區(qū)域中形成溝槽；在溝槽的表面上形成柵極絕緣層圖案；在溝槽中形成柵電極圖案以接觸柵極絕緣層圖案；通過離子植入在半導(dǎo)體襯底的作用區(qū)域形成低濃度雜質(zhì)層，以接觸柵極絕緣層圖案并使其位于柵電極圖案的兩側(cè)；以及通過離子植入在低濃度雜質(zhì)層上形成高濃度雜質(zhì)層，以接觸柵極絕緣層圖案并使其位于柵電極圖案的兩側(cè)。
8.如權(quán)利要求7所述的方法，其進(jìn)一步包括以下步驟在柵極絕緣層圖案的底部形成臨界電壓控制層，用于控制通過柵極絕緣層圖案形成的通道的臨界電壓。
9.如權(quán)利要求7所述的方法，其中，柵極絕緣層圖案具有180～2500的厚度。
10.如權(quán)利要求7所述的方法，其進(jìn)一步包括在高溫下驅(qū)入低濃度雜質(zhì)層的步驟。
11.如權(quán)利要求10所述的方法，其中，在1000℃～1250℃的溫度下執(zhí)行驅(qū)入低濃度雜質(zhì)層的步驟。
12.如權(quán)利要求10所述的方法，其中，將驅(qū)入低濃度雜質(zhì)層的步驟執(zhí)行30分鐘到600分鐘。
全文摘要
本發(fā)明公開了一種具有高擊穿電壓的半導(dǎo)體裝置及其制造方法。根據(jù)本發(fā)明，可預(yù)先防止由于將高濃度雜質(zhì)層和柵電極圖案分離而引起的裝置尺寸增大，因?yàn)槠鋵烹姌O圖案嵌入半導(dǎo)體襯底的底部并將源極/漏極擴(kuò)散層的低濃度雜質(zhì)層和高濃度雜質(zhì)層依次堆疊在柵電極圖案的兩側(cè)，從而使高濃度雜質(zhì)層可容易地為其自身保留必要的電壓降區(qū)域，而不必與柵電極圖案隔開。
文檔編號(hào)H01L29/78GK1926673SQ200580006912
公開日2007年3月7日 申請日期2005年3月2日 優(yōu)先權(quán)日2004年3月2日
發(fā)明者李泰福 申請人:李泰福