專利名稱：層內(nèi)電容降低的集成電路布線結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到大規(guī)模集成半導(dǎo)體器件的制造，更具體地說是涉及到用來降低這種器件中各金屬特征之間介質(zhì)層中的電容的結(jié)構(gòu)和方法。
背景技術(shù)：
超大規(guī)模集成(ULSI)半導(dǎo)體器件典型地包括器件頂部表面上設(shè)置有金屬布線特征的幾個(gè)層(金屬化層)，這些金屬化層沿垂直方向被介質(zhì)材料的絕緣層(層間介質(zhì)層)彼此隔開。為了在各器件之間提供互連，需要多個(gè)布線層和絕緣層的這種安排。金屬化和層間介質(zhì)層的結(jié)構(gòu)常常用鑲嵌工藝來實(shí)現(xiàn)，其中，圖形被蝕刻到介質(zhì)層中，圖形化的層被金屬覆蓋再被拋光(使金屬埋置在被蝕刻的特征內(nèi))，然后用介質(zhì)材料的覆蓋層覆蓋金屬化層。垂直栓塞(延伸通過層間介質(zhì)的金屬化通道)被用來將一個(gè)金屬化層連接到另一個(gè)金屬化層。如本技術(shù)所知，根據(jù)其與涉及到的蝕刻和淀積工藝的兼容性，選擇所用的介質(zhì)材料，并盡可能減小整個(gè)結(jié)構(gòu)的電容(亦即盡可能使材料或材料組合的介電常數(shù)最小)。
隨著ULSI器件的尺寸不斷地縮小，器件的性能越來越受到層間介質(zhì)的電容的限制。例如，層間介質(zhì)的電容影響到器件的速度(由布線和絕緣體的結(jié)構(gòu)中的RC延遲造成)、器件的AC功耗、以及串?dāng)_。層間介質(zhì)的電容根據(jù)材料的介電常數(shù)而變化。在傳統(tǒng)的半導(dǎo)體加工技術(shù)中，采用二氧化硅(介電常數(shù)k約為3.85)。為了降低電容對(duì)ULSI器件性能的不希望有的影響，目前正在采用介電常數(shù)較低的絕緣材料。低k材料的一些例子是氟化二氧化硅、非晶碳、墨玉、以及某些聚合物。也已經(jīng)開發(fā)了一些其中空氣隙(k接近1)構(gòu)成部分層間介質(zhì)的結(jié)構(gòu)。
層間介質(zhì)層的電容不僅包括層間電容(亦即二個(gè)垂直隔開的金屬化層之間的電容)，而且包括層內(nèi)各線條之間的電容(亦即埋置在介質(zhì)材料中的二個(gè)橫向隔開的金屬線條之間的電容)。隨著ULSI器件尺寸的不斷按比例縮小，各金屬線條的長(zhǎng)寬比不斷增大，相鄰線條之間的橫向間隔同時(shí)減小；這二個(gè)傾向都導(dǎo)致層內(nèi)電容增大。因此，層內(nèi)各線條之間的電容變成了決定互連整體性能的主要因素。因此，非常希望借助于將低k材料引入到各金屬線條之間的空間內(nèi)來減小層內(nèi)電容。最優(yōu)選的是，在保持物理上堅(jiān)固結(jié)構(gòu)的情況下，各線條之間的空間包括空氣隙。

發(fā)明內(nèi)容
本發(fā)明提供了一種用來在金屬化層中形成鄰近導(dǎo)體的亞光刻尺度的空氣隙的工藝。這些特征在各導(dǎo)體之間導(dǎo)致低于體介質(zhì)電容的串聯(lián)電容，從而降低了層內(nèi)電容。本發(fā)明還提供了一種由低k材料、空氣隙、以及另一低k材料組成的疊層，構(gòu)成一種盡可能使邊沿電容最小的夾層結(jié)構(gòu)。
根據(jù)本發(fā)明的第一方面，提供了一種用來制作集成電路布線結(jié)構(gòu)的方法。此方法包括在介質(zhì)材料層中形成多個(gè)特征的步驟以及在這些特征的側(cè)壁上形成隔層的步驟。然后在特征中形成被隔層與側(cè)壁隔開的導(dǎo)體。然后去除這些隔層，在側(cè)壁處形成空氣隙，使導(dǎo)體被空氣隙與側(cè)壁隔開。通常用以光刻尺度來表征的光刻工藝來形成這些特征；各隔層被形成為橫向尺寸小于光刻尺度。特征的形成可以暴露下方介質(zhì)層中的導(dǎo)電栓塞，使得在此特征中形成導(dǎo)體形成了到栓塞的電連接?？梢孕纬傻诙橘|(zhì)層來重疊此介質(zhì)材料層和導(dǎo)體；第二介質(zhì)層的介電常數(shù)可以小于介質(zhì)材料層的介電常數(shù)。
根據(jù)本發(fā)明的另一方面，提供了一種布線結(jié)構(gòu)，此布線結(jié)構(gòu)包括其上下具有介質(zhì)層的多個(gè)導(dǎo)體。多個(gè)導(dǎo)體被設(shè)置在第一介質(zhì)層上；各導(dǎo)體被第二介質(zhì)層的一部分以及空氣隙彼此橫向隔開。各個(gè)導(dǎo)體具有與之鄰接的空氣隙，將導(dǎo)體與第二介質(zhì)層隔開。第三介質(zhì)層位于各導(dǎo)體上。根據(jù)其剖面底部寬于其頂部的空氣隙，各導(dǎo)體具有其頂部寬于其底部的剖面。第一和第三介質(zhì)層各自的介電常數(shù)可以小于第二介質(zhì)層的介電常數(shù)。因此，各導(dǎo)體的剖面具有與第一介質(zhì)層相接觸的底部、與第三介質(zhì)層相接觸的頂部、以及僅僅與空氣隙相接觸的側(cè)面。這些空氣隙用來降低層內(nèi)電容。


圖1是說明其中可有利地采用本發(fā)明的包括栓塞互連的層間介質(zhì)的示意圖。
圖2-5說明根據(jù)本發(fā)明一個(gè)實(shí)施方案的用來形成鄰近導(dǎo)電線條的空氣隙的各個(gè)步驟。
圖6說明根據(jù)本發(fā)明另一實(shí)施方案的具有導(dǎo)電線條、低k層間介質(zhì)層、以及包括空氣隙的層內(nèi)介質(zhì)的結(jié)構(gòu)。
具體實(shí)施例方式
在本發(fā)明的一個(gè)優(yōu)選實(shí)施方案中，金屬線條被埋置在介質(zhì)材料中，且空氣隙被形成在金屬線條與介質(zhì)的側(cè)面之間。此處，將作為用來形成金屬化和層間介質(zhì)層的鑲嵌工藝的一種修正，說明用來形成空氣隙的工藝。
圖1示出了層間介質(zhì)層的安排，其中，整個(gè)層間介質(zhì)層10包括夾在二個(gè)其它介質(zhì)層11和13之間的低k材料層12。通道已經(jīng)被形成在層11和12中，且隨后被金屬填充，以便形成栓塞15，此栓塞提供了到下方層1的電連接。在形成栓塞之后，層13被淀積在層12上。層11和12的組合于是構(gòu)成一個(gè)通道層，而層13(有時(shí)稱為布線層或溝槽層)被圖形化，以便使金屬布線埋置在其中。
根據(jù)所需的布線圖形，層13被圖形化和蝕刻，從而形成溝槽16(圖2)；用常規(guī)的光刻技術(shù)來完成此圖形化。層13中的布線圖形與下方層之間的電連接要求金屬化溝槽與栓塞15相接觸。如圖2所示，執(zhí)行過蝕刻，使層12被部分地蝕刻，以便確保栓塞15的頂部表面15a被暴露。選擇光刻基本規(guī)則以提供具有足夠?qū)挾鹊臏喜?6，以便確保栓塞被定位在溝槽側(cè)壁16s之間。
然后，如圖3所示，隔層20被形成在溝槽的側(cè)壁上。這可以借助于在圖形化層13上淀積隔層材料的共形層，然后，用(本技術(shù)領(lǐng)域熟練人員所知的)定向蝕刻工藝去除此材料。如圖3所示，隔層在底部處典型地寬于頂部處。隔層材料必須能夠相對(duì)于布線結(jié)構(gòu)的金屬以及層12和13的介質(zhì)材料而被選擇性地蝕刻。優(yōu)選的隔層材料是氮化硅。替代的隔層材料包括非晶硅和(若銅被用于布線結(jié)構(gòu))鋁。
然后，根據(jù)鑲嵌工藝，用金屬填充溝槽16(例如用電鍍或CVD方法)，并對(duì)結(jié)構(gòu)進(jìn)行拋光。金屬線條25于是被形成在介質(zhì)中(圖4)。上述的過蝕刻工藝導(dǎo)致金屬線條25的底部被低k介質(zhì)12環(huán)繞；這又減輕了成品器件中邊沿場(chǎng)的影響。拋光工藝暴露了層13的頂部表面，也暴露了各側(cè)壁隔層20頂部處的表面部分20x。
然后，在相對(duì)于金屬線條25以及層12和13中的介質(zhì)材料有選擇性的蝕刻工藝中，去除側(cè)壁隔層20。這借助于將表面部分20x暴露于蝕刻劑來完成；可以采用濕法化學(xué)蝕刻或下游蝕刻工藝。如圖5所示，空氣隙40于是被形成在金屬線條25的側(cè)面與溝槽16的側(cè)壁之間。(被金屬線條隔離于側(cè)壁的小部分未被蝕刻的隔層材料可能保留在栓塞15的側(cè)面上)。值得注意的是，空氣隙的寬度依賴于隔層材料原來淀積的厚度，致使空氣隙具有亞光刻厚度的尺寸。雖然面對(duì)側(cè)壁的金屬線條25的側(cè)面僅僅與空氣相接觸，但它們的底部表面與介質(zhì)層12和/或栓塞15的頂部相接觸。由于側(cè)壁隔層20原來的形狀，故剖面內(nèi)的金屬線條在頂部處寬于底部處。
然后，如圖6所示，額外的低k介質(zhì)材料層42可以被淀積在層13上以及金屬線條25的頂部上。金屬線條于是被包封在上下具有低k材料(層12和42)以及其間的空氣隙40的垂直夾層結(jié)構(gòu)中。由于金屬線條的底部和頂部被低k材料覆蓋，故邊沿場(chǎng)的影響被減為最小。在本實(shí)施方案中，介質(zhì)層11和13由諸如二氧化硅之類的常規(guī)材料組成，提供了熱穩(wěn)定和工藝簡(jiǎn)單的優(yōu)點(diǎn)。
借助于計(jì)算圖6中二個(gè)相鄰金屬線條25-1與25-2之間的層內(nèi)電容，可以看出本發(fā)明所提供的優(yōu)點(diǎn)。可以用下列3個(gè)串聯(lián)的電容來表示此電容C空氣隙40-1的電容CA1；金屬線條之間的介質(zhì)層13的一部分13c的電容CD；以及空氣隙40-2的電容CA2。電容C于是由下式給出C＝1/(1/CA1+1/CD+1/CA2)。
各電容可以被表示為C＝εA/d，其中，ε是材料的介電常數(shù)，A是橫向截面面積，d是材料的厚度。對(duì)于空氣采用ε＝1，層內(nèi)電容(每單位截面積)C/A由下式給出C/A＝(2dA+dD/ε)-1。
其中，dA是各空氣隙的厚度，dD是13c部分的厚度(亦即金屬線條25-1與25-2之間的層13的橫向尺度)。假設(shè)層11和13由二氧化硅(ε＝3.85)組成，且光刻基本規(guī)則是0.16微米，則各種寬度的空氣隙的電容如下

因此，利用本發(fā)明的橫向空氣隙，能夠得到2.0以下的等效介電常數(shù)。這是很重要的，因?yàn)槟壳霸诘湫屯嘶鸸に囍?，可得到的無機(jī)低k材料仍然具有約為3.5的ε，而有機(jī)低k材料具有接近2.8的ε。
工業(yè)應(yīng)用可能性本發(fā)明可以被用來制造先進(jìn)的微電子器件，其中典型地具有多個(gè)金屬化層，特別是希望降低層間介質(zhì)的層內(nèi)各線條之間的電容。本發(fā)明提供了即使不好于也等于采用金屬線條之間的低k材料可得到的層內(nèi)電容的降低，同時(shí)保持了采用常規(guī)二氧化硅材料的結(jié)構(gòu)優(yōu)點(diǎn)。作為代替，本發(fā)明可以被用來制造具有其它介質(zhì)材料(包括低k材料)的微電子器件，從而得到甚至更低的層內(nèi)電容。
雖然就具體的實(shí)施方案而言已經(jīng)描述了本發(fā)明，但對(duì)于本技術(shù)領(lǐng)域的熟練人員來說，顯然可以根據(jù)上面的描述作出各種變通、修正、以及變化。因此認(rèn)為本發(fā)明包羅了本發(fā)明和下列權(quán)利要求的范圍與構(gòu)思內(nèi)的所有這些變通、修正、以及變化。
權(quán)利要求
1.一種用來制作集成電路布線結(jié)構(gòu)的方法，包括下列步驟在介質(zhì)材料層(13)中形成多個(gè)特征(16)，各個(gè)特征具有側(cè)壁(16s)和底部；在側(cè)壁上形成隔層(20)；在特征中形成通過隔層與側(cè)壁隔開的導(dǎo)體(25)；以及去除隔層，從而在側(cè)壁處形成空氣隙(40)，使得導(dǎo)體通過空氣隙與側(cè)壁隔開。
2.根據(jù)權(quán)利要求1的方法，其中，所述形成隔層的步驟還包括在各特征(16)的側(cè)壁和底部上淀積隔層材料層；以及使用定向蝕刻工藝從底部去除隔層材料。
3.根據(jù)權(quán)利要求1的方法，其中，所述形成導(dǎo)體(25)的步驟還包括暴露各隔層的頂部表面部分(20x)，且所述去除隔層的步驟包括將所述頂部表面暴露于蝕刻劑。
4.根據(jù)權(quán)利要求1的方法，其中，使用由光刻尺度來表征的光刻工藝來形成特征，且各隔層被形成為橫向尺寸小于所述光刻尺度。
5.根據(jù)權(quán)利要求1的方法，其中，特征(16)的形成暴露下方介質(zhì)層(12)中的導(dǎo)電栓塞(15)，使得在所述特征中形成導(dǎo)體(25)構(gòu)成到栓塞的電連接。
6.根據(jù)權(quán)利要求1的方法，其中，隔層(20)被形成為接近特征底部的橫向尺寸大于接近特征頂部的橫向尺寸，使得各導(dǎo)體(25)在其頂部處寬于底部處。
7.根據(jù)權(quán)利要求1的方法，還包括形成覆蓋所述介質(zhì)材料層(13)和導(dǎo)體(25)的第二介質(zhì)層(42)，其中，第二介質(zhì)層的介電常數(shù)小于所述介質(zhì)材料層的介電常數(shù)。
8.一種集成電路的布線結(jié)構(gòu)，包括第一介質(zhì)層(12)；設(shè)置在所述第一介質(zhì)層上的多個(gè)導(dǎo)體(25)，所述各導(dǎo)體通過第二介質(zhì)層(13)的一部分以及空氣隙(40)彼此橫向隔開，各個(gè)導(dǎo)體具有與之鄰接的空氣隙，將導(dǎo)體與第二介質(zhì)層隔開；以及重疊各導(dǎo)體的第三介質(zhì)層(42)，其中，根據(jù)具有其底部寬于其頂部的剖面的各空氣隙(40)，各所述導(dǎo)體(25)具有其頂部寬于其底部的剖面。
9.根據(jù)權(quán)利要求8的布線結(jié)構(gòu)，其中，所述第一介質(zhì)層(12)和所述第三介質(zhì)層(42)各自的介電常數(shù)小于第二介質(zhì)層(13)的介電常數(shù)。
10.根據(jù)權(quán)利要求8的布線結(jié)構(gòu)，還包括所述第一介質(zhì)層(12)中且與所述導(dǎo)體之一相接觸的導(dǎo)電栓塞(15)。
11.根據(jù)權(quán)利要求9的布線結(jié)構(gòu)，其中，所述第二介質(zhì)層(13)由二氧化硅制成。
12.根據(jù)權(quán)利要求9的布線結(jié)構(gòu)，其中，每一個(gè)所述導(dǎo)體(25)的剖面具有與所述第一介質(zhì)層(12)相接觸的底部、與所述第三介質(zhì)層(42)相接觸的頂部、以及與空氣隙(40)相接觸的側(cè)面。
全文摘要
一種制作集成電路布線結(jié)構(gòu)的方法，包括下列步驟在介質(zhì)材料層(13)中形成多個(gè)特征(16)，以及在特征的側(cè)壁(16s)上形成隔層(20)。然后在特征中形成通過隔層與側(cè)壁隔開的導(dǎo)體(25)。然后去除隔層，在側(cè)壁處形成空氣隙(40)，使得導(dǎo)體通過空氣隙與側(cè)壁隔開。導(dǎo)體上下的介質(zhì)層(42，12)可以是介電常數(shù)小于導(dǎo)體之間的介質(zhì)的介電常數(shù)的低k介質(zhì)。各導(dǎo)體(25)的剖面具有與低k介質(zhì)層(12)相接觸的底部、與另一低k介質(zhì)(42)相接觸的頂部、以及僅僅與空氣隙(40)相接觸的側(cè)面?？諝庀队脕斫档蛯觾?nèi)電容。
文檔編號(hào)H01L21/44GK1943023SQ200580011092
公開日2007年4月4日 申請(qǐng)日期2005年4月21日 優(yōu)先權(quán)日2004年4月21日
發(fā)明者理查德·S.·維斯, 伯米·A.·陳, 馬克·C.·哈凱, 閆紅雯 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司