專利名稱：在具有硅鍺緩沖層的絕緣體上形成應(yīng)變Si/SiGe的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及包括應(yīng)變硅或硅鍺(Si/SiGe)層的集成電路(IC)結(jié)構(gòu)和工藝。更具體地說，本發(fā)明涉及形成在絕緣層上具有應(yīng)變Si/SiGe層的結(jié)構(gòu)，這種結(jié)構(gòu)對于形成例如互補型金屬氧化物半導體(CMOS)晶體管的高速器件和其它金屬氧化物半導體場效應(yīng)晶體管(MOSFET)的應(yīng)用很有幫助。
背景技術(shù)：
電子和空穴在應(yīng)變硅或硅鍺層中的遷移率已被證明比在體硅中明顯高很多。例如，在室溫下應(yīng)變硅中的電子遷移率的測量值約是3000cm2/Vs，相對在體硅中是400cm2/Vs。相似地，在具有高鍺濃度(60％～80％)的應(yīng)變SiGe中空穴遷移率高達800cm2/Vs，是體硅中150cm2/Vs空穴遷移率的約5倍。具有應(yīng)變硅溝道的MOSFET已在試驗中被證明相比在常規(guī)(未應(yīng)變)硅襯底中制造的器件具有更強的器件性能。電位性能提高包括增加器件驅(qū)動電流和跨導，以及縮放工作電壓而不犧牲電路速度以減少功耗的能力。
應(yīng)變硅層是在由晶格常數(shù)比硅大的材料形成的襯底上生長的硅中引入的雙軸拉伸應(yīng)力的結(jié)果。鍺的晶格常數(shù)比硅的大約4.2％，SiGe合金的晶格常數(shù)與其鍺的濃度幾乎成線性。結(jié)果，鍺原子百分比為50％的SiGe合金的晶格常數(shù)約是硅的晶格常數(shù)的1.02倍。在這種SiGe襯底上外延生長的硅會形成拉伸應(yīng)變下的硅層，下面的SiGe襯底基本上未被應(yīng)變，或“馳豫”。在共同轉(zhuǎn)讓的美國專利No.6,059,895中公開了實現(xiàn)對于MOSFET應(yīng)用有幫助的應(yīng)變硅溝道結(jié)構(gòu)的結(jié)構(gòu)和工藝，其公開用于形成在SiGe層上具有應(yīng)變硅溝道的CMOS器件的技術(shù)，都在絕緣襯底上。
用于MOSFET和雙極型晶體管的下面的導電襯底或下面的襯底與在CMOS中的有源器件區(qū)的相互作用是限制高速器件全效性能的不必要的特征。為解決這個問題，在硅技術(shù)中，絕緣層一般被用來將襯底和有源器件區(qū)隔離，通過制造絕緣體上硅晶片來取代用于器件制造的體硅材料。制造SOI晶片的現(xiàn)有技術(shù)包括注氧隔離(SIMOX)，接合和回蝕刻絕緣體上硅(BESOI)，通過又被稱為Smart-Cut工藝的注氫隔離，其在美國專利No.5,374,564中有描述，或合并用于制造超薄SOI的最后兩步工藝，其在美國專利No.5,882,987中有描述。
當SOI晶片中的硅被用于高速應(yīng)用的應(yīng)變硅或硅鍺(Si/SiGe)層代替時，兩種方法一般被用于生長應(yīng)變絕緣體上Si/SiGe結(jié)構(gòu)。一種方法，熱混合被用于制造馳豫絕緣體上硅鍺結(jié)構(gòu)(SGOI)，接著在SGOI上外延生長應(yīng)變硅。這種熱混合方法在圖1(a)-(c)中示出。硅鍺層13在包括硅襯底10，絕緣體或氧化層11和硅層12的SOI襯底上沉積，如圖1(a)中所示。熱混合之后被執(zhí)行以制造如圖1(b)所示結(jié)構(gòu)，其包括襯底10，絕緣層11，和硅鍺層14。在熱混合時，鍺在高溫氧化時通過氧化物被抑制，并且在層14中的最終硅鍺濃度和馳豫度是層13中初始硅鍺濃度，它的厚度，以及硅鍺層14的最終厚度的函數(shù)。在熱混合后，氧化物從結(jié)構(gòu)的頂表面被除去。最終，應(yīng)變硅層15在硅鍺層14上生長，如圖1(c)所示。
盡管熱混合成為制造絕緣體上應(yīng)變Si/SiGe的有效方法，其發(fā)生了退變。在熱混合方法中，首先形成絕緣體上硅鍺，之后應(yīng)變硅在硅鍺上生長。在硅鍺上沉積應(yīng)變硅可以留下帶有O或C殘留物的不理想界面，其可以影響器件性能或成品率。另外，硅鍺在熱混合后一般不會完全馳豫。為了實現(xiàn)在應(yīng)變硅中的高應(yīng)變，需要高濃度硅鍺作為應(yīng)變硅生長的模板。高濃度硅鍺將造成集成復(fù)雜度和潛在成品率降低。
一般用來制造絕緣體上應(yīng)變Si/SiGe結(jié)構(gòu)的其它方法包括晶片接合。具體地說，第一晶片接合方法包括接合馳豫硅鍺到絕緣體上，接著進行應(yīng)變Si/SiGe生長。這種第一晶片接合方法在美國專利No.6,524,935中有描述，并在圖2(a)-(d)中示出。本方法開始于在第一硅襯底20上生長外延馳豫硅鍺層21，如圖2(a)所示。接下來，氫被注入到硅鍺層21中以形成富氫缺陷層(沒有示出)。硅鍺層21的表面通過化學機械拋光(CMP)進行平滑。之后，第一襯底的表面被接合到包括體硅22和絕緣層23的第二襯底的表面，如圖2(b)所示。具體地說，硅鍺層21的平滑表面被接合到絕緣層23上，其典型地是二氧化硅。通過設(shè)置第一襯底的表面與第二襯底的表面相對實現(xiàn)將兩個襯底接合在一起，產(chǎn)生保持兩個襯底在一起的弱化學接合。熱處理一般被用來接合晶片對以在連接界面加強化學接合。接合后，兩個襯底在富氫缺陷層被分離，產(chǎn)生如圖2(c)所示包括第二襯底22，絕緣層23和部分硅鍺層21的結(jié)構(gòu)。硅鍺層21的頂表面在這個分離結(jié)構(gòu)中可以通過CMP平滑。最后，在圖2(d)中，應(yīng)變硅層24在硅鍺層21上外延生長。
這種晶片接合的方法使工藝變的復(fù)雜。在絕緣體上接合的硅鍺一般太厚，因此需要在應(yīng)變硅沉積之前將硅鍺減薄，它不是一般的工藝。另外，在硅鍺上沉積應(yīng)變硅可以留下帶有O或C殘留物的不理想界面，其可以影響器件性能或成品率。
第二晶片接合方法包括直接接合應(yīng)變Si/SiGe到絕緣體上。該第二晶片接合方法在美國專利No.6,603,156中有描述，并在圖3(a)-3(e)中示出。本方法開始于在第一硅襯底30上生長馳豫硅鍺層31，如圖3(a)所示。應(yīng)變硅層32之后在應(yīng)變產(chǎn)生硅鍺層31上形成，如圖3(b)所示。之后，第一襯底被接合到包括體硅33和絕緣層34的第二襯底上，如圖3(c)所示。具體地說，兩個結(jié)構(gòu)都被接合，以使絕緣層34位于應(yīng)變硅層32和第二襯底33之間，并且應(yīng)變硅層32直接接觸絕緣層34，如圖3(d)所示。初始應(yīng)變產(chǎn)生層31之后被除去以暴露應(yīng)變硅層32的表面并形成絕緣體上應(yīng)變硅(SSOI)結(jié)構(gòu)。應(yīng)變產(chǎn)生層31可以通過CMP，晶片清潔(智能切割)，或化學蝕刻除去。優(yōu)選對硅具有選擇性的化學蝕刻工藝例如HHA(過氧化氫，氫氟酸，以及醋酸)，以使硅鍺層31可以完全被除去，停止在應(yīng)變硅層32上。
該第二晶片接合方法消除了減薄硅鍺的步驟并通過在硅鍺上生長應(yīng)變硅保留界面，如第一晶片接合方法所要求。美國專利No.6,603,156還教導了在應(yīng)變硅和絕緣體之間沒有硅鍺的結(jié)構(gòu)很有用，因為硅鍺一般使得CMOS工藝變復(fù)雜。然而，利用絕緣體上直接應(yīng)變硅，硅的厚度由于應(yīng)變層的臨界厚度而受限制。例如，具有1％應(yīng)變的應(yīng)變硅會限制到厚度約100，此外，在高溫工藝步驟中會在應(yīng)變硅中形成缺陷。具有高應(yīng)變硅的臨界厚度更小。假設(shè)最近的CMOS技術(shù)要求對于SOI結(jié)構(gòu)的各種硅厚度，現(xiàn)有技術(shù)中需要形成具有要求的總的Si/SiGe厚度而沒有超過應(yīng)變層的臨界厚度的應(yīng)變SOI或SGOI結(jié)構(gòu)的方法。

發(fā)明內(nèi)容
上面提到的用于形成絕緣體上應(yīng)變Si/SiGe結(jié)構(gòu)的現(xiàn)有技術(shù)的缺陷可以通過使用本發(fā)明中的方法得到改善，其中硅鍺緩沖層被添加到應(yīng)變層和絕緣體之間以達到要求的Si/SiGe總厚度而沒有超過應(yīng)變層的臨界厚度。
具體地說，本發(fā)明旨在一種在絕緣層上形成應(yīng)變Si1-yGey層的方法。本方法包括以下步驟在第一晶體半導體襯底上形成馳豫Si1-xGex層；在所述馳豫Si1-xGex層上形成應(yīng)變Si1-yGey層；在所述應(yīng)變硅層上形成Si1-zGez層；在所述馳豫Si1-xGex層上形成富氫缺陷層；提供在其上具有絕緣層的第二晶體半導體襯底；將所述第一襯底上的所述Si1-zGez層的頂表面接合到所述第二襯底上的所述絕緣層；在所述富氫缺陷層上分離所述馳豫Si1-xGex層以形成包括以下的結(jié)構(gòu)具有所述絕緣層的所述第二襯底，所述絕緣層上的所述Si1-zGez層，所述Si1-zGez層上的所述應(yīng)變Si1-yGey層，以及所述應(yīng)變Si1-yGey層上的部分所述馳豫Si1-xGex層；并除去所述馳豫Si1-xGex層的所述部分。


相信本發(fā)明的特征是新穎的，在所附的權(quán)利要求書中詳細地闡明了本發(fā)明的基本特征。附圖僅僅是為了說明的目的，并沒有按比例畫出。此外，在附圖中類似標號代表類似特征。但是，通過參考附圖的詳細介紹可以更好的理解本發(fā)明自身的組織和操作方法，其中圖1(a)-1(c)示出了使用熱混合形成絕緣體上應(yīng)變Si/SiGe結(jié)構(gòu)的
具體實施例方式
本發(fā)明將通過參考附圖進行描述。在圖中，結(jié)構(gòu)的各方面被示出并示意性地以簡潔的方式表示以更詳盡地描述并示出本發(fā)明。例如，附圖并沒有按比例示出。此外，結(jié)構(gòu)各方面的垂直截面圖以矩形形狀示出。然而，本領(lǐng)域的技術(shù)人員將意識到具有實際結(jié)構(gòu)的這些方面將結(jié)合更小的特征。而且，本發(fā)明沒有限制任何實際形狀的結(jié)構(gòu)。
本發(fā)明的方法的優(yōu)選實施例在圖4(a)-(f)中示出。本方法開始于在第一晶體半導體襯底40上形成馳豫Si1-xGex層41，如圖4(a)所示。第一襯底40可以是任何適合在其上形成外延層的單晶材料。這樣的合適單晶材料的實例包括Si，SiGe，SiGeC和SiC，優(yōu)選Si。
層41的上表面應(yīng)該基本上馳豫或完全馳豫。馳豫是由于如美國專利No.5,659,187中描述的修改Frank-Read機理，在此通過參考引入其公開。層41可以通過生長相對厚的梯度SiGe層來形成，隨后形成總厚度大于1μm的恒定濃度SiGe層，其中SiGe完全或部分馳豫，隨后通過CMP平滑。作為選擇，層41可以通過生長具有約500到3000厚度的中等厚度SiGe層形成，隨后如需要則進行He注入和退火和CMP平滑。
層41中鍺的濃度x范圍從約0.05到約1.0，并優(yōu)選從約0.15到約0.40。
接著，在層41的頂表面上外延生長應(yīng)變Si1-yGey層42，之后在應(yīng)變層42的頂部生長Si1-zGez層43，如圖4(b)所示。層42中鍺的濃度y范圍從0到0.05。層42中濃度y應(yīng)該比層41中濃度x要小，這樣層41的晶格常數(shù)就比層42要大，因此在雙軸拉伸下形成應(yīng)變層42。在優(yōu)選實施例中，層42中的濃度y為零，這樣層42是應(yīng)變硅層。層42優(yōu)選厚度約為50到約300。層42的厚度與膜中的應(yīng)變有關(guān)。對于更高的應(yīng)變，層42的厚度應(yīng)該較小以避免在膜中形成缺陷。
Si1-zGez層43可以應(yīng)變或未應(yīng)變，取決于鍺的濃度z和工藝需要。具體地說，濃度z的范圍從約0.05到約1.0，更優(yōu)選地從約0.10到約0.30，并可以比層42中的濃度y較小或較大。Si1-zGez層43的厚度可以選擇，這樣層42和43的總厚度就可滿足具體CMOS技術(shù)的需要。在優(yōu)選實施例中，層43的厚度可以從約50到約600，更優(yōu)選地從100到約300。
Si1-zGez層43可以在應(yīng)變Si1-yGey層42生長之后外延生長，優(yōu)選不從外延室中取出晶片，這樣Si1-zGez層43和應(yīng)變Si1-yGey層42之間的界面被清潔。
接著，執(zhí)行氫注入步驟以形成富氫缺陷層44，如圖4(c)所示。更具體地說，層41經(jīng)受離子轟擊或氫離子注入，其中在約5×1016到約1×1017離子/cm2的劑量下在約10KeV到約200KeV的能量下進行注入。氫注入導致形成包括含氫SiGe點缺陷和在SiGe的主晶面上存在的平面微裂紋的富氫層44。選擇氫離子的能量以在層41的頂表面下的層41中達到峰值劑量，優(yōu)選深度從約100nm到1000nm。富氫缺陷層44將在氫的峰值劑量位置形成。
在形成富氫缺陷層44后，將包括層40，41，42和43的第一結(jié)構(gòu)接合到包括層45，46的第二結(jié)構(gòu)上，如圖4(d)所示。更具體地說，第二結(jié)構(gòu)包括襯底46和絕緣層45。對于襯底46合適的材料包括單晶硅，多晶硅，SiGe，GaAs和其它III-V半導體，其中優(yōu)選單晶硅。絕緣層45由任何合適的材料形成，包括氧化硅(SiO2)，氮化硅(SiN)和氧化鋁(Al2O3)，盡管可以使用其它電絕緣材料，包括氮氧化硅，氧化鉿(HfO2)，氧化鋯(ZrO2)和摻雜氧化鋁。絕緣層45優(yōu)選SiO2。盡管絕緣層45和襯底46的各厚度對于本發(fā)明通常不關(guān)鍵，但是約1μm的厚度對于絕緣層45合適。
可以使用任何合適的晶片接合技術(shù)將第一結(jié)構(gòu)接合到第二結(jié)構(gòu)。在晶片接合前，層43的頂表面優(yōu)選使用化學機械拋光(CMP)工藝拋光以提供平滑的頂表面。該拋光可以在形成富氫缺陷層44之前或之后執(zhí)行。之后圖4(c)中示出的層43的頂表面被上下倒置并與層45的頂表面接觸。在層43和45的表面之間的接合通過在約50℃到約500℃的溫度下退火約2小時到約50小時加強。
之后在富氫缺陷層44處使用任何合適的技術(shù)分離層41，沒有干擾在層43和45之間的機械接合。例如，層41可以通過優(yōu)選在約200℃到約600℃的溫度下的退火分成兩部分。分離后，剩余結(jié)構(gòu)包括襯底46，絕緣層45，Si1-zGez層43，應(yīng)變Si1-yGey層42，以及部分馳豫Si1-xGex層41，如圖4(e)所示。
此時可以在500℃到900℃的溫度下進行可選的接合加強退火幾秒(使用快速熱退火)到3小時。該退火的目的是為了加強在連接界面處的接合并除去任何干擾隨后可選擇地除去層41的剩余部分的殘留氫。
最后，使用任何合適的方法除去層41的剩余部分，優(yōu)選使用可選擇蝕刻例如使用HHA，在應(yīng)變層42上停止。產(chǎn)生的結(jié)構(gòu)，如圖4(f)所示，包括襯底46，絕緣層45，Si1-zGez緩沖層43，以及應(yīng)變Si1-yGey層42。在應(yīng)變Si1-yGey層42和Si1-zGez緩沖層43之間的界面是清潔的，同時在相同外延步驟中生長兩個膜。
本發(fā)明的工藝步驟與美國專利No.6,603,156中描述的方法相似，除了在晶片接合之前在應(yīng)變Si1-yGey層42的頂部具有Si1-zGez層43。結(jié)果，獲得與在美國專利No.6,524,935中公開的相似的絕緣體上SiGe上馳豫Si/SiGe結(jié)構(gòu)，但不需要特殊的SiGe減薄并不會污染應(yīng)變層42和下面43之間的界面。
盡管通過具體優(yōu)選實施例和其它可選實施例具體描述了本發(fā)明，但是明顯的是，通過上述描述，許多替換、修改和變型對于本領(lǐng)域的技術(shù)人員來說是顯而易見的。因此，所附的權(quán)利要求書旨在包含落入本發(fā)明的真正范圍和精神內(nèi)的所有這些替換、修改和變型。
工業(yè)適用性本發(fā)明對于制造包括應(yīng)變硅或硅鍺(Si/SiGe)層的集成電路(IC)結(jié)構(gòu)很有用。
權(quán)利要求
1.一種在絕緣層上形成應(yīng)變Si1-yGey層的方法，所述方法包括以下步驟提供在其上具有馳豫Si1-xGex層(41)的第一襯底(40)；在所述馳豫Si1-xGex層(41)上形成應(yīng)變Si1-yGey層(42)；在所述應(yīng)變硅層(42)上形成Si1-zGez層(43)；在所述馳豫Si1-xGex層(41)上形成缺陷層(44)；提供在其上具有絕緣層(45)的第二襯底(46)；將所述第一襯底上的所述Si1-zGEz層(43)的頂表面接合到所述第二襯底(46)上的所述絕緣層(45)；以及在所述缺陷層(44)處分離所述馳豫Si1-xGex層(43)以形成包括以下的結(jié)構(gòu)具有所述絕緣層(45)的所述第二襯底(46)，在所述絕緣層(45)上的所述Si1-zGez層(43)，在所述Si1-zGez層(43)上的所述應(yīng)變Si1-yGey層(42)，以及在所述應(yīng)變Si1-yGey層(42)上的部分所述馳豫Si1-xGex層。
2.根據(jù)權(quán)利要求1的方法，其中所述第一襯底(40)包括選自Si，SiGe，SiGeC和SiC的材料。
3.根據(jù)權(quán)利要求1的方法，其中所述馳豫Si1-xGex層(41)通過包括以下步驟的方法形成生長梯度SiGe層；在所述梯度SiGe層上生長恒定濃度SiGe層；以及使用化學機械拋光平滑所述恒定濃度SiGe層。
4.根據(jù)權(quán)利要求1的方法，其中所述馳豫Si1-xGex層(41)通過包括以下步驟的方法形成生長SiGe層；將He注入到所述SiGe層；以及退火所述SiGe層。
5.根據(jù)權(quán)利要求1的方法，其中所述馳豫Si1-xGex層(41)具有約0.05到約1.0的Ge濃度x。
6.根據(jù)權(quán)利要求5的方法，其中所述馳豫Si1-xGex層(41)具有約0.15到約0.40的Ge濃度x。
7.根據(jù)權(quán)利要求1的方法，其中所述應(yīng)變Si1-yGey層(42)是外延生長。
8.根據(jù)權(quán)利要求1的方法，其中所述應(yīng)變Si1-yGey層(42)具有0到0.05的Ge濃度y。
9.根據(jù)權(quán)利要求8的方法，其中所述應(yīng)變Si1-yGey層(42)具有0的Ge濃度y。
10.根據(jù)權(quán)利要求1的方法，其中所述Ge濃度y比所述Ge濃度x少。
11.根據(jù)權(quán)利要求1的方法，其中所述Si1-zGez層(43)是外延生長。
12.根據(jù)權(quán)利要求1的方法，其中所述Si1-zGez層(43)具有約0.05到約1.0的Ge濃度z。
13.根據(jù)權(quán)利要求12的方法，其中所述Si1-zGez層(43)具有約0.10到約0.30的Ge濃度z。
14.根據(jù)權(quán)利要求1的方法，其中所述缺陷層(44)通過將氫離子注入到所述馳豫Si1-xGex層(41)中形成。
15.根據(jù)權(quán)利要求1的方法，其中所述第二襯底(46)包括選自單晶硅，多晶硅，SiGe和GaAs的材料。
16.根據(jù)權(quán)利要求1的方法，其中所述絕緣層(45)包括選自氧化硅，氮化硅，氧化鋁，氮氧化硅，氧化鉿，氧化鋯和摻雜氧化鋁的材料。
17.根據(jù)權(quán)利要求1的方法，還包括在所述接合步驟之前，拋光所述Si1-zGez層(43)的頂表面的步驟。
18.根據(jù)權(quán)利要求1的方法，其中通過包括以下步驟的方法將所述Si1-zGez層(43)的所述頂表面接合到所述絕緣層(45)在約50℃到約500℃的溫度下退火約2小時到約50小時。
19.根據(jù)權(quán)利要求1的方法，其中通過包括以下步驟的方法將所述馳豫Si1-xGex層(41)在所述缺陷層(44)處分離在約200℃到約600℃的溫度下退火。
20.根據(jù)權(quán)利要求1的方法，還包括通過以下步驟除去所述馳豫Si1-xGex層(41)的所述部分的步驟使用過氧化氫，氫氟酸和醋酸進行蝕刻。
全文摘要
本發(fā)明公開了一種形成在絕緣層上具有應(yīng)變Si或SiGe層的半導體晶片的方法。本方法制造了在絕緣層(45)和應(yīng)變Si/SiGe層(42)之間具有SiGe緩沖層(43)的結(jié)構(gòu)，但消除了在接合后對硅外延的需求。本方法還消除了在應(yīng)變Si和SiGe緩沖層之間的界面污染，并允許形成具有超過應(yīng)變Si層的臨界厚度的總厚度的SVSiGe層。
文檔編號H01L21/762GK1954421SQ200580015359
公開日2007年4月25日 申請日期2005年2月16日 優(yōu)先權(quán)日2004年6月29日
發(fā)明者陳華杰, S·W·比德爾 申請人:國際商業(yè)機器公司