專(zhuān)利名稱(chēng)：用于制造具有硅化柵電極的半導(dǎo)體器件的方法以及用于制造包含該半導(dǎo)體器件的集成電 ...的制作方法
技術(shù)領(lǐng)域：
0001本發(fā)明一般涉及用于制造半導(dǎo)體器件的方法，更具體地，涉及一種用于制造具有硅化柵電極的半導(dǎo)體器件的方法以及一種用于制造包含該半導(dǎo)體器件的集成電路的方法。
背景技術(shù)：
0002近年來(lái)，研究在當(dāng)前不斷縮小和變化的晶體管器件中用金屬柵電極代替多晶硅柵電極。業(yè)內(nèi)研究用金屬柵電極來(lái)代替多晶硅柵電極的主要原因之一是為了解決未來(lái)CMOS器件的空乏或多晶耗盡(polydepletion)效應(yīng)和硼穿透問(wèn)題。傳統(tǒng)上，覆蓋了硅化物的多晶硅柵電極用于CMOS器件中的柵電極。然而，器件的未來(lái)尺寸持續(xù)縮小，在使用多晶硅柵電極時(shí)，空乏成為了重要的問(wèn)題。
0003因此，人們建議使用金屬柵極。然而，為了優(yōu)化CMOS器件中的閾值電壓(Vt)，金屬柵極需要雙重可調(diào)的功函數(shù)。例如，金屬柵極需要用于NMOS和PMOS器件的、類(lèi)似于現(xiàn)有多晶硅柵極技術(shù)的可調(diào)功函數(shù)，需要的金屬柵極功函數(shù)的范圍對(duì)于NMOS為4.1～4.4eV，對(duì)于PMOS為4.8～5.1eV(參見(jiàn)B.Cheng，B.Maiti，S.Samayedam，J.Grant，B.Taylor，P.Tobin，J.Mogab，IEEE Intl.SOI Conf.Proc.，第91-92頁(yè)，2001)。
0004最近，基于對(duì)現(xiàn)有自對(duì)準(zhǔn)硅化(SALICIDE)技術(shù)的擴(kuò)展，已經(jīng)研究出了硅化金屬柵電極。在這種方法中，多晶硅被沉積在柵極電介質(zhì)之上。金屬被沉積在多晶硅之上，并發(fā)生反應(yīng)以完全消耗掉多晶硅，從而得到完全硅化的金屬柵極，而不是沉積的金屬柵極。該硅化金屬柵極在提供金屬柵極的同時(shí)對(duì)傳統(tǒng)工藝的干擾最小，而且避免了污染問(wèn)題。另外，人們已經(jīng)看到多晶摻雜(poly doping)對(duì)硅化金屬柵極的功函數(shù)有影響。
0005硅化金屬柵極自身也存在問(wèn)題。有關(guān)硅化金屬柵極的比較突出的問(wèn)題之一在于硅化金屬柵極和硅化源極/漏極區(qū)域的同步形成。當(dāng)它們同步形成時(shí)，硅化源極/漏極區(qū)域的深度與多晶硅柵電極的厚度成正比。由于多晶硅柵電極目前的厚度范圍從約60nm至約120nm，因此硅化源極/漏極區(qū)域最終延伸到硅襯底中分別高達(dá)約60nm和約120nm。但是，深的硅化源極/漏極區(qū)域是人們不希望有的。
0006業(yè)內(nèi)的各個(gè)公司都試圖分離硅化多晶硅柵極和硅化源極/漏極區(qū)域。這些公司采用了化學(xué)機(jī)械拋光(CMP)技術(shù)以分離所述步驟。在這樣的集成方案中，柵電極由氧化硅層遮掩，然后在源極/漏極區(qū)域上形成硅化物。然后，在該柵極堆和源極/漏極區(qū)域上沉積覆層介電層。然后采用CMP工藝暴露柵電極以進(jìn)行硅化，同時(shí)源極/漏極區(qū)域由保護(hù)性介電層覆蓋。該方法的主要缺陷在于，晶片上與拋光存在固有聯(lián)系的非均勻問(wèn)題(例如，凹陷等)。此外，活動(dòng)區(qū)域上的多晶高度(polyheight)可能與設(shè)計(jì)的多晶高度不同。結(jié)果，拋光后的多晶柵(poly gate)的高度可能會(huì)有很大的變化。因此，由于多晶柵的厚度變化，晶片上和/或晶片間的硅化可能不一致。
0007因此，需要一種方法，其用于制造從硅化源極/漏極區(qū)域分離的硅化金屬柵極結(jié)構(gòu)，該方法不存在現(xiàn)有技術(shù)方法的缺陷。

發(fā)明內(nèi)容
0008為了解決上面討論的現(xiàn)有技術(shù)的缺陷，本發(fā)明提供了一種用于制造半導(dǎo)體器件的方法和一種用于制造包含該半導(dǎo)體器件的集成電路的方法。除了其它可能的步驟，該用于制造半導(dǎo)體器件的方法包括在襯底上形成多晶硅柵電極，并且緊接于該多晶硅柵電極在襯底中形成源極/漏極區(qū)域。該方法進(jìn)一步包括在所述源極/漏極區(qū)域上形成阻擋層，以及對(duì)所述多晶硅柵電極進(jìn)行硅化以形成硅化柵電極，該阻擋層包括金屬硅化物。


0009圖1圖解說(shuō)明了根據(jù)本發(fā)明的原理構(gòu)建的半導(dǎo)體器件的一個(gè)實(shí)施例的橫截面視圖；0010圖2圖解說(shuō)明了根據(jù)本發(fā)明的原理制造的部分完成的半導(dǎo)體器件的橫截面視圖；0011圖3圖解說(shuō)明了圖2所示的部分完成的半導(dǎo)體器件的橫截面視圖，其中已經(jīng)形成了柵極側(cè)壁間隔物(gate sidewall spacer)的一部分；0012圖4圖解說(shuō)明了圖3所示的部分完成的半導(dǎo)體器件的橫截面視圖，其中在襯底內(nèi)已經(jīng)形成了輕度摻雜的擴(kuò)展植入物(extensionimplant)；0013圖5圖解說(shuō)明了圖4所示的部分完成的半導(dǎo)體器件的橫截面視圖，其中已經(jīng)形成了柵極側(cè)壁間隔物的剩余部分；0014圖6圖解說(shuō)明了圖5所示的部分完成的半導(dǎo)體器件的橫截面視圖，其中已經(jīng)從襯底頂部和保護(hù)層頂上刻蝕掉了蓋帽氧化物，并且在襯底內(nèi)已經(jīng)形成高度摻雜的源極/漏極植入物；0015圖7圖解說(shuō)明了圖6所示的部分完成的半導(dǎo)體器件的橫截面視圖，其中已對(duì)該半導(dǎo)體器件進(jìn)行了標(biāo)準(zhǔn)的源極/漏極退火從而激活了源極/漏極區(qū)域，并且已經(jīng)沉積了硅化物金屬；0016圖8圖解說(shuō)明了圖7所示的部分完成的半導(dǎo)體器件的橫截面視圖，其中已對(duì)該半導(dǎo)體器件進(jìn)行了快速熱退火(RTA)，并已通過(guò)選擇性濕法刻蝕來(lái)去除未反應(yīng)的硅化物金屬；0017圖9圖解說(shuō)明了圖8所示的部分完成的半導(dǎo)體器件的橫截面視圖，其中已從多晶硅柵電極之上去除了保護(hù)層以形成一個(gè)開(kāi)口；0018圖10圖解說(shuō)明了圖9所示的部分完成的半導(dǎo)體器件的橫截面視圖，其中已在多晶硅柵電極的暴露部分以及半導(dǎo)體器件的剩余部分之上沉積了第二硅化物金屬；0019圖11圖解說(shuō)明了圖10所示的部分完成的半導(dǎo)體器件的橫截面視圖，其中已將多晶硅柵電極轉(zhuǎn)換為了硅化柵電極；
0020圖12圖解說(shuō)明了結(jié)合根據(jù)本發(fā)明原理構(gòu)建的器件的集成電路(IC)的示例性橫截面視圖；和0021圖13圖解說(shuō)明了結(jié)合根據(jù)本發(fā)明原理構(gòu)建的器件的集成電路(IC)的另一個(gè)示例性橫截面視圖，其中對(duì)多柵電極的頂部部分進(jìn)行了硅化，以形成自對(duì)齊的硅化接觸。
具體實(shí)施例方式
0022首先參考圖1，其圖解說(shuō)明了根據(jù)本發(fā)明原理構(gòu)建的半導(dǎo)體器件100的一個(gè)實(shí)施例的橫截面視圖。在圖1所示的實(shí)施例中，半導(dǎo)體器件100包括襯底110。阱區(qū)120位于圖1實(shí)施例中的襯底110內(nèi)。此外，柵極結(jié)構(gòu)130位于襯底100和阱區(qū)120之上。
0023圖1所示的柵極結(jié)構(gòu)130包括位于襯底110之上的柵氧化層140、位于柵氧化層140之上的硅化柵電極150。盡管圖1所示的硅化柵電極作為一個(gè)完全硅化柵電極，但是本領(lǐng)域技術(shù)人員應(yīng)該理解，硅化柵電極150還可包含部分硅化的柵電極，其中僅僅是電極的頂部部分被硅化。當(dāng)需要減少硅化柵電極150的接觸阻抗時(shí)，可以使用這一實(shí)施例。
0024硅化柵電極150可具有多種厚度，盡管如此，一個(gè)示例性的厚度范圍為從約50nm至約150nm。當(dāng)根據(jù)本發(fā)明的原理構(gòu)建硅化柵電極150時(shí)，其可包括許多不同的材料。例如，在圖1所示的說(shuō)明性實(shí)施例中，硅化柵電極150包含鎳，然而可以預(yù)見(jiàn)的是，硅化柵電極150可包含鈷、鉑、鈦、鉭、鉬、鎢、等等，它們?nèi)栽诒景l(fā)明的范圍內(nèi)。
0025硅化柵電極150在其中還可包含摻雜物或幾種摻雜物的組合物。基于半導(dǎo)體器件100是作為PMOS器件工作還是作為NMOS器件工作，摻雜物(例如硼、磷化物、砷或另一種類(lèi)似摻雜物)可被配置成，調(diào)節(jié)將電子從費(fèi)米能級(jí)帶到真空能級(jí)所需的最小能量，即所謂的功函數(shù)。
0026柵極結(jié)構(gòu)130進(jìn)一步包括柵極側(cè)壁間隔物160，其位于硅化柵電極150和柵氧化層140的兩個(gè)側(cè)面。每一個(gè)圖1的實(shí)施例中的柵極側(cè)壁間隔物160包含了許多不同的層。例如除了其它層，柵極側(cè)壁間隔物160每個(gè)都包括L形氮化物間隔物163和側(cè)壁氧化物168。在這個(gè)特定實(shí)施例中，L形氮化物間隔物163由包含碳的唯一一層組成。碳成分可在廣闊的范圍內(nèi)，但認(rèn)為有優(yōu)勢(shì)的碳成分范圍從約5％至約10％。除了其它材料，其它層可包含氧化物和氮化物的集合。柵極側(cè)壁間隔物160可包括許多不同類(lèi)型和數(shù)量的層，這與本發(fā)明的原理是一致的。
0027圖1所示的半導(dǎo)體器件100進(jìn)一步包括常規(guī)的源極/漏極區(qū)域170，其位于襯底110內(nèi)并緊接于柵氧化層140。阻擋層180位于源極/漏極區(qū)域170內(nèi)。圖1實(shí)施例中的阻擋層都用作保護(hù)劑，免受形成硅化柵電極150和源極/漏極接觸區(qū)域的硅化物材料的影響。
0028當(dāng)根據(jù)本發(fā)明的原理制造阻擋層180時(shí)，其包含金屬硅化物。在一個(gè)實(shí)施例中，阻擋層180包含與硅化柵電極150的金屬硅化物不同的金屬硅化物，然而在另一個(gè)實(shí)施例中，阻擋層180包含與硅化柵電極150的金屬硅化物相同的金屬硅化物。當(dāng)圖1實(shí)施例中的硅化柵電極150包含硅化鎳時(shí)，阻擋層180包含不同的金屬硅化物。在這個(gè)具體實(shí)施例中，阻擋層180包括硅化鈷。但是，其它的硅化物材料(例如鎳、鉑、鈦、鉭、鉬、鎢等等)都可用來(lái)形成阻擋層180，這仍處于本發(fā)明的范圍內(nèi)。除了個(gè)別的以外，阻擋層180進(jìn)入到源極/漏極區(qū)域170的深度范圍從約10nm至約35nm。該深度需要足夠深以阻止用于形成硅化柵電極150的硅化物金屬影響到源極/漏極區(qū)域170，然而，足夠小的深度與本發(fā)明的設(shè)計(jì)也是一致的。
0029現(xiàn)轉(zhuǎn)到圖2-11，示出了詳細(xì)制造步驟的橫截面視圖，該詳細(xì)制造步驟說(shuō)明了在一個(gè)優(yōu)勢(shì)實(shí)施例中，怎樣制造類(lèi)似于圖1中描述的半導(dǎo)體器件100。圖2圖解說(shuō)明了根據(jù)本發(fā)明原理制造的部分完成的半導(dǎo)體器件200的橫截面視圖。圖2的部分完成的半導(dǎo)體器件200包括襯底210。在一個(gè)示例性的實(shí)施例中，襯底210可以是位于部分完成的半導(dǎo)體器件200中的任何層，包括晶片本身或位于晶片上方的層(例如，外延層)。在圖2所示的實(shí)施例中，襯底210是P型襯底；然而本領(lǐng)域技術(shù)人員明白，襯底210也可能是N型襯底，而這并不脫離本發(fā)明的范圍。在這種情況下，本說(shuō)明書(shū)的其余部分中所描述的每種摻雜物類(lèi)型都可能對(duì)換或顛倒。為清楚起見(jiàn)，將不會(huì)進(jìn)一步討論這種相反方案。
0030在圖2所示的實(shí)施例中，阱區(qū)220位于的襯底內(nèi)。考慮到P型半導(dǎo)體襯底210，阱區(qū)220將更可能包含N型摻雜物。例如，阱區(qū)220將可能摻雜的摻雜范圍在約1×1013個(gè)原子/平方厘米至約1×1014個(gè)原子/平方厘米的N型摻雜物，并且能量范圍從約100keV至約500keV。這導(dǎo)致了在阱區(qū)220中具有的峰值摻雜濃度范圍從約5×1017個(gè)原子/平方厘米至約1×1019個(gè)原子/平方厘米。
0031在圖2的實(shí)施例中，柵極結(jié)構(gòu)230位于襯底210之上。柵極結(jié)構(gòu)230包括柵氧化層240和多晶硅化柵電極250。柵氧化層240可包括許多不同材料，且都在本發(fā)明的范圍內(nèi)。例如，柵氧化層240可包含二氧化硅，或者在一個(gè)替換性實(shí)施例中，包含高介電常數(shù)(K)材料。然而，在圖2的說(shuō)明性實(shí)施例中，柵氧化層240是二氧化硅層，其厚度范圍從約0.5nm至約5nm。
0032可用多種制造技術(shù)中的任意一種來(lái)形成柵氧化層240。例如，柵氧化層240可以生長(zhǎng)或沉積而成。此外，生長(zhǎng)或沉積步驟可能需要相當(dāng)數(shù)量的不同溫度、壓力、氣體、流速等等。
0033盡管在圖2的優(yōu)勢(shì)實(shí)施例中指出了多晶硅柵電極250包含標(biāo)準(zhǔn)的多晶硅，但是也存在其它實(shí)施例，其中多晶硅柵電極(或至少其一部分)包含無(wú)定形多晶硅。當(dāng)希望多晶硅柵電極250的上表面基本平坦時(shí)，無(wú)定形多晶硅的實(shí)施例可能特別有用0034然而，如果多晶硅柵電極250包含標(biāo)準(zhǔn)多晶硅(例如示于圖2的例子中)，則用于多晶硅柵電極250的沉積條件可能變化，沉積多晶硅柵電極250時(shí)可使用從約100torr(托)至約300torr的壓力范圍、從約620Ec至約700Ec的溫度范圍，以及從約50sccm(標(biāo)準(zhǔn)毫升分)至約150sccm的SiH4或Si2H6氣體流速范圍。然而，如果使用無(wú)定形多晶硅，沉積該無(wú)定形多晶硅柵電極時(shí)可使用從約100torr至約300torr的壓力范圍、從約450Ec至約550Ec的溫度范圍，以及從約100sccm(標(biāo)準(zhǔn)毫升分)至約300sccm的SiH4或Si2H6氣體流速范圍。在任何情況下，多晶硅柵電極250優(yōu)選具有從約50nm至約150nm的厚度范圍。
0035圖2所示的部分完成的半導(dǎo)體器件200進(jìn)一步包括位于多晶硅柵電極250之上的保護(hù)層260。除了其它材料外可包含氮化硅的保護(hù)層260可具有從約5nm至約50nm的厚度范圍。希望保護(hù)層260具有足夠小的厚度以使摻雜物易于穿透該保護(hù)層。然而，厚度也應(yīng)足夠大，以為多晶硅柵電極250提供充分的保護(hù)。
0036可選地，位于保護(hù)層260之上的可以是一個(gè)二氧化硅層270。設(shè)計(jì)該可選的二氧化硅層270以幫助圖樣化柵氧化層240、多晶硅柵電極250以及保護(hù)層260。根據(jù)上面的描述，本領(lǐng)域技術(shù)人員明白，圖樣化柵氧化層240、多晶硅柵電極250、保護(hù)層260以及可選的二氧化硅層270初始是覆層沉積的。這些覆層隨后被圖案化，從而形成圖2所示的柵氧化層240、多晶硅柵電極250、保護(hù)層260以及可選的二氧化硅層270。在一個(gè)實(shí)施例中，使用化學(xué)氣相沉積(CVD)工藝來(lái)形成多晶硅柵電極250和保護(hù)層260。
0037暫時(shí)轉(zhuǎn)到圖3，其圖解說(shuō)明了圖2所示的部分完成的半導(dǎo)體器件200的橫截面視圖，其中已經(jīng)形成柵極側(cè)壁間隔物310的某些部分。示于圖3中的柵極側(cè)壁間隔物310的各部分包括氧化層320和偏移氮化物間隔物330。與現(xiàn)有技術(shù)中使用的類(lèi)似層相比，氧化層320是至少部分地使用沉積工藝形成的。在個(gè)示例性的工藝中，使用第一沉積工藝初始形成氧化層320，然后利用第二氧化工藝完成。第一沉積工藝允許在保護(hù)層260的頂部和側(cè)壁形成氧化層320。在一個(gè)替換性實(shí)施例中，整個(gè)氧化層320都是沉積而成的。
0038偏移氮化物間隔物330可包括標(biāo)準(zhǔn)氮化硅間隔物或其中具有碳的氮化硅層。如果偏移氮化物間隔物330包含碳，則碳可構(gòu)成該層的約5％至約10％。盡管氧化層320和偏移氮化物間隔物330被示為僅沿柵極結(jié)構(gòu)230的側(cè)部放置，但本領(lǐng)域技術(shù)人員將意識(shí)到，這些層是預(yù)先覆層形成的，并且隨后通過(guò)各向異性刻蝕來(lái)形成氧化層320和偏移氮化物間隔物330。
0039現(xiàn)轉(zhuǎn)到圖4，其圖解說(shuō)明了圖3所示的部分完成的半導(dǎo)體器件200的橫截面視圖，其中在襯底210內(nèi)已經(jīng)形成輕度摻雜的擴(kuò)展植入物410。以傳統(tǒng)方式形成輕度摻雜的擴(kuò)展植入物410，其一般具有從約1×1019個(gè)原子/平方厘米至約2×1020個(gè)原子/平方厘米的峰值摻雜物濃度范圍。如業(yè)內(nèi)已標(biāo)準(zhǔn)化的，輕度摻雜的擴(kuò)展植入物410的摻雜物類(lèi)型與它們所處的阱區(qū)220的相反。因此，在圖4所示的說(shuō)明性實(shí)施例中輕度摻雜的擴(kuò)展植入物410采用P型摻雜物來(lái)?yè)诫s。
0040現(xiàn)轉(zhuǎn)到圖5，其圖解說(shuō)明了圖4所示的部分完成的半導(dǎo)體器件200的橫截面視圖，其中已經(jīng)形成柵極側(cè)壁間隔物310的剩余部分。具體地，蓋帽氧化物510、L形氮化物間隔物520，以及側(cè)壁氧化物530構(gòu)成了柵極側(cè)壁間隔物310。除了其它用途，蓋帽氧化物510具有阻止L形氮化物間隔物520直接與襯底210接觸的作用。蓋帽氧化物510最可能被沉積在部分完成的半導(dǎo)體器件200之上，這利用了類(lèi)似于用來(lái)形成氧化層320的工藝。
0041L形氮化物間隔物520可包括任意類(lèi)型的氮化物，然而在一個(gè)示例性實(shí)施例中，L形氮化物間隔物520所包括的氮化物材料包含碳。在L形氮化物間隔物520內(nèi)包含的碳成分可占L形氮化物間隔物520的約5％至約10％的范圍，以改變其刻蝕速率。在該實(shí)施例中，L形氮化物間隔物520包含碳，可在CVD反應(yīng)器中利用雙t-丁基氨基硅烷(bist-butylaminosilane，BTBAS)和氨(NH3)前體來(lái)沉積L形氮化物間隔物520。有優(yōu)勢(shì)地，碳使得L形氮化物間隔物520以低于傳統(tǒng)氮化層的速率刻蝕。在一種示例性情況中，在使用從約1000Ec至約1100Ec的溫度范圍進(jìn)行退火后，與傳統(tǒng)的氮化物層相比，碳導(dǎo)致L形氮化物間隔物520具有約50∶1的選擇性刻蝕。
0042位于L形氮化物間隔物520之上的側(cè)壁氧化物530是常規(guī)的。在圖5的給定實(shí)施例中，側(cè)壁氧化物530被覆層沉積，然后經(jīng)歷各向異性刻蝕。得到的側(cè)壁氧化物530完成了圖5所示實(shí)施例中的柵極側(cè)壁間隔物310。
0043現(xiàn)轉(zhuǎn)到圖6，其圖解說(shuō)明了圖5所示的部分完成的半導(dǎo)體器件200的橫截面視圖，其中已經(jīng)從襯底210頂部和保護(hù)層260的頂部刻蝕掉蓋帽氧化物510，并且在襯底210內(nèi)已經(jīng)形成高度摻雜的源極/漏極植入物610。本領(lǐng)域技術(shù)人員理解到常規(guī)工藝可被用來(lái)刻蝕蓋帽氧化物510。
0044高度摻雜的源極/漏極植入物610也是常規(guī)的。一般地，高度摻雜的源極/漏極植入物610具有從約1×1018個(gè)原子/平方厘米至約1×1021個(gè)原子/平方厘米的峰值摻雜物濃度范圍。此外，高度摻雜的源極/漏極植入物610的摻雜物類(lèi)型與它們所處的阱區(qū)220的相反。因此，在圖6所示的說(shuō)明性實(shí)施例中，高度摻雜的源極/漏極植入物610采用P型摻雜物來(lái)?yè)诫s。
0045現(xiàn)轉(zhuǎn)到圖7，其圖解說(shuō)明了圖6所示的部分完成的半導(dǎo)體器件200的橫截面視圖，其中已對(duì)該半導(dǎo)體器件200進(jìn)行了標(biāo)準(zhǔn)的源極/漏極退火從而激活了源極/漏極區(qū)域710。相信源極/漏極退火在從約1000Ec至約1100Ec的溫度范圍下以及從約1秒至約5秒的時(shí)間區(qū)間范圍下操作就已足夠。應(yīng)當(dāng)注意，其它的溫度、時(shí)間以及工藝也可用來(lái)激活源極/漏極區(qū)域710。
0046圖7中還示出了在源極/漏極區(qū)域710的暴露部分之上以及柵極結(jié)構(gòu)230之上形成硅化物金屬720。圖7所示實(shí)施例中的硅化物金屬720是薄鈷層，然而，其它可以與硅發(fā)生反應(yīng)形成硅化物金屬720的金屬也很容易被使用。例如，公知的是，硅化物金屬720可包括鎳、鉑、鈦、鉭、鉬、鎢，其他類(lèi)似金屬或者它們的組合，這都在本發(fā)明的范圍內(nèi)。在圖7的實(shí)施例中，硅化物金屬720包含了不同于硅化物金屬1010(圖10)的金屬。盡管如此，但不這樣做也仍在本發(fā)明的范圍內(nèi)。
0047硅化物金屬720可使用不同的工藝來(lái)形成，并且可形成為許多種厚度。在本發(fā)明的一個(gè)實(shí)施例中，硅化物金屬720被沉積為一定厚度，其范圍從約3nm至約10nm。然而，當(dāng)硅化物金屬720包含鈷時(shí)，則可使用這樣的厚度。如果硅化物金屬720包含上文公開(kāi)的不同金屬之一，則可使用各種其它厚度。
0048現(xiàn)轉(zhuǎn)到圖8，其圖解說(shuō)明了圖7所示的部分完成的半導(dǎo)體器件200的橫截面視圖，其中已對(duì)該半導(dǎo)體器件200進(jìn)行了快速熱退火(RTA)。RTA努力引起硅化物金屬720與源極/漏極區(qū)域710的硅反應(yīng)，以形成阻擋層810。在該例中，硅化物金屬720包括鈷，RTA導(dǎo)致鈷和硅發(fā)生反應(yīng)，從而形成硅化鈷。
0049RTA可利用各種不同的溫度和時(shí)間來(lái)操作。雖然如此，應(yīng)當(dāng)相信在本示例性實(shí)施例中RTA應(yīng)當(dāng)以快速熱處理工具在從約400Ec至約600Ec的溫度范圍下，以及在從約5秒至約60秒的時(shí)間區(qū)間范圍下操作。然而，具體的溫度和時(shí)間區(qū)間通常是基于形成阻擋層810到所需深度的能力以及基于所選的硅化物材料。
0050然后，可使用一種選擇性濕法刻蝕來(lái)去除各個(gè)區(qū)域上未反應(yīng)的硅化物金屬720，但不去除諸如側(cè)壁和柵極上暴露的硅，其中所述選擇性濕法刻蝕采用了例如硫酸(H2SO4)、雙氧水(H2O2)及水(H2O)的組合物。此外，另一種可選的RTA步驟可用來(lái)形成低電阻率相的硅化物。在使用鈷硅化物金屬的情況下，第一RTA形成了CoSi，而可選的RTA形成了CoSi2，其具有較低的電阻率且更加穩(wěn)定。通常使用從約650Ec至約800Ec的溫度范圍以及從約5秒至約60秒的時(shí)間區(qū)間范圍來(lái)執(zhí)行可選的RTA步驟。
0051現(xiàn)轉(zhuǎn)到圖9，其圖解說(shuō)明了圖8所示的部分完成的半導(dǎo)體器件200的橫截面視圖，其中已從多晶硅柵電極250之上去除了保護(hù)層260以形成開(kāi)口910。本發(fā)明的獨(dú)特之處在于，用于去除保護(hù)層260的刻蝕劑基本上不會(huì)影響到其它的結(jié)構(gòu)或膜層。更具體地，用來(lái)去除保護(hù)層260的熱磷酸刻蝕劑不會(huì)影響L形氮化物間隔物520和阻擋層810。盡管保護(hù)層260和L形氮化物間隔物520都包含氮化硅，但是L形氮化物間隔物520的碳成分提供了充分的保護(hù)，以使其免受刻蝕劑的影響。
0052現(xiàn)轉(zhuǎn)到圖10，其圖解說(shuō)明了圖9所示的部分完成的半導(dǎo)體器件200的橫截面視圖，其中已在多晶硅柵電極250的暴露部分以及半導(dǎo)體器件200的剩余部分之上沉積了第二硅化物金屬1010。在一個(gè)優(yōu)選實(shí)施例中，硅化物金屬1010被設(shè)計(jì)成，完全硅化多晶硅柵電極250。由于取出大致1nm的鎳可完全硅化大致1.8nm的多晶硅，因此硅化物金屬1010的厚度應(yīng)當(dāng)至少是多晶硅柵電極250厚度的56％。然而，為了更加充裕，硅化物金屬1010的厚度應(yīng)當(dāng)至少是多晶硅柵電極250厚度的60％。因此，當(dāng)多晶硅柵電極250厚度范圍從上述的約50nm至約150nm時(shí)，硅化物金屬1010的厚度范圍應(yīng)當(dāng)從約30nm至約90nm。還應(yīng)注意的是硅化物金屬1010可包含許多不同的金屬或金屬的組合，這還在本發(fā)明的范圍內(nèi)。例如，硅化物金屬1010可包含任何已知的金屬，只要它可以和多晶硅反應(yīng)形成金屬硅化物。
0053在本發(fā)明的一個(gè)替換性實(shí)施例中，可在多晶硅柵電極250的暴露部分以及半導(dǎo)體器件200的剩余部分之上形成較薄的硅化物金屬1010。在該例中，硅化物金屬1010的較薄的層將僅僅和多晶硅柵電極250的頂部部分反應(yīng)形成部分硅化的柵電極。硅化物金屬1010的較薄的層的厚度范圍可從約3nm至約15nm，以?xún)H僅部分地對(duì)該硅化柵電極進(jìn)行硅化。與硅化柵氧化層界面(如在上文剛剛描述的完全硅化的柵電極)相比，這一實(shí)施例對(duì)使用多晶柵氧化物界面的應(yīng)用特別有用。
0054現(xiàn)轉(zhuǎn)到圖11，其圖解說(shuō)明了圖10所示的部分完成的半導(dǎo)體器件200的橫截面視圖，其中已將多晶硅柵電極250轉(zhuǎn)換為了硅化柵電極1110。本領(lǐng)域技術(shù)人員理解形成硅化柵電極1110可能需要的步驟包括對(duì)多晶硅柵電極250和硅化物金屬1010作用另一個(gè)RTA。該RTA被設(shè)計(jì)成將多晶硅柵電極250轉(zhuǎn)換為硅化柵電極1110。退火溫度取決于所用的硅化物金屬。例如，相信在使用鎳的時(shí)候，該RTA可在從約350Ec至約550Ec的溫度范圍下，以及在從約10秒至約100秒的時(shí)間區(qū)間范圍下操作，以完成硅化。應(yīng)當(dāng)注意到，如果使用另一種金屬，則可使用其它的溫度、時(shí)間及工藝。在優(yōu)選實(shí)施例中，硅化物金屬1010完全地硅化多晶硅柵電極250。然而，這時(shí)由于有阻擋層810，因此硅化并沒(méi)有在源極/漏極區(qū)域710上形成。
0054在完成硅化柵電極1110之后，可對(duì)部分完成的半導(dǎo)體器件200進(jìn)行選擇性去除工藝。例如，在本發(fā)明的一個(gè)實(shí)施例中，該器件可能經(jīng)受的刻蝕配方包含硫酸(H2SO4)、雙氧水(H2O2)及水(H2O)。這個(gè)具體的刻蝕配方具有高度的選擇性，其可輕易地去除硅化物金屬1010的所有殘留部分。此后，部分完成的半導(dǎo)體器件200的制造可以常規(guī)方式繼續(xù)進(jìn)行，優(yōu)選得到與圖1所示的半導(dǎo)體器件100類(lèi)似的器件。應(yīng)當(dāng)注意，根據(jù)工藝流程，圖2-11所示的步驟的確切順序可以變化。此外，各種其它步驟也可加入到圖2-11的描述中。
0055參考圖2-11討論的半導(dǎo)體器件的制造方法提供了許多優(yōu)于現(xiàn)有技術(shù)方法的益處。第一，可能是最為重要的，該制造方法將硅化柵電極和阻擋層(例如，硅化源極/漏極接觸區(qū)域)的形成分到了不同的步驟中。有優(yōu)勢(shì)地，這允許阻擋層(例如，硅化源極/漏極接觸區(qū)域)的深度與硅化柵電極的深度無(wú)關(guān)。利用薄膜層對(duì)于特定刻蝕化學(xué)性質(zhì)的化學(xué)選擇性，拆開(kāi)了上述兩個(gè)步驟。因此，不再需要在現(xiàn)有技術(shù)中用于拆開(kāi)這些步驟的CMP。因而，本發(fā)明的方法可適用于具有不同分段高度(step height)的器件，不論是通過(guò)設(shè)計(jì)還是工藝變化?，F(xiàn)有技術(shù)的CMP技術(shù)并不能接受這樣的分段高度變化。
0056此外，本發(fā)明的方法允許阻擋層作為硅化源極/漏極區(qū)域。因此，本發(fā)明需要的處理步驟比現(xiàn)有技術(shù)更少。另外，本發(fā)明的方法允許半導(dǎo)體器件容易地為硅化柵電極和阻擋層(例如，硅化源極/漏極接觸區(qū)域)選擇不同的硅化物金屬。在上文所討論的實(shí)施例中，硅化柵電極受益于使用鎳作為硅化材料。至少與鈷相比，鎳允許硅化柵電極的薄層電阻在柵極長(zhǎng)度持續(xù)增加時(shí)保持很小。類(lèi)似地，阻擋層受益于使用鈷作為硅化材料。至少與鎳相比，鈷減少了在源極/漏極區(qū)域中的管道缺陷問(wèn)題。因此，圖2-11所描述的方法的實(shí)施例最佳地使用了鎳和鈷。相信其它金屬也有類(lèi)似的優(yōu)點(diǎn)。
0057現(xiàn)參考圖12，其圖解說(shuō)明了結(jié)合有根據(jù)本發(fā)明原理構(gòu)建的器件1210的集成電路(IC)1200的示例性橫截面視圖。IC 1200可包括器件，例如用于形成CMOS器件、BiCMOS器件、雙極器件以及電容或其它類(lèi)型器件的晶體管。IC 1200可進(jìn)一步包括無(wú)源元件，例如電感器或電阻器，或者IC 1200還可包括光學(xué)器件或光電子器件。本領(lǐng)域技術(shù)人員對(duì)這些各種類(lèi)型的器件及其制造都很熟悉。在圖12中所類(lèi)似說(shuō)明的特定實(shí)施例中，IC 1200包含了具有介電層1220的器件1210，介電層1220位于器件1210之上。此外，互連結(jié)構(gòu)1230位于介電層1220內(nèi)以互連各種器件，從而形成可用的集成電路1200。
0058最后參考圖13，其圖解說(shuō)明了結(jié)合有根據(jù)本發(fā)明原理構(gòu)建的器件1310的集成電路(IC)1300的另一個(gè)示例性橫截面視圖。在圖13所示的特定實(shí)施例中，IC 1300包括具有柵電極的器件1310，該柵電極僅僅被部分硅化。部分硅化的柵電極可用來(lái)減少多晶電極的接觸阻抗，同時(shí)可保持多晶柵氧化物界面，而不需要在該界面處形成硅化物。介電層1320位于器件1310之上。此外，互連結(jié)構(gòu)1330位于介電層1320內(nèi)以互連各種器件，從而形成了可用的集成電路1300。
權(quán)利要求
1.一種用于制造半導(dǎo)體器件的方法，其包括在襯底之上形成多晶硅柵電極；緊接于所述多晶硅柵電極在所述襯底中形成源極/漏極區(qū)域；在所述源極/漏極區(qū)域之上形成阻擋層，所述阻擋層包含金屬硅化物；對(duì)所述多晶硅柵電極進(jìn)行硅化以形成硅化柵電極。
2.根據(jù)權(quán)利要求1所述的方法，其中所述形成阻擋層發(fā)生在所述對(duì)所述多晶硅柵電極進(jìn)行硅化之前。
3.根據(jù)權(quán)利要求1所述的方法，其中所述阻擋層是硅化的源極/漏極接觸區(qū)域。
4.根據(jù)權(quán)利要求1所述的方法，其中所述硅化柵電極包含一種與所述阻擋層不同的金屬硅化物。
5.根據(jù)權(quán)利要求4所述的方法，其中所述阻擋層包含硅化鈷，而所述硅化柵電極包含硅化鎳。
6.根據(jù)權(quán)利要求1所述的方法，其中所述阻擋層的厚度范圍為約10nm至約35nm。
7.根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括先于所述在所述源極/漏極區(qū)域之上形成阻擋層，在所述多晶硅柵電極之上形成保護(hù)層。
8.根據(jù)權(quán)利要求7所述的方法，其中所述保護(hù)層是氮化硅保護(hù)層。
9.根據(jù)權(quán)利要求1所述的方法，其中對(duì)所述多晶硅柵電極進(jìn)行硅化以形成硅化柵電極包括對(duì)所述多晶硅柵電極進(jìn)行完全硅化，以形成完全硅化的柵電極。
10.一種用于制造集成電路的方法，其包括在襯底之上形成半導(dǎo)體器件，其包括；在襯底之上形成多晶硅柵電極；緊接于所述多晶硅柵電極在所述襯底中形成源極/漏極區(qū)域；在所述源極/漏極區(qū)域之上形成阻擋層，所述阻擋層包含金屬硅化物；對(duì)所述多晶硅柵電極進(jìn)行硅化以形成硅化柵電極；以及在位于所述襯底之上的介電層內(nèi)形成互連，所述互連用于電接觸所述半導(dǎo)體器件。
11.根據(jù)權(quán)利要求10所述的方法，其中所述形成阻擋層發(fā)生在所述硅化所述多晶硅柵電極之前。
12.根據(jù)權(quán)利要求10所述的方法，其中所述阻擋層是硅化的源極/漏極接觸區(qū)域。
13.根據(jù)權(quán)利要求10所述的方法，其中所述硅化柵電極包含一種與所述阻擋層不同的金屬硅化物。
14.根據(jù)權(quán)利要求13所述的方法，其中所述阻擋層包含硅化鈷，而所述硅化柵電極包含硅化鎳。
15.根據(jù)權(quán)利要求10所述的方法，其中所述阻擋層的厚度范圍為約10nm至約35nm。
16.根據(jù)權(quán)利要求10所述的方法，進(jìn)一步包括先于所述在所述源極/漏極區(qū)域之上形成阻擋層，在所述多晶硅柵電極之上形成保護(hù)層。
17.根據(jù)權(quán)利要求16所述的方法，其中所述保護(hù)層是氮化硅保護(hù)層。
18.根據(jù)權(quán)利要求10所述的方法，其中對(duì)所述多晶硅柵電極進(jìn)行硅化以形成硅化柵電極包括對(duì)所述多晶硅柵電極進(jìn)行完全硅化，以形成完全硅化的柵電極。
全文摘要
本發(fā)明提供了一種用于制造半導(dǎo)體器件的方法和一種用于制造包含該半導(dǎo)體器件的集成電路的方法。除了其它可能的步驟，所述用于制造半導(dǎo)體器件(100)的方法包括在襯底(110)上形成多晶硅柵電極，并且緊接于該多晶硅柵電極在襯底(110)中形成源極/漏極區(qū)域(170)。該方法進(jìn)一步包括在所述源極/漏極區(qū)域(170)上形成阻擋層(180)和硅化該多晶硅柵電極以形成硅化柵電極(150)，該阻擋層(180)包括金屬硅化物。
文檔編號(hào)H01L29/49GK101023519SQ200580017132
公開(kāi)日2007年8月22日 申請(qǐng)日期2005年3月28日 優(yōu)先權(quán)日2004年3月26日
發(fā)明者J-P·魯, H·布, S·余, P·江 申請(qǐng)人:德克薩斯儀器股份有限公司