專利名稱：平板成像檢測器中用于靜電放電保護(hù)的方法及工藝中間物的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體而言涉及平板成像檢測器的制作處理領(lǐng)域，且更具體而言涉及在基本工藝中使用一個或多個采用導(dǎo)電材料的短接元件來進(jìn)行各組件之間的靜電放電保護(hù)，所述短接元件在檢測器的標(biāo)準(zhǔn)制造工藝中被移除。
背景技術(shù)：
在成像應(yīng)用中(例如在x射線成像儀及傳真器件陣列中)普遍使用用于將入射輻射能量轉(zhuǎn)換成電信號的光敏元件陣列。在制作這些陣列的光敏元件中普遍使用氫化非晶硅(a-Si:H)及a-Si合金，這是因?yàn)閍-Si具有較佳的特性且相對易于制作。具體而言，可在相對大的陣列中與必要的控制或開關(guān)元件(例如薄膜晶體管(TFT))一起由這些材料制成例如光電二極管等光敏元件。
x射線成像儀形成于例如一基本平整的襯底(通常為玻璃)上。所述成像儀包括一具有光敏成像元件(通常為光電二極管)的像素陣列，其中每一光敏成像元件均具有一相關(guān)聯(lián)的開關(guān)元件(例如TFT)或一個或多個額外的尋址二極管。與一閃爍體相結(jié)合地，將x射線變換成可見光以使用光敏元件進(jìn)行成像。光敏元件(通常為光電二極管)在一個表面處連接至一開關(guān)元件(通常為TFT)，并在另一表面處連接至一平行地接觸所有光電二極管的共用電極。通過復(fù)數(shù)條沿陣列側(cè)邊定位的帶有接觸焊墊的行地址線及列地址線對所述陣列進(jìn)行尋址。在使用中，依次接通行線上的電壓及因而TFT上的電壓，從而能夠通過連接至外部放大器的列地址線讀出被掃描線的光電二極管上的電荷。行地址線通常稱作“掃描線”，且列地址線稱作“數(shù)據(jù)線”。地址線與從襯底的有源區(qū)朝襯底邊緣延伸的觸指電接觸，而這些觸指又電連接至接觸焊墊。通過所述接觸焊墊與外部掃描線驅(qū)動電路及數(shù)據(jù)線讀出電路進(jìn)行連接。
如大多數(shù)微電路裝置一樣，這些陣列的元件會受到靜電放電(ESD)的破壞。當(dāng)跡線的相對大的尺寸、長度及間距可致使相對電容值較小時尤其如此。為提供ESD防護(hù)，現(xiàn)有技術(shù)電路已采用了犧牲電容器來吸收ESD能量并因此保護(hù)圖像陣列不會受到破壞。但受到破壞的電容器會在跡線之間產(chǎn)生一硬短路，此需要通過激光修復(fù)或一額外的工藝步驟來徹底消除。某些已知的現(xiàn)有技術(shù)裝置使用TFT作為ESD保護(hù)裝置。TFT的柵極連接至漏極電極，因而大的靜電電壓將使晶體管導(dǎo)通并在靜電荷造成任何破壞之前泄放掉靜電荷。TFT的導(dǎo)通電阻通常大于500KΩ，在平均線電容例如為50pf時，使靜電荷徹底放電需要100ns的時間。而例如氧化物及氮化物擊穿等ESD破壞可在10ns內(nèi)發(fā)生。因此，TFT型ESD保護(hù)裝置僅在電荷積聚相對慢的情況下有效。
現(xiàn)有技術(shù)中最有效的ESD保護(hù)方法只是將所有金屬跡線一同接地，從而在其間將不再存在任何偏壓積聚。此后使用激光或機(jī)械式玻璃劃割器來分離金屬跡線，以便能夠進(jìn)行面板測試或組裝。然而，激光切割會不可避免地產(chǎn)生導(dǎo)電性碎屑或顆粒。對金屬跡線進(jìn)行機(jī)械劃割本身就會在劃割期間引起ESD危險。亦可使用濕蝕刻或干蝕刻工藝來使金屬跡線與地電位分離。但此將需要使用一額外的工藝步驟。
因此，希望在處理期間為微電路元件提供ESD保護(hù)，其中無需使用額外處理步驟便能在處理期間去除保護(hù)裝置。進(jìn)一步希望來自保護(hù)裝置的碎屑或其他污染物不會對過程元件做成污染，或者不會使最終產(chǎn)品帶有可能會影響性能的殘余形體。

發(fā)明內(nèi)容
本發(fā)明構(gòu)成一種用于在光電二極管陣列面板的制作處理期間提供靜電放電保護(hù)的方法。在一玻璃襯底上沉積一具有第一跡線及焊墊形體的第一金屬層。蝕刻第一金屬層以界定跡線及焊墊輪廓并在所述第一金屬層上沉積一介電層。蝕刻所述介電層以提供穿過所述介電層的第一通路，并沉積一穿過所述第一通路接觸所述第一金屬層的第二金屬層，以提供一在進(jìn)一步操縱及處理期間實(shí)現(xiàn)各跡線之間的接觸的短接棒，從而實(shí)現(xiàn)ESD保護(hù)。然后，沉積一第二介電層并在正常處理期間形成一環(huán)繞所述短接棒的第二通路，以用于將一第三金屬層連接至所述第二金屬層。沉積所述第三金屬層并對其進(jìn)行遮罩以便進(jìn)行蝕刻。移除所述短接棒周圍的光阻劑，并對第三金屬層進(jìn)行濕蝕刻來移除所述短接棒從而使所述陣列能夠正常工作。
在一替代實(shí)施例中，通過由FET硅的未摻雜層以及金屬短接棒所形成的泄漏路徑來提供額外的ESD保護(hù)。在蝕刻金屬短接棒之后會留下FET硅棒作為泄漏路徑來進(jìn)行持續(xù)的ESD保護(hù)，直至對光電二極管的底部觸點(diǎn)進(jìn)行蝕刻為止-在所述蝕刻期間會同時移除FET硅短接棒。


結(jié)合附圖參閱下文詳細(xì)說明將會更清楚地了解本發(fā)明的這些及其他特征和優(yōu)點(diǎn)，附圖中圖1是一根據(jù)本發(fā)明第一實(shí)施例的成像儀陣列的實(shí)例性跡線及電路形體的俯視圖；圖2a是所述陣列在蝕刻之前各個層的側(cè)視剖面圖；圖2b是所述陣列在蝕刻之后各個層的側(cè)視剖面圖；圖3a是一采用本發(fā)明一替代實(shí)施例的陣列在第二金屬沉積步驟之前各個層的側(cè)視剖面圖；圖3b是圖3a所示陣列在第二金屬沉積步驟之后及第二金屬蝕刻之后各個層的側(cè)視剖面圖；圖3c是所述陣列在沉積非晶氮化硅及二極管蝕刻之后各個層的側(cè)視剖面圖；及圖4為圖3a-c所示陣列的俯視圖，其顯示在進(jìn)行二極管蝕刻之后本發(fā)明的短接棒的被蝕刻部分。
具體實(shí)施例方式
參見圖式，圖1顯示跡線10-一用于所示實(shí)施例的掃描線及跡線12-一用于所示實(shí)施例的接地線，這些線代表在下文所述的各種沉積工藝期間所形成的陣列跡線。對于所示實(shí)施例而言，輔助焊墊形體14及16分別從第一及第二跡線延伸出，以便通過一短接棒18進(jìn)行互連。在替代實(shí)施例中，用于短接棒連接的形體并非專用于該用途，而是在如下文所述移除短接棒之后仍具有一持續(xù)用途的現(xiàn)有形體。所述短接棒是在用于形成跡線的正常處理期間沉積而成。
如在圖2a中所示，第一跡線及焊墊形體沉積于一玻璃襯底22上一第一金屬層20中。已實(shí)施了用于界定所述跡線及焊墊輪廓的蝕刻工藝且在所述第一金屬上沉積了一由a-Si形成的第一介電層24。對a-Si層進(jìn)行蝕刻會提供穿過所述a-Si層的第一通路26。沉積一第二金屬層28以在所示陣列實(shí)施例中得到TFT源極及漏極電極。該第二金屬層穿過所述第一通路接觸所述第一金屬層，以在進(jìn)一步操縱及處理期間提供第一與第二跡線以及a-Si元件之間的短接接觸，從而實(shí)現(xiàn)ESD保護(hù)。
在正常處理期間沉積一第二介電性SiO2多層30并形成一環(huán)繞所述短接棒的第二通路32，以便將一第三金屬層34連接至第二金屬層。在所示實(shí)施例中，該第二通路約為20μm×40μm。然后，沉積該第三金屬層-在所示實(shí)施例中其用于陣列中的數(shù)據(jù)線。使用已知的光阻劑遮罩技術(shù)對所述短接棒進(jìn)行遮罩以便進(jìn)行蝕刻，且在沉積所述第三金屬層之后，移除所述短接棒周圍的光阻劑。在對所述第三金屬層進(jìn)行濕蝕刻期間，首先蝕刻掉頂部金屬層并隨后通過同一工藝移除短接棒。在第二通路的區(qū)域中，第二及第三金屬層二者均被蝕刻掉。短接棒的尺寸具有一窄到足以允許使用同一蝕刻配方來實(shí)施蝕刻的相對寬度。在所示實(shí)施例中，短接棒寬度僅為5μm，從而使側(cè)面蝕刻的進(jìn)行快于頂部蝕刻且在蝕刻期間使短接棒整個地得到消除。該工藝步驟中的總蝕刻時間與不存在短接棒時相同。
在所示實(shí)施例中，第二金屬層厚于第一金屬層，從而形成較差的臺階覆蓋。構(gòu)成所述短接棒的第二金屬被第二通路環(huán)繞，因而沿第二金屬的差的臺階覆蓋的任何穿隧蝕刻均受到第二通路的約束。在圖2b中以剖面圖形式顯示在濕蝕刻之后第二通路的區(qū)域，其顯示所述短接棒的移除。
參照圖1、2a及2b所揭示的第一實(shí)施例依靠一金屬層作為短接棒，所述金屬層在陣列處理接近結(jié)束時在一個蝕刻步驟中予以移除。在圖3a-c及4中揭示一依靠位于不同層中的多個短接元件的第二實(shí)施例。該實(shí)施例提供一位于在該工藝中所用的一薄金屬層中的第一短接元件及一以本質(zhì)層作為一第二短接元件的經(jīng)非晶硅磷光體摻雜的層。
如在圖3a中所示，一TFT沉積工藝首先在PECVD室內(nèi)連續(xù)地產(chǎn)生三個層一非晶氮化硅(a-SiN)層40、一未經(jīng)摻雜的a-Si:H層42及一摻雜有磷的a-Si:H層44，這些層一同稱作FET硅。在所示實(shí)施例中，然后由一薄的鉬金屬層46覆蓋n+a-Si:H。此時，使用在該金屬覆蓋層中所沉積的短接棒跡線來短接金屬跡線以便進(jìn)行ESD保護(hù)。在所示實(shí)施例中，沉積一第二金屬層48-在本實(shí)施例中其材料與所述薄的金屬覆蓋層相同，以便得到所述陣列中的跡線。在如圖3b中所示進(jìn)行金屬蝕刻之后，由于薄的金屬覆蓋層隨第二金屬層一起蝕刻掉，因而移除短接棒，從而留下金屬跡線50及52。而所有金屬跡線(其實(shí)例為50及52)仍通過未經(jīng)摻雜的FET硅棒54相連(其最佳地顯示于圖4中)，這些未經(jīng)摻雜的FET硅棒54連續(xù)地提供靜電泄漏電流路徑。
下一工藝是在TFT面板上沉積一a-SiN鈍化層56并在陣列中的每一像素處開制通路以用于光電二極管的底部觸點(diǎn)。在FET硅短接棒的正上方也設(shè)置一通路58。在對a-Si:H蝕刻約1μm以用于二極管期間，薄的FET硅也被移除，從而隨后使所有跡線均被完全隔離，如在作為圖3a-c中以剖面圖形式顯示的陣列元件的俯視圖的圖4中所示。
對于上文所述的這兩個實(shí)施例而言，已部分制成的光電二極管陣列面板均包括一在操縱及進(jìn)一步處理期間為面板提供ESD保護(hù)的工藝中間物。第一實(shí)施例提供一金屬短接棒，其使所述工藝中間物的一部分保持至對第三金屬層的蝕刻完成為止。第二實(shí)施例通過兩條路徑提供ESD保護(hù)一第一組金屬短接棒跡線及經(jīng)過未經(jīng)摻雜的FET硅的泄漏路徑，這兩條路徑均在預(yù)定的工藝步驟處被移除。
現(xiàn)已根據(jù)專利法令的要求完成了對本發(fā)明的詳細(xì)說明，所屬領(lǐng)域的技術(shù)人員將能識別出本文所揭示特定實(shí)施例的修改形式及替代形式。這些修改形式均涵蓋在如下文權(quán)利要求書所界定的本發(fā)明范圍及內(nèi)容里。
權(quán)利要求
1.一種用于在光電二極管陣列面板的制作處理期間提供靜電放電保護(hù)的方法，其包括如下步驟在一玻璃襯底上的一第一金屬層中沉積第一跡線及焊墊形體；進(jìn)行蝕刻以界定所述跡線及焊墊輪廓；在所述第一金屬層上沉積一第一介電層；蝕刻所述第一介電層以提供穿過所述介電層的第一通路；沉積一穿過所述第一通路接觸所述第一金屬層的第二金屬層，從而在進(jìn)一步操縱及處理期間提供一用于實(shí)現(xiàn)所述跡線之間接觸的短接棒以進(jìn)行ESD保護(hù)；沉積一第二介電層；形成一在正常處理期間環(huán)繞所述短接棒的第二通路以將一第三金屬層連接至所述第二金屬層；沉積所述第三金屬層；對所述第三金屬進(jìn)行遮罩以進(jìn)行蝕刻；移除所述短接棒周圍的光阻劑；及，蝕刻所述第三金屬層及所述短接棒。
2.如權(quán)利要求1所述的方法，其中所述第二通路約為20μm×40μm。
3.如權(quán)利要求1所述的方法，其中所述短接棒的尺寸具有一相對寬度，所述相對寬度窄到足以允許使用用于移除所述第三金屬層的同一蝕刻配方來實(shí)施對所述短接棒的所述蝕刻。
4.如權(quán)利要求3所述的方法，其中將所述短接棒寬度界定成使側(cè)面蝕刻進(jìn)行得快于頂面蝕刻且所述短接棒在所述蝕刻期間整個地得到去除。
5.如權(quán)利要求4所述的方法，其中所述短接棒寬度約為5μm。
6.如權(quán)利要求1所述的方法，其中所述第一介電層為a-Si。
7.如權(quán)利要求1所述的方法，其中所述第二介電層為一SiO2多層。
8.一種用于在光電二極管陣列面板的制作處理期間提供靜電放電保護(hù)的方法，其包括如下步驟實(shí)施一TFT沉積工藝以首先產(chǎn)生復(fù)數(shù)個FET硅介電層，所述復(fù)數(shù)個FET硅介電層中的至少一個未經(jīng)摻雜；由一具有用于ESD保護(hù)的短接棒跡線的薄金屬層來覆蓋所述介電層；沉積一第二金屬層，其用于所述陣列中與所述短接棒跡線相接觸的所述跡線；進(jìn)行金屬蝕刻以移除所述金屬短接棒，從而留下金屬跡線，其中所有金屬跡線仍通過未經(jīng)摻雜的FET硅棒相連以便持續(xù)地提供一靜電泄漏電流路徑；沉積一鈍化層；在所述陣列中每一像素處開制通路以用于光電二極管底部觸點(diǎn)及在每一FET硅短接棒上方開制一通路；及，蝕刻所述FET硅以用于二極管并同時移除所述未經(jīng)摻雜的FET硅棒以使所有跡線完全隔離。
9.如權(quán)利要求8所述的方法，其中所述復(fù)數(shù)個介電層為三個層，包括一非晶氮化硅(a-SiN)層、一未經(jīng)摻雜的a-Si:H層及一摻雜有磷的a-Si:H層。
10.如權(quán)利要求9所述的方法，其中所述鈍化層為a-SiN。
11.如權(quán)利要求10所述的方法，其中所述蝕刻所述FET硅的步驟包括將所述a-Si:H蝕刻約1μm。
12.如權(quán)利要求8所述的方法，其中所述薄金屬覆蓋層為鉬。
13.如權(quán)利要求8所述的方法，其中所述第二金屬層是與所述薄金屬覆蓋層相同的材料。
14.一種用于在光電二極管陣列面板的制作處理期間提供靜電放電保護(hù)的工藝中間物，其包括沉積在一玻璃襯底(22)上的一第一金屬層(20)中的第一跡線及焊墊形體，所述第一跡線及焊墊形體經(jīng)蝕刻以界定所述跡線及焊墊輪廓；一第一介電層(24)，其沉積于所述第一金屬層上并經(jīng)蝕刻以提供穿過所述介電層的第一通路(26)；一經(jīng)沉積并穿過所述第一通路接觸所述第一金屬層的第二金屬層(28)，其在進(jìn)一步操縱及處理期間提供一用于實(shí)現(xiàn)所述跡線之間接觸的短接棒以進(jìn)行ESD保護(hù)；一第二介電層(30)，其沉積于所述第二金屬層上，從而形成一用于在正常處理期間將一第三金屬層(34)連接至所述第二金屬層的環(huán)繞所述短接棒的第二通路(32)；一第三金屬層(34)，其受到遮罩以進(jìn)行蝕刻，其中包括移除所述短接棒周圍的光阻劑。
15.如權(quán)利要求14所述的工藝中間物，其中所述第一介電層為a-Si。
16.如權(quán)利要求14所述的工藝中間物，其中所述第二介電層為SiO2。
17.如權(quán)利要求14所述的工藝中間物，其中所述第二通路約為20μm×40μm。
18.如權(quán)利要求14所述的工藝中間物，其中所述短接棒的尺寸具有一相對寬度，所述相對寬度窄到足以允許使用用于移除所述第三金屬層的同一蝕刻配方來實(shí)施對所述短接棒的所述蝕刻。
19.如權(quán)利要求18所述的工藝中間物，其中將所述短接棒寬度界定成使側(cè)面蝕刻進(jìn)行得快于頂面蝕刻且所述短接棒在所述蝕刻期間整個地得到去除。
20.如權(quán)利要求4所述的工藝中間物，其中所述短接棒寬度約為5μm。
21.一種用于在光電二極管陣列面板的制作處理期間提供靜電放電保護(hù)的工藝中間物，其包括復(fù)數(shù)個FET硅介電層(40，42，44)，其中至少一個是未經(jīng)摻雜的以便提供短接棒；一薄金屬層(46)，其覆蓋所述FET硅并具有短接棒跡線以進(jìn)行ESD保護(hù)；一第二金屬層(48)，其用于所述陣列中與所述薄金屬覆蓋層的所述短接棒跡線及所述未經(jīng)摻雜的FET硅棒相接觸的所述跡線；所述金屬短接棒在存在時連接所述金屬跡線且在通過蝕刻移除掉所述金屬短接棒時所有金屬跡線通過未經(jīng)摻雜的FET硅棒相連以持續(xù)地提供一靜電泄漏電流路徑。
22.如權(quán)利要求21所述的工藝中間物，其中所述薄金屬覆蓋層為鉬。
23.如權(quán)利要求21所述的工藝中間物，其中所述第二金屬層是與所述薄金屬覆蓋層相同的材料。
24.如權(quán)利要求21所述的工藝中間物，其中所述復(fù)數(shù)個介電層為三個層，包括一非晶氮化硅(a-SiN)層、一未經(jīng)摻雜的a-Si:H層及一摻雜有磷的a-Si:H層。
全文摘要
以在光電二極管陣列中所沉積跡線(10，12)的一部分的形式提供短接棒(18)來進(jìn)行靜電放電保護(hù)。在蝕刻金屬層的正常處理期間，移除所述短接棒而不需要額外的處理要求。通過采用具有與陣列跡線相接觸的跡線(54)的FET硅層(40，42，44)來提供額外的短接元件，以提供擴(kuò)展的ESD保護(hù)，直至在用于開制通路以用于光電二極管底部觸點(diǎn)的正常處理期間移除這些短接元件為止。
文檔編號H01L27/02GK101091257SQ200580017831
公開日2007年12月19日 申請日期2005年5月19日 優(yōu)先權(quán)日2004年6月2日
發(fā)明者黃宗曉 申請人:珀金埃爾默公司