專利名稱：通過陽極化埋置p+硅鍺層獲得的應(yīng)變絕緣體上硅的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體襯底材料及其制造方法。更具體地，本發(fā)明涉及應(yīng)變半導(dǎo)體，例如絕緣體上硅(SSOI)襯底材料，及其避免晶片鍵合的強(qiáng)壯的制造方法。
背景技術(shù)：
在半導(dǎo)體工業(yè)中，對于通過用絕緣體上應(yīng)變半導(dǎo)體(SSOI)襯底代 替?zhèn)鹘y(tǒng)的絕緣體上硅(SOI)來提高互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)器件 的性能一起很感興趣。這種興趣的原因是SSOI村底比傳統(tǒng)的SOI村 底提供了更高的栽流子(電子/空穴)遷移率。SSOI村底中的應(yīng)變可以是壓縮應(yīng)變或者拉伸應(yīng)變。制造SSOI村底的傳統(tǒng)方法典型地需要層轉(zhuǎn)移過程，其中將位于 弛豫的SiGe層上的應(yīng)變含Si層轉(zhuǎn)移到操作晶片上。具體地說，傳統(tǒng) 方法包括首先在含Si襯底表面上產(chǎn)生幾微米厚的弛豫的SiGe層。弛 豫的SiGe層典型地具有比Si更大的面內(nèi)晶格參數(shù)。接著，在弛豫的 SiGe層上生長含Si層。因?yàn)榕cSi相比SiGe層具有更大的面內(nèi)晶格參 數(shù)，所以含Si層處于應(yīng)變狀態(tài)下。然后，將包括位于弛豫的SiGe層上的應(yīng)變含Si層的結(jié)構(gòu)鍵合到 包括絕緣層如氧化物層的操作晶片上。鍵合發(fā)生在應(yīng)變含Si層和絕緣 體層之間。然后，典型地從鍵合結(jié)構(gòu)中除去含Si村底和弛豫的SiGe 層，從而提供了應(yīng)變絕緣體上硅襯底。上述的傳統(tǒng)SSOI襯底制備方法是十分昂貴且低產(chǎn)率的，因?yàn)樗?結(jié)合了兩種相當(dāng)先進(jìn)的襯底技術(shù)，即高質(zhì)量、厚SiGe/應(yīng)變Si生長技 術(shù)和晶片鍵合技術(shù)。另外，傳統(tǒng)制備方法對于制造大量的襯底是沒有
吸引力的。鑒于上述情況，對于未來高性能的含Si CMOS產(chǎn)品，需要成本 有效且可工藝制造的方法來制造SSOI襯底。發(fā)明內(nèi)容本發(fā)明提供了成本有效且可工藝制造的生產(chǎn)SSOI襯底的技術(shù)方 案，其避免了生產(chǎn)SSOI襯底材料的傳統(tǒng)技術(shù)中典型需要的晶片鍵合。 具體地說，本發(fā)明的制造SSOI村底的方法包括在應(yīng)變半導(dǎo)體層下方產(chǎn)生埋置的多孔層。然后，使用高溫氧化/退火步驟將多孔層轉(zhuǎn)化成埋 置氧化物層，從而在處理期間只消耗一部分應(yīng)變半導(dǎo)體層。所述方法提供了一種在氧化物層上包括應(yīng)變半導(dǎo)體層的SSOI襯底，所述氧化物層位于弛豫的半導(dǎo)體模板上。與上述傳統(tǒng)方法不同， 應(yīng)變半導(dǎo)體層和弛豫的半導(dǎo)體層具有同等，即等同的晶體學(xué)取向。另 外，由本發(fā)明方法形成的氧化物層是'高質(zhì)量的，，即指氧化物層具有大約l微安培或更小的漏電流和大約2兆伏/厘米或更大的擊穿電場。 在廣義上說，本發(fā)明的方法包括步驟提供如下結(jié)構(gòu)該結(jié)構(gòu)包括襯底、在該村底上的弛豫的半導(dǎo)體層； 在該弛豫的半導(dǎo)體層上的摻雜且弛豫的半導(dǎo)體層、以及在該摻雜且弛 豫的半導(dǎo)體層上的應(yīng)變半導(dǎo)體層，所述弛豫的半導(dǎo)體層、所述摻雜且 弛豫的半導(dǎo)體層和所述應(yīng)變半導(dǎo)體層都具有相同的晶體學(xué)取向；將應(yīng)變半導(dǎo)體層下方的摻雜且弛豫的半導(dǎo)體層轉(zhuǎn)化成埋置多孔 層；以及對包括埋置多孔層的結(jié)構(gòu)退火以提供絕緣體上應(yīng)變半導(dǎo)體襯底， 其中在所述退火期間將埋置多孔層轉(zhuǎn)化成埋置氧化物層。除了上述方法外，本發(fā)明還涉及所形成的SSOI襯底。具體地說， 本發(fā)明的SSOI襯底包括襯底；在該襯底上的弛豫的半導(dǎo)體層； 在該弛豫的半導(dǎo)體層上的高質(zhì)量埋置氧化物層；以及在該高質(zhì)量埋置氧化物層上的應(yīng)變半導(dǎo)體層，其中所述弛豫的半 導(dǎo)體層和應(yīng)變半導(dǎo)體層具有相同的晶體學(xué)取向。


圖1A-1D是說明在制造本發(fā)明SSOI襯底中使用的基本處理步驟 的圖示(剖視圖)。圖ID中所示的本發(fā)明SSOI襯底包含兩者均未圖案 化的應(yīng)變半導(dǎo)體層和埋置氧化物層。圖2A-2B是說明使用本發(fā)明方法制造的圖案化SSOI襯底的圖示 (剖視圖)。
具體實(shí)施方式
現(xiàn)在參考本申請的附圖，更詳細(xì)地說明提供了 SSOI襯底制造方 法和由該方法生產(chǎn)的SSOI襯底的本發(fā)明。僅以舉例說明的目的給出附圖并因此沒有按比例繪制。在附圖中，相似和相應(yīng)的元件由相似的 附圖標(biāo)記代表。本發(fā)明的方法從例如在圖1A中所示的提供結(jié)構(gòu)10開始。結(jié)構(gòu) 10包括襯底12、位于襯底12表面上的弛豫半導(dǎo)體，例如SiGe合金層 14、位于該弛豫的半導(dǎo)體層14上的摻雜且弛豫的半導(dǎo)體層16、以及 位于該摻雜且弛豫的半導(dǎo)體層16表面上的應(yīng)變半導(dǎo)體層l8。根據(jù)本 發(fā)明，因?yàn)閷?4、 16、 18都是由外延生長形成的，所以那些層具有相 同的晶體學(xué)取向。許多可以在本發(fā)明中用來在襯底12上制造層l4、 16和18的外 延生長方法的實(shí)例舉例來說包括快速熱化學(xué)氣相沉積(RTCVD)、低 能等離子沉積(LEPD)、超高真空化學(xué)氣相沉積(UHVCVD)、大 氣壓力化學(xué)氣相沉積(APCVD)以及分子束外延(MBE)。本發(fā)明中使用的襯底12可以由任意材料或材料層組成，例如包 括晶態(tài)玻璃或金屬，但是優(yōu)選襯底12是晶態(tài)半導(dǎo)體襯底?？梢杂米饕r 底12的半導(dǎo)體襯底的實(shí)例包括但不局限于Si、 SiGe、 SiC、 SiGeC、 GaAs、 InAs、 InP和其它III/IV或II/VI化合物半導(dǎo)體。術(shù)語"半導(dǎo)體
襯底"還包括預(yù)成形的絕緣體上硅(SOI)或絕緣體上SiGe(SGOI)襯底， 其中可以包括任意數(shù)量的埋置絕緣區(qū)(連續(xù)的、非連續(xù)的或者連續(xù)和非 連續(xù)的組合)。在一個優(yōu)選的實(shí)施方案中，襯底12是含Si襯底。襯底 12可以是未摻雜的，或者它可以是富電子或者富空穴的襯底，即摻雜 的襯底。
然后，使用上述方法之一在襯底12的表面上外延生長弛豫的半 導(dǎo)體層14。在下面的說明中將弛豫的半導(dǎo)體層14稱作弛豫SiGe層14, 因?yàn)樵摪雽?dǎo)體材料代表了優(yōu)選的層14材料。術(shù)語"SiGe合金層"代表 包含直至99原子百分比Ge的SiGe層。更典型地，SiGe合金層包含 從大約1-大約99原子百分比Ge，從大約10-大約50的原子百分比是 更非常優(yōu)選的。
弛豫SiGe合金層14可以是具有連續(xù)分布Ge的單層，或者它可 以是在層的不同區(qū)域內(nèi)包括變化Ge含量的漸變層。如上所述，層14 是測量的弛豫程度從大約10%或更大的弛豫層。典型地，弛豫的半導(dǎo) 體層14的表面區(qū)域是亞穩(wěn)態(tài)的，其缺陷(層錯、堆積和螺型)密度典型 地大約lxl()S個缺陷/立方厘米或更多。
弛豫的半導(dǎo)體層14可以是摻雜或未摻雜的。層H內(nèi)摻雜劑的類 型和摻雜劑的濃度是任意的并且可以由技術(shù)人員預(yù)先確定。當(dāng)摻雜時， 弛豫層14典型地具有大于lxlO"個原子/立方厘米的摻雜劑濃度。通 過在外延生長過程中使用Si源或者Ge源、或者兩者源提供摻雜劑源 來形成摻雜層14。
只要可以形成弛豫層，可以改變弛豫的半導(dǎo)體層14的厚度。弛 豫的半導(dǎo)體層14的厚度取決于該層的Ge含量。典型地并且對于Ge 含量小于大約50原子％的弛豫的半導(dǎo)體層l4來說，層"具有大約 1-大約5000 nm的厚度，大約1000-大約3000 nm的厚度是更典型的。
盡管弛豫SiGe合金模板是優(yōu)選的，但是本發(fā)明也考慮使用可以
在弛豫狀態(tài)中形成的其它半導(dǎo)體材料。
接下來，在弛豫的半導(dǎo)體層14上形成摻雜且弛豫的半導(dǎo)體層16。 摻雜且弛豫的半導(dǎo)體層16可以包括p-或n-型摻雜劑，p-型摻雜劑是
非常優(yōu)選的。p-型摻雜劑包括Ga、 Al、 B和BF2。摻雜且弛豫的半導(dǎo) 體層16可以是單獨(dú)的層，如圖1A所示，或者它可以是前面形成的摻 雜且弛豫的半導(dǎo)體層16的上面部分。術(shù)語"半導(dǎo)體"在層16中使用時 意指任何半導(dǎo)體材料，例如包括Si、 SiGe、 SiC和SiGeC。優(yōu)選地， 摻雜且弛豫的半導(dǎo)體層16是含Si半導(dǎo)體，Si和SiGe是最優(yōu)選的。根據(jù)本發(fā)明，摻雜且弛豫的半導(dǎo)體層16是比周圍的層，即層14 和18更重?fù)诫s的層。典型地，摻雜且弛豫的半導(dǎo)體層16包含濃度為 大約lxlO"個原子/立方厘米或更大的p-型摻雜劑，從大約lxlO"個 原子/立方厘米-大約5xl0"個原子/立方厘米的p-型摻雜劑濃度是更 典型的。使用上述外延生長方法之一形成摻雜且弛豫的半導(dǎo)體層16, 其中在半導(dǎo)體源中包括摻雜劑源。摻雜且弛豫的半導(dǎo)體層16可以具有 比原始Si或者更大或者更小的面內(nèi)晶格參數(shù)。摻雜且弛豫的半導(dǎo)體層16是薄層，其厚度定義了隨后要形成的 埋置氧化物層的厚度。典型地，摻雜且弛豫的半導(dǎo)體層16的厚度從大 約l -大約1000 nm,從大約IO-大約200 nm的厚度是更典型的。在形成摻雜且弛豫的半導(dǎo)體層16后，使用上述外延生長方法之 一在摻雜且弛豫的半導(dǎo)體層16上面形成應(yīng)變半導(dǎo)體層18。應(yīng)變半導(dǎo) 體層18可以由上面結(jié)合層16所述的半導(dǎo)體層材料之一組成。因此， 應(yīng)變半導(dǎo)體層18和摻雜且弛豫的半導(dǎo)體層16可以由相同或者不同的 材料組成。應(yīng)變半導(dǎo)體層18可以具有拉伸或壓縮應(yīng)力。注意可以使用相同或不同的外延生長方法進(jìn)行層14、 16和18的 生長。另外，還打算在相同的反應(yīng)室中而不中斷真空來形成層14、 16 和18。應(yīng)變半導(dǎo)體層18可以摻雜或者未摻雜的。當(dāng)摻雜時，應(yīng)變半導(dǎo) 體層18典型地具有大約lxl0"個原子/立方厘米或更大的摻雜劑濃度。 層18的厚度典型在從大約5-大約2000 nm，大約10-大約500 nm的 厚度是更典型的。在本發(fā)明的一個實(shí)施方案中，應(yīng)變半導(dǎo)體層18和摻雜且弛豫的 半導(dǎo)體層16是由相同或者不同的含Si半導(dǎo)體組成，Si和SiGe是非常
優(yōu)選的。在本發(fā)明非常優(yōu)選的實(shí)施方案中，應(yīng)變半導(dǎo)體層18和弛豫的半 導(dǎo)體層14都是摻雜劑濃度大約lxlO"個原子/立方厘米或更大的摻雜 層，而摻雜且弛豫的半導(dǎo)體層16是摻雜劑濃度大約1><102°個原子/立 方厘米或更大的p-摻雜層。根據(jù)本發(fā)明，因?yàn)楦鲗佣际怯赏庋由L形成的，所以14、 16和 18與襯底12具有相同的晶體學(xué)取向。因此，層14、 16和18層都可 以具有(IOO)、 (110)、 (lll)或任意其它晶體學(xué)取向。接下來，使如圖1A所示的結(jié)構(gòu)接受能夠?qū)诫s且弛豫的半導(dǎo)體 層16轉(zhuǎn)化成多孔區(qū)域的電解陽極化過程。例如，在圖1B中說明了已 經(jīng)進(jìn)行了電解陽極化過程后的結(jié)構(gòu)。在該圖中，附圖標(biāo)記20代表多孔 區(qū)或?qū)印Ｍㄟ^將圖1A所示的結(jié)構(gòu)浸入含HF的溶液中，同時相對于也放 入含HF溶液中的電極向該結(jié)構(gòu)施加電學(xué)偏壓，進(jìn)行陽才及化過程。在 此過程中，所述結(jié)構(gòu)典型地用作電化學(xué)電池的正極，而諸如Si或者金 屬的另 一種半導(dǎo)體材料用作負(fù)極。通常，HF陽極化將摻雜且弛豫的半導(dǎo)體層16轉(zhuǎn)化成多孔半導(dǎo)體 層20。所形成的多孔半導(dǎo)體層20的形成速率和特性由材料性質(zhì)，即 摻雜類型和濃度以及陽極化過程自身的反應(yīng)條件(電流密度、偏壓、照 明和含HF的溶液中的添加劑)確定。通常，本發(fā)明中形成的多孔半導(dǎo) 體層20具有大約0.1%或更高的孔隙度。術(shù)語"含HF的溶液"包括濃HF(49%)、 HF和水的水合物、HF 和一元醇(monohydric alcohol)如甲醇、乙醇、丙醇等的混合物、或 者與至少一種表面活性劑混合的HF。 HF溶液中存在的表面活性劑的 量典型地基于49%HF為大約1-大約50%。使用在大約0.05 -大約50毫安培/平方厘米的電流密度下操作的 恒電流源進(jìn)行將摻雜且弛豫的半導(dǎo)體層16轉(zhuǎn)化成多孔半導(dǎo)體層20的 陽極化過程?？蛇x地，可以使用光源照射樣品。更優(yōu)選地，使用在大 約0.1-大約5毫安培/平方厘米的電流密度下操作的恒電流源進(jìn)行本
發(fā)明的陽極化過程。陽極化過程典型地在室溫下進(jìn)行，或者可以使用從室溫升高的溫 度。在陽極化過程之后，典型地用去離子水清洗所述結(jié)構(gòu)并且干燥。陽極化典型地進(jìn)行小于大約IO分鐘的時間，小于l分鐘的時間是更典型的。然后，在將多孔半導(dǎo)體層20轉(zhuǎn)化成埋置氧化物區(qū)22的溫度下加 熱，即對圖1B中所示包括多孔半導(dǎo)體層20的結(jié)構(gòu)退火。例如，在圖 1C中示出了所得的結(jié)構(gòu)。如圖所示，該結(jié)構(gòu)在埋置氧化物層22上面 包括應(yīng)變半導(dǎo)體層18。埋置氧化物層22位于弛豫的半導(dǎo)體層14的上 面，層14又在邱十底12的上面。注意在加熱步驟期間，在層18上面形成氧化物層24。在加熱步 驟后，典型地，但不總是如此，使用傳統(tǒng)的濕刻蝕方法，其中使用與 半導(dǎo)體相比對于除去氧化物具有高度選擇性的諸如HF的化學(xué)刻蝕 劑，從所述結(jié)構(gòu)中除去這種表面氧化物層，即氧化物層24。圖1D中 說明了沒有表面氧化物層24的結(jié)構(gòu)。注意當(dāng)除去了氧化物層24時，可以重復(fù)任意次上面的處理步驟以提供從底部到頂部包含襯底/(弛豫半導(dǎo)體/埋置氧化物/應(yīng)變半導(dǎo)體)x的多層結(jié)構(gòu)，其中x大于l。當(dāng)x是l時，形成圖1D中所示的結(jié)構(gòu)。在本發(fā)明的一些實(shí)施方案中，通過在襯底12上形成連續(xù)材料層 14、 16和18，然后實(shí)施本發(fā)明的電解陽極化過程和退火過程，可以獲 得多層埋置氧化物層。本發(fā)明的加熱步驟后形成的表面氧化物層24具有可以從大約10 -大約1000 nm變化的可變厚度，從大約20 -大約500 nm的厚度是 非常優(yōu)選的。埋置氧化物層22典型地與前面對于摻雜且弛豫的半導(dǎo)體 層16所述具有相同的厚度。具體地說，本發(fā)明的加熱步驟是在大于400°C,優(yōu)選大于1100°C 的溫度下進(jìn)行的退火步驟。本發(fā)明加熱步驟的典型溫度范圍為大約 1200°C —大約1320°C。另外，本發(fā)明的加熱步驟在包括至少一種含氧氣體的氧化性環(huán)境
中進(jìn)行，如02、 NO、 N20、臭氧、空氣以及其它類似含氧氣體。含 氧氣體可以彼此混合(如02和NO的混合物)，或者所述氣體可以用惰 性氣體如He、 Ar、 N2、 Xe、 Kr或Ne稀釋。當(dāng)使用稀釋環(huán)境時，稀 釋的環(huán)境包含大約0.1 -大約100%的含氧氣體，其余直至100%的是 惰性氣體。加熱步驟可以進(jìn)行典型地在從大于0分鐘-大約1800分鐘范圍內(nèi) 的可變時間段，從大約60分鐘-大約600分鐘的時間是更非常優(yōu)選的。 可以在一個目標(biāo)溫度下進(jìn)行加熱步驟，或者使用各種緩變率和保溫時 間的各種緩變和保溫循環(huán)(ramp and soak cycles )都可以使用。在氧化性環(huán)境下進(jìn)行加熱步驟，從而產(chǎn)生氧化物層，即層22和 24。注意多孔半導(dǎo)體區(qū)以提高的速率與擴(kuò)散的氧反應(yīng)。在加熱以及隨后除去表面氧化物層24后，可以使所述結(jié)構(gòu)接受 能夠降低最終結(jié)構(gòu)中存在的摻雜劑濃度的熱處理(即烘焙步驟)。典型 地在存在含氫如H2的環(huán)境下進(jìn)行烘焙步驟。當(dāng)在大于800。C的溫度下 進(jìn)行該步驟時，典型地發(fā)生從結(jié)構(gòu)中濾掉摻雜劑，大于100(TC的溫度 是更典型的。這種熱步驟是可選的，并且不一定在所有情況中都進(jìn)行。 使用熱處理過程濾掉摻雜劑可以進(jìn)行任何所需的時間。典型地，從結(jié)構(gòu)中濾掉摻雜劑的熱處理進(jìn)行大約1-大約60分鐘 的時間。如上所述，這種烘焙步驟降低了 SSOI襯底內(nèi)的摻雜劑量。 盡管可以用這種步驟降低SSOI襯底內(nèi)的任何摻雜劑，但是特別是用 來從結(jié)構(gòu)中除去硼。在進(jìn)行了上面的處理步驟后，可以實(shí)施傳統(tǒng)的CMOS過程在應(yīng) 變半導(dǎo)體層上面形成一個或多個CMOS器件，如場效應(yīng)晶體管 (FETs)。 CMOS處理是本領(lǐng)域技術(shù)人員熟知的；因此此處不需要關(guān)于 該工藝的細(xì)節(jié)。上述本發(fā)明的方法提供了在氧化物層22上面包括應(yīng)變半導(dǎo)體層 18的SSOI襯底，氧化物層22位于弛豫的半導(dǎo)體層14的上面，弛豫 的半導(dǎo)體層14位于村底12的上面。與上述傳統(tǒng)方法不同，應(yīng)變半導(dǎo) 體層18和弛豫的半導(dǎo)體層14具有同等，即等同的晶體學(xué)取向。另外，由本發(fā)明方法形成的氧化物層22是'高質(zhì)量的，，即指埋置氧化物層22 具有大約1微安培或更小的漏電流和大約2兆伏/厘米或更大的擊穿電 場。圖1A-1D中所示的實(shí)施方案說明了未圖案化各層的情況。在另 一個實(shí)施方案中，還考慮形成在埋置氧化物層22上面包括圖案化的應(yīng) 變半導(dǎo)體層18的結(jié)構(gòu)。例如，在圖2A中示出了一個這種圖案化的 SSOI襯底。除了在陽極化之前，通過光刻和刻蝕圖案化例如如圖1A 所示的應(yīng)變半導(dǎo)體層18外，使用與上述相同的基本處理步驟形成圖案 化的結(jié)構(gòu)。光刻步驟包括在應(yīng)變半導(dǎo)體層18上施用光抗蝕劑、將光抗 蝕劑曝光于輻射圖案下并且使用傳統(tǒng)的抗蝕劑顯影劑將所述圖案顯影 到曝光的光抗蝕劑中。刻蝕步驟可以包括選擇性除去露出的應(yīng)變半導(dǎo) 體層18的濕刻蝕過程或干刻蝕過程。在從結(jié)構(gòu)中剝離圖案化的光抗蝕 劑后，進(jìn)行如上所述的陽極化和氧化。在一些實(shí)施方案中，可以除去 不在應(yīng)變半導(dǎo)體層下方的氧化物層22，露出弛豫的半導(dǎo)體層14。在本發(fā)明的再另一個實(shí)施方案中，可以形成例如如圖2B中所示 的圖案化的SSOI村底。通過首先進(jìn)行外延生長、陽極化和氧化，然 后由光刻和刻蝕圖案化結(jié)構(gòu)的處理步驟來形成這種圖案化的SSOI襯 底。刻蝕步驟可以在氧化物層22上面停止，從而提供如圖2A所示的 結(jié)構(gòu)，或者它可以在達(dá)到弛豫的半導(dǎo)體層14表面時停止，參見圖2B。 在除去層18和22的露出部分中使用的刻蝕可以包括一個刻蝕步驟， 或者可以使用多個刻蝕步驟。在圖案化的SSOI襯底上也可以實(shí)施CMOS處理。盡管已經(jīng)就本發(fā)明的優(yōu)選實(shí)施方案具體顯示并說明了本發(fā)明，本 領(lǐng)域技術(shù)人員清楚可以在形式和細(xì)節(jié)上做出前述和其它變化而不會背 離本發(fā)明的范圍和精神。因此，希望本發(fā)明不局限于所述和所示的精 確形式，而是落在附加權(quán)利要求的范圍內(nèi)。
權(quán)利要求
1.一種制造絕緣體上應(yīng)變半導(dǎo)體(SSOI)襯底的方法，包括步驟提供如下結(jié)構(gòu)該結(jié)構(gòu)包括襯底、在該襯底上的弛豫的半導(dǎo)體層、在該弛豫的半導(dǎo)體層上的摻雜且弛豫的半導(dǎo)體層、以及在該摻雜且弛豫的半導(dǎo)體層上的應(yīng)變半導(dǎo)體層，所述弛豫的半導(dǎo)體層、所述摻雜且弛豫的半導(dǎo)體層和所述應(yīng)變半導(dǎo)體層都具有相同的晶體學(xué)取向；將應(yīng)變半導(dǎo)體層下方的摻雜且弛豫的半導(dǎo)體層轉(zhuǎn)化成埋置多孔層；以及對包括埋置多孔層的結(jié)構(gòu)退火，以提供絕緣體上應(yīng)變半導(dǎo)體襯底，其中在所述退火期間將埋置多孔層轉(zhuǎn)化成埋置氧化物層。
2. 根據(jù)權(quán)利要求1的方法，其中所述提供步驟包括所述弛豫的 半導(dǎo)體層、所述摻雜且弛豫的半導(dǎo)體層和所述應(yīng)變半導(dǎo)體層的外延生 長。
3. 根據(jù)權(quán)利要求2的方法，其中所述外延生長包括快速熱化學(xué) 氣相沉積、低能等離子沉積、超高真空化學(xué)氣相沉積、大氣壓力化學(xué) 氣相沉積或者分子束外延。
4. 根據(jù)權(quán)利要求l的方法，其中所述襯底是晶態(tài)半導(dǎo)體村底。
5. 根據(jù)權(quán)利要求4的方法，其中所述晶態(tài)半導(dǎo)體襯底是摻雜的。
6. 根據(jù)權(quán)利要求4的方法，其中所述晶態(tài)半導(dǎo)體襯底是含Si襯底。
7. 根據(jù)權(quán)利要求1的方法，其中所述弛豫的半導(dǎo)體層包括具有 直至99原子百分比的Ge的SiGe合金層。
8. 根據(jù)權(quán)利要求1的方法，其中所述弛豫的半導(dǎo)體層具有大約 10 %或更大的測量的弛豫程度。
9. 根據(jù)權(quán)利要求1的方法，其中所述弛豫的半導(dǎo)體層具有亞穩(wěn) 態(tài)的并且具有大約lxl()5個缺陷/立方厘米或更大缺陷密度的表面區(qū)。
10. 根據(jù)權(quán)利要求l的方法，其中所述弛豫的半導(dǎo)體層是具有不 同Ge含量的漸變SiGe合金層。
11. 根據(jù)權(quán)利要求1的方法，其中所述弛豫的半導(dǎo)體層是摻雜的。
12. 根據(jù)權(quán)利要求l的方法，其中所述摻雜且弛豫的半導(dǎo)體層包 括p-型摻雜劑。
13. 根據(jù)權(quán)利要求12的方法，其中在所述摻雜且弛豫的半導(dǎo)體 層中存在濃度為大約lxlO"個原子/立方厘米或更大的所述p-型摻雜劑。
14. 根據(jù)權(quán)利要求l的方法，其中所述摻雜且弛豫的半導(dǎo)體層包 括含Si半導(dǎo)體。
15. 根據(jù)權(quán)利要求14的方法，其中所述含Si半導(dǎo)體包括Si或SiGe。
16. 根據(jù)權(quán)利要求l的方法，其中所述摻雜且弛豫的半導(dǎo)體層是 所述弛豫的半導(dǎo)體層的上部區(qū)域。
17. 根據(jù)權(quán)利要求l的方法，其中所述應(yīng)變半導(dǎo)體層處于壓縮或 拉伸應(yīng)變下。
18. 根據(jù)權(quán)利要求1的方法，其中所述應(yīng)變半導(dǎo)體層包括含Si 半導(dǎo)體。
19. 根據(jù)權(quán)利要求18的方法，其中所述含Si半導(dǎo)體包括Si或SiGe。
20. 根據(jù)權(quán)利要求l的方法，其中所述應(yīng)變半導(dǎo)體層是摻雜劑濃 度為大約lxlO"原子/立方厘米或更大的摻雜層。
21. 根據(jù)權(quán)利要求l的方法，其中所述弛豫的半導(dǎo)體層、所述弛 豫且摻雜半導(dǎo)體層和所述應(yīng)變半導(dǎo)體層具有(IOO)、 (110)或(111)的晶體學(xué)取向。
22. 根據(jù)權(quán)利要求l的方法，還包括在所述轉(zhuǎn)化步驟前圖案化所述應(yīng)變半導(dǎo)體層。
23. 根據(jù)權(quán)利要求l的方法，其中所述轉(zhuǎn)化步驟包括電解陽極化過程。
24. 根據(jù)權(quán)利要求23的方法，其中在含HF的溶液中進(jìn)行所述 電解陽極化過程。
25. 根據(jù)權(quán)利要求23的方法，其中使用在大約0.05 -大約50 亳安培/平方厘米的電流密度下操作的恒電流源進(jìn)行所述陽極化過程。
26. 根據(jù)權(quán)利要求1的方法，其中所述多孔半導(dǎo)體層具有大約 0.1%或更大的孔隙度。
27. 根據(jù)權(quán)利要求l的方法，其中在可以可選地包括惰性氣體的 含氧環(huán)境中進(jìn)行所述退火。
28. 根據(jù)權(quán)利要求l的方法，其中在大于400。C的溫度下進(jìn)行所 述退火。
29. 根據(jù)權(quán)利要求l的方法，還包括減少在所述絕緣體上應(yīng)變半 導(dǎo)體層襯底中存在的摻雜劑的烘焙步驟。
30. —種制造絕緣體上應(yīng)變半導(dǎo)體襯底的方法，包括所述摻雜且弛豫的半導(dǎo)體層位于外延弛豫SiGe模板上面；電解陽極化所述摻雜且弛豫的半導(dǎo)體層，從而將所述摻雜且弛豫 的半導(dǎo)體層轉(zhuǎn)化成多孔層；以及氧化所述應(yīng)變半導(dǎo)體層和所述多孔層，從而將所述多孔層轉(zhuǎn)化成 位于所述應(yīng)變半導(dǎo)體層和所述弛豫SiGe模板之間的埋置氧化物層。
31. —種半導(dǎo)體結(jié)構(gòu)，包括 襯底；在該襯底上的弛豫的半導(dǎo)體層； 在該弛豫的半導(dǎo)體層上的高質(zhì)量埋置氧化物層；以及 在該高質(zhì)量埋置氧化物層上的應(yīng)變半導(dǎo)體層，其中所述弛豫的半 導(dǎo)體層和應(yīng)變半導(dǎo)體層具有相同的晶體學(xué)取向。
32. 根據(jù)權(quán)利要求31的半導(dǎo)體結(jié)構(gòu)，其中所述襯底是晶態(tài)半導(dǎo) 體村底。
33. 根據(jù)權(quán)利要求32的半導(dǎo)體結(jié)構(gòu)，其中所述晶態(tài)半導(dǎo)體襯底 是摻雜的。
34. 根據(jù)權(quán)利要求32的半導(dǎo)體結(jié)構(gòu)，其中所述晶態(tài)半導(dǎo)體襯底 是含Si襯底。
35. 根據(jù)權(quán)利要求31的半導(dǎo)體結(jié)構(gòu)，其中所述弛豫的半導(dǎo)體層 包括具有直至99原子百分比的Ge的SiGe合金層。
36. 根據(jù)權(quán)利要求31的半導(dǎo)體結(jié)構(gòu)，其中所述弛豫的半導(dǎo)體層 具有大約10%或更大的測量的弛豫程度。
37. 根據(jù)權(quán)利要求31的半導(dǎo)體結(jié)構(gòu)，其中所述弛豫的半導(dǎo)體層 具有亞穩(wěn)態(tài)的并且具有大約lxl()S個缺陷/立方厘米或更大缺陷密度的 表面區(qū)。
38. 根據(jù)權(quán)利要求31的半導(dǎo)體結(jié)構(gòu)，其中所述弛豫的半導(dǎo)體層 是具有變化Ge含量的漸變SiGe合金層。
39. 根據(jù)權(quán)利要求31的半導(dǎo)體結(jié)構(gòu)，其中所述弛豫的半導(dǎo)體層 是摻雜的。
40. 根據(jù)權(quán)利要求31的半導(dǎo)體結(jié)構(gòu)，其中所述應(yīng)變半導(dǎo)體層處 于壓縮或拉伸應(yīng)變下。
41. 根據(jù)權(quán)利要求31的半導(dǎo)體結(jié)構(gòu)，其中所述應(yīng)變半導(dǎo)體層包 括含Si半導(dǎo)體。
42. 根據(jù)權(quán)利要求41的半導(dǎo)體結(jié)構(gòu)，其中所述含Si半導(dǎo)體包括 Si或SiGe。
43. 根據(jù)權(quán)利要求31的半導(dǎo)體結(jié)構(gòu)，其中所述應(yīng)變半導(dǎo)體層是 摻雜劑濃度為大約lxlO"原子/立方厘米或更大的摻雜層。
44. 根據(jù)權(quán)利要求31的半導(dǎo)體結(jié)構(gòu)，其中所述弛豫的半導(dǎo)體層 和所述應(yīng)變半導(dǎo)體層具有(IOO)、 (110)或(111)的晶體學(xué)取向。
45. 根據(jù)權(quán)利要求31的半導(dǎo)體結(jié)構(gòu)，其中所述高質(zhì)量埋置氧化 物層具有大約1微安培或更小的漏電流。
46. 根據(jù)權(quán)利要求31的半導(dǎo)體結(jié)構(gòu)，其中所述高質(zhì)量埋置氧化 物層具有大約2兆伏或更大的擊穿電場。
47. 根據(jù)權(quán)利要求31的半導(dǎo)體結(jié)構(gòu)，其中圖案化所述應(yīng)變半導(dǎo)體層。
48，根據(jù)權(quán)利要求47的半導(dǎo)體結(jié)構(gòu)，其中圖案化所述高質(zhì)量埋 置氧化物層。
49.根據(jù)權(quán)利要求31的半導(dǎo)體結(jié)構(gòu)，還包括至少一個位于所述 應(yīng)變半導(dǎo)體層表面上的互補(bǔ)金屬氧化物半導(dǎo)體器件。
全文摘要
提供一種避免晶片鍵合的制造應(yīng)變絕緣體上硅(SSOI)襯底的成本有效和可工藝制造的方法。該方法包括在襯底上生長各種外延半導(dǎo)體層，其中至少一層半導(dǎo)體層是在應(yīng)變半導(dǎo)體層下方的摻雜且弛豫的半導(dǎo)體層；借助電解陽極化過程將摻雜且弛豫的半導(dǎo)體層轉(zhuǎn)化成多孔半導(dǎo)體；以及氧化將多孔半導(dǎo)體轉(zhuǎn)化成埋置氧化物層。所述方法提供了SSOI襯底，其包括在襯底上的弛豫的半導(dǎo)體層；在該弛豫的半導(dǎo)體層上的高質(zhì)量埋置氧化物層；以及在該高質(zhì)量埋置氧化物層上的應(yīng)變半導(dǎo)體層。根據(jù)本發(fā)明，弛豫的半導(dǎo)體層和應(yīng)變半導(dǎo)體層具有相同的晶體學(xué)取向。
文檔編號H01L21/20GK101120442SQ200580022513
公開日2008年2月6日 申請日期2005年5月27日 優(yōu)先權(quán)日2004年7月2日
發(fā)明者喬爾·P.·德索扎, 亞歷山大·雷茨尼采克, 加瓦姆·沙赫迪, 基思·E.·佛格爾, 德溫德拉·K.·薩達(dá)納, 托馬斯·N.·亞當(dāng), 斯蒂芬·W.·貝戴爾 申請人:國際商業(yè)機(jī)器公司