專利名稱：用于無(wú)源地穩(wěn)定半導(dǎo)體元件的電源電壓的裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于無(wú)源地穩(wěn)定半導(dǎo)體元件的電源電壓的裝置。
現(xiàn)有技術(shù)盡管原理上可應(yīng)用于具有分開(kāi)的布線區(qū)域的任何集成電路，但對(duì)本發(fā)明將關(guān)于集成數(shù)字電路加以說(shuō)明。
出于成本的原因，在現(xiàn)在通用的數(shù)字電路的制造技術(shù)中數(shù)字電路的開(kāi)發(fā)及設(shè)計(jì)的各個(gè)工作步驟均自動(dòng)化地進(jìn)行。在第一步驟中抽象地表達(dá)其功能及電路技術(shù)的結(jié)構(gòu)。在以后的步驟中在使用程序庫(kù)的情況下將該電路的抽象表達(dá)轉(zhuǎn)換成物理的結(jié)構(gòu)。該程序庫(kù)為此包括抽象電路的頻繁重復(fù)的部分電路的物理表顯示。一個(gè)基本的部分電路是一個(gè)標(biāo)準(zhǔn)單元。一個(gè)典型的標(biāo)準(zhǔn)單元包括兩個(gè)互補(bǔ)的晶體管，它們被設(shè)置成“推挽”結(jié)構(gòu)。這些晶體管可用CMOS技術(shù)或用雙極性技術(shù)制造。標(biāo)準(zhǔn)單元的供電通過(guò)一個(gè)電壓源及一個(gè)電壓源所屬的地電位來(lái)實(shí)現(xiàn)。
圖4中表示這種標(biāo)準(zhǔn)單元10的一個(gè)典型結(jié)構(gòu)。它表示出兩個(gè)互補(bǔ)的晶體管，一個(gè)n溝道類型23及一個(gè)p溝道類型33。在程序庫(kù)中通常預(yù)給定了各個(gè)所需結(jié)構(gòu)的定位、尺寸及摻雜。程序庫(kù)的所示的標(biāo)準(zhǔn)單元結(jié)構(gòu)規(guī)定對(duì)于一個(gè)CMOS技術(shù)的n溝道晶體管23，在一個(gè)n摻雜的第一半導(dǎo)體層3中導(dǎo)入了兩個(gè)p摻雜區(qū)域20及22及在該n摻雜的第一層3的表面100上施加一個(gè)柵極結(jié)構(gòu)21。此外設(shè)有兩個(gè)n摻雜區(qū)域24及25，它們形成該n溝道晶體管的側(cè)圍。與n摻雜區(qū)域25相鄰接地在n摻雜的第一層3中導(dǎo)入一個(gè)p摻雜的槽36。在該p摻雜的槽36中導(dǎo)入兩個(gè)n摻雜區(qū)域30及32，它們構(gòu)成p溝道晶體管的漏極及源極。此外在兩個(gè)n摻雜區(qū)域30與32之間的表面100上施加一個(gè)柵極結(jié)構(gòu)31。另外在程序庫(kù)中還規(guī)定了一個(gè)正電源VDD與n摻雜區(qū)域24形成接觸，及一個(gè)地電位連接Gnd與該p摻雜槽相接觸。
各個(gè)標(biāo)準(zhǔn)單元10通過(guò)布線部分60-63彼此相耦接，由此實(shí)現(xiàn)電路的所需功能。布線部分60至63的布置既在所用標(biāo)準(zhǔn)單元的上方也在與標(biāo)準(zhǔn)單元10空間上橫向分開(kāi)的區(qū)域11中進(jìn)行。但在標(biāo)準(zhǔn)單元的上面僅使用這樣的布線，即這些布線應(yīng)不受到標(biāo)準(zhǔn)單元內(nèi)部的結(jié)構(gòu)的阻擋，而在空間上分開(kāi)的區(qū)域中所有布線平面可不受限制地被使用。
在標(biāo)準(zhǔn)單元10的每個(gè)開(kāi)關(guān)過(guò)程時(shí)在VDD與地電位Gnd之間短時(shí)地流過(guò)一個(gè)增高的電流。該增高電流為一個(gè)橫向電流的后果，該橫向電流通過(guò)N溝道晶體管23及P溝道晶體管33的同時(shí)轉(zhuǎn)換到導(dǎo)通或阻斷狀態(tài)而形成和/或由標(biāo)準(zhǔn)單元10中寄生電容的再充電引起。該電流必需通過(guò)電源電壓VDD提供，及通過(guò)地電位連接Gnd流出。因?yàn)闊o(wú)論是電源電壓還是地電位的接線均具有電感，所以當(dāng)通過(guò)標(biāo)準(zhǔn)單元10的電流上升或下降時(shí)在電源線中形成一個(gè)電壓脈沖。這意味著，在標(biāo)準(zhǔn)單元10每次開(kāi)關(guān)時(shí)在電源線中形成一個(gè)電壓尖峰。因?yàn)樵跀?shù)字電路中通常是許多標(biāo)準(zhǔn)單元10彼此同步地開(kāi)關(guān)，所以在電源線上將得到大幅值的電壓尖峰。這些電路必需被這樣地設(shè)計(jì)，以使得電壓尖峰保持在一個(gè)臨界值以下，在該臨界值上它對(duì)電路功能無(wú)不利影響。為了使電壓峰值限制在臨界值以下已公知了多個(gè)裝置。
大面積的電源線由于它的電感較小可減小電壓峰值的高度。但大的面積占用量對(duì)于元件所需的較高集成度是不利的。
在電源線VDD及接地線Gnd上連接著附加電容器、即所謂的支持電容(Stützkapazitten)。在傳統(tǒng)的技術(shù)中這些附加電容器在集成電路(IC)或元件的外部盡可能位于電源線及地電位導(dǎo)體的附近。但出于成本的原因連接另外的元件是不希望的，此外由此降低印刷電路板上可達(dá)到的集成度。
電容器可被集成在IC內(nèi)部在引起電壓尖峰的元件附近。該支持電容器的制造需要獨(dú)自的過(guò)程步驟，這因此會(huì)導(dǎo)致IC的成本增加。人們?cè)噲D避開(kāi)該缺點(diǎn)，其方式是不允許附加的過(guò)程步驟，而必需在IC內(nèi)部對(duì)電容器提供附加位置。這減小了可能的集成密度及這本身導(dǎo)致了IC的成本增大。
此外公知了，在一個(gè)p摻雜襯底1與一個(gè)強(qiáng)n摻雜埋層2之間的交界面102(見(jiàn)圖4)上形成一個(gè)阻擋層電容。該阻擋層電容通過(guò)n摻雜材料構(gòu)成的垂直連接部分40與正電源電壓VDD連接。由于連接部分40的長(zhǎng)度小，它具有小的電感。此外，由于大的交界面102，阻擋層的電容量大?；谒龅膬牲c(diǎn)可達(dá)到正電源電壓VDD上電壓尖峰的有效抑制。其缺點(diǎn)是，以此方式僅可達(dá)到對(duì)正電源電壓的支持。阻擋正電源電壓VDD的直流電壓分量的、n摻雜的埋層2至p摻雜的襯底的NP結(jié)基于地電位的極性則是導(dǎo)通的。因此使地電位連接到埋設(shè)的n摻雜層及利用交界層102的電容是不可能的。
本發(fā)明的任務(wù)在于，在半導(dǎo)體元件內(nèi)部實(shí)現(xiàn)附加的支持電容，它無(wú)需附加的橫向位置需求并可用傳統(tǒng)的制造方法來(lái)集成。
根據(jù)本發(fā)明該任務(wù)通過(guò)權(quán)利要求1中給出的裝置被解決。
本發(fā)明的優(yōu)點(diǎn)根據(jù)本發(fā)明的裝置的優(yōu)點(diǎn)尤其在于，可實(shí)現(xiàn)半導(dǎo)體元件的標(biāo)準(zhǔn)元件的電源地電位和/或電源電壓的穩(wěn)定。該半導(dǎo)體元件具有一個(gè)用于帶有有源元件的標(biāo)準(zhǔn)單元的第一橫向區(qū)域，該第一橫向區(qū)域與一個(gè)第二橫向區(qū)域相鄰接，在第二橫向區(qū)域中各個(gè)標(biāo)準(zhǔn)單元彼此被接線。一個(gè)標(biāo)準(zhǔn)單元具有至少一個(gè)第一溝道類型的晶體管及至少一個(gè)第二溝道類型的晶體管。標(biāo)準(zhǔn)單元具有一個(gè)第一接觸部分，它與一個(gè)電源電壓的極性相連接。該第一接觸部分與第一層形成導(dǎo)電連接，該第一層具有第一導(dǎo)電類型的半導(dǎo)體襯底，在該襯底導(dǎo)入至少一個(gè)第一溝道類型的晶體管。電源電壓的一個(gè)第二極性施加在標(biāo)準(zhǔn)單元的一個(gè)第二部分上。該接觸部分與一個(gè)槽形成導(dǎo)電連接，該槽具有第二導(dǎo)電類型的半導(dǎo)體材料。在該槽中導(dǎo)入至少一個(gè)第二溝道類型的晶體管。在第一層及一個(gè)具有第二導(dǎo)電類型的半導(dǎo)體材料的襯底之間直接地導(dǎo)入一個(gè)埋層，該埋層具有第一導(dǎo)電類型。在第二橫向區(qū)域中進(jìn)行標(biāo)準(zhǔn)單元的布線。在第一層中在第二橫向區(qū)域內(nèi)導(dǎo)入了第一和/或第二類型的一個(gè)或多個(gè)支持區(qū)域(Stützbereiche)，它們具有第二導(dǎo)電類型。第一類型的支持區(qū)域與具有第二導(dǎo)電類型的槽直接鄰接。構(gòu)成在第一支持區(qū)域與第一層之間的阻擋層電容加在槽與第一層之間的阻擋層電容上。第二支持區(qū)域通過(guò)垂直連接部分與第二導(dǎo)電類型的襯底相連接及不與槽形成接觸。在第二支持區(qū)域與第一層之間的阻擋層的電容與大的電荷存儲(chǔ)及與由此帶來(lái)的襯底1的穩(wěn)定電位相聯(lián)系及由此穩(wěn)定了第一層3的電位。
在從屬權(quán)利要求中可得到在權(quán)利要求1中給出的裝置的有利的進(jìn)一步構(gòu)型及改進(jìn)。
根據(jù)本發(fā)明的一個(gè)進(jìn)一步構(gòu)型考慮第一穩(wěn)定區(qū)域和/或第二穩(wěn)定區(qū)域具有一個(gè)大的表面。通過(guò)大的表面可實(shí)現(xiàn)大的阻擋層電容及由此實(shí)現(xiàn)電源電壓的很好的穩(wěn)定。
根據(jù)本發(fā)明的一個(gè)進(jìn)一步構(gòu)型考慮第一穩(wěn)定區(qū)域和/或第二穩(wěn)定區(qū)域具有多個(gè)薄層。這些薄層可用傳統(tǒng)的結(jié)構(gòu)化技術(shù)來(lái)制造并且以有利的方式增大穩(wěn)定區(qū)域的表面。
根據(jù)本發(fā)明的一個(gè)進(jìn)一步構(gòu)型考慮穩(wěn)定區(qū)域被埋在第一層中。這一方面增大穩(wěn)定區(qū)域的表面，另一方面可通過(guò)距離的增大來(lái)減小布線部分與阻擋層電容之間的電容性影響。
根據(jù)本發(fā)明的另一進(jìn)一步構(gòu)型考慮穩(wěn)定區(qū)域的至少一個(gè)直接地與第三接觸部分連接，在該第三施加有部分上接觸電源電壓的第二極性。
阻擋層的電容隨著穩(wěn)定區(qū)域摻雜濃度的增大而增大。因此根據(jù)本發(fā)明的另一進(jìn)一步構(gòu)型考慮在穩(wěn)定區(qū)域中具有高的摻雜材料濃度。
根據(jù)本發(fā)明的另一進(jìn)一步構(gòu)型考慮電源電壓的第一極性為正的及第二極性為地電位。
本發(fā)明的實(shí)施例被表示在附圖中及在以下的說(shuō)明中對(duì)其進(jìn)行詳細(xì)描述。
附圖附圖表示

圖1本發(fā)明一個(gè)實(shí)施形式的部分截面的示意性視圖；圖2本發(fā)明另一實(shí)施形式的部分截面的示意性視圖；圖3本發(fā)明另一實(shí)施形式的部分截面的示意性視圖；及圖4用于說(shuō)明存在問(wèn)題的示意性視圖。
在這些附圖中相同的參考標(biāo)號(hào)表示相同或功能相同的組成部分。
實(shí)施例的說(shuō)明圖1表示本發(fā)明一個(gè)實(shí)施形式的部分截面的示意性視圖。圖1表示出一個(gè)p摻雜的襯底1。在襯底1上，在面102上施加了一個(gè)n摻雜層2。該層2在下面被稱為埋層(“burried layer”)。在該埋層2上施加了一個(gè)n摻雜的第一層3。在第一層3的背離襯底1的上表面100中引入多個(gè)結(jié)構(gòu)。這些結(jié)構(gòu)根據(jù)其功能可被分成兩類標(biāo)準(zhǔn)單元10及布線溝道11。標(biāo)準(zhǔn)單元10典型地沿橫向布置。典型地，與一列標(biāo)準(zhǔn)單元10平行地延伸著另外的標(biāo)準(zhǔn)單元10’。在圖1的視圖中該橫向相應(yīng)于與圖面垂直的方向。標(biāo)準(zhǔn)單元10的布線60-63主要在布線溝道11中實(shí)現(xiàn)，布線溝道在橫向上與標(biāo)準(zhǔn)單元分界。這些布線延伸在第一層3的上表面100的上面。標(biāo)準(zhǔn)單元10的列式布置是示范性的。也可考慮這樣的橫向布置，其區(qū)別僅是布線溝道11在空間上與標(biāo)準(zhǔn)單元10分界。
所示實(shí)施形式的標(biāo)準(zhǔn)單元10由一個(gè)n溝道MOSFET 23及一個(gè)p溝道MOSFET 33，一個(gè)正電源電壓VDD及一個(gè)地電位Gnd組成。n溝道MOSFET 23由兩個(gè)p摻雜區(qū)域20，22構(gòu)成，它們被引入在n摻雜層3的上表面100內(nèi)，其中在兩個(gè)p摻雜區(qū)域20，22之間的區(qū)域的上面施加一個(gè)柵極結(jié)構(gòu)21。此外在n摻雜襯底3中還引入了兩個(gè)n摻雜區(qū)域24及25，它們?cè)跈M向上與p摻雜區(qū)域20及22相鄰接。為了制造一個(gè)p溝道MOSFET，它由兩個(gè)n摻雜區(qū)域30及32及一個(gè)柵極區(qū)域31組成，該柵極區(qū)域位于兩個(gè)n摻雜區(qū)域30及32之間的區(qū)域的上面，在第一步驟中在n摻雜層3中引入一個(gè)p摻雜槽36。在該p摻雜槽中引入n摻雜區(qū)域30及32，其中在這些n摻雜區(qū)域之間為p摻雜材料。
在表面100上設(shè)置的及與n摻雜區(qū)域24導(dǎo)電地連接的一個(gè)接觸區(qū)域上施加電源電壓VDD。通過(guò)一個(gè)第二接觸區(qū)域?qū)崿F(xiàn)地電位的連接，該第二接觸區(qū)域也被施加在表面100上并且與p摻雜槽36接觸。
電源電壓VDD的接觸區(qū)域通過(guò)一個(gè)垂直的n摻雜連接部分40(“Sinker”)與一個(gè)被掩埋的強(qiáng)n摻雜層2相連接，該n摻雜層2與n摻雜層3以背離上表面100的面101為界。埋層2具有與p摻雜襯底1的一個(gè)交界面。在該交界面上構(gòu)成一個(gè)阻擋層102。阻擋層102具有電容，該電容與阻擋層102的面積成比例。該阻擋層102的電容的n摻雜面通過(guò)垂直連接部分40與電源電壓VDD相連接。垂直連接部分40被這樣地制造，即它具有高電導(dǎo)率及具有小電感。這可實(shí)現(xiàn)正電源電壓VDD的穩(wěn)定。
在p摻雜槽36與n摻雜層3的交界面之間構(gòu)成了一個(gè)第二阻擋層103。第二阻擋層的相反極性使它可用于電源地電位Gnd的穩(wěn)定。但不利的是第二阻擋層103的表面小。該表面受到p摻雜槽36的尺寸的限制。
標(biāo)準(zhǔn)單元10的結(jié)構(gòu)應(yīng)盡可能緊湊，以便在一個(gè)元件中在盡可能小的面積上設(shè)置許多個(gè)標(biāo)準(zhǔn)單元10。因此p溝道MOSFET被這樣地構(gòu)造，以致它占據(jù)盡可能小的面積，這就是說(shuō)，在程序庫(kù)中p摻雜槽36具有為了實(shí)現(xiàn)一個(gè)p溝道MOSFET所必需的最小可能尺寸。為了實(shí)現(xiàn)較大的陽(yáng)擋層103，p摻雜槽36的加大會(huì)使每個(gè)標(biāo)準(zhǔn)單元10的橫向尺寸增大。但位置需要量的增大是不希望的。
在本發(fā)明的一個(gè)優(yōu)選實(shí)施形式中，在n摻雜層3中與區(qū)域36鄰接地引入另一p摻雜區(qū)域50。該區(qū)域在下面被稱為穩(wěn)定區(qū)域。有利地，該穩(wěn)定區(qū)域50位于布線溝道11的下面。典型地，在布線溝道11下面沒(méi)有n摻雜層3的任何結(jié)構(gòu)。通過(guò)穩(wěn)定區(qū)域50與p摻雜槽36的接觸使阻擋層103增大一個(gè)阻擋層105。這將導(dǎo)致阻擋層的電容量增大及由此可使電源地電位Gnd的穩(wěn)定得到改善。
在布線溝道11的下面引入穩(wěn)定區(qū)域50不等同于槽36的直接增大。其主要優(yōu)點(diǎn)在于，對(duì)于典型使用的用電路程序庫(kù)的設(shè)計(jì)方法，標(biāo)準(zhǔn)單元的結(jié)構(gòu)不被改變及由此保持它的最小尺寸。此外在布線溝道11下面引入穩(wěn)定區(qū)域50不需要對(duì)于布線60-63的設(shè)計(jì)方法的改變。其原因此外在于在布線11下面在第一層3中迄今未引入任何結(jié)構(gòu)。因此p摻雜的穩(wěn)定區(qū)域50的設(shè)計(jì)是與半導(dǎo)體技術(shù)的典型方法步驟相兼容的及可以組合在這些方法步驟中。
因?yàn)閷?duì)于阻擋層105的電容起決定作用的是阻擋層105的表面積，所以在本發(fā)明的另一實(shí)施形式中可橫向地和/或垂直地結(jié)構(gòu)化p摻雜的穩(wěn)定區(qū)域50。有利地，該構(gòu)型是這樣的，即p摻雜的穩(wěn)定區(qū)域50的表面具有盡可能大的表面及還構(gòu)成一個(gè)相關(guān)聯(lián)的區(qū)域。一個(gè)可能的構(gòu)型在于p摻雜的穩(wěn)定區(qū)域50設(shè)置有多個(gè)薄層，它們與p摻雜槽36相接觸。此外p摻雜的穩(wěn)定區(qū)域50可埋設(shè)在n摻雜層3中，其中p摻雜的穩(wěn)定區(qū)域50與p摻雜槽36相接觸。
圖2表示本發(fā)明另一實(shí)施形式的部分截面的示意性視圖。該實(shí)施形式也具有標(biāo)準(zhǔn)單元10及布線溝道11。在布線溝道11的下面在n摻雜區(qū)域3中引入一個(gè)p摻雜的穩(wěn)定區(qū)域51。該p摻雜的穩(wěn)定區(qū)域51不與p溝道MOSFET 33的p摻雜槽36形成接觸。通過(guò)一個(gè)垂直的p摻雜連接部分52使p摻雜的穩(wěn)定區(qū)域51與p摻雜襯底1相連接。
在p摻雜的穩(wěn)定區(qū)域51與n摻雜層3之間形成一個(gè)阻擋層106。該阻擋層的電容使p摻雜襯底1的電位容性地耦合到n摻雜的第一層3的電位上。因?yàn)橐r底1具有一個(gè)大的電荷存儲(chǔ)器及一個(gè)穩(wěn)定的電位，以此方式使第一層3的電位穩(wěn)定。第一層3又與電源電壓VDD形成直接的接觸或者還與n溝道MOSFET形成直接接觸，以致減小了電源電壓VDD的波動(dòng)。以此方式，通過(guò)垂直連接部分52與襯底1相連接的p摻雜的穩(wěn)定區(qū)域51穩(wěn)定了正的電源電壓VDD。如圖2中所示地，p摻雜的穩(wěn)定區(qū)域51的構(gòu)型可為一個(gè)槽，但既有橫向的也有垂直的結(jié)構(gòu)，以便實(shí)現(xiàn)阻擋層106的盡可能大的表面。垂直的P摻雜連接部分52也構(gòu)成一個(gè)阻擋層107。
圖3表示本發(fā)明另一實(shí)施形式的部分截面的示意性視圖。該實(shí)施形式具有一個(gè)p摻雜的穩(wěn)定區(qū)域54，它與p溝道MOSFET的p摻雜槽相交鄰接。如對(duì)于圖1所述地，該p摻雜的穩(wěn)定區(qū)域54被引入在連接部分的下面。如對(duì)于圖1所述地，這支持了電源電位Gnd。附加地，在布線部分11的下面引入一個(gè)第二p摻雜的穩(wěn)定區(qū)域53，該穩(wěn)定區(qū)域通過(guò)p摻雜的垂直連接部分52與p摻雜襯底1相連接。如對(duì)于圖2所述地，p摻雜的穩(wěn)定區(qū)域53穩(wěn)定了n摻雜區(qū)域3的電位及由此也穩(wěn)定了電源電壓VDD。直接地在布線部分11下面的層3區(qū)域的構(gòu)型被這樣構(gòu)成，即供電(電源電壓VDD，電源地電位Gnd)被更強(qiáng)地穩(wěn)定，其方式是穩(wěn)定區(qū)域53或54相應(yīng)地占有更大的體積，這將視兩個(gè)供電部分中哪個(gè)受到更大的負(fù)荷而定。
雖然借助優(yōu)選實(shí)施例對(duì)本發(fā)明作出描述，但本發(fā)明不局限于這些實(shí)施例上，而可用多種方式和方法變換。
這些層的導(dǎo)電類型可由相應(yīng)的其它導(dǎo)電類型來(lái)取代。在這方面此外可考慮支持負(fù)的電源電壓。
首先本發(fā)明不應(yīng)被限制在具有由兩個(gè)晶體管組成的標(biāo)準(zhǔn)單元的元件上。這些元件僅是出于簡(jiǎn)化說(shuō)明的原因而作的選擇。標(biāo)準(zhǔn)單元也可由多個(gè)晶體管和/或無(wú)源元件構(gòu)成。
參考標(biāo)號(hào)表1 p摻雜襯底2 n摻雜的埋層3 n摻雜的第一層10，10’ 標(biāo)準(zhǔn)單元11布線溝道20，22p摻雜的區(qū)域21柵極23n溝道晶體管24，25n摻雜的區(qū)域30，32n摻雜的區(qū)域31柵極33p溝道晶體管36p摻雜的槽60-63 布線部分40垂直的連接部分52垂直的連接部分50,51,53,54 p摻雜的支持區(qū)域100 上分界面101 分界面102，103 阻擋層105-110 阻擋層VDD 正的電源電壓Gnd 接地連接
權(quán)利要求
1.半導(dǎo)體裝置，具有第二導(dǎo)電類型(p)的一個(gè)襯底(1)，第一導(dǎo)電類型(n)的一個(gè)埋層(2)及第一導(dǎo)電類型(n)的一個(gè)第一層(3)，其中在第一橫向區(qū)域(10)中設(shè)置有帶有源元件的標(biāo)準(zhǔn)單元，其中一個(gè)標(biāo)準(zhǔn)單元具有至少一個(gè)第一導(dǎo)電類型(n)的晶體管(33)及至少一個(gè)第二導(dǎo)電類型(p)的晶體管(23)，其中所述第二導(dǎo)電類型(p)的晶體管被引入到該第一層(3)中及所述第一導(dǎo)電類型(n)的晶體管被引入到一個(gè)由第二導(dǎo)電類型(p)的半導(dǎo)體材料構(gòu)成的槽(36)中，其中該槽(36)被引入到該第一層(3)中，其中該標(biāo)準(zhǔn)單元通過(guò)一個(gè)電源電壓供電，其中在一個(gè)與該第一層(3)導(dǎo)電地連接的第一接觸部分上施加有該電源電壓的一個(gè)第一極性(VDD)，及在一個(gè)與該槽(36)導(dǎo)電地連接的第二接觸部分上施加有第二極性(Gnd)，其中在該第一層(3)的上面在第二橫向區(qū)域(11)中導(dǎo)引著用于與標(biāo)準(zhǔn)單元連接的布線(60，61，62)并且在第二橫向區(qū)域(11)中不設(shè)置有源元件，其中在該第一層(3)中在所述第二橫向區(qū)域(11)內(nèi)導(dǎo)入由第一導(dǎo)電類型的半導(dǎo)體材料構(gòu)成的第一穩(wěn)定區(qū)域(50，54)和/或第二穩(wěn)定區(qū)域(51，53)，其中在這些穩(wěn)定區(qū)域(50，51，53，54)與該第一層(3)之間的交界面(105-110)上構(gòu)成阻擋層電容，其中這些第一穩(wěn)定區(qū)域(50，54)與該槽(36)相鄰接和/或其中這些第二穩(wěn)定區(qū)域(51，53)通過(guò)一個(gè)由第一導(dǎo)電類型(n)的半導(dǎo)體材料構(gòu)成的垂直連接部分(52)與由該第一導(dǎo)電類型(n)構(gòu)成的襯底(1)相連接。
2.根據(jù)權(quán)利要求1的裝置，其特征在于，這些第一穩(wěn)定區(qū)域(50，54)和/或第二穩(wěn)定區(qū)域(51，53)具有一個(gè)大的表面。
3.根據(jù)權(quán)利要求2的裝置，其特征在于，這些第一穩(wěn)定區(qū)域(50，54)和/或第二穩(wěn)定區(qū)域(51，53)具有多個(gè)薄層。
4.根據(jù)以上權(quán)利要求中一項(xiàng)的裝置，其特征在于，這些穩(wěn)定區(qū)域(50-54)被埋在該第一層(3)中。
5.根據(jù)權(quán)利要求1至3中一項(xiàng)的裝置，其特征在于，這些穩(wěn)定區(qū)域(50-54)直接地與一個(gè)第三接觸部分連接，在該第三接觸部分上施加有該電源電壓的該第二極性(Gnd)。
6.根據(jù)以上權(quán)利要求中一項(xiàng)的裝置，其特征在于，這些穩(wěn)定區(qū)域(50-54)具有高的摻雜材料濃度。
7.根據(jù)以上權(quán)利要求中一項(xiàng)的裝置，其特征在于，該電源電壓的第一極性(VDD)相對(duì)第二極性(Gnd)具有正電位。
全文摘要
本發(fā)明涉及用于無(wú)源地穩(wěn)定半導(dǎo)體元件中的電源電壓的裝置。在用于元件的標(biāo)準(zhǔn)單元10的布線的橫向區(qū)域11內(nèi)，在第一導(dǎo)電類型n的第一層3中導(dǎo)入由第二導(dǎo)電類型p構(gòu)成的區(qū)域53，54。在此情況下在交界面上構(gòu)成阻擋層，這些阻擋層的電容用于支持電源電壓V
文檔編號(hào)H01L27/02GK1981380SQ200580022890
公開(kāi)日2007年6月13日 申請(qǐng)日期2005年5月31日 優(yōu)先權(quán)日2004年7月7日
發(fā)明者溫科·馬羅爾特, 拉爾夫-?？斯隆に固胤?申請(qǐng)人:羅伯特·博世有限公司