專利名稱：使半導(dǎo)體結(jié)構(gòu)平坦化以形成替代金屬柵的制作方法
背景本發(fā)明涉及制造半導(dǎo)體器件的方法，尤其涉及制造具有金屬柵電極的半導(dǎo)體器件的方法。
具有由二氧化硅形成的極薄柵電介質(zhì)的MOS場效應(yīng)晶體管會經(jīng)歷不可接受的柵漏電流。用某些高介電常數(shù)(高K值)的介電材料代替二氧化硅形成柵電介質(zhì)可減小柵漏電。如這里所使用的，“高k值電介質(zhì)”意思是具有高于10的介電常數(shù)。然而，在高k值介電膜最初形成時，它可能具有輕微缺陷的分子結(jié)構(gòu)。為了修補這種膜，有必要將其在比較高的溫度下進行退火處理。
因為這種高k值介電層可能與多晶硅不兼容，所以可能期望在包括高k值柵電介質(zhì)的器件中使用金屬柵電極。當制造包括金屬柵電極的CMOS器件時，或許有必要用不同的材料制造NMOS柵電極和PMOS柵電極。一種替代柵工藝可以用來由不同的材料形成柵電極。在該工藝中，選擇性地去除由一對隔片夾在中間的第一多晶硅層直到第二多晶硅層以便在隔片間形成溝槽。用第一金屬填充該溝槽。然后去除第二多晶硅層，并用不同于第一金屬的第二金屬代替第二多品硅層。
因此，需要用于形成替代金屬柵電極的另一種方式。
附圖簡述

圖1A-1R表示當執(zhí)行本發(fā)明的實施方式時可形成的結(jié)構(gòu)的橫截面。
在這些附圖中所示的特征不是按比例繪制的。
詳細描述圖1A-1R示出當執(zhí)行本發(fā)明的方法的實施方式時可形成的結(jié)構(gòu)。最初，高k值柵介電層170和金屬犧牲層169形成于襯底100上，生成圖1A的結(jié)構(gòu)?；蛘?，雖然未示出，但在該部分流程中可攜帶一假柵電介質(zhì)(例如，20-30埃的SiO2層)，并在替代柵工藝中由高k值電介質(zhì)代替。襯底100可包括體硅子結(jié)構(gòu)或硅-絕緣體子結(jié)構(gòu)。或者，襯底100可包括其它材料，與硅結(jié)合或不與硅結(jié)合皆可，諸如鍺、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵或銻化鎵等。雖然這里描述了可形成襯底100的材料的幾個例子，但是，可用作在其上構(gòu)造半導(dǎo)體器件的基礎(chǔ)的任何材料都落入本發(fā)明的精神和范圍內(nèi)。
可用于形成高k值柵介電層170的一些材料包括氧化鉿、氧化硅鉿、氧化鑭、氧化鋁鑭、氧化鋯、氧化硅鋯、氧化鉭、氧化鈦、氧化鈦鍶鋇、氧化鈦鋇、氧化鈦鍶、氧化釔、氧化鋁、氧化鉭鈧鉛以及鈮酸鉛鋅。特別優(yōu)選的是氧化鉿、氧化鋯、氧化鈦和氧化鋁。雖然這里描述了可用于形成高k值柵介電層170的材料的幾個例子，但該層可由能夠減小柵漏電的其它材料形成。層170具有高于10的介電常數(shù)，在本發(fā)明的一個實施例中是在15至25之間。
可利用常規(guī)的沉積方法，例如，常規(guī)的化學(xué)氣相沉積(“CVD”)、低壓CVD或物理氣相沉積(“PVD”)工藝，在襯底100上形成高k值柵介電層170。較佳地是，采用常規(guī)的原子層CVD工藝。在這種工藝中，可將金屬氧化物前體(例如，金屬氯化物)和蒸氣以選定的流速供給CVD反應(yīng)器，然后在選定的溫度和壓力下工作以生成襯底100和高k值柵介電層170之間的原子級光滑界面。CVD反應(yīng)器應(yīng)工作足夠長的時間以形成具有期望厚度的層。在大部分應(yīng)用中，例如，高k值柵介電層170厚度小于約60埃，在一個實施例中，厚度介于約5埃至40埃之間。
金屬犧牲層169可形成于介電層170上。金屬犧牲層169可以是能夠承受高溫(高于450℃)而不與上覆的材料反應(yīng)的任何金屬。作為一個例子，金屬犧牲層169可由氮化鈦形成。在一個實施例中，層169可通過濺射來形成。在另一個實施例中，層169通過原子層沉積來形成。
在高k值柵介電層170和金屬犧牲層169形成于襯底100上之后，如圖1B所示，犧牲層171形成于高k值柵介電層170上。在該實施例中，硬掩模層172隨后形成于犧牲層171上，生成圖1B結(jié)構(gòu)。犧牲層171可包括多晶硅、氮化硅、硅鍺或鍺，且可利用常規(guī)的沉積工藝沉積在金屬犧牲層169上。犧牲層171的厚度可例如介于約100埃至約2000埃，并且在一個實施例中，介于約500埃至1600埃。在另一個實施例中，犧牲層171可形成于稍后在柵替代時被代替的假柵電介質(zhì)上。
硬掩模層172例如可包括厚度在約100埃至約1000埃之間的氮化硅，在一個實施例中是在約200埃至350埃之間。硬掩模層172可形成于犧牲層171上。
然后使犧牲層171和硬掩模層172圖案化以形成圖案化硬掩模層130、131以及圖案化犧牲層104、106和169-如圖1C所示。常規(guī)的濕法或干法蝕刻工藝可用于去除硬掩模層172、金屬犧牲層169和犧牲層171的未保護部分。在該實施例中，在這些層蝕刻之后，去除了高k值柵介電層170的暴露部分174。
雖然高k值柵介電層170的暴露部分174可利用干法或濕法技術(shù)來去除，但難以在不對鄰近結(jié)構(gòu)產(chǎn)生有害影響的情況下利用這種技術(shù)來蝕刻該層。難以利用干法蝕刻工藝來選擇性地蝕刻高k值柵介電層170一直到下面的襯底為止，而濕法蝕刻技術(shù)可各向同性地蝕刻高k值柵介電層170-以不期望的方式底切上面的犧牲層104、106。
為了減小高k值柵介電層170的橫向去除，在該層的暴露部分174被蝕刻時，可對高k值柵介電層170的暴露部分174進行改性處理，以促進它相對于該層的覆蓋部分175的選擇性去除。暴露部分174可通過在蝕刻犧牲層171之后向高k值柵介電層170的該部分添加雜質(zhì)的方式來進行改性處理。等離子體增強化學(xué)氣相沉積(“PECVD”)工藝可用于向高k值柵介電層170的暴露部分174添加雜質(zhì)。在這種PECVD工藝中，在引燃等離子體之前將鹵素氣體或鹵化物氣體(或這些氣體的組合)送入反應(yīng)器。反應(yīng)器應(yīng)在適當?shù)臈l件下(例如溫度、壓力、射頻和功率)工作足夠的時間以使暴露部分174改性來確保它相對于其它材料的選擇性去除。在一個實施例中，采用了低功率PECVD工藝，例如，低于約200瓦。
在一個實施例中，將溴化氫(“HBr”)和氯(“Cl2”)氣體以適當?shù)牧魉偎腿敕磻?yīng)器以確保由這些氣體生成的等離子體以期望的方式對暴露部分174改性處理?？墒┘咏橛诩s50瓦至100瓦之間的晶片偏壓(例如，約100瓦)足夠長的時間以完成暴露部分174的期望的轉(zhuǎn)變。延續(xù)時間短于約一分鐘等離子體接觸，或許短短的5秒鐘，即足以導(dǎo)致該轉(zhuǎn)換。
當對暴露部分174改性之后，可將其去除。所加雜質(zhì)的存在使得暴露部分相對于覆蓋部分175能夠選擇性地蝕刻生成圖1D的結(jié)構(gòu)。在一個實施方式中，暴露部分174是通過將其暴露于較強的酸中來去除，例如基于鹵化物的酸(諸如氫溴酸或鹽酸之類的)或磷酸。當采用基于鹵化物的酸時，該酸較佳地包含約0.5％至約10％體積的HBr或HCl-約5％體積更佳。采用這種酸的蝕刻工藝可在室溫或接近室溫下發(fā)生，并持續(xù)約5至約30分鐘-盡管如果需要的話可采用更長的暴露。當采用磷酸時，該酸可包含約75％至約95％體積的H3PO4。采用這種酸的蝕刻工藝例如可在約140℃至約180℃之間發(fā)生，并且在一個實施例中在約160℃發(fā)生。當采用這種酸時，暴露步驟可持續(xù)約30秒至約5分鐘-對于20埃厚的膜約1分鐘。
圖1D表示在制造互補金屬氧化物半導(dǎo)體(“CMOS”)時形成的中間結(jié)構(gòu)。該結(jié)構(gòu)包括圖1E所示襯底100的第一部分101和第二部分102。隔離區(qū)103將第一部分101與第二部分102分開。隔離區(qū)103可包括二氧化硅或可分離晶體管的有源區(qū)域的其它材料。第一犧牲層104形成于第一高k值柵介電層105上，而第二犧牲層106形成于第二高k值柵介電層107上。硬掩模130、131形成于犧牲層104、106上。
在形成圖1D的結(jié)構(gòu)后，隔片可形成于犧牲層104、106的相對的側(cè)上。當這些隔片包括氮化硅時，它們可以下面的方式形成。首先，將基本均勻厚度(例如，小于約1000埃厚)的氮化硅層沉積在整個結(jié)構(gòu)上，產(chǎn)生圖1E所示的結(jié)構(gòu)。常規(guī)的沉積工藝可用于形成該結(jié)構(gòu)。
在一個實施例中，氮化硅層134在沒有首先在襯底100和層104、106上形成緩沖氧化物的情況下直接沉積在襯底100和犧牲層104、106的相對的側(cè)上。然而，在另一個實施例中，這種緩沖氧化物層可在形成層134前形成。類似地，雖然在圖1E中未示出，但在對層134進行蝕刻前，第二氧化物可形成于層134上。如果使用了的話，這種氧化物可使后面的氮化硅蝕刻步驟能夠生成L形隔片。
氮化硅層134可利用常規(guī)的工藝來蝕刻以各向異性蝕刻氮化硅，形成圖1F的結(jié)構(gòu)。作為該蝕刻步驟的結(jié)果，犧牲層104由一對側(cè)壁隔片108、109夾在中間，而犧牲層106由一對側(cè)壁隔片110、111夾在中間。
然后用氮化物蝕刻停止層180覆蓋圖1F的結(jié)構(gòu)以形成圖1G的結(jié)構(gòu)。層180可以與層134相同的方式來形成。
正如一般所做的，期望在犧牲層104、106上形成隔片108、109、110、111之前進行多次的掩模和離子注入步驟(圖1H)，以在層104、106附近形成輕注入?yún)^(qū)135a-138a(最后將作為器件的源區(qū)和漏區(qū)的尖端區(qū))。同樣如一般所做的，在形成隔片108、109、110、111之后，可通過將離子注入到襯底100的部分101和102中然后應(yīng)用適當?shù)耐嘶鸩襟E來形成源區(qū)和漏區(qū)135-138。
用于在襯底100的部分101中形成n-型源區(qū)和漏區(qū)的離子注入和退火工序可同時將犧牲層104摻雜為n-型。類似地，用于在襯底100的部分102中形成p-型源區(qū)和漏區(qū)的離子注入和退火工序可同時將犧牲層106摻雜為p-型。當用硼摻雜犧牲層106時，該層應(yīng)包括足夠濃度的該元素以確保后面用于去除n-型犧牲層104的濕法蝕刻工藝不去除大量的p-型犧牲層106。
退火將激活先前引入到源區(qū)和漏區(qū)以及尖端區(qū)以及引入犧牲層104、106的摻雜物。在較佳的實施例中，應(yīng)用的是在超過1000℃的溫度下發(fā)生的快速熱退火，在1080℃下發(fā)生的最優(yōu)。除激活摻雜劑外，這種退火可改變高k值柵介電層105、107的分子結(jié)構(gòu)以形成性能改善的柵介電層。
由于犧牲金屬層169的安置，更好性能的介電層170可從這些高溫步驟中得到，而在高介電常數(shù)的介電層170和犧牲層171之間沒有顯著的反應(yīng)。
在形成隔片108、109、110、111和層180之后，可將介電層112沉積在器件上，生成圖1H的結(jié)構(gòu)。介電層112可包括二氧化硅或低k值材料。介電層112可用磷、硼或其它元素來摻雜，并且可利用高密度等離子體沉積工藝來形成。至該工藝階段，就已形成了由犧牲區(qū)139、140、141、142覆蓋的源區(qū)和漏區(qū)135、136、137、138。這些源區(qū)和漏區(qū)可通過向襯底注入離子、然后將它們激活來形成?；蛘?，如對于本領(lǐng)域的技術(shù)人員顯而易見的，可采用外延生長工藝來形成源區(qū)和漏區(qū)。
將介電層112從硬掩模130、131上去除，硬掩模130、131進而從圖案化的犧牲層104、106上去除，形成圖1I的結(jié)構(gòu)?？蓪⒊Ｒ?guī)的化學(xué)機械拋光(“CMP”)應(yīng)用于去除該部分介電層112和硬掩模130、131?？蓪⒂惭谀?30、131去除以暴露圖案化的犧牲層104、106。當拋光介電層112時，可從層104、106的表面上拋光除去硬掩模130、131-因為到了工藝的這個階段，它們已解決了它們的問題。
在形成圖1I結(jié)構(gòu)后，去除犧牲層104以生成位于側(cè)壁隔片108、109之間的溝槽113-產(chǎn)生圖1J所示的結(jié)構(gòu)。
在一個實施例中，應(yīng)用的是相對于犧牲層106對層104有選擇性的濕法蝕刻工藝，以去除層104和169而不去除大量的層106。
當犧牲層104摻雜為n-型，而犧牲層106摻雜為p-型(例如，用硼)，這種濕法蝕刻工藝可包括將犧牲層104在足夠的溫度下暴露在包括氫氧化物源的水溶液中足夠長時間以充分地去除所有的層104。該氫氧化物源可包括以去離子水為溶劑的約2％至約30％體積濃度的氫氧化銨或氫氧化四烴基銨，例如，氫氧化四甲基銨(“TMAH”)。
任何剩余的犧牲層104可通過將其暴露在一種維持在約15℃至約90℃之間的溫度下(例如約40℃以下)包括以去離子水為溶劑的約2％至約30％體積濃度的氫氧化銨的溶液中來選擇性地去除。在較佳地持續(xù)至少一分鐘的該暴露步驟期間，可能必須施加約10kHz至約2000kHz之間的頻率的聲能，消耗約在1至約10瓦/平方厘米之間。
在一個實施例中，具有約1350埃厚度的犧牲層104可通過將其在約25℃下暴露在包括以去離子水為溶劑的15％體積濃度的氫氧化銨的溶液中30分鐘、同時施加約1000kHz的聲能(消耗約5瓦/平方厘米)來選擇性地去除。這種蝕刻工藝可在不去除有意義的量的p-型犧牲層106的情況下充分地去除所有的n-型犧牲層104。
作為一個選擇，可將犧牲層104通過將其暴露在一種維持在約60℃至約90℃之間的溫度下、包括以去離子水為溶劑的約20％至約30％體積濃度的TMAH的溶液中至少一分鐘來選擇性地去除。通過將具有約1350埃厚度的犧牲層104在約80℃下暴露在包括以去離子水為溶劑的25％體積濃度的TMAH的溶液中約2分鐘、同時施加約1000kHz的聲能(耗能約5瓦/平方厘米)來選擇性地去除犧牲層104，可充分地去除所有的層104而不去除大量的層106。第一高k值柵介電層105應(yīng)足夠厚，以防止用于去除犧牲層104的蝕刻劑到達位于第一高k值柵介電層105之下的溝道區(qū)。
金屬犧牲層169也可通過選擇性地蝕刻來去除。在一些實施例中，可不去除層169。在一些實施例中，可在形成替代金屬柵之前去除介電層105。在這種情況下，可在形成替代柵之前形成金屬氧化物柵電介質(zhì)。
在所示實施例中，n-型金屬層115直接形成于層115上以填充溝槽113并生成圖1K的結(jié)構(gòu)。n-型金屬層115可包括任何一種可用其獲得金屬NMOS柵電極的n-導(dǎo)電材料。n-型金屬層115較佳地具有使其適合用于制造半導(dǎo)體器件金屬NMOS柵電極的熱穩(wěn)定性。
可用于形成n-型金屬層115的材料包括鉿、鋯、鈦、鉭、鋁及其合金，例如包括這些元素的金屬碳化物，即，碳化鉿、碳化鋯、碳化鈦、碳化鉭、碳化鋁。n-型金屬層115可利用已熟知的PVD或CVD工藝(例如，常規(guī)的濺射或原子層CVD工藝)形成于第一高k值柵介電層105上。如圖1L所示，除填充在溝槽113中的n-型金屬層115外，將n-型金屬層115去除?？山?jīng)由濕法或干法蝕刻工藝或適當?shù)腃MP操作將層115從器件的其它部分去除。當從其表面去除層115時，電介質(zhì)112可用作蝕刻或拋光停止。
n-型金屬層115可用作具有介于約3.9eV至約4.2eV之間的功函、介于約100埃至約2000埃厚(在一個實施例中，介于約500埃至1600埃)的金屬NMOS柵電極。雖然圖1J和1K表示n-型金屬層115可填充所有的溝槽113的結(jié)構(gòu)，但在另一個實施例中，n-型金屬層115可僅填充部分溝槽113，同時其余的溝槽用例如鎢、鋁、鈦或氮化鈦等易于拋光的材料填充。利用較高導(dǎo)電率的填充金屬代替功函金屬可提高柵疊層的總的導(dǎo)電率。在這一實施例中，用作功函金屬的n-型金屬層115約50埃至1000埃厚，例如至少100埃厚。
在其中溝槽113包括功函金屬和溝槽填充金屬兩者的實施例中，可認為所得的金屬NMOS柵電極包括功函金屬和溝槽填充金屬兩者的組合。如果將溝槽填充金屬沉積在功函金屬上，則沉積時溝槽填充金屬可覆蓋整個器件，形成如同圖1K結(jié)構(gòu)的結(jié)構(gòu)。該溝槽填充金屬隨后必須被向后拋光使得它僅填充溝槽，形成如同圖1L結(jié)構(gòu)的結(jié)構(gòu)。
在所示實施例中，在溝槽113中形成n-型金屬層115之后，將犧牲層106去除以生成位于側(cè)壁隔片110、111之間的溝槽150-產(chǎn)生圖1M所示的結(jié)構(gòu)。在較佳的實施例中，層106在足夠的溫度下(例如，在約60℃至約90℃之間)暴露于在以去離子水為溶劑的包括約20％至30％體積的TMAH的溶液中足夠長的時間，同時施加聲能，以去除所有的層106而不去除大量的n-型金屬層115。
或者，可應(yīng)用干法蝕刻工藝以選擇性地去除層106。當犧牲層106是摻雜的p-型(例如，用硼)時，這種干法蝕刻工藝可包括將犧牲層106暴露于由六氟化硫(“SF6”)、溴化氫(“HBr”)、碘化氫(“HI”)、氯氣、氬氣和/或氦氣得到的等離子體。這種選擇性干法蝕刻工藝可在平行板反應(yīng)器或電子回旋共振蝕刻器中進行。
在去除犧牲層106之后，或許期望清潔第二高k值柵介電層107，例如通過將該層暴露于上述的基于過氧化氫的溶液中?？扇芜x地，如上所述，在用p-型金屬填充溝槽150之前，可在第二高k值柵介電層107上形成一覆蓋層(它在沉積后可被氧化)。然而，在該實施例中，p-型金屬層116直接形成于層107上以填充溝槽150并生成圖1N結(jié)構(gòu)。p-型金屬層116可包括任何一種可用其獲得金屬PMOS柵電極的p-導(dǎo)電材料。p-金屬層116較佳地具有使其適合用于形成半導(dǎo)體器件金屬PMOS柵電極的熱穩(wěn)定特性。
可用于形成p-型金屬層116的材料包括釕、鈀、鉑、鈷、鎳、和導(dǎo)電金屬氧化物，例如氧化釕。p-型金屬層116可利用例如常規(guī)的濺射或原子層CVD工藝等已熟知的PVD或CVD工藝形成于第二高k值柵介電層107上。如圖10所示，除填充溝槽150的之外，p-金屬層116被去除。層116可經(jīng)由濕法或干法蝕刻工藝或適當?shù)腃MP操作來從器件的其它部分去除，同時電介質(zhì)112用作蝕刻或拋光停止。
p-型金屬層116可用作具有介于約4.9eV至約5.2eV之間的功函、介于約100埃至約2000埃厚(介于500埃至1600埃之間更佳)的金屬PMOS柵電極。雖然圖1N和10表示其中p-型金屬層116填充所有的溝槽150的結(jié)構(gòu)，但在其它實施例中，p-型金屬層116僅填充部分溝槽150。對于金屬NMOS柵電極，可用易于拋光的材料(例如，鎢、鋁、鈦或氮化鈦)填充其余的溝槽。在這一實施例中，用作功函金屬的p-型金屬層116可介于約50埃至1000埃厚。如同金屬NMOS柵電極，在其中溝槽150包括功函金屬和溝槽填充金屬兩者的實施例中，可認為所得的金屬PMOS柵電極包括功函金屬和溝槽填充金屬兩者的組合。
接下來，可去除介電層112以形成圖1P所示的結(jié)構(gòu)。然后沉積一種新的氮化物蝕刻停止層181，如圖1Q所示。在一個實施例中，層181可以是與層180同樣的。然后，可沉積介電層214，如圖1R所示，以形成層間電介質(zhì)。層214可由與層112相同的材料以相同的方式來形成。
因為氮化物蝕刻停止層180的一部分在去除層104和106期間被去除，這一層在減小應(yīng)變方面所產(chǎn)生的益處被消除了。因此，通過重新增加層181和層214，可以再現(xiàn)應(yīng)變減小層和蝕刻停止層的益處。在一些實施例中，可利用任何電介質(zhì)214。例如電介質(zhì)214可以是諸如多孔或非多孔碳摻雜氧化物之類的具有小于5的介電常數(shù)(例如，約3.2)的低k值介電層。
盡管已參考有限數(shù)量的實施例對本發(fā)明進行了描述，但本領(lǐng)域的技術(shù)人員可以由這些實施例明了眾多的修改和變體。所附權(quán)利要求書旨在涵蓋落入本發(fā)明的真正精神和范圍內(nèi)的所有修改和變體。
權(quán)利要求
1.一種方法，包括形成犧牲柵結(jié)構(gòu)；去除所述犧牲柵結(jié)構(gòu)；用金屬柵電極代替所述犧牲柵結(jié)構(gòu)；以及用氮化物層覆蓋所述金屬柵電極。
2.如權(quán)利要求1所述的方法，其特征在于，所述方法包括用層間電介質(zhì)覆蓋所述氮化物層。
3.如權(quán)利要求2所述的方法，其特征在于，所述方法包括用介電常數(shù)小于5的層間電介質(zhì)覆蓋所述氮化物層。
4.如權(quán)利要求1所述的方法，其特征在于，所述方法包括形成一對犧牲柵結(jié)構(gòu)，以及用適于形成NMOS和POMS晶體管的金屬柵電極代替所述犧牲柵結(jié)構(gòu)。
5.如權(quán)利要求1所述的方法，其特征在于，形成犧牲柵結(jié)構(gòu)的步驟包括形成具有側(cè)壁隔片的多晶硅柵結(jié)構(gòu)。
6.一種方法，包括形成一對犧牲柵結(jié)構(gòu)；去除所述犧牲柵結(jié)構(gòu)；用金屬柵電極代替所述犧牲柵結(jié)構(gòu)；以及用氮化物層覆蓋所述金屬柵電極。
7.如權(quán)利要求6所述的方法，其特征在于，所述方法包括用層間電介質(zhì)覆蓋所述氮化物層。
8.如權(quán)利要求6所述的方法，其特征在于，所述方法包括形成一對犧牲柵結(jié)構(gòu)，以及用適于形成NMOS和POMS晶體管的金屬柵電極代替所述犧牲柵結(jié)構(gòu)。
9.如權(quán)利要求6所述的方法，其特征在于，形成犧牲柵結(jié)構(gòu)的步驟包括形成具有側(cè)壁隔片的多晶硅柵結(jié)構(gòu)。
10.一種半導(dǎo)體結(jié)構(gòu)，包括襯底；形成于所述襯底上的金屬柵電極；所述金屬柵電極上的氮化物層；以及所述氮化物層上的層間介電層。
11.如權(quán)利要求10所述的結(jié)構(gòu)，其特征在于，所述層間電介質(zhì)具有小于5的介電常數(shù)。
12.如權(quán)利要求10所述的結(jié)構(gòu)，其特征在于，所述結(jié)構(gòu)包括一對金屬柵電極，一個用于NMOS晶體管，一個用于PMOS晶體管。
13.如權(quán)利要求10所述的結(jié)構(gòu)，其特征在于，所述氮化物層與所述柵電極直接接觸。
14.如權(quán)利要求10所述的結(jié)構(gòu)，其特征在于，所述層間電介質(zhì)填充所述金屬柵電極之間的區(qū)域。
15.如權(quán)利要求10所述的結(jié)構(gòu)，其特征在于，所述層間電介質(zhì)是碳摻雜氧化物。
全文摘要
可用金屬柵電極代替包括氮化物和填充層的犧牲柵結(jié)構(gòu)。可再次用由填充層覆蓋的氮化物層覆蓋金屬柵電極。氮化物和填充層的替代可再引入應(yīng)變并提供蝕刻停止。
文檔編號H01L29/49GK101027761SQ200580025244
公開日2007年8月29日 申請日期2005年7月14日 優(yōu)先權(quán)日2004年7月28日
發(fā)明者J·卡瓦利厄斯, J·布拉斯克, M·多齊, U·沙阿, C·巴恩斯, M·梅茨, S·達塔, R·喬 申請人:英特爾公司