專利名稱：微電子封裝及其方法
微電子封裝及其方法相關(guān)申請(qǐng)的交叉引用本發(fā)明要求2005年5月27日提交的序列號(hào)為11/140,312的美國專利申請(qǐng)的 優(yōu)先權(quán)，該專利申請(qǐng)要求2004年10月25日提交的序列號(hào)為60/621,865的美國臨 時(shí)專利申請(qǐng)以及2004年6月25日提交的序列號(hào)為60/583,066的美國臨時(shí)專利申 請(qǐng)的優(yōu)先權(quán)，這些申請(qǐng)的公開內(nèi)容通過引用結(jié)合于此。發(fā)明領(lǐng)域本發(fā)明一般涉及微電子封裝，尤其涉及制造和測(cè)試微電子封裝的方法。 發(fā)明背景諸如半導(dǎo)體芯片的微電子器件通常都需要與其他電子部件的許多輸入和輸出 連接。半導(dǎo)體芯片或其他類似器件的輸入和輸出觸點(diǎn)通常被設(shè)置成基本上覆蓋器件 的表面的柵格狀圖案(通常稱之為"面陣")、或者被設(shè)置成平行于器件正面的每 個(gè)邊緣延伸并與之鄰近的細(xì)長行，或者被設(shè)置在正面的中央。通常，諸如芯片的器 件必須被物理安裝在諸如印刷電路板的襯底上，并且該器件的觸點(diǎn)必須電連接至電 路板的導(dǎo)電結(jié)構(gòu)元件。通常會(huì)在封裝中設(shè)置半導(dǎo)體芯片，這有利于在制造期間以及在將芯片安裝至 諸如電路板或其他電路板的外部襯底期間對(duì)芯片的處理。例如，會(huì)在封裝中提供適 于表面安裝的許多半導(dǎo)體芯片。已為各種應(yīng)用提供了該通用類型的各種封裝。通常 情況下，這些封裝包括通常稱為"芯片載體"的介電元件，其中在該電介質(zhì)上端子 形成為經(jīng)電鍍或蝕刻的金屬結(jié)構(gòu)。這些端子通常由諸如沿著芯片載體本身延伸的薄 跡線的結(jié)構(gòu)元件以及由在芯片觸點(diǎn)和端子或跡線之間延伸的精細(xì)導(dǎo)線或引線連接 至芯片本身的觸點(diǎn)。在表面安裝的操作中，封裝被置入電路板，使得該封裝上的每 個(gè)端子都與電路板上相應(yīng)的接觸焊盤對(duì)齊。在端子和接觸焊盤之間設(shè)置有焊料或其 他粘合材料。封裝可通過加熱組件以熔化或"回流"焊料或者以其它方式活化粘合材料的方法而被永久地粘合到位。許多封裝包括附至封裝端子并具有焊料球形式的焊料塊，其中這些焊料球的直徑通常約為0.1mm至0.8mm (5至30 mil)。具有從其下表面突出的焊料球陣 列的封裝通常被稱為球柵陣列或"BGA"封裝。稱為岸面柵格陣列或"LGA"封 裝的其他封裝由焊料形成的薄層或岸面固定至襯底。此類封裝可相當(dāng)緊密。某些通 常稱為"芯片級(jí)封裝"的封裝在電路板上占據(jù)的面積等于或僅略大于并入該封裝的 器件的面積。這樣的好處在于減小了組件的整體尺寸并允許在襯底上各器件之間使 用短互連，而這又限制了器件之間的信號(hào)傳播時(shí)間并因而有助于組件的高速運(yùn)行。包括封裝的組件能承受由器件和襯底的差熱膨脹和收縮而施加的應(yīng)力。在 操作以及制造期間，半導(dǎo)體芯片趨于膨脹和收縮的量與電路板膨脹和收縮的量 不同。在封裝的各端子相對(duì)于芯片或其他器件固定的情況下，這些效應(yīng)趨于使 得各端子相對(duì)電路板上的接觸焊盤移動(dòng)。這會(huì)對(duì)連接端子和襯底的焊料施加應(yīng) 力。正如在美國專利5,679,977、 5,148,266、 5,148,265、 5,455,390和5,518,964 (它們的公開內(nèi)容通過引用結(jié)合于此)的某些較佳實(shí)施例中所公開的那樣，半 導(dǎo)體芯片封裝能夠具有可相對(duì)結(jié)合到封裝中的芯片和其他器件移動(dòng)的端子。這 些移動(dòng)能明顯地補(bǔ)償差熱膨脹和收縮。測(cè)試己封裝器件會(huì)造成另一個(gè)可怕的問題。在某些制造工藝中，需要在已 封裝器件的端子和測(cè)試夾具之間建立臨時(shí)連接，并通過這些連接操作該器件以 確保該器件是完全起作用的。在通常情況下，必須在未將封裝端子粘合至測(cè)試 夾具的情況下做出這些臨時(shí)連接。重要的是確保所有端子都可靠地連接到測(cè)試夾具的導(dǎo)電元件。然而通過將封裝按壓在諸如帶有平面焊盤的普通電路板的簡(jiǎn) 單測(cè)試夾具上是難以建立連接的。如果封裝的端子不共面，或者如果測(cè)試夾具的導(dǎo)電元件不共面，則部分端子就無法接觸它們?cè)跍y(cè)試夾具上的相應(yīng)接觸焊 盤。例如，在BGA封裝中，連接至各端子的焊料球直徑的差異以及芯片載體 的非平面性會(huì)導(dǎo)致某些焊料球位于不同的高度。這些問題通過使用帶有設(shè)置成補(bǔ)償非平面性的結(jié)構(gòu)元件的專門構(gòu)造測(cè)試 夾具就能得到減輕。然而這些結(jié)構(gòu)元件增加了測(cè)試夾具的成本，并在某些情況 下會(huì)將不可靠性引入測(cè)試夾具本身。這是尤為不可取的，因?yàn)闇y(cè)試夾具以及器 件與測(cè)試夾具的接合應(yīng)該比已封裝器件本身更為可靠，以便于提供有意義的測(cè)試。此外，旨在高頻運(yùn)行的器件必須通過施加高頻信號(hào)來測(cè)試。該要求對(duì)測(cè)試 夾具內(nèi)信號(hào)路徑的電特性施加了限制，并進(jìn)一步使測(cè)試夾具的結(jié)構(gòu)復(fù)雜化。此外，當(dāng)已封裝器件在其端子上有焊料球的情況下，焊料易于在該測(cè)試夾具上接合這些焊料球的部分上聚積。這會(huì)縮短測(cè)試夾具的壽命并削弱它的可靠性。己經(jīng)提出了諸多解決方案來處理上述問題。在前述專利中公開的某些封裝 具有可相對(duì)微電子器件移動(dòng)的端子。這些移動(dòng)可在某些程度上補(bǔ)償測(cè)試期間各 端子的非平面性。都授權(quán)給Nishiguchi等人的美國專利5,196,726和5,214,308公開了一種 BGA類方法，其中芯片的面上的凸點(diǎn)引線容納于襯底上的杯狀插座中并通過低 熔點(diǎn)材料接合其中。授權(quán)給Beaman等人的美國專利4,975,079公開了其中測(cè)試 襯底上的拱形觸點(diǎn)被設(shè)置在錐形導(dǎo)件內(nèi)的用于芯片的測(cè)試插座。芯片被緊壓在 襯底上使得焊料球進(jìn)入錐形導(dǎo)件并與襯底上的拱形管腳相接合。施加了足夠大 的力從而拱形管腳實(shí)際上使得芯片的焊料球變形。BGA插座的另一個(gè)示例可以在1998年9月8日授權(quán)的共同授讓的美國專 利5,802,699中找到，其中該專利的公開內(nèi)容通過引用結(jié)合于此。'699專利公開 了一種具有多個(gè)孔的片狀連接器。每個(gè)孔都設(shè)置有向內(nèi)延伸穿過孔的至少一個(gè) 彈性片狀觸點(diǎn)。BGA器件的凸點(diǎn)引線先行進(jìn)入各孔使得這些凸點(diǎn)引線與觸點(diǎn)相 接合。組件可得到測(cè)試，并且如果發(fā)現(xiàn)其可接受，則能將這些凸點(diǎn)引線永久地 接合至各觸點(diǎn)。 '2001年3月20日授權(quán)的共同授讓的美國專利6,202,297 (其公開內(nèi)容通過 引用結(jié)合于此)公開了一種用于具有凸點(diǎn)引線的微電子器件的連接器、以及用 于制造并使用該連接器的方法。在'297專利的一個(gè)實(shí)施例中，介電襯底具有從 正面向上延伸的多個(gè)柱。這些柱可被排列成柱組陣列的形式，其中每個(gè)柱組限 定它們之間的間隙。普通的片狀觸點(diǎn)從每個(gè)柱的頂部伸出。為了測(cè)試一器件， 該器件的凸點(diǎn)引線被分別插入相應(yīng)的間隙內(nèi)，由此在凸點(diǎn)引線被連續(xù)插入時(shí)接 合與靠著凸點(diǎn)引線滑動(dòng)的觸點(diǎn)。通常，當(dāng)凸點(diǎn)引線被插入間隙時(shí)，觸點(diǎn)的遠(yuǎn)端 部分通常朝襯底向下、并朝遠(yuǎn)離間隙的中央的方向偏斜。共同授讓的美國專利6,177,636 (其公開內(nèi)容通過引用結(jié)合于此)公開了一種在微電子器件和支持襯底之間提供互連的方法和裝置。在'636專利的一個(gè)較 佳實(shí)施例中， 一種制造用于微電子器件的互連部件的方法包括提供具有第一和 第二表面的、并將導(dǎo)電片耦合至該芯片載體的第一表面的柔性芯片載體。該導(dǎo) 電片隨后被選擇性地蝕刻以產(chǎn)生多個(gè)足夠剛性的柱。在支持結(jié)構(gòu)的第二表面上 設(shè)置有順應(yīng)層，并且諸如半導(dǎo)體芯片的半導(dǎo)體器件與該順應(yīng)層接合使得該順應(yīng) 層位于微電子器件和芯片載體之間，并使多個(gè)柱從芯片載體的外露表面突出。 這些柱電連接至微電子器件。這些柱形成能在插座內(nèi)接合或用焊料接合至襯底 (例如，電路板)的結(jié)構(gòu)元件的突出封裝端子。因?yàn)檫@些柱可相對(duì)微電子器件 移動(dòng)，所以這一封裝基本上能夠適應(yīng)器件使用時(shí)器件與支持襯底之間熱膨脹系 數(shù)的失配。此外，柱的頂端可以是共面或接近共面的。提供具有可相對(duì)于微電子元件移動(dòng)的管腳或?qū)щ娭奈㈦娮臃庋b已經(jīng)帶來諸多優(yōu)勢(shì)。2004年10月6日提交的共同授讓的美國專利申請(qǐng)No. 10/959,465 的某些較佳實(shí)施例公開了包括具有多個(gè)面和多個(gè)觸點(diǎn)的微電子元件以及與該 微電子器件的第一個(gè)面分隔開并覆蓋其上的柔性襯底。該封裝具有從柔性襯底 中伸出并朝遠(yuǎn)離微電子器件的第一個(gè)面的方向突出的多個(gè)導(dǎo)電柱，其中導(dǎo)電柱 的至少一部分與微電子器件電互連。該微電子封裝包括支持柔性襯底位于微電 子元件之上的多個(gè)支持元件。導(dǎo)電柱與支持元件相偏離以便于襯底的彎曲以及 柱相對(duì)微電子器件的移動(dòng)。題為"Micro Pin Grid Array With Wiping Action "(滑動(dòng)接觸的微型矩陣式 引腳對(duì)裝)的共同授讓的美國臨時(shí)專利申請(qǐng)No. 60/533,393的某些較佳實(shí)施例 公開了一種微電子封裝，該封裝包括安裝結(jié)構(gòu)、與該安裝結(jié)構(gòu)相關(guān)聯(lián)的微電子 元件、以及與安裝結(jié)構(gòu)物理連接并與微電子器件電連接的多個(gè)導(dǎo)電柱。導(dǎo)電柱 從安裝結(jié)構(gòu)中向上突出，其中導(dǎo)電柱的至少之一是偏置柱。每個(gè)偏置柱都具有 連接至安裝結(jié)構(gòu)的基座，并且每個(gè)偏置柱的基座都限定了一個(gè)質(zhì)心。每個(gè)偏置 柱還限定具有質(zhì)心的上端，上端的質(zhì)心與基座的質(zhì)心在與向上方向正交的水平 偏置方向上偏離。安裝襯底適于允許每個(gè)偏置柱圍繞水平軸傾斜從而上端可在 相對(duì)電路板的接觸焊盤兩端滑動(dòng)。題為"Micro Pin Grid Array With Pin Motion Isolation "(引腳移動(dòng)隔離的 微型矩陣式引腳對(duì)裝)的共同授讓的美國臨時(shí)專利申請(qǐng)No. 60/533,437的某些較佳實(shí)施例公開了一種微電子封裝，該封裝包括具有多個(gè)面和多個(gè)觸點(diǎn)的微電 子元件、覆蓋在微電子元件的第一個(gè)面上并與其分隔開的柔性襯底、以及在柔 性襯底表面露出的多個(gè)導(dǎo)電端子。導(dǎo)電端子與微電子元件電互連、并且柔性襯 底包括至少部分地圍繞導(dǎo)電端子的至少之一延伸的間隙。在某些實(shí)施例中，封 裝包括置于微電子元件的第一個(gè)面與柔性襯底之間的諸如順應(yīng)層的支持層。在 其它實(shí)施例中，支持層包括與導(dǎo)電端子之一至少部分地對(duì)齊的至少一個(gè)開口。盡管有了本領(lǐng)域內(nèi)的上述全部?jī)?yōu)點(diǎn)，但是仍然需要具有能適應(yīng)具有非平面 接觸焊盤的測(cè)試板的端子的微電子封裝。還需要能在封裝的測(cè)試和老化期間能 夠與電路板形成可靠電互連的微電子封裝。因而，仍然需要進(jìn)一步改進(jìn)微電子 封裝的制作和測(cè)試。發(fā)明內(nèi)容在本發(fā)明的某些較佳實(shí)施例中，微電子封裝包括帶有多個(gè)面和多個(gè)觸點(diǎn)的微 電子元件，諸如半導(dǎo)體芯片，該微電子元件具有外部周邊。該封裝可包括覆蓋在微 電子元件的第一個(gè)面上并與其分隔開的柔性襯底，諸如由聚合材料制成的介電襯 底，由此所述柔性襯底的外部區(qū)域延伸到微電子元件的外部周邊之外。封裝期望具 有多個(gè)在柔性介質(zhì)表面上露出、并與微電子元件電互連的導(dǎo)電柱，而導(dǎo)電柱的至少 之一被設(shè)置在柔性襯底的外部區(qū)域內(nèi)。順應(yīng)層被優(yōu)選地設(shè)置在微電子元件的第一個(gè) 面和柔性襯底之間，該順應(yīng)層覆蓋在置于柔性襯底外部區(qū)域內(nèi)的導(dǎo)電柱的至少之一 上。封裝還期望包括與微電子元件和順應(yīng)層相接觸的支持元件，由此該支持元件覆 蓋在柔性襯底的外部區(qū)域上。在某些較佳實(shí)施例中，導(dǎo)電柱可以彼此獨(dú)立地移動(dòng)，并能相對(duì)微電子元件移 動(dòng)。導(dǎo)電柱的獨(dú)立移動(dòng)使得各個(gè)柱能夠與第二微電子元件的非共面表面相吻合，以 便在該封裝和第二微電子元件之間形成可靠的電互連。在某些較佳實(shí)施例中，微電子元件的第一個(gè)面是微電子元件的正面、并且可 在正面接觸到這些觸點(diǎn)。在另一個(gè)較佳實(shí)施例中，微電子元件具有背對(duì)柔性襯底的第二個(gè)面，由此可在第二個(gè)面接觸到這些觸點(diǎn)。微電子元件可用于在約300 MHz以上的頻率下通過導(dǎo)電柱的至少之一來互換信號(hào)。柔性襯底可包括設(shè)置其上的導(dǎo)電 跡線，其中這些導(dǎo)電跡線將至少部分的導(dǎo)電柱電互連至微電子元件。柔性襯底期望具有面對(duì)微電子元件的第一表面，而導(dǎo)電跡線沿著柔性襯底的第一表面延伸。在其 它較佳實(shí)施例中，柔性襯底可具有背對(duì)微電子元件的第二表面，而各導(dǎo)電跡線則沿 著柔性襯底的第二表面延伸。在某些較佳實(shí)施例中，微電子元件上的觸點(diǎn)可在微電子元件的多個(gè)面之一上 以柵格陣列的形式分隔開。在其它實(shí)施例中，觸點(diǎn)可設(shè)置成在微電子元件的一個(gè)面 上延伸的一行或多行。用于封裝的支持期望包括覆蓋微電子元件以及背對(duì)導(dǎo)電柱的順應(yīng)層的第一表 面的剛性保護(hù)層。剛性保護(hù)層期望由從環(huán)氧樹脂、玻璃和聚合物組成的組中選出的 材料制成。柔性襯底優(yōu)選地延伸到順應(yīng)層的外緣之外以限定一間隙。剛性保護(hù)層優(yōu) 選地填充該間隙。在本發(fā)朋的其他較佳實(shí)施例中，微電子組件包括上述封裝以及具有接觸焊盤 的電路板，導(dǎo)電柱具有遠(yuǎn)離柔性襯底導(dǎo)電柱的端部。導(dǎo)電柱的部端面向接觸焊盤并 與這些接觸焊盤電連接。組件還包括將導(dǎo)電柱固定于接觸焊盤的傳導(dǎo)接合材料。在本發(fā)明另外的較佳實(shí)施例中，微電子封裝包括具有多個(gè)面和多個(gè)觸點(diǎn)的 微電子元件、覆蓋在微電子元件的第一個(gè)面上并與其分隔開的柔性襯底、以及 在柔性襯底的表面上露出并與微電子元件電互連的多個(gè)導(dǎo)電柱，這些導(dǎo)電柱的 至少之一位于延伸到微電子元件外部周邊之外的柔性襯底的外部區(qū)域內(nèi)。該封 裝還期望包括被設(shè)置在微電子元件的第一個(gè)面與柔性襯底之間的順應(yīng)層，由此 該順應(yīng)層包括覆蓋在位于柔性襯底外部區(qū)域內(nèi)導(dǎo)電柱的至少之一上的部分，以 及與微電子元件和覆蓋在位于所述柔性襯底外部區(qū)域內(nèi)的導(dǎo)電柱的至少之一 上的順應(yīng)層的部分相接觸的保護(hù)層。柔性襯底期望具有面對(duì)微電子元件的第一表面和背對(duì)微電子元件的第二表 面。導(dǎo)電跡線可覆蓋在柔性襯底的第一表面上。在其它實(shí)施例中，導(dǎo)電跡線可覆蓋 在柔性襯底的第二表面上。在某些較佳實(shí)施例中，微電子元件可具有面向柔性襯底的第一個(gè)面以及背對(duì) 柔性襯底的第二個(gè)面。觸點(diǎn)可在微電子元件的第一個(gè)面和/或微電子元件的第二個(gè) 面上接觸到。封裝還包括用于電互連微電子元件和導(dǎo)電柱的引線接合。在本發(fā)明的其他一些較佳實(shí)施例中，微電子封裝包括帶有多個(gè)面和多個(gè)觸點(diǎn) 的微電子元件、覆蓋在微電子元件的第一個(gè)面上并與其分隔開的襯底、在襯底表面上露出并與微電子元件電互連的多個(gè)導(dǎo)電柱、以及延伸穿過襯底并與微電子元件熱 連通用以排除封裝中熱量的至少一個(gè)導(dǎo)熱元件。該至少一個(gè)導(dǎo)熱元件優(yōu)選地與微電 子元件電絕緣。該封裝可包括在微電子元件與至少一個(gè)導(dǎo)熱元件之間、用于將熱能從微電子元件傳送到至少一個(gè)導(dǎo)熱元件的導(dǎo)熱材料。該導(dǎo)熱材料期望包括介電材料。封裝還可包括覆蓋微電子元件和襯底的保護(hù)性密封層，該保護(hù)性密封層期望包括從由環(huán)氧樹脂、聚合物和玻璃所組成的組中選出的材料。上述帶具有散熱器的微電子封裝可用具有導(dǎo)電接觸焊盤和至少一個(gè)導(dǎo)熱焊盤的電路板組裝。在組裝期間，其端部遠(yuǎn)離柔性襯底的導(dǎo)電柱被放置成與接觸焊盤接 合、并與該接觸焊盤電連接，其中至少一個(gè)導(dǎo)熱元件與至少一個(gè)導(dǎo)熱焊盤熱連通。 組件可包括將導(dǎo)電柱固定于接觸焊盤的導(dǎo)電接合材料。在本發(fā)明的另一些較佳實(shí)施例中，微電子封裝包括帶有多個(gè)面和多個(gè)觸點(diǎn)的 微電子元件、覆蓋在微電子元件的第一個(gè)面上并與其分隔開的介電襯底、以及從襯 底下表面伸出并與微電子元件電互連的多個(gè)導(dǎo)電柱。該封裝期望包括覆蓋襯底的上 表面并密封微電子元件的剛性保護(hù)層，由此剛性保護(hù)層限制導(dǎo)電柱相對(duì)微電子元件 的移動(dòng)。在某些較佳實(shí)施例中，介電襯底包括柔性介電片。該封裝還可包括將半導(dǎo) 體元件固定至襯底的粘合劑。該粘合劑可以是硬性的。在本發(fā)明的又一些較佳實(shí)施例中，微電子組件包括至少兩個(gè)疊層微電子封裝。 每個(gè)微電子封裝期望包括微電子元件，具有上表面和下表面的柔性襯底，該襯底覆 蓋在微電子元件的某一個(gè)面上并與其分隔開，以及在柔性襯底的下表面露出的多個(gè) 導(dǎo)電柱，這些導(dǎo)電柱與微電子元件電互連。這至少兩個(gè)疊層微電子封裝期望包括第 一微電子封裝以及第二微電子封裝，該第二微電子封裝堆疊在該第一微電子封裝的 頂部，從而該第二微電子封裝的傳導(dǎo)端子能面向第一微電子封裝的柔性襯底的上表 面。該組件還期望包括將第二微電子封裝的導(dǎo)電端子的端部和第一微電子封裝的柔 性襯底相連接的剛性傳導(dǎo)材料，其中該剛性材料阻止第二微電子封裝的導(dǎo)電端子的 端部的移動(dòng)。在本發(fā)明的另一些較佳實(shí)施例中，微電子組件包括具有上表面或第一表面、 以及與之遠(yuǎn)離的下表面或第二表面的介電襯底。微電子組件期望包括在第二表面的 頂部形成的導(dǎo)電跡線。在其他較佳實(shí)施例中，導(dǎo)電跡線可在第一表面上形成、或者同時(shí)在第一表面和第二表面上形成。微電子組件優(yōu)選地包括與導(dǎo)電跡線電互連、并 從介電襯底的一個(gè)表面中突出的導(dǎo)電管腳或?qū)щ娭?。?dǎo)電柱可優(yōu)選地由諸如金的高 度導(dǎo)電材料覆蓋。在某些較佳實(shí)施例中，導(dǎo)電柱的直徑約為50至200微米而長度約為50至200微米。在更佳的實(shí)施例中，導(dǎo)電柱的端部的直徑約為IOO微米。導(dǎo) 電管腳的中心到中心節(jié)距較佳地為100至300微米，更佳地為225至275微米，而 最佳地為約250微米。微電子組件還優(yōu)選地包括具有第一接觸支承面和與之遠(yuǎn)離的第二個(gè)面的微電 子元件，諸如半導(dǎo)體芯片。微電子元件的高度較佳地為約50至200微米，更佳地 為少于200微米。微電子元件可使用由粘合劑或密封材料組成的填料層組裝至介電 襯底。在微電子元件被組裝至介電襯底之后，導(dǎo)電柱的端部?jī)?yōu)選地突出到微電子元 件之外。微電子組件優(yōu)選地具有從介電襯底的第一表面延伸至導(dǎo)電柱端部的高度。在 某些較佳實(shí)施例中，微電子組件的高度約為75至300微米，更佳地在100至200 微米之間。通過利用兩個(gè)或多個(gè)上述微電子組件就能組裝微電子疊層。在某些較佳的層 疊方法中，第一微電子組件的導(dǎo)電柱與在另一個(gè)電路元件(諸如，印刷電路板)上 的導(dǎo)電焊盤電互連。用于形成電互連的一種較佳方法是利用諸如焊料的傳導(dǎo)材料。 在第一微電子組件連接至諸如印刷電路板的外部元件之后，傳導(dǎo)材料被優(yōu)選地置于 在第一微電子組件的介電襯底上設(shè)置的導(dǎo)電焊盤頂上。第二微電子組件被優(yōu)選地組 裝在第一微電子組件之上，以使得第二微電子組件的導(dǎo)電柱與第一微電子組件的導(dǎo) 電焊盤電接觸。再一次使用諸如焊料的傳導(dǎo)材料將第二微電子組件的導(dǎo)電柱固定至 第一微電子組件的導(dǎo)電焊盤。這一工藝可通過將第三微電子組件堆疊在第二微電子 組件之上以及后續(xù)的類似動(dòng)作而重復(fù)。在某些較佳實(shí)施例中，可在第一微電子組件 的導(dǎo)電柱與印刷電路板電互連之前形成該疊層組件。在其它一些較佳實(shí)施例中，可在將微電子組件組裝至印刷電路板之前或之后 在該疊層的一層或多層之上提供包覆成型(overmold)。在一個(gè)較佳實(shí)施例中，微 電子組件可在被組裝成一疊層之前獨(dú)立地包覆成型。在其他較佳實(shí)施例中，微電子 組件可被安排在一疊層內(nèi)、包覆成型、然后連接至諸如印刷電路板的另一電路元件。 在另一些較佳實(shí)施例中，微電子元件可被組裝成在印刷電路板頂部的疊層、然后對(duì)整個(gè)疊層進(jìn)行包覆成型。在其它的較佳實(shí)施例中，微電子組件的導(dǎo)電柱可從相應(yīng)的介電襯底的各個(gè)面 中突出。在其他的較佳實(shí)施例中，導(dǎo)電柱可由從介電襯底的上表面或下表面突出的 導(dǎo)電球所代替。在本發(fā)明其他的較佳實(shí)施例中，可通過斷開在組件的介電襯底上延伸的導(dǎo)電 跡線來編程微電子組件。微電子組件期望包括在介電襯底的一個(gè)或多個(gè)表面上延伸 的導(dǎo)電跡線。導(dǎo)電跡線具有與微電子元件上的觸點(diǎn)電互連的第一端、以及終止在導(dǎo) 電焊盤處的第二端。微電子組件還優(yōu)選地包括與傳導(dǎo)焊盤電互連、并從介電襯底的 第二表面突出的導(dǎo)電柱。微電子組件期望包括與微電子元件電互連的主跡線。該主跡線優(yōu)選地與多個(gè) 分支跡線電互連，而這些分支跡線又分別與導(dǎo)電焊盤電連接。這些分支跡線中的每 一條都包括為了使一個(gè)或多個(gè)導(dǎo)電焊盤與主跡線電絕緣而可被切斷的可切斷部分。 結(jié)果，除一個(gè)導(dǎo)電焊盤之外的其他導(dǎo)電焊盤都與主跡線和微電子元件電絕緣。多個(gè) 這樣的組件可彼此堆疊在一起。在其它較佳實(shí)施例中，代替切割分支跡線來編程微電子組件，分支跡線中的 一條可連接至主跡線，而其余的分支跡線則保持與主跡線的電絕緣。這樣，通過在 分支跡線中的一條與主跡線之間形成電互連就能對(duì)組件進(jìn)行編程。本發(fā)明的這些和其他較佳實(shí)施例將在以下得到更為詳盡的描述。附圖簡(jiǎn)述

圖1A至1K示出了根據(jù)本發(fā)明某些較佳實(shí)施例的一種制作微電子封裝的方法。圖1L至1M示出了根據(jù)本發(fā)明某些較佳實(shí)施例的一種測(cè)試圖1K中所示的微電子封裝的方法。圖2示出了根據(jù)本發(fā)明另一較佳實(shí)施例的微電子封裝。 圖3示出了根據(jù)本發(fā)明其他較佳實(shí)施例的微電子封裝。 圖4示出了根據(jù)本發(fā)明其他較佳實(shí)施例的微電子封裝。 圖5示出了根據(jù)本發(fā)明其他較佳實(shí)施例的微電子封裝。 圖6示出了根據(jù)本發(fā)明其他較佳實(shí)施例的微電子封裝。圖7示出了根據(jù)本發(fā)明又一較佳實(shí)施例的微電子封裝。圖8A示出了包括散熱器的現(xiàn)有微電子封裝的橫截面視圖。圖8B示出了圖8A所示的現(xiàn)有技術(shù)微電子封裝的俯視圖。 圖9A示出了根據(jù)本發(fā)明某些較佳實(shí)施例的具有柔性襯底以及延伸穿過柔 性襯底的散熱器的微電子封裝的橫截面視圖。 圖9B示出了圖9A的微電子封裝的俯視圖。圖IOA示出了根據(jù)本發(fā)明其他較佳實(shí)施例的微電子封裝的橫截面視圖。 圖IOB示出了圖IOA所示微電子封裝的俯視圖。圖IIA示出了根據(jù)本發(fā)明其他較佳實(shí)施例的微電子封裝的橫截面視圖。 圖IIB示出了圖IIA所示微電子封裝的俯視圖。圖12A示出了根據(jù)本發(fā)明其他較佳實(shí)施例的微電子封裝的橫截面視圖。圖12B示出了圖12A所示微電子封裝的俯視圖。圖13A示出了根據(jù)本發(fā)明其他較佳實(shí)施例的微電子封裝的俯視圖。圖13B示出了圖13A所示微電子封裝的橫截面視圖。圖14A示出了根據(jù)本發(fā)明其他較佳實(shí)施例的包括彼此堆疊在一起的多個(gè) 微電子封裝的微電子組件的俯視圖。圖14B示出了圖14A所示微電子組件的橫截面視圖。圖15A示出了根據(jù)本發(fā)明某些較佳實(shí)施例的包括導(dǎo)電柱的介電襯底的頂 部透視圖。圖15B示出了圖15A所示介電襯底的底部透視圖。圖16示出了根據(jù)本發(fā)明某些較佳實(shí)施例的具有觸點(diǎn)的微電子元件的透視圖。圖17示出了圖16的微電子元件以及組裝圖15A和15B的介電襯底的粘合劑層。圖18A示出了具有粘合劑層的圖17所示介電襯底以及與其組裝的微電子 元件的頂部透視圖。圖18B示出了圖18A所示子組件的俯視圖。圖19A示出了包括彼此堆疊在一起的如圖18A所示的三個(gè)單元的微電子疊層。圖19B示出了具有在其上形成的保護(hù)層的圖19A的封裝。圖20示出了包括介電層、與之組裝的微電子元件以及從介電層中突出的導(dǎo)電柱的微電子組件的橫截面視圖。圖21示出了根據(jù)本發(fā)明某些較佳實(shí)施例的彼此堆疊在一起、并且連接至 印刷電路板的如圖20所示的多個(gè)微電子組件。圖22示出了包括介電層、組裝有介電層的微電子元件、以及從介電層中 突出的多個(gè)導(dǎo)電柱的微電子組件的橫截面視圖。圖23示出了根據(jù)本發(fā)明某些較佳實(shí)施例的彼此堆疊在一起、并且連接至 印刷電路板的如圖22所示的多個(gè)微電子組件。圖24示出了包括介電層、組裝有介電層的微電子元件以及連接至介電層 的導(dǎo)電元件的微電子組件的橫截面視圖。圖25示出了根據(jù)本發(fā)明某些較佳實(shí)施例的彼此堆疊在一起、并且該疊層 內(nèi)大多數(shù)子組件的底部連接至印刷電路板的如圖24所示的多個(gè)微電子組件。圖26示出了包括介電片的微電子組件的橫截面視圖，其中介電片具有與 之組裝的微電子元件和從介電片中突出的傳導(dǎo)元件。圖27示出了根據(jù)本發(fā)明某些較佳實(shí)施例的彼此堆疊在一起、并且該疊層 內(nèi)最上部的元件連接至印刷電路板的如圖26所示的多個(gè)微電子組件。圖28A示出了根據(jù)本發(fā)明其他較佳實(shí)施例的微電子組件的橫截面視圖。圖28B示出了圖28A所示的微電子組件的俯視圖。圖28C示出了根據(jù)本發(fā)明某些較佳實(shí)施例的具有被阻斷導(dǎo)電跡線的圖28B 所示的組件。圖29A示出了包括介電層、組裝有介電層的微電子元件以及從介電層中突 出的導(dǎo)電柱的微電子組件的橫截面視圖。圖29B示出了圖29A所示的微電子組件的俯視圖。圖29C示出了根據(jù)本發(fā)明某些較佳實(shí)施例的具有連接至主跡線的導(dǎo)電跡 線的圖29A和29B所示的微電子組件的另一個(gè)視圖。圖30示出了根據(jù)本發(fā)明某些較佳實(shí)施例的與第二微電子組件電互連的第 一微電子組件的橫截面視圖。圖31示出了在第一和第二微電子組件已連接在一起之后圖30所示實(shí)施例的橫截面視圖。圖32示出了包括具有中央開口和柔性突起的插座的圖30的第二微電子組 件的俯視圖。詳細(xì)描述參看圖1A，在本發(fā)明的某些較佳實(shí)施例中，微電子子組件可通過諸如在共同未決、共同授讓的美國臨時(shí)申請(qǐng)No. 60/508,970 (該申請(qǐng)的公開內(nèi)容通過引用接合 于此)的某些較佳實(shí)施例中所公開的工藝來制作。正如在'970申請(qǐng)的某些較佳實(shí)施 例中所公開的那樣，金屬板30包括由導(dǎo)電材料制成的頂層32、中間蝕刻終止層34 以及由傳導(dǎo)材料制成的底層36。頂層32和底層36可包括諸如銅的導(dǎo)電材料。中 間蝕刻終止層34可包括諸如鎳的材料。參看圖1B和1C，金屬板30的底層36被 模壓或蝕刻以移除底層36的部分38a至38g，從而形成導(dǎo)電端子或柱40a至40f。 參看圖1C和1D，在己形成柱40a至40f之后，通過將頂層32和柱40a至40f留 在原地的工藝來移除蝕刻終止層34 (圖1C)。用于移除蝕刻終止層的一種較佳方 法包括化學(xué)蝕刻工藝。導(dǎo)電柱的尺寸可在很大的范圍內(nèi)變化，但是每個(gè)柱在介電襯底表面以上的最 典型高度約為50至300 nm。每個(gè)柱都具有接近介電襯底的基座以及遠(yuǎn)離介電襯 底的端部。在某些較佳實(shí)施例中，各柱通常是截頭圓錐體的，從而每個(gè)柱的基 座和端部基本上是圓形的。各柱基座的直徑通常約為100至600 pm，而端部的 直徑通常為40至200 pm。各柱可由任何導(dǎo)電材料制成，但是理想地由諸如銅、 銅合金、金以及其組合的金屬材料制成。例如，各柱可主要由銅形成，并且在 各柱的表面上具有一層金。參看圖1D和1E，聚酰亞胺膜的柔性介電片42與頂層32和柱40a至40f組裝 在一起以使得柱40a至40f能夠突出穿過介電層42。如圖1D所示，介電層42的 第一個(gè)面44面向頂層32而第二個(gè)面46背對(duì)頂層32。介電層42可通過在頂層32 上以及端子40a至40f周圍涂覆諸如聚酰亞胺的介電層來制造。在其他較佳實(shí)施例 中，介電層42可通過用力接合介電片與端子來使端子穿透介電片而與頂層32和柱 40a至40f組裝在一起。雖然介電層42的厚度可根據(jù)應(yīng)用發(fā)生變化，但是介電層優(yōu) 選地厚度為15至100 nm。參看圖1F， 一旦介電層42到位，就蝕刻頂層32以在介電層42的第一個(gè)面44上形成各條導(dǎo)電跡線48a至48f。在某些較佳實(shí)施 例中，導(dǎo)電跡線被置于介電層的下表面上。然而，在其它實(shí)施例中，導(dǎo)電跡線 在介電層的上表面上延伸；在介電層的上表面和下表面上或在其內(nèi)部延伸。因 而，如在本公開內(nèi)容中使用的第一結(jié)構(gòu)元件被設(shè)置在第二結(jié)構(gòu)元件"上"的狀 態(tài)不應(yīng)該理解為要求將第一結(jié)構(gòu)元件放在第二結(jié)構(gòu)元件的表面上。導(dǎo)電跡線可 由任何導(dǎo)電材料制成，但是通?？捎摄~、銅合金、金以及這些材料的組合形成。 這些跡線的厚度也可根據(jù)應(yīng)用變化，并且通常為約5 pm至25 pm。在如圖1A至1F所示的具體實(shí)施例中，柔性介電層42在頂層32被處理之 前就與頂層32組裝在一起。然而在其它實(shí)施例中，柔性介電層42可在已形成 導(dǎo)電跡線48a至48f (圖1F)之后或者在隨后的工藝步驟中被附至頂層32。在 其他較佳實(shí)施例中，諸如電鍍的常規(guī)工藝可形成跡線。還可使用蝕刻工藝，由 此就可使用在共同授讓讓的美國專利6,177,636 (其公開內(nèi)容通過引用結(jié)合于 此)中公開的方法來形成導(dǎo)電柱40a至40f。在其他較佳實(shí)施例中，可將導(dǎo)電 柱40a至40f制造成獨(dú)立元件、并且能以將導(dǎo)電柱40a至40f連接到導(dǎo)電跡線 48a至48f的任何合適方式將導(dǎo)電柱40a至40f組裝至柔性介電層。在此使用的 術(shù)語"導(dǎo)電端子"也可指導(dǎo)電凸點(diǎn)或者其高度明顯大于其寬度的導(dǎo)電柱。參看1F和1G，每個(gè)導(dǎo)電端子40a至40f都具有外露的接觸表面50。參看 圖1G，在導(dǎo)電柱40a至40f的外表面上形成諸如金的高度導(dǎo)電層52。如圖1G 所示的組件在下文中可稱為連接部件54。參看圖1H，連接部件54被置于具有上表面58的支持元件56上。支持元 件56的上表面58最好大致平坦或共面，以使導(dǎo)電柱40a至40f的底部60能夠 位于同一平面。諸如半導(dǎo)體芯片的微電子元件62包括具有觸點(diǎn)66的正面64 以及遠(yuǎn)離正面64的背面68。正面64由真空夾盤70夾持并移向柔性介電層42 的第一表面44。參看圖ll，框架72緊靠在微電子子組件54的上表面。將諸如可固化彈性 體74的可固化介電材料引入半導(dǎo)體芯片62的背面68與微電子組件54之間。 框架72可引導(dǎo)可固化彈性體材料74的流動(dòng)。參看圖1J，可固化彈性體材料74被固化以提供在半導(dǎo)體芯片62和微電子 組件54之間延伸的順應(yīng)層74。順應(yīng)層可由諸如凝膠、泡沬之類的順應(yīng)性材料制成。在某些較佳實(shí)施例中，順應(yīng)層可包括由多個(gè)焊盤組成的多孔順應(yīng)層，其中還在這些焊盤之間限定了通道。正如在共同授讓的美國專利5,659,952 (其公 開內(nèi)容通過引用結(jié)合于此)中所公開的那樣，可固化彈性體可被注入到順應(yīng)焊 盤之間的通道中。在較佳實(shí)施例中，順應(yīng)層74具有覆蓋在最外面的導(dǎo)電柱40a 和40f上的外部周邊76。半導(dǎo)體芯片62通過使用具有連接至芯片觸點(diǎn)66的第 一端80和連接至導(dǎo)電跡線48之一的第二端82的引線接合來與一個(gè)或多個(gè)導(dǎo) 電柱40a至40f電互連。在某些較佳實(shí)施例中，引線接合78可在將可固化材料 74 (圖II)引入半導(dǎo)體芯片62和微電子子組件54間之前就形成。在本發(fā)明的 另一個(gè)較佳實(shí)施例中，順應(yīng)層74可在置于半導(dǎo)體芯片和微電子子組件間之前 預(yù)形成。所預(yù)形成的順應(yīng)層可具有延伸貫穿其中的一個(gè)或多個(gè)開口以使得引線 接合或?qū)Ь€能夠穿過，由此就可電互連半導(dǎo)體芯片62和微電子子組件。參看圖1K，諸如可固化環(huán)氧樹脂的保護(hù)層84被設(shè)置在半導(dǎo)體芯片62、順 應(yīng)層74和微電子子組件54上。保護(hù)層84可由各種介電材料組成，諸如環(huán)氧 樹脂、聚合物和玻璃。保護(hù)層84在被固化時(shí)最好是硬的。在圖1K所示的具體 較佳實(shí)施例中，順應(yīng)層74具有覆蓋在所有導(dǎo)電柱40a至40f之上的外部周邊 76。然而，順應(yīng)層74的外部周邊76不會(huì)一直延伸到介電層42的外部周邊86。 結(jié)果，保護(hù)層84填充順應(yīng)層74的外部周邊76與柔性介電層42的外部周邊86 之間的間隙88。如圖1K所示，導(dǎo)電柱40a至40f延伸到被半導(dǎo)體芯片62覆蓋的區(qū)域之外。 被導(dǎo)電柱覆蓋的區(qū)域更寬就能為微電子封裝提供更多的輸入和輸出連接。這就 帶來了諸多好處。首先，可為半導(dǎo)體芯片62形成大量連接。此外，導(dǎo)電柱40a 至40f之間可設(shè)置更多間隔，這將最小化在電信號(hào)送入封裝以及從封裝中送出 時(shí)的干擾。提供了覆蓋所有導(dǎo)電柱40a至40f的順應(yīng)層74就使得導(dǎo)電端子能夠 彼此獨(dú)立移動(dòng)。順應(yīng)層74還使導(dǎo)電柱能相對(duì)于半導(dǎo)體芯片62移動(dòng)。保護(hù)層84 提供防止柔性介電層42的外部區(qū)域在壓力下過度彎曲或斷裂的剛性襯墊。例 如，這會(huì)在將導(dǎo)電柱壓在相對(duì)接觸焊盤時(shí)的測(cè)試操作期間出現(xiàn)。這樣，保護(hù)層 84就為柔性介電層42的外部周邊提供了支持，而導(dǎo)電柱也由于順應(yīng)層74的存 在而能夠移動(dòng)。圖1L示出了與諸如印刷電路板或測(cè)試板的第二微電子元件92并置的微電子封裝90。第二微電子元件92包括具有傳導(dǎo)焊盤96a至96f形成其上的上表 面94。傳導(dǎo)焊盤96c之一的高度&基本大于相鄰導(dǎo)電焊盤的高度H2。
參看圖1M，微電子封裝90的導(dǎo)電焊盤40a至40f緊靠相對(duì)的導(dǎo)電焊盤96a 至96f。當(dāng)微電子封裝90靠近測(cè)試板92時(shí)，第三導(dǎo)電端子40c將會(huì)是接觸導(dǎo) 電悍盤96之一的第一個(gè)導(dǎo)電端子。這是因?yàn)閷?dǎo)電焊盤96的高度&要大于相鄰 導(dǎo)電焊盤的高度H2的事實(shí)。當(dāng)微電子封裝90繼續(xù)下移時(shí)，導(dǎo)電端子40c上的 順應(yīng)層74壓縮以使得導(dǎo)電端子40c能夠更接近半導(dǎo)體芯片62以及其他的導(dǎo)電 柱40a至40b和40d至40f。因?yàn)閷?duì)封裝施加了向下壓力，所以保護(hù)層84為封 裝的邊緣提供支持，以避免柔性介電層42的周邊區(qū)域彎曲。
由于諸如微電子器件正面的非平面性；介電襯底的翹曲；以及各柱本身的 高度不等之類的因素，會(huì)使得各柱的頂端可能不會(huì)彼此精確共面D封裝也可能 會(huì)相對(duì)電路板略微傾斜。出于這些和其他原因，各柱的頂端和接觸焊盤之間的 垂直距離可能不相等。
各柱相對(duì)彼此的獨(dú)立位移允許所有柱的端部接觸測(cè)試襯底上所有的接觸 焊盤。例如，在導(dǎo)電柱40c附近的柔性襯底比在導(dǎo)電柱40b和40d附近的柔性 襯底彎曲得更厲害。
因?yàn)樗兄亩瞬慷寄芘c各接觸焊盤可靠地接合，所以經(jīng)由測(cè)試電路板并 經(jīng)由接合的柱和接觸焊盤來施加測(cè)試信號(hào)、功率和地電勢(shì)就能夠可靠地測(cè)試封 裝。此外，使用簡(jiǎn)單的測(cè)試電路板就能實(shí)現(xiàn)該可靠接合。例如，測(cè)試電路板的 接觸焊盤是簡(jiǎn)單的平面焊盤。測(cè)試電路板無需結(jié)合特定的結(jié)構(gòu)元件來補(bǔ)償非平 面性或復(fù)雜的插座配置。測(cè)試電路板可使用通常用于形成普通電路板的技術(shù)來 制造。這從本質(zhì)上降低了測(cè)試電路板的成本，并且還有利于用可兼容高頻信號(hào) 的簡(jiǎn)單配置來構(gòu)造具有跡線(未示出)的測(cè)試電路板。同樣地，測(cè)試電路板也 可按某些高頻信號(hào)處理電路所需在接近接觸焊盤的地方結(jié)合諸如電容器的電 子元件。這里再一次地，因?yàn)闇y(cè)試電路板無需為了適應(yīng)非平面性而結(jié)合特定結(jié) 構(gòu)元件，所以對(duì)這些電子元件的設(shè)置就更為簡(jiǎn)單。在某些情況下，期望使測(cè)試 電路板做的盡可能平坦以降低系統(tǒng)的非平面性、并使得管腳需要移動(dòng)的距離最 小。例如，在測(cè)試電路板是高度平坦的陶瓷電路板(諸如拋光氧化鋁陶瓷結(jié)構(gòu)) 的情況下，管腳僅移動(dòng)20um就足夠了。雖然在圖1A至1M中所示的實(shí)施例不限于任何具體的操作理論，但是應(yīng) 該相信提供了本文中示出的具有扇出排列的微電子封裝能在對(duì)所有導(dǎo)電柱施 加壓力同時(shí)保持微電子封裝的完整性。此外，在所有導(dǎo)電柱上延伸的順應(yīng)層使
得各導(dǎo)電柱可彼此獨(dú)立地移動(dòng)、并能相對(duì)于半導(dǎo)體芯片62移動(dòng)。
參看圖2，微電子封裝190包括柔性介電襯底142以及貫穿介電層142突 出的多個(gè)導(dǎo)電柱140。封裝190包括用于電互連微電子元件162和導(dǎo)電柱140 的導(dǎo)電元件，諸如細(xì)長的跡線或引線198。封裝190還包括被置于微電子元件 162的正面164與柔性介電層142之間的順應(yīng)層174。順應(yīng)層174不延伸至封 裝190的邊緣，但是順應(yīng)層174在所有導(dǎo)電柱140上延伸。組裝至柔性介電層 和順應(yīng)層174的導(dǎo)電柱140的組合使得導(dǎo)電柱140能彼此獨(dú)立地、并相對(duì)微電 子元件162移動(dòng)。封裝190還包括覆蓋微電子元件162和順應(yīng)層174的保護(hù)模 層184。模184填充順應(yīng)層174的外部周邊176與柔性介電層142的邊緣186 之間的間隙188。優(yōu)選地，模184基本上是剛性的，以便對(duì)封裝、特別是封裝 的介電層142提供支持。雖然本發(fā)明不受任何特定操作理論的限制，但是應(yīng)該 相信模184向包括有置于邊緣附近導(dǎo)電柱140的介電層142的邊緣提供穩(wěn)定化 的支持。在操作中，導(dǎo)電柱140能彼此獨(dú)立地、并相對(duì)于微電子元件162自由 移動(dòng)。
圖3示出了根據(jù)本發(fā)明另一較佳實(shí)施例的微電子封裝290。微電子封裝290 通常類似于圖2所示的封裝。然而順應(yīng)層274延伸至封裝2卯的邊緣297。
圖4示出了根據(jù)本發(fā)明又一較佳實(shí)施例的微電子封裝390。微電子封裝390 包括柔性介電層342和延伸穿過介電層342的多個(gè)導(dǎo)電柱或管腳340。介電層 342和導(dǎo)電柱340形成微電子子組件354。微電子子組件354包括在延伸穿過 其中的中心開口 355,這些中心開口 355優(yōu)選地用于穿過微電子元件362和微 電子子組件354之間的電互連。微電子封裝390包括被置于微電子元件362和 微電子子組件354之間的順應(yīng)層374。該順應(yīng)層374包括在微電子子組件354 的外邊緣處的導(dǎo)電柱340上延伸的外周邊376。微電子元件362使用諸如引線 或跡線的導(dǎo)電元件398與微電子子組件354電互連。微電子封裝390還包括用 于密封微電子元件362和順應(yīng)層374的保護(hù)層384，諸如環(huán)氧包覆成型。如上 所述，保護(hù)層384保護(hù)微電子元件362并在微電子子組件354的外周邊386處提供穩(wěn)定化支持。
圖5示出了根據(jù)本發(fā)明再一較佳實(shí)施例的微電子封裝490。微電子封裝490 通常類似于圖4所示的封裝。微電子封裝490包括設(shè)置在微電子元件462和微 電子子組件454之間的順應(yīng)層474。順應(yīng)層474使得各導(dǎo)電柱440可彼此獨(dú)立 地移動(dòng)也能相對(duì)于半導(dǎo)體芯片462移動(dòng)。順應(yīng)層474延伸至微電子封裝490的 邊緣497。
圖6示出了微電子封裝590，包括由柔性介電層542和多個(gè)導(dǎo)電柱540制 成的微電子子組件554。封裝590包括諸如半導(dǎo)體芯片的微電子元件562以及 設(shè)置在微電子元件562和微電子子組件554之間的順應(yīng)層574。封裝590包括 電互連微電子元件562和微電子子組件554的引線接合578。引線接合578可 在微電子元件562和微電子子組件554之間設(shè)置順應(yīng)層574之前或之后形成。 封裝590還包括密封微電子元件562、引線接合578和順應(yīng)層574的保護(hù)層584。 保護(hù)層584填充順應(yīng)層的外邊緣576與微電子子組件的外邊緣之間的間隙588。 如上所述，保護(hù)層584提供對(duì)封裝的全面穩(wěn)定化支持，從而導(dǎo)電柱540能夠有 效緊壓第二微電子元件，諸如測(cè)試板。保護(hù)層584還向微電子子組件554的外 周邊提供支持。
圖7示出了通常類似于圖6所示的封裝的微電子封裝690。在圖7的實(shí)施 例中，順應(yīng)層674延伸至封裝690的邊緣697。
圖8A和8B示出了常規(guī)的RF微電子封裝41。常規(guī)封裝41包括與散熱器 45熱連通的半導(dǎo)體芯片43。封裝41包括與芯片43電互連的引線47。封裝41 包括密封微電子芯片43的環(huán)氧成模化合物49。散熱器45被設(shè)計(jì)成從封裝中排 除熱量。當(dāng)封裝41被組裝至印刷電路板時(shí)，散熱器45通常被放置成與印刷電 路板上的導(dǎo)熱焊盤熱連通。封裝41基本上是剛性的從而散熱器無法相對(duì)半導(dǎo) 體芯片43移動(dòng)。這樣會(huì)讓散熱器45從封裝41中有效轉(zhuǎn)移熱量的能力最小。 因而，需要對(duì)從微電子封裝中排除熱量的改進(jìn)型設(shè)計(jì)。
圖9A和9B示出了根據(jù)本發(fā)明另一較佳實(shí)施例的微電子封裝。微電子封裝 790包括由柔性介電層742和延伸穿過介電層742的多個(gè)導(dǎo)電柱740制成的微 電子子組件754。該微電子子組件754還包括延伸穿過介電層742的散熱器755。 可使用以上如圖1A至1K所示并描述的方法來形成導(dǎo)電柱740和散熱器755。封裝7卯包括安裝在微電子子組件754之上的微電子元件762，諸如半導(dǎo)體芯 片。封裝790還包括用于將微電子元件762附至散熱器755的導(dǎo)熱材料757。 導(dǎo)熱材料757優(yōu)選地在微電子元件762和散熱器755之間傳導(dǎo)熱量。然而，導(dǎo) 熱材料757優(yōu)選地不導(dǎo)電以使得散熱器755與微電子元件762電絕緣。微電子 元件762使用諸如引線接合的導(dǎo)電元件778與導(dǎo)電柱740電互連。封裝790包 括密封微電子元件762和導(dǎo)電元件778的保護(hù)層784。保護(hù)層784可由諸如環(huán) 氧樹脂、聚合物或玻璃的介電材料制成。保護(hù)層784可由諸如彈性體的順應(yīng)材 料制成。在保護(hù)層784是順應(yīng)性的實(shí)施例中，導(dǎo)電柱740能彼此獨(dú)立地、并能 相對(duì)于微電子元件762移動(dòng)。在操作中，封裝790被安裝在諸如測(cè)試板或印刷 電路板的第二微電子元件頂上。導(dǎo)電柱740被優(yōu)選地放置成與第二微電子元件 上相對(duì)的導(dǎo)電焊盤接觸。散熱器755被優(yōu)選地放置成與相對(duì)的導(dǎo)熱焊盤對(duì)齊。 散熱器755被優(yōu)選地放置成與用于從封裝790中抽取熱量的導(dǎo)熱焊盤接觸。
圖IOA和IOB示出了根據(jù)本發(fā)明另一較佳實(shí)施例的微電子封裝890。微電 子封裝890包括由柔性介電層842和多個(gè)導(dǎo)電柱840制成的微電子子組件854。 微電子子組件854還包括延伸穿過介電層842的散熱器855。微電子子組件854 還包括在其第一表面844上形成的接觸焊盤859。微電子封裝890還包括通過 諸如焊料球的導(dǎo)電塊861與接觸焊盤859互連的微電子元件862。微電子封裝 890包括在微電子元件862和微電子子組件854之間延伸的導(dǎo)熱材料854。導(dǎo) 熱材料857在微電子元件862和散熱器855之間傳遞熱量以便從封裝90中排 除熱量。微電子封裝8卯還包括密封微電子元件862并覆蓋柔性介電層842的 第一表面844的保護(hù)層884。在某些較佳實(shí)施例中，保護(hù)層884由諸如環(huán)氧樹 脂或玻璃的剛性材料制成。在其它較佳實(shí)施例中，保護(hù)層884可由諸如彈性體 的順應(yīng)材料制成。在另外一些較佳實(shí)施例中，層842可以基本上是剛性的。在 操作中，封裝890與第一微電子元件組裝在一起使得散熱器855與導(dǎo)熱焊盤相 接觸以便排除封裝中的熱量。
圖IIA和IIB示出了通常類似于圖IOA和10B所示封裝的微電子封裝990。 在圖11A和11B所示的實(shí)施例中，封裝990包括使用導(dǎo)熱材料957與微電子元 件962熱連通的兩個(gè)散熱器955a和955b。封裝990包括帶有介電層942和導(dǎo) 電柱940的微電子子組件954。某些導(dǎo)電柱940通過諸如焊料球的導(dǎo)電元件961與微電子元件962電互連。
圖12A和12B示出了根據(jù)本發(fā)明另外一些較佳實(shí)施例的微電子封裝90。 微電子封裝1090包括由兩個(gè)金屬帶制成的微電子子組件1054。微電子子組件 1054包含具有第一表面1044和第二表面1046的介電層1042。介電層1042包 括設(shè)置在第一表面1044和第二表面1046上的導(dǎo)電金屬。這些金屬如上所述地 經(jīng)過處理以在介電層1042的第一表面1044和第二表面1046處設(shè)置導(dǎo)電結(jié)構(gòu) 元件。微電子子組件1054還包括適于排除封裝1090中熱量的導(dǎo)熱散熱器1055。 封裝1090還包括與微電子元件1062和散熱器1055熱連通的導(dǎo)熱材料1057。 導(dǎo)熱材料1057在微電子元件1062和散熱器1055之間傳遞熱量。微電子元件 1062被放置成相對(duì)微電子子組件1054面向下、并且使用諸如焊料球的導(dǎo)電元 件1061與微電子子組件電互連。在操作中，導(dǎo)電柱1040與第二微電子元件上 的接觸焊盤接合，以便電互連封裝1090和第二微電子元件。此外，散熱器1055 被優(yōu)選地放置成與第二微電子元件上的導(dǎo)熱焊盤熱連通，以便將熱量從封裝 1090傳遞至第二微電子元件上的導(dǎo)熱焊盤。微電子封裝1090還包括密封微電 子元件1062、并覆蓋介電層1042的第一表面1044的保護(hù)層1084。保護(hù)層1084 可由諸如環(huán)氧樹脂或玻璃的剛性材料制成。保護(hù)層1084還可由諸如彈性體的 順應(yīng)材料制成。介電層1042可由柔性材料制成以使得導(dǎo)電柱1040能彼此獨(dú)立 地、并相對(duì)于微電子元件1062移動(dòng)。
圖13A和13B示出了根據(jù)本發(fā)明—另一較佳實(shí)施例的微電子封裝1190。微 電子封裝1190包括具有第一表面1144以及與之遠(yuǎn)離的第二表面1146的介電 襯底1142。封裝1190包括從介電層1142的第二表面1146中突出的多個(gè)導(dǎo)電 柱1140。封裝1190包括與導(dǎo)電柱1140電互連的微電子元件1162，諸如半導(dǎo) 體芯片。該封裝包括將微電子元件1162附至介電層1142的剛性粘合劑1157。 封裝1190還包括密封微電子元件1162并覆蓋介電層1142第一表面1144的剛 性包覆成型1184。導(dǎo)電柱1140被剛性鎖定以避免移動(dòng)。結(jié)果，導(dǎo)電柱無法彼 此獨(dú)立地、并無法相對(duì)于微電子元件1162移動(dòng)。
圖14A和14B示出了包括彼此堆疊在一起的多個(gè)微電子封裝1290a至 12卯d的微電子組件1291。每個(gè)微電子封裝1290都包括具有從中突出的導(dǎo)電 柱1240的介電層1242。每個(gè)微電子封裝1290還包括附至介電層1242并與一個(gè)或多個(gè)導(dǎo)電柱1240電互連的一個(gè)或多個(gè)微電子元件1262。介電層1242在某 些較佳實(shí)施例中可以是柔性的。在其他較佳實(shí)施例中，介電層1242可以基本 上是剛性的。各個(gè)微電子封裝1290彼此堆疊在一起。在一特定實(shí)施例中。導(dǎo) 電封裝彼此堆疊在一起以使得一個(gè)封裝的導(dǎo)電柱1240與另一個(gè)封裝的導(dǎo)電柱 大致對(duì)齊，并使得微電子元件1262彼此基本上對(duì)齊。第四微電子封裝1290d 的導(dǎo)電柱1240使用諸如悍料的導(dǎo)電材料1261與第三微電子封裝1290c電互連。 導(dǎo)電材料126將上部封裝的導(dǎo)電柱剛性鎖定到下部封裝的襯底1242上。結(jié)果， 導(dǎo)電柱1240被剛性鎖定而無法移動(dòng)。在某些較佳實(shí)施例中，第二、第三和第 四微電子封裝1290b至1290d的導(dǎo)電柱可被剛性鎖定，而第一微電子封裝1290a 的導(dǎo)電柱則可自由地彼此相對(duì)移動(dòng)。參看圖15A和15B，根據(jù)本發(fā)明的某些較佳實(shí)施例，微電子組件包括具有 上表面1344和下表面1346的介電襯底1342。該微電子組件包括從介電襯底的 第一表面1344中突出的導(dǎo)電柱1340。參看圖15B，微電子封裝還包括能在介 電襯底1342的第一表面1344處接觸到的接觸焊盤1348。至少一部分接觸焊盤 1348與從相應(yīng)接觸焊盤1348之一延伸至細(xì)長開口 1350的導(dǎo)電跡線1398電互 連，其中細(xì)長開口 1350在介電襯底1342的第一表面1344和第二表面1346之 間延伸。至少一部分跡線1398具有覆蓋在介電襯底1342的細(xì)長開口 1350上 的部分1352。參看圖16。微電子子組件還包括諸如半導(dǎo)體芯片的微電子元件1362，該 微電子元件1362具有包括觸點(diǎn)1366的第一個(gè)面1364以及遠(yuǎn)離第一個(gè)面1364 的第二個(gè)面1368。微電子元件1362還包括在觸點(diǎn)1366頂上形成的導(dǎo)電凸點(diǎn) 1370，諸如焊料或金凸點(diǎn)。凸點(diǎn)可以被精壓。參看圖17，微電子元件1362通過首先將粘合層1374置于微電子元件1362 的第一個(gè)面1364與介電襯底1342的第一個(gè)面1344之間來組裝至介電襯底 1342。在圖17所示的特定較佳實(shí)施例中，粘合層1374包括圓形開口 1376和 細(xì)長開口 1378。圓形開口 1376被優(yōu)選地置于與介電襯底1342上的導(dǎo)電柱1340 的位置呈鏡像之處。在組裝期間，粘合層1374優(yōu)選地緊靠介電襯底1342的上 表面1344，而微電子元件1362的第一個(gè)面1364緊靠粘合層1374。圖18A示出了在微電子元件1362、粘合劑層1374和介電襯底1342已被組裝在一起之后的微電子組件。在某些較佳實(shí)施例中，導(dǎo)電柱1340的上端部1341可延伸到微電子元件1362的第二個(gè)面1368上。處于與微電子元件1362 相比介電襯底1342的第一個(gè)面1344之上更高處的結(jié)果是導(dǎo)電柱能簡(jiǎn)便地與類 似于圖18A所示的另一個(gè)微電子組件相連。然而在其他較佳實(shí)施例中，導(dǎo)電柱 1340的上端部1341未延伸至微電子元件1362的第二個(gè)面1368上。在這些較 佳實(shí)施例中，導(dǎo)電塊被置于導(dǎo)電柱1340的上端部1341之上以增加導(dǎo)電柱的高 度并用于做出可靠的電互連。參看圖18B，在微電子元件(未示出)已被組裝至介電襯底1342之后， 導(dǎo)電跡線1398的端子端部1352與微電子元件的觸點(diǎn)(未示出)電互連。在導(dǎo) 電跡線1398與微電子元件的觸點(diǎn)之間的電互連可使用本領(lǐng)域普通技術(shù)人員所 公知的任何電互連方法形成，包括焊接、超聲壓焊和熱壓縮壓焊。參看圖19A，在某些較佳實(shí)施例中，兩個(gè)或多個(gè)微電子組件1340A至1340C 彼此堆疊在一起。在圖19A所示的一個(gè)具體較佳實(shí)施例中，第一微電子組件 1340A堆疊在第二微電子組件1340B頂上，而第二微電子組件1340B又堆疊在 第三微電子組件1340C頂上。優(yōu)選地，第三微電子組件1340C的導(dǎo)電柱(未示 出)與第二微電子組件1340B的接觸焊盤(未示出)相接觸。而第二微電子組 件1340B的導(dǎo)電柱(未示出)又與第一微電子組件1340A的接觸焊盤(未示出) 相接觸。結(jié)果，組裝至介電襯底1340A至1340C的微電子元件1362彼此電互 連。三個(gè)微電子組件1340A至1340C優(yōu)選地在設(shè)計(jì)和外觀上彼此基本相似。然 而在其他較佳實(shí)施例中，這三個(gè)疊層微電子組件可顯著不同。為了對(duì)這些微電子組件的每一個(gè)編程，跡線可能會(huì)經(jīng)歷將跡線切斷或連接 在一起的通常稱為"芯片選擇"的工藝。執(zhí)行芯片選擇工藝的較佳方法包括激 光消融、蝕刻、打孔或?qū)щ姴牧系某练e。結(jié)果，用于貫穿封裝的導(dǎo)電跡線電互 連的較佳路徑可被編程以達(dá)到封裝的要求。圖19B示出了在包覆成型工藝之后的圖19A的裝配。在某些較佳實(shí)施例中， 包覆成型可以是環(huán)氧樹脂或玻璃。包覆成型優(yōu)選地保護(hù)微電子組件并提供處理 期間的穩(wěn)定性。包覆成型還可增強(qiáng)處理和操作期間封裝的穩(wěn)定性。在某些較佳 實(shí)施例中，包覆成型是剛性材料，然而在其它較佳實(shí)施例中，包覆成型可以是 部分或完全順應(yīng)性的。在其他較佳實(shí)施例中，僅具有一個(gè)介電襯底層的封裝可被獨(dú)立地包覆成型。圖20示出了根據(jù)本發(fā)明另一較佳實(shí)施例的微電子組件1490。該微電子組 件包括具有頂表面或第一表面1444以及與之遠(yuǎn)離的底表面或第二表面1446的 介電襯底1442。微電子組件1490包括在介電襯底1442的第二表面1446頂部 形成的導(dǎo)電跡線1498。在其它較佳實(shí)施例中，可僅在第一表面1444，或在第 一表面1444和第二表面1446上都形成有導(dǎo)電跡線1498。微電子組件1490還 包括與導(dǎo)電跡線1498電互連并從介電襯底1442的第二表面1446中突出的導(dǎo) 電管腳或柱1440。導(dǎo)電柱1440優(yōu)選地用諸如金1441的高度導(dǎo)電材料覆蓋。在 某些較佳實(shí)施例中，導(dǎo)電柱的直徑約為50至200微米而長度約為50至200微 米。在某些更為優(yōu)選的實(shí)施例中，導(dǎo)電柱的端部直徑約為100微米。管腳的中心到 中心節(jié)距優(yōu)選地為100至300微米。在某些更為優(yōu)選的實(shí)施例中，管腳的中心到中 心節(jié)距為225至275微米，而最好為約250微米。微電子組件1490還優(yōu)選地包括具有第一接觸支承面1464和與之遠(yuǎn)離的第 二個(gè)面1466的微電子元件1462，諸如半導(dǎo)體芯片。微電子元件1462優(yōu)選地高 度為約50至200微米，更為優(yōu)選地高度為小于200微米。微電子元件1462可使用 由粘合劑或密封材料制成的填料層1474組裝至介電襯底1442。可使用引線接合、 倒裝技術(shù)或用于將管芯附至電路化襯底的其他公知方法將微電子元件1462連接至 介電襯底1442。在微電子元件1462被組裝至介電襯底1442之后，導(dǎo)電柱1440的 下端部1460優(yōu)選地突出到微電子元件1462的第二表面1446之外。微電子組件1490優(yōu)選地具有從介電襯底1442的第一表面1444延伸至導(dǎo)電柱 1440的端部1460的高度。在某些較佳實(shí)施例中，微電子組件的高度約為75至300 微米，更優(yōu)選地在約100至200微米之間。參看圖21，通過利用圖20所示的兩個(gè)或多個(gè)微電子組件14卯可組裝微電子 疊層。在圖21中，第一微電子組件1490A的導(dǎo)電柱1440利用諸如焊料的導(dǎo)電材 料1461與印刷電路板1497上的觸點(diǎn)1495電互連。導(dǎo)電材料被優(yōu)選地置于設(shè)置在 介電襯底1442上的導(dǎo)電焊盤1448上。第二微電子組件1490B被優(yōu)選地組裝在第 一微電子組件1490A之上，從而第二微電子組件1490B的導(dǎo)電柱1440與第一微電 子組件1490A的導(dǎo)電焊盤1448電接觸。再一次，第二微電子組件1490B的導(dǎo)電柱 1440使用諸如焊料的導(dǎo)電材料1461被固定至第一微電子組件1490A的導(dǎo)電焊盤1448。這一工藝可通過將第三微電子組件1490C堆疊在第二微電子組件1490B之 上并將第四微電子組件1490D堆疊在第三微電子組件1490C之上來重復(fù)?？稍诘?一微電子組件1490A的導(dǎo)電柱1440與印刷電路板1497的觸點(diǎn)電互連之前組裝該 疊層組件。在其它較佳實(shí)施例中，微電子疊層可被組裝在印刷電路板1497的頂部。 在另外一些較佳實(shí)施例中，可在微電子組件組裝至印刷電路板1497之前或之 后在疊層的一層或多層上設(shè)置包覆成型。在一較佳實(shí)施例中，微電子組件在它們被 組裝成一疊層之前就被獨(dú)立地包覆成型。在其它較佳實(shí)施例中，微電子組件被排列 成疊層、被包覆成型，然后與諸如印刷電路板的另一電路元件相連。在另外一些較 佳實(shí)施例中，微電子元件可在印刷電路板頂部組裝成一疊層，然后整個(gè)疊層被包覆 成型。參看圖22和23，在本發(fā)明另一較佳實(shí)施例中，微電子組件1590包括具有 第一表面1544以及與之遠(yuǎn)離的第二表面1546的介電襯底1542。微電子組件 1590包括設(shè)置在介電襯底1542的第二表面1546上的導(dǎo)電跡線1574。微電子 子組件1554還包括與相應(yīng)導(dǎo)電跡線1574電互連的導(dǎo)電焊盤1548。微電子組件 1590還包括突出至介電襯底1542的第一表面1544之上的導(dǎo)電管腳或柱1540。 在圖22所示的具體較佳實(shí)施例中，導(dǎo)電柱延伸穿過介電襯底1542。微電子組 件1590包括使用置于微電子元件1562與介電襯底1542的第二表面1546之間 的密封或粘合層1574組裝至介電襯底1542的微電子元件1562。密封或粘合層 可覆蓋在微電子元件上提供的導(dǎo)電觸點(diǎn)或凸點(diǎn)。參著圖23，兩個(gè)或多個(gè)微電子組件1590A至1590D彼此堆疊在一起以形 成微電子疊層。然后該組裝好的疊層與印刷電路板1597電互連。在某些較佳 實(shí)施例中，可使用諸如環(huán)氧樹脂或玻璃的材料包覆成型整個(gè)疊層組件。包覆成 型的材料可以是剛性的或順應(yīng)性的，或者其硬度在剛性材料和順應(yīng)性材料之 間。圖24示出了與圖20所示組件相類似的微電子組件1690。在圖24所示的 特定組件中，圖20所示的導(dǎo)電柱1640已由諸如焊料球的導(dǎo)電元件1640所替 代。參看圖25，兩個(gè)或多個(gè)微電子組件16卯彼此堆疊在一起以形成疊層組件。 疊層內(nèi)被示為組件1690D的最低組件直接與印刷電路板1697上的觸點(diǎn)1695相 連。其余的微電子組件1690A至1690C堆疊在最低微電子組件1690的頂部。微電子元件1662優(yōu)選地彼此電互連。參看圖26，根據(jù)本發(fā)明另一較佳實(shí)施例的微電子組件1790通常類似于圖 22所示的組件。圖26的組件1790使用諸如焊料球的導(dǎo)電元件1740，而不是 在圖22實(shí)施例中示出的導(dǎo)電柱。參看圖27，疊層組件由彼此堆疊在一起的兩 個(gè)或多個(gè)微電子組件1790堆疊而成。在圖27中，四個(gè)微電子組件1790A至 1790D彼此堆疊在一起。最上面的微電子組件1790A通過導(dǎo)電元件1740電互 連至印刷電路板1797的觸點(diǎn)1795。圖28A和28B示出了可通過斷開在組件的介電襯底上延伸的導(dǎo)電跡線而編 程的微電子組件。參看圖28A，微電子組件1890包括具有第一表面1844以及 與之遠(yuǎn)離的第二表面1846的介電襯底1842。微電子組件1890包括在介電襯底 1842的第二表面1846上延伸的導(dǎo)電跡線1898。導(dǎo)電跡線具有與微電子元件 1862上的觸點(diǎn)電氣互連的第一端以及在導(dǎo)電焊盤1848處終止的第二端。微電 子組件1890還包括與導(dǎo)電焊盤1848電互連、并從介電襯底1842的第二表面 1846中突出的導(dǎo)電柱1840。相應(yīng)導(dǎo)電柱1840的最低端1860優(yōu)選地延伸至微 電子元件1862的第二個(gè)面1866之下。然而，在其他較佳實(shí)施例中，端部1860 可不延伸至微電子元件1862的第二表面1866之下。在這些具體實(shí)施例中，可 使用諸如焊料的導(dǎo)電塊在端部I860處形成電互連。導(dǎo)電塊優(yōu)選地增加了導(dǎo)電 柱1840的總高度從而可形成可靠的電互連。參看圖28B，微電子組件1890包括在其上形成的多個(gè)導(dǎo)電焊盤1848。如 圖28A所示，導(dǎo)電焊盤1848與導(dǎo)電柱1840電互連并基本與之對(duì)齊。在其他較 佳實(shí)施例中，導(dǎo)電焊盤1848可不與導(dǎo)電柱1860對(duì)齊。在其他一些較佳實(shí)施例 中，導(dǎo)電焊盤1848可略與導(dǎo)電柱1860對(duì)齊。參看圖28B，微電子組件1890包括與微電子元件1862電互連的主跡線1898。 該主跡線與四條分支跡線1899A至1899D電互連。雖然圖28B中僅示出了一條主 跡線，但是微電子組件可具有連接至相應(yīng)分支跡線的多條主跡線。第一分支跡線 1899A與第一導(dǎo)電焊盤1848A電互連，而第二分支跡線1899B與第二導(dǎo)電焊盤 1848B電互連。第三分支跡線1899C與第三導(dǎo)電焊盤1848C電互連，而第四分支 跡線1899D與第四導(dǎo)電焊盤1848D電互連。分支跡線1899中的每一條都包括可切 斷而使一個(gè)或多個(gè)導(dǎo)電焊盤1848與主跡線1898電絕緣的可切斷部分1893。參看圖28C，為了編程微電子組件1890，切斷一條或多條分支跡線1899以便 于使一個(gè)或多個(gè)導(dǎo)電焊盤1848與主跡線1898電絕緣。在圖28C中，第一分支跡 線1899A、第三分支跡線1899C和第四分支跡線1899D在可切斷部分1893處被切 斷。結(jié)果，第一導(dǎo)電焊盤1848A、第三導(dǎo)電焊盤1848C和第四導(dǎo)電焊盤1848D都 與主跡線1898和微電子元件1862電絕緣。只有第二導(dǎo)電焊盤1848B仍通過分支 跡線1899B和主跡線1898與微電子元件1862電互連。如本領(lǐng)域普通技術(shù)人員所 公知的，可切斷或保持分支跡線與微電子元件1862的電連接以形成無限數(shù)目的經(jīng) 編程微電子組件。分支跡線的數(shù)量可多于圖28B所示的四條。在圖28C中示出的多個(gè)微電子組件彼此堆疊在一起以形成疊層組件。整個(gè)組 件可通過如上所述使用環(huán)氧樹脂或玻璃來包覆成型。圖29A至29C示出了可編程的微電子組件，其中組件通過在分支跡線和主跡 線之間形成電互連而編程。這與在通過割斷或切斷分支跡線而對(duì)微電子組件編程的 圖28A至28C示出的情況有所不同。參看圖29A，微電子組件1990包括具有第一表面1944以及與之遠(yuǎn)離的第 二表面1946的介電襯底1942。微電子組件包括在介電襯底1942的第二表面 1946上形成的導(dǎo)電跡線1998。導(dǎo)電跡線具有與微電子元件1962電互連的第一 端(未示出)以及與導(dǎo)電悍盤1948電互連的外端部。微電子組件1990還包括 從介電襯底1942的第二表面1946中突出的導(dǎo)電柱1940。相應(yīng)導(dǎo)電柱1940包 括延伸至微電子元件1962的第二個(gè)面1966之下的頂端端部1960。然而在其他 較佳實(shí)施例中，導(dǎo)電柱1940的頂端端部1960可不延伸至微電子元件1962的 第二表面1966之下。參看圖29B，微電子組件19%可通過電互連一條或多條分支跡線1999與主 跡線1998而編程。在圖29B所示的具體較佳實(shí)施例中，微電子組件1990具有與 第一分支跡線1999A電互連的第一導(dǎo)電焊盤1948A、與第二分支跡線1999B電互 連的第二導(dǎo)電焊盤1948B、與第三分支跡線1999C電互連的第三導(dǎo)電焊盤1948C、 與第四分支跡線1999D電互連的第四導(dǎo)電焊盤1948D。然而，分支跡線1999A至 1999D中的每一條都與主跡線1998電絕緣。如圖29B的放大部分所示，第一分支 跡線1999A在絕緣部分1993處與主跡線1998電絕緣。參看圖29C，導(dǎo)電焊盤通過電互連一條或多條分支跡線與主跡線就能與微電子元件1962電互連。在圖29C所示的具體實(shí)施例中，第一導(dǎo)電焊盤1948A通過第 一分支跡線1999A與主跡線1998的連接而電互連至主跡線1998。這可通過結(jié)合分 支跡線1999A與主跡線1998來實(shí)現(xiàn)，諸如通過引線接合、導(dǎo)線接合、沉積導(dǎo)電材 料或用于形成電互連的其他公知方法。在本發(fā)明另一個(gè)較佳實(shí)施例中，第一微電子組件2010包括具有正面2014和 與之遠(yuǎn)離的背面2016的半導(dǎo)體芯片2012。半導(dǎo)體芯片2012還包括在正面2014上 露出的觸點(diǎn)2018。細(xì)長的導(dǎo)電柱2020與觸點(diǎn)2018電連接并且背離半導(dǎo)體芯片2012 的正面2014突出。參看圖30和32，第二微電子組件2030包括在其上設(shè)置的多個(gè)插座2032。插 座優(yōu)選地具有中心開口 2034以及朝中心開口 2034向內(nèi)延伸的柔性突出2036。柔 性突出2036能響應(yīng)于施加其上的力而彎曲。第二微電子組件具有可插入第三微電 子組件的導(dǎo)電插座的導(dǎo)電柱。參看圖30和31，第一微電子組件2010和第二微電子組件2030彼此電互連以 形成疊層組件。如圖30和31所示，第一組件2010的細(xì)長導(dǎo)電柱2020插入第二組 件2030的插座2032。因?yàn)閷?dǎo)電柱2020被插入插座2032，所以柔性突出2036就如 圖31所示向彼此分開的方向彎曲。雖然圖30至32所示的實(shí)施例僅示出了兩個(gè)彼此堆疊且電互連在一起的微電 子組件，但是可用類似的方式以垂直陣列的方式組裝并電互連多個(gè)微電子元件。因 而，本發(fā)明就可預(yù)期通過將細(xì)長的導(dǎo)電柱插入下面或上面的微電子組件的柔性插座 而將三個(gè)、四個(gè)或多個(gè)的微電子組件以一個(gè)位于另一個(gè)的頂部的方式垂直堆疊。在 又一較佳實(shí)施例中，微電子組件可具有延伸至組件之上和之下以便與其上和其下的 其他微電子組件的插座電互連的導(dǎo)電柱。雖然本發(fā)明不受任何特定操作理論的限制，但是應(yīng)該相信多個(gè)微電子組件可 以卡扣連接或插接在一起。結(jié)果，能可靠測(cè)試疊層微電子組件而無需高溫回流工藝。 在某些較佳實(shí)施例中，可在插入之前在導(dǎo)電柱或管腳或插座上放置導(dǎo)電溶液以改進(jìn) 組件的導(dǎo)電性和可靠性。這樣就能方便地測(cè)試疊層微電子組件。如果一個(gè)或多個(gè)部 件無法有效工作，則可通過將獨(dú)立的微電子部件卡扣連接或插接在一起來移除具體 的部件并重新形成組件。這一方法可去除至少一個(gè)回流循環(huán)，由此增加可靠性并減 少缺陷部件。本發(fā)明還能快速解開疊層封裝并使之與一個(gè)或多個(gè)工作部件重新組裝。此外，還可不使用焊料而可靠地互連本發(fā)明的疊層組件。圖30至31所示的具 體實(shí)施例可用于將本申請(qǐng)中所示的任何封裝組裝在一起。本申請(qǐng)還可結(jié)合共同授讓的美國專利No. 6,177,636所示的任何組件，其中該專利的公開內(nèi)容通過引用結(jié)合 于此。在本發(fā)明的某些較佳實(shí)施例中，諸如在美國專利4,804,132和5，083，697 (這 些專利的公開內(nèi)容通過引用結(jié)合于此)中公開的微粒涂層可被設(shè)置在微電子封裝的 一個(gè)或多個(gè)導(dǎo)電部分上，以增強(qiáng)在微電子元件之間形成的電互連并方便對(duì)微電子封 裝的測(cè)試。優(yōu)選地，在諸如導(dǎo)電端子或?qū)щ娭捻敹硕瞬康膶?dǎo)電部分上提供微粒涂 層。在一具體的較佳實(shí)施例中，微粒涂層是使用標(biāo)準(zhǔn)光刻膠技術(shù)被選擇性地電鍍?cè)?微電子元件的導(dǎo)電部分上的金屬化金剛石晶體涂層。在操作中，具有金剛石晶體涂 層的導(dǎo)電部分可被壓在相對(duì)接觸焊盤上，以刺穿存在于接觸焊盤外表面的氧化層。 金剛石晶體涂層除了傳統(tǒng)的滑動(dòng)接觸以外還通過剌穿氧化物層來促進(jìn)可靠電互連 的形成。如上所述，柱的移動(dòng)包括傾斜移動(dòng)。該傾斜移動(dòng)導(dǎo)致每個(gè)柱的端部隨著端部 與導(dǎo)電焊盤的接合而跨接在接觸焊盤的兩端。這就提供了更可靠的電接觸。正如在 2004年11月10日提交的題為"MICRO PIN GRID ARRAY WITH WIPING ACTION"的共同授讓的共同未決美國專利申請(qǐng)No. 10/985,126[律師案巻號(hào)No. 3.0-375](其公開內(nèi)容通過引用結(jié)合于此)中所詳細(xì)討論的那樣，各個(gè)柱可設(shè)置有 具有能促進(jìn)這一滑動(dòng)接觸、并有助于柱與觸點(diǎn)接合的結(jié)構(gòu)元件。正如在2004年11 月10日提交的題為"MICRO PIN GRID WITH PIN MOTION ISOLATION"的共 同授讓的共同未決美國專利申請(qǐng)No. 10/985，119[律師案巻號(hào)No. 1.0-376](其公開 內(nèi)容通過引用結(jié)合于此)中所詳細(xì)討論的那樣，柔性襯底可設(shè)置有具有能增強(qiáng)各個(gè) 柱彼此獨(dú)立移動(dòng)能力、并增強(qiáng)傾斜和滑動(dòng)接觸的結(jié)構(gòu)元件。正如在與本申請(qǐng)同日提交的題為"MICROELECTRONIC PACKAGES AND METHODS THEREFOR"(微電子封裝及其方法)的共同授讓的共同未決美國臨 時(shí)申請(qǐng)No.60/533，210[律師案巻號(hào)No. 1.0-374](其公開內(nèi)容通過引用結(jié)合于此) 中所詳細(xì)討論的那樣，支持結(jié)構(gòu)包括多個(gè)分隔開的支持元件并且還可包括覆蓋在支 持元件上的柔性片。導(dǎo)電柱可在水平方向上偏置支持元件。柱和支持元件之間的偏 置允許柱(具體地柱的基座)相對(duì)于微電子元件彼此獨(dú)立移動(dòng)。正如在題為"BALLGRID ARRAY WITH BUMPS"(具有凸點(diǎn)的球柵陣列) 的共同授讓的序列號(hào)為No. 10/786,819的美國專利申請(qǐng)(其公開內(nèi)容通過引用結(jié)合 于此)的某些較佳實(shí)施例中所詳細(xì)討論的那樣，半導(dǎo)體芯片組件包括具有介電層和 導(dǎo)電端子的芯片載體，其中所述導(dǎo)電端子具有與介電層上的跡線一體化形成的突出 凸點(diǎn)的形式。凸點(diǎn)具有期望中空并可變形的凸面。凸點(diǎn)的底部凸面端通過少量焊料 或其他接合材料與電路板表面上的接觸焊盤相接合。該結(jié)構(gòu)提供了接觸焊盤和凸點(diǎn) 之間的堅(jiān)固連接且無需相對(duì)較大的焊料球?？墒褂门c常規(guī)表面安裝技術(shù)良好集成的 技術(shù)來制作該組件。.正如在題為"FORMATION OF CIRCUITY WITH MODIFICATION OF FEATURE HEIGHT"(通過更改結(jié)構(gòu)元件的高度形成電路)的共同授讓的共同未 決美國臨時(shí)申請(qǐng)No. 60/508,970 (其公開內(nèi)容通過引用結(jié)合于此)的某些較佳實(shí)施 例中所詳細(xì)討論的那樣，通過擠壓或以其它方式降低至少一部分柱的高度就可從包 括從介電元件中突出的各個(gè)柱的起動(dòng)單元中形成用于安裝芯片或其他微電子元件 的連接部件。雖然本文中已參考具體實(shí)施例對(duì)本發(fā)明進(jìn)行了討論，但是應(yīng)該理解這 些實(shí)施例僅僅示出了本發(fā)明的原理和應(yīng)用。因此應(yīng)該理解可對(duì)示出的實(shí)施例做出多 種修改，并可設(shè)計(jì)其他的排列而不背離由所附權(quán)利要求限定的本發(fā)明的精神和范 圍。工業(yè)實(shí)用性的聲明 本發(fā)明可應(yīng)用于半導(dǎo)體工業(yè)。
權(quán)利要求
1. 一種微電子封裝，包括具有多個(gè)面和多個(gè)觸點(diǎn)的微電子元件，所述微電子元件具有一外部周邊；覆蓋在所述微電子元件的第一個(gè)面上并與其分隔開的柔性襯底，其中所述柔性襯底的外部區(qū)域延伸到所述微電子元件的外部周邊之外；在所述柔性介質(zhì)表面上露出并與所述微電子元件電互連的多個(gè)導(dǎo)電柱，其中所述導(dǎo)電柱的至少之一被設(shè)置在所述柔性襯底的外部區(qū)域內(nèi)；設(shè)置在所述微電子元件的第一個(gè)面和所述柔性襯底之間的順應(yīng)層，其中所述順應(yīng)層覆蓋在置于所述柔性襯底的外部區(qū)域內(nèi)的所述導(dǎo)電柱的至少之一上；以及與所述微電子元件和所述順應(yīng)層相接觸的支持元件，其中所述支持元件覆蓋在所述柔性襯底的外部區(qū)域上。
2. 如權(quán)利要求l所述的封裝，其特征在于，所述導(dǎo)電柱可彼此獨(dú)立地移動(dòng)。
3. 如權(quán)利要求l所述的封裝，其特征在于，所述導(dǎo)電柱可相對(duì)所述微電子元 件移動(dòng)。
4. 如權(quán)利要求l所述的封裝，其特征在于，所述柔性襯底包括介電材料。
5. 如權(quán)利要求4所述的封裝，其特征在于，所述介電材料包括聚合物。
6. 如權(quán)利要求l所述的封裝，其特征在于，所述第一個(gè)面是所述微電子元件 的正面，而所述觸點(diǎn)可在所述正面接觸到。
7. 如權(quán)利要求l所述的封裝，其特征在于，所述微電子元件具有背對(duì)所述柔 性襯底的第二個(gè)面，并且其中所述觸點(diǎn)可在所述第二個(gè)面接觸到。
8. 如權(quán)利要求l所述的封裝，其特征在于，所述微電子元件可用來在約300 MHz以上的頻率上通過所述導(dǎo)電柱的至少一部分互換信號(hào)。
9. 如權(quán)利要求l所述的封裝，其特征在于，還包括設(shè)置在所述柔性襯底上的 導(dǎo)電跡線，其中所述導(dǎo)電跡線使所述導(dǎo)電柱的至少一部分和所述微電子元件電互 連。
10. 如權(quán)利要求9所述的封裝，其特征在于，所述柔性襯底具有面對(duì)所述微 電子元件的第一表面，并且所述導(dǎo)電跡線沿著所述柔性襯底的第一表面延伸。
11. 如權(quán)利要求9所述的封裝，其特征在于，所述柔性襯底具有背對(duì)所述微電子元件的第二表面，并且所述導(dǎo)電跡線沿著所述柔性襯底的第二表面延伸。
12. 如權(quán)利要求1所述的封裝，其特征在于，所述多個(gè)觸點(diǎn)在所述微電子元 件的所述多個(gè)面之一上以柵格陣列的形式分隔開。
13. 如權(quán)利要求1所述的封裝，其特征在于，所述多個(gè)觸點(diǎn)被設(shè)置成在所述 微電子元件的所述多個(gè)面之一上延伸的一行或多行。
14. 如權(quán)利要求1所述的封裝，其特征在于，所述支持包括覆蓋所述微電子 元件和所述順應(yīng)層的背對(duì)所述導(dǎo)電柱的第一表面的剛性保護(hù)層。
15. 如權(quán)利要求14所述的封裝，其特征在于，所述剛性保護(hù)層由從環(huán)氧樹脂、 玻璃和聚合物組成的組中選出的材料制成。
16. 如權(quán)利要求14所述的封裝，其特征在于，所述柔性襯底延伸到所述順應(yīng) 層的外緣之外以限定一間隙，并且其中所述剛性保護(hù)層填充所述間隙。
17. 如權(quán)利要求1所述的封裝，其特征在于，所述微電子元件包括半導(dǎo)體芯片。
18. —種包括如權(quán)利要求1所述的封裝以及具有接觸焊盤的電路面板的微電 子組件，所述導(dǎo)電柱具有遠(yuǎn)離所述柔性襯底、面對(duì)所述接觸焊盤并與之電連接的頂一山頓。
19. 如權(quán)利要求18所述的組件，其特征在于，還包括將所述導(dǎo)電柱固定于所 述接觸焊盤的導(dǎo)電粘合材料。
20. —種微電子封裝，包括 帶有多個(gè)面和多個(gè)觸點(diǎn)的微電子元件；覆蓋在所述微電子元件的第一個(gè)面上并與其分隔開的柔性襯底； 在所述柔性襯底的表面上露出、并與所述微電子元件電互連的多個(gè)導(dǎo)電柱，所述導(dǎo)電柱的至少之一置于延伸到所述微電子元件的外部周邊之外的所述柔性襯底的外部區(qū)域內(nèi)；設(shè)置在所述微電子元件的第一個(gè)面與所述柔性襯底之間的順應(yīng)層，其中所述 順應(yīng)層包括覆蓋在置于所述柔性襯底的外部區(qū)域內(nèi)的所述導(dǎo)電柱的至少之一上的 部分；以及與所述微電子元件以及所述順應(yīng)層的覆蓋在置于所述柔性襯底的外部區(qū)域內(nèi) 的所述導(dǎo)電柱的至少之一上的部分相接觸的保護(hù)層。
21. 如權(quán)利要求20所述的封裝，其特征在于，所述柔性襯底包括介電片。
22. 如權(quán)利要求21所述的封裝，其特征在于，所述介電片包括聚合物。
23. 如權(quán)利要求20所述的封裝，其特征在于，所述柔性襯底包括用于電互連 所述微電子元件和所述導(dǎo)電柱的導(dǎo)電跡線。
24. 如權(quán)利要求23所述的封裝，其特征在于，所述柔性襯底具有面對(duì)所述微 電子元件的第一表面和背對(duì)所述微電子元件的第二表面。
25. 如權(quán)利要求24所述的封裝，其特征在于，所述導(dǎo)電跡線覆蓋在所述柔性 襯底的第一表面上。
26. 如權(quán)利要求24所述的封裝，其特征在于，所述導(dǎo)電跡線覆蓋在所述柔性 襯底的第二表面上。
27. 如權(quán)利要求20所述的封裝，其特征在于，所述微電子元件具有面向所述 柔性襯底的第一個(gè)面以及背對(duì)所述柔性襯底的第二個(gè)面。
28. 如權(quán)利要求27所述的封裝，其特征在于，所述多個(gè)觸點(diǎn)可在所述微電子 元件的所述第一個(gè)面上接觸到。
29. 如權(quán)利要求27所述的封裝，其特征在于，所述多個(gè)觸點(diǎn)可在所述微電子 元件的所述第二個(gè)面上接觸到。
30. 如權(quán)利要求29所述的封裝，其特征在于，還包括電互連所述微電子元件 和所述導(dǎo)電柱的引線接合。
31. 如權(quán)利要求20所述的封裝，其特征在于，所述微電子元件包括半導(dǎo)體芯片。
32. —種微電子封裝，包括 帶有多個(gè)面和多個(gè)觸點(diǎn)的微電子元件；覆蓋在所述微電子元件的第一個(gè)面上并與其分隔開的襯底； 在所述襯底的表面上露出并與所述微電子元件電互連的多個(gè)導(dǎo)電柱；以及 延伸貫穿所述襯底并與所述微電子元件熱連通以便從所述封裝中排除熱量的 至少一個(gè)導(dǎo)熱元件，所述至少一個(gè)導(dǎo)熱元件與所述微電子元件電絕緣。
33. —種微電子封裝，包括 帶有多個(gè)面和多個(gè)觸點(diǎn)的微電子元件；覆蓋在所述微電子元件的第一個(gè)面上、并與所述微電子元件的第一個(gè)面分隔開的介電襯底；從所述襯底的下表面伸出并與所述微電子元件電互連的多個(gè)導(dǎo)電柱； 覆蓋所述襯底的上表面并密封所述微電子元件的剛性保護(hù)層，其中所述剛性 保護(hù)層限制所述導(dǎo)電柱相對(duì)所述微電子元件的移動(dòng)。
34. —種微電子組件，包括 至少兩個(gè)疊層微電子封裝； 所述微電子封裝各自包括微電子元件；具有上表面和下表面的柔性襯底，所述襯底覆蓋在所述微電子元件的一 個(gè)面上并與其分隔開，在所述柔性襯底下表面上露出的多個(gè)導(dǎo)電柱，所述導(dǎo)電柱與所述微電子 元件電互連；所述至少兩個(gè)疊層微電子封裝包括第一微電子封裝以及第二微電子封裝，所 述第二微電子封裝堆疊在所述第一微電子封裝頂部以使所述第二微電子封裝的所 述傳導(dǎo)端面向所述第一微電子封裝的柔性襯底的上表面；連接所述第二微電子封裝的傳導(dǎo)端的末端與所述第一微電子封裝的所述柔性 襯底的剛性傳導(dǎo)材料，其中所述剛性材料能阻止所述第二微電子封裝的所述傳導(dǎo)端 的末端的移動(dòng)。
35. 如權(quán)利要求34所述的微電子組件，其特征在于，所述第一微電子封裝的導(dǎo)電柱的至少之一插入所述微電子封裝中的第二個(gè)的插座以便電互連所 述第一和第二微電子封裝。
全文摘要
一種微電子封裝(90)包括具有多個(gè)面、多個(gè)觸點(diǎn)和一外部周邊的微電子元件(62)，以及覆蓋在微電子元件(62)的第一個(gè)面上并與其分隔開的柔性襯底(42)，該柔性襯底(42)的外部區(qū)域(86)延伸到微電子元件(62)的外部周邊之外。該封裝(90)還包括在柔性介質(zhì)(42)的表面上露出、并與微電子元件(62)電互連的多個(gè)導(dǎo)電柱(40a-40f)，由此導(dǎo)電柱(40a-40f)的至少之一被設(shè)置在柔性襯底(42)的外部區(qū)域(86)內(nèi)，并且順應(yīng)層(74)被設(shè)置在微電子元件(62)的第一個(gè)面和柔性襯底(42)之間，其中該順應(yīng)層(74)覆蓋在被設(shè)置在柔性襯底(42)的外部區(qū)域(86)內(nèi)的導(dǎo)電柱的至少之一上。該封裝包括與微電子元件(62)和順應(yīng)層(74)相接觸的支持元件(84)，由此支持元件(84)覆蓋在柔性襯底(42)的外部區(qū)域(86)上。
文檔編號(hào)H01L23/498GK101268548SQ200580028476
公開日2008年9月17日 申請(qǐng)日期2005年6月21日 優(yōu)先權(quán)日2004年6月25日
發(fā)明者B·哈巴, I·穆罕默德, J·B·萊利三世, M·貝羅澤, S·克里希南, T-G·坎恩, 久保田陽一 申請(qǐng)人:德塞拉股份有限公司