專利名稱：具有多晶硅浮置隔片的鏡像存儲(chǔ)單元晶體管對(duì)的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于存儲(chǔ)器陣列的非易失性存儲(chǔ)器晶體管的制造方法。
技術(shù)背景在授予Lojek等人的美國(guó)專利號(hào)No.6,479,351中(此專利通過引用結(jié)合在 此)，揭示了一種自對(duì)準(zhǔn)非易失性存儲(chǔ)器單元，該存儲(chǔ)器單元包括小的側(cè)壁隔 片且該隔片電耦合于并且位于主浮置柵極區(qū)附近。該小側(cè)壁隔片及主浮置柵區(qū) 域都由導(dǎo)電多晶硅("poly")在襯底上形成，并且兩者形成非易失性存儲(chǔ)單元的 浮置柵極。兩者都利用在小側(cè)壁隔片及襯底之間較薄而在主浮置柵區(qū)及襯底之 間較厚的氧化層與襯底電絕緣。該薄的氧化物區(qū)域薄得足以成為電子的隧道介 質(zhì)，即，電子可從襯底電極遷移入浮置柵的一個(gè)通路。該薄的氧化層是沿著主 浮置柵區(qū)域的一壁垂直形成的，它將主浮置柵區(qū)域與隔片分隔開，允許電荷遷 移過薄的氧化物而以相反的方向出去，即，進(jìn)入主浮置柵體或進(jìn)入側(cè)壁隔片。 該主浮置柵體及側(cè)壁隔片是由多晶硅形成的，并且是電連接的，以便使兩者都 具有相同的電位，主浮置柵體及側(cè)壁隔片之上的控制柵極可以通過施加編程電 壓把電荷從襯底拉至這些結(jié)構(gòu)中，電荷將在這些結(jié)構(gòu)中保持下來直到施加相反 的編程電壓使這些結(jié)構(gòu)放電。NEC公司的K. Kenichi申請(qǐng)的日本專利公開No. 11154712揭示了 一類似的結(jié)構(gòu)。雖然在'351專利中所揭示的隔片浮置柵存儲(chǔ)單元是非常有用的，但本發(fā)明的目的是發(fā)明一種制造更為緊湊隔片浮置柵存儲(chǔ)單元的方法以用于大規(guī)模的 存儲(chǔ)單元陣列。發(fā)明內(nèi)容上述目的可通過將'351專利中所述的存儲(chǔ)單元構(gòu)成一種對(duì)稱并排排列，且 兩個(gè)器件共用一個(gè)限定對(duì)稱平面的公共表面下電極的方法來實(shí)現(xiàn)。在一個(gè)實(shí)施例中，是將器件的各個(gè)對(duì)制造在一半導(dǎo)體襯底中，且兩個(gè)器件分別在形成用于該對(duì)的公用電極的公用中心襯底摻雜區(qū)域的左邊和右邊，。這 兩個(gè)器件是由間隙分開的多晶硅臺(tái)面結(jié)構(gòu)的對(duì)稱的兩半，以使該公用中心襯底 摻雜區(qū)域可以形成于此間隙中。每一個(gè)器件都至少有一個(gè)面向電隔離中心多晶 硅體(即，多晶硅浮置柵極)的側(cè)壁隔片，具有用于在分隔多臺(tái)面結(jié)構(gòu)和形成 側(cè)壁隔片之前表面下漏電極的自對(duì)準(zhǔn)布置的左和右邊緣。左邊的器件具有一個(gè) 浮置多晶硅隔片，它由隧道氧化物在左邊與中心多晶硅體分隔開；而右邊器件 也具有一個(gè)浮置多晶硅隔片，它由隧道氧化物在右邊緣與相關(guān)聯(lián)的中心多晶硅 體分隔開。每一個(gè)存儲(chǔ)器都有與每一個(gè)多晶硅隔片相鄰的襯底摻雜區(qū)，目卩，在 襯底體中的漏極。在隔片形成后，多晶硅結(jié)構(gòu)分成兩個(gè)半部分，且間隔開的側(cè) 壁邊緣形成一間隙。側(cè)壁邊緣允許公用源電極的自對(duì)準(zhǔn)注入。在形成公用源電 極之后，將每一個(gè)中心多晶硅體電地連接到所面對(duì)著的多晶硅隔片，允許進(jìn)入 分隔開兩個(gè)區(qū)域的隧道氧化物的電荷可通過隧道進(jìn)入兩個(gè)區(qū)域中的任一區(qū)域。 兩個(gè)區(qū)域之間的電連接使得兩個(gè)區(qū)域的電勢(shì)均等。該兩個(gè)存儲(chǔ)器晶體管各自能 夠在控制電極的影響下(或者將電荷存儲(chǔ)于多晶硅層隔片和相關(guān)聯(lián)的面對(duì)的多 晶硅體或者從其釋放電荷)以將電荷輸送到浮置多晶硅隔離層和中心多晶硅體 或從其輸出電荷的形式獨(dú)立地存儲(chǔ)二進(jìn)制數(shù)據(jù)位。附圖的簡(jiǎn)要說明

圖1是根據(jù)本發(fā)明制造在公用襯底中的一對(duì)并排浮置柵極的存儲(chǔ)單元晶體 管的側(cè)視剖視圖。圖2—圖IO是制造圖1所示器件的步驟的側(cè)視剖視圖。圖11是圖IO所示的器件除去了光刻膠以后的俯視圖。圖12—14是制造圖1所示器件的步驟的其它側(cè)視剖視圖。本發(fā)明的最佳實(shí)現(xiàn)方式 參閱圖1， P型襯底ll具有深的n阱隔離區(qū)域13，常用于硅的LOCOS或 STI的氧化。該隔離區(qū)域是限定用于制造存儲(chǔ)器單元的有源區(qū)域的邊界。在襯 底上面是柵極氧化物層15及多晶硅浮置柵元件，其中包括左件17a及右件17b， 兩個(gè)浮置柵元件都在柵極氧化物層15上面。每一個(gè)浮置柵極元件都在橫向向 內(nèi)邊緣上具有垂直的側(cè)壁，它們彼此非常接近，即在幾個(gè)微米的范圍之內(nèi)，并 且都在橫向向外的邊緣處。這些垂直側(cè)壁可以允許在襯底11內(nèi)進(jìn)行n型摻雜區(qū)域的自對(duì)準(zhǔn)注入以形成表面下電極，S卩，左漏極37、右漏極39和公用源極 57。通過源極57的垂直中心線30形成用于兩存儲(chǔ)器晶體管的對(duì)稱的左和右平 面。浮置柵極元件17a及17b上覆蓋著CVD氧化物層部21a及21b，并隨后再 覆蓋著氮化物層部23a及23b。左和右多晶硅隔片45和47分別是浮置結(jié)構(gòu)，從對(duì)稱的平面橫向向外間隔 開，并由以下討論中稱為隧道氧化物的厚度在10至50埃之間的一層薄的氧化 層與浮置柵極17a及17b絕緣。 一層稱之為L(zhǎng)TO的低溫氧化物49保護(hù)左右多 晶硅隔片45及47的外表面和上表面。橫向圍繞浮置柵極17a及17b的是接觸多晶硅隔片67及69，只能從浮置 柵極的內(nèi)側(cè)看得見它們，它們把多晶硅隔片45及47中的每一個(gè)分別電連接到 浮置柵極17a及17b。因?yàn)槊總€(gè)接觸多晶硅元件都是導(dǎo)電的，所以多晶硅隔片 及浮置柵極各自都具有相同的電位。在低溫氧化物(LTO)層49和多晶硅柵極17a及17b上的分別是在氮化層 23a及23b上的氧化物-氮化物-氧化物(ONO)層部51及53。在ONO層部分 上面分別是控制多晶硅層部56及58，它們具有與浮置柵極17a及17b相當(dāng)?shù)?厚度。在工作時(shí)，具有足夠高電壓的編程信號(hào)使電荷從源極37或39之一分別通 過隧道進(jìn)入浮置多晶硅元件、多晶硅隔片45或47以及相鄰的多晶硅浮置柵極 17a及17b用于進(jìn)行電荷的儲(chǔ)存操作。電荷可從漏極襯底電極37或39通過隧 道穿過隧道氧化物41，并具有機(jī)會(huì)從隧道氧化物進(jìn)入兩個(gè)相接觸的表面，艮卩， 一方面是進(jìn)入多晶硅隔片45或47或另一方面是進(jìn)入相對(duì)應(yīng)的浮置柵極17a或 17b。電荷主要進(jìn)入兩多晶硅元件中的這一個(gè)還是另一個(gè)并沒有什么差別，因 為它們是由分別與多晶硅隔片67及69相接觸的接觸多晶硅元件相連在一起 的，這使兩相連的多晶硅元件之間的電位相等。于是，這兩個(gè)相連的多晶硅元 件形成了單個(gè)的存儲(chǔ)位置。增加與薄的氧化物接觸的表面積意味著電荷可以更容易地通過兩個(gè)多晶硅相對(duì)表面(即，形成單個(gè)存儲(chǔ)位置的浮置柵極和多晶硅 隔片)而離開隧道氧化物。由于電容的降低，將電荷存儲(chǔ)于浮置元件和從浮置 元件除去都變得更加快速。在控制多晶硅元件56及58的影響之下，浮置元件的放電也是同樣的快速， 兩者都是在最上層的多晶硅層(多晶硅4)中。這些層元件把電荷從浮置件引 入接觸多晶硅隔片67和69以及公用源電極57。每一個(gè)晶體管的分層與美國(guó)專利6,479,351中所揭示的相似，該專利己轉(zhuǎn)讓給本發(fā)明的受讓人。其中，新的 內(nèi)容是器件對(duì)采用對(duì)稱結(jié)構(gòu)并且具有公用的電極結(jié)構(gòu)。因源電極是共享的，擦 除操作必須具有相位以使晶體管對(duì)中的兩個(gè)晶體管不會(huì)同時(shí)進(jìn)行擦除。下面對(duì)器件的結(jié)構(gòu)進(jìn)行敘述。參閱圖2， P型襯底ll或-n型襯底中的P阱 可視為具有作為襯底上表面的平面表面12。該平面表面12存在于由淺溝槽隔 離區(qū)(STI) 13所限定的有源區(qū)域內(nèi)。在該平面表面12上生長(zhǎng)一層熱氧化物， 稱為柵極氧化物層15。此氧化物層在平面的整個(gè)表面12上具有約100 300埃 (A)的均勻厚度。在柵極氧化層15上，沉積一層的多晶硅層17 (稱為多晶硅 1)且其厚度約為750 1500 A，較佳的是1000 A。采用掩膜和蝕刻工藝，形成 多晶硅平臺(tái)結(jié)構(gòu)，并包括一層約150 A厚的CVD氧化物21以及同樣厚的氮化 層23，如圖3所示。如圖4所示，該平臺(tái)結(jié)構(gòu)表征了多晶硅浮置柵17。該浮置柵具有左邊緣 27和右邊緣29。該左右邊緣在掩膜及蝕刻過程中是垂直形成的。接著，形成 具有垂直邊緣33的光刻膠層31。垂直邊緣33以及平臺(tái)結(jié)構(gòu)25的垂直邊緣27 和29可以允許將離子注入襯底11之內(nèi)，圖中用箭頭35表示。該離子注入包 括在襯底11中注入諸如n+離子之類的高能的離子，以形成表面下?lián)诫sn+自 對(duì)準(zhǔn)區(qū)域37及39。左表面下注入?yún)^(qū)域是漏極37。右面的表面下注入?yún)^(qū)域是漏 極39。漏極37及39與在后續(xù)步驟中以對(duì)稱的方式分開多晶硅平臺(tái)結(jié)構(gòu)35所 形成的一對(duì)存儲(chǔ)器單元有關(guān)。如圖3所示，現(xiàn)在可將氮化層—23、多晶硅平臺(tái)結(jié)構(gòu)25的上層通過蝕刻而 去除。在漏極區(qū)域37及39的上面，未被保護(hù)的柵極氧化層15也被蝕刻掉， 如圖5所示。接著剝離光刻膠層31而留下如圖5中所示的結(jié)構(gòu)。平臺(tái)結(jié)構(gòu)25仍包括一夾在柵極氧化物層15和CVD氧化物層21之間的多 晶硅1層17。圖6示出的非常薄的熱氧化層41 (厚度在10A到40A)將層疊 在整個(gè)結(jié)構(gòu)的位置上。此稱為隧道氧化物的氧化物層具有相鄰于平臺(tái)結(jié)構(gòu)25 的垂直邊緣27及29的垂直部分以及在其它位置處的水平部分。接下來，將導(dǎo)電的多晶硅2層43沉積在隧道氧化層41所指定的結(jié)構(gòu)位置 上，如圖7所示。此多晶硅隨后被干蝕刻一直到除了隔片45及47外其它所有 地方都被除去，如圖8所示，此隔片45及47是小的多晶硅區(qū)域，它們?cè)谧髠?cè) 鄰接隧道氧化物的垂直部分并在右側(cè)鄰接對(duì)應(yīng)的隧道氧化物的垂直部分。該隔 片45及47是在干蝕刻期間被隱蔽著的小的多晶硅薄片，在這些小薄片被除去之前就終止蝕刻。注意，該多晶硅隔片是浮置結(jié)構(gòu)，它們由在隔片45及47下 面的隧道氧化物45及47而與襯底ll絕緣，并且由隔片45和47下面的隧道 氧化物部分與襯底11隔離并由隧道氧化物41的垂直部分與多晶硅浮置柵極隔 離。接下來，如圖9所示， 一層低溫氧化物(LTO) 49被涂覆在結(jié)構(gòu)位置上。 在圖10中，掩膜55a及55b可涂覆在LTO層45上面，作為在整個(gè)結(jié)構(gòu)位 置上的一個(gè)連續(xù)掩膜。然而，沿著一對(duì)稱平面，蝕刻一延伸至表面12的開孔 52。該開孔具有垂直側(cè)壁56及58，它們?yōu)閹щ姾闪Ｗ邮?5形成一自對(duì)準(zhǔn)小孔 下表面以形成摻雜的下表面區(qū)域57，該區(qū)域?qū)⒊蔀橛糜趦蓪?duì)稱晶體管的一個(gè)公 用源極。左面的器件具有浮置柵極17a及浮置隔片45，兩者都與漏極37及源 極57隔離，而右器件具有浮置柵極17b及浮置隔片47，兩者都與漏極39及公 用源極57隔離。開孔52將結(jié)構(gòu)位置分成兩個(gè)浮置柵器件。現(xiàn)在，可將光刻膠 剝離。在圖ll的俯視圖中，邊界71限定了可形成鏡像晶體管對(duì)的有源區(qū)域。中 心區(qū)域57是公用源電極。穿過上面的氧化物來看，浮置柵極17a及17b在三側(cè) 由隧道氧化物41的垂直壁圍繞，該隧道氧化物41使多晶硅隔片45及47與各 自的浮置柵17a及17b分隔開。注意，多晶硅的邊緣56及58是與多晶硅隔片 45及47對(duì)準(zhǔn)的。圖12示出了同一結(jié)構(gòu)的側(cè)視圖。本發(fā)明的這一個(gè)方面以圖 11及12作再次說明，以表明為了完成上述對(duì)準(zhǔn)作為下一步的前奏。參閱圖B，將第三多晶硅層61，即，多晶硅3沉積在結(jié)構(gòu)位置上，隨后 加以干蝕刻以形成相接觸的多晶硅隔片67及68，如圖14所示，它們?cè)谌缟纤?述的多晶硅的邊緣處將浮置隔片45及47各自連接于浮置柵17a及17b。該接 觸多晶硅隔片67及68使得在各個(gè)晶體管中的浮置柵極和連接在一起的多晶硅 隔片都保持著相同的電位。這一點(diǎn)是本發(fā)明的一個(gè)重要方面。該多晶硅殘留物 66及69沒有什么功能，只是留作形成接觸隔片67及68的蝕刻步驟的一部分。 采用進(jìn)一步的氧化(oxide)步驟，多晶硅控制柵極以及涂覆在該控制柵極上的 保護(hù)性氧化涂層，從而完成兩個(gè)對(duì)稱的晶體管，如圖1所示。在工作時(shí)，這兩個(gè)非易失性存儲(chǔ)晶體管是半獨(dú)立地工作的。各個(gè)晶體管可 以存儲(chǔ)一個(gè)二進(jìn)制數(shù)據(jù)位，但因?yàn)樵诜烹姇r(shí)源電極是公用的，因此除非是在塊 擦除模式中通過允許公用源極同時(shí)接受兩個(gè)晶體管存儲(chǔ)的電荷來同時(shí)擦除兩 個(gè)晶體管，否則只可以通過相移的擦除操作來每次擦除一個(gè)晶體管。在寫入模 式中，當(dāng)控制柵極引發(fā)電子從附近的漏極通過隧道進(jìn)入浮置元件中時(shí)，電荷存儲(chǔ)在浮置柵極及相關(guān)聯(lián)的多晶硅隔片內(nèi)的。兩個(gè)存儲(chǔ)器晶體管所具有的非常緊 湊的結(jié)構(gòu)安排允許使用低電壓來進(jìn)行編程和擦除。
權(quán)利要求
1. 一種鏡像非易失性存儲(chǔ)晶體管對(duì)的制造方法，所述方法包括在半導(dǎo)體襯底的隔離區(qū)域內(nèi)建立具有相對(duì)側(cè)壁的臺(tái)面結(jié)構(gòu)，所述半導(dǎo)體襯底具有其上建立所述結(jié)構(gòu)的表面，所述臺(tái)面結(jié)構(gòu)具有多晶硅浮置柵極；利用所述臺(tái)面結(jié)構(gòu)的相對(duì)側(cè)壁在所述襯底內(nèi)進(jìn)行第一表面下電極的自對(duì)準(zhǔn)離子注入；以相對(duì)于所述臺(tái)面結(jié)構(gòu)的相對(duì)側(cè)壁的隔離關(guān)系沉積第一多晶硅隔片；在所述臺(tái)面結(jié)構(gòu)中蝕刻出一間隙，從而將所述臺(tái)面結(jié)構(gòu)分成兩個(gè)各自都具有多晶硅浮置柵極的臺(tái)面子結(jié)構(gòu)，且暴露邊緣面對(duì)著所述間隙；通過所述間隙把第二表面下電極注入到所述襯底內(nèi)，所述表面下電極是所述兩個(gè)臺(tái)面子結(jié)構(gòu)中的每一個(gè)的公用電極；形成一對(duì)接觸隔片，每一個(gè)所述接觸隔片電連接所述第一多晶硅隔片和每一臺(tái)面子結(jié)構(gòu)的多晶硅浮置柵極；以及在所述臺(tái)面子結(jié)構(gòu)的浮置柵極上面形成控制柵極。
2. 如權(quán)利要求l所述的方法，其特征在于，還包括在形成接觸隔片之前由 單層多晶硅2形成所述第一多晶硅隔片。
3. 如權(quán)利要求1所述的方法，其特征在于，還包括由單層多晶硅1形成所 述多晶硅浮置柵極。
4. 如權(quán)利要求l所述的方法，其特征在于，所述對(duì)稱的平面通過所述表面 下電極。
5. 如權(quán)利要求l所述的方法，其特征在于，還包括由單層多晶硅3形成所 述接觸隔片。
6. 如權(quán)利要求l所述的方法，其特征在于，還包括把隔離區(qū)域形成為線性 的條狀。
7. —種鏡像非易失性存儲(chǔ)晶體管對(duì)的制造方法，所述方法包括 提供揍雜的半導(dǎo)體襯底，所述半導(dǎo)體襯底的上表面在隔離區(qū)域內(nèi)，且所述半導(dǎo)體襯底上具有柵極氧化物層和第一多晶硅層-,在所述襯底上面并與其隔離的隔離區(qū)域內(nèi)形成具有相對(duì)的橫向側(cè)面的多 晶硅臺(tái)面結(jié)構(gòu)，所述結(jié)構(gòu)包括由所述柵極氧化物層和所述第一多晶硅層形成的多晶硅浮置柵極；利用所述臺(tái)面結(jié)構(gòu)的相對(duì)橫向側(cè)面進(jìn)行表面下注入?yún)^(qū)域的自對(duì)準(zhǔn)設(shè)置，從而形成第一和第二間隔開的漏電極；暴露所述注入?yún)^(qū)域中在所述臺(tái)面的相對(duì)橫向側(cè)面內(nèi)的部分； 在所述注入?yún)^(qū)域的暴露部分上及在所述臺(tái)面結(jié)構(gòu)的相對(duì)橫向側(cè)面上沉積隧道氧化物；在所述隔離區(qū)域上，包括在所述隧道氧化物上沉積第二層； 蝕刻所述多晶硅層并在所述臺(tái)面結(jié)構(gòu)的相對(duì)橫向側(cè)面上留下一對(duì)多晶硅 隔片；在所述隔離區(qū)域上沉積絕緣層；在所述臺(tái)面結(jié)構(gòu)中的多晶硅隔片之間蝕刻間隙，從而形成兩個(gè)各自都具有 多晶硅浮置柵極的臺(tái)面子結(jié)構(gòu)，并把離子注入所述間隙下的襯底，從而形成源 電極；在所述絕緣層上沉積第三多晶硅層；蝕刻第三多晶硅層并留下一對(duì)接觸隔片，每一個(gè)所述接觸隔片電連接多晶 硅隔片和臺(tái)面子結(jié)構(gòu)的多晶硅浮置柵極；以及在所述臺(tái)面子結(jié)構(gòu)上沉積第四多晶硅層并蝕刻所述第四多晶硅層以在所 述臺(tái)面子結(jié)構(gòu)的浮置柵極上形成控制柵極。
全文摘要
通過將浮置隔片及柵極的非易失性存儲(chǔ)晶體管(圖1)設(shè)置成對(duì)稱對(duì)(30)，可以實(shí)現(xiàn)芯片密度的提高。對(duì)每對(duì)這樣的晶體管來說，浮置柵極(17a，17b)橫向地與在每一個(gè)浮置柵極的橫向向外的邊緣上的浮置隔片(45，47)對(duì)準(zhǔn)。在橫向向內(nèi)邊緣處，兩個(gè)晶體管共用一個(gè)公用電極(57)。除了該公用的電極外，晶體管彼此是相互獨(dú)立的。隧道氧化物(41)將浮置隔片與浮置柵極分隔開，但該隔片與柵極保持在一共同的電位上，從而當(dāng)電荷被編程電壓驅(qū)動(dòng)時(shí)，為電荷從隧道氧化物出去提供了兩條通路。該晶體管對(duì)可以在垂直于對(duì)的方向的列的方向上以列對(duì)準(zhǔn)從而形成存儲(chǔ)器陣列。
文檔編號(hào)H01L27/115GK101268545SQ200580028528
公開日2008年9月17日 申請(qǐng)日期2005年6月16日 優(yōu)先權(quán)日2004年7月1日
發(fā)明者B·洛耶克 申請(qǐng)人:愛特梅爾公司