專利名稱：晶格調(diào)諧半導(dǎo)體襯底的形成的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及晶格調(diào)諧半導(dǎo)體襯底的生產(chǎn)，更具體但并不專門地，涉及應(yīng)力釋放SiGe(硅/鍺)“虛擬襯底”的生產(chǎn)，該“虛擬襯底”適于生長(zhǎng)應(yīng)變硅或SiGe激活層和未應(yīng)變III-V半導(dǎo)體激活層，在這些層中可制造諸如MOSFET的有源半導(dǎo)體器件。
背景技術(shù)：
公知的是，在Si晶片上采用介于其間的應(yīng)力釋放SiGe緩沖層來外延地生長(zhǎng)應(yīng)變Si層，并在應(yīng)變Si層中制造諸如MOSFET的半導(dǎo)體器件，以便提高半導(dǎo)體器件的性能。提供緩沖層是相對(duì)于下層Si襯底的晶格間距而增加晶格間距，并且所述緩沖層通常稱為虛擬襯底。
公知的是，在硅襯底上外延地生長(zhǎng)硅和鍺的合金(SiGe)以形成緩沖層。因?yàn)镾iGe的晶格間距大于Si的通常晶格間距，因此如果緩沖層允許應(yīng)力釋放，則通過提供這種緩沖層就實(shí)現(xiàn)了所需的晶格間距增大。
緩沖層的應(yīng)力釋放不可避免地包括在緩沖層中產(chǎn)生位錯(cuò)以減輕應(yīng)變。這些位錯(cuò)通常從下層表面開始形成半環(huán)，這些半環(huán)擴(kuò)張從而在應(yīng)變界面處形成長(zhǎng)位錯(cuò)。不過，貫通緩沖層深度而延伸的螺旋位錯(cuò)的產(chǎn)生不利于襯底的質(zhì)量，因?yàn)檫@類位錯(cuò)可能形成不平坦的表面，并可導(dǎo)致在有源半導(dǎo)體器件中電子的散射。進(jìn)一步，因?yàn)闉榱藴p輕SiGe層中的應(yīng)變需要大量的位錯(cuò)，因此這些位錯(cuò)不可避免地彼此相互作用，從而導(dǎo)致螺旋位錯(cuò)的銷栓(pinning)。另外，為了進(jìn)一步的應(yīng)力釋放要求更多位錯(cuò)，這可能導(dǎo)致更高密度的螺旋位錯(cuò)。
用于形成這種緩沖層的公知技術(shù)，例如在US5442205、US5221413、WO98/00857和JP6-252046中公開的那些，包括使層中的Ge組分線性地緩變，從而使應(yīng)變界面散布在緩變區(qū)域上。這就意味著，所形成的位錯(cuò)也散布于緩變區(qū)域上，并因此不太可能相互作用。不過，這些技術(shù)受制于如下事實(shí)，即，位錯(cuò)的主要來源為倍增機(jī)制(multiplication mechanism)，在該倍增機(jī)制中，從相同的來源產(chǎn)生許多位錯(cuò)，并且這使得這些位錯(cuò)通常在同樣的原子行進(jìn)面(atomic glide plane)上團(tuán)簇成群。來自這些位錯(cuò)群的應(yīng)變場(chǎng)可導(dǎo)致虛擬襯底表面具有較大的波動(dòng)，這既有害于虛擬襯底的質(zhì)量，還具有限制螺旋位錯(cuò)的附加效應(yīng)。
WO04023536描述了如下一種技術(shù)，在該技術(shù)中，在硅表面上的平行氧化物條紋之間選擇性地生長(zhǎng)第一SiGe層，接著，在第一SiGe層的頂部生長(zhǎng)第二SiGe層以使其長(zhǎng)滿氧化物條紋，由此形成了緩沖層，進(jìn)而形成了連續(xù)的SiGe層。這種雙層生長(zhǎng)技術(shù)，使得在SiGe層中的應(yīng)變通過生長(zhǎng)面中產(chǎn)生于生長(zhǎng)期間不同時(shí)間的兩套獨(dú)立的正交位錯(cuò)而得以減輕。在氧化物條紋中的選擇性生長(zhǎng)期間，位錯(cuò)優(yōu)先從氧化物側(cè)壁成核(nucleate)，并沿著氧化物窗的較窄尺寸行進(jìn)。這些位錯(cuò)僅減輕與位錯(cuò)垂直的方向上的應(yīng)變，而平行于位錯(cuò)的方向上保留全應(yīng)變。應(yīng)變沿一個(gè)方向完全減輕，而在其它方向上不被減輕，這時(shí)在氧化物條紋上繼續(xù)生長(zhǎng)第二層。這種保留的應(yīng)變最終被其它位錯(cuò)機(jī)制減輕，這些位錯(cuò)機(jī)制導(dǎo)致在與氧化物條紋之間形成的位錯(cuò)垂直的各方向上形成位錯(cuò)。因?yàn)閮商孜诲e(cuò)網(wǎng)絡(luò)形成于SiGe層生長(zhǎng)期間的不同時(shí)間，因此位錯(cuò)不能以導(dǎo)致螺旋位錯(cuò)阻塞或者不平坦表面產(chǎn)生的方式彼此相互作用。不過，由于上層的生長(zhǎng)起晶(seed)于在氧化物條紋之間的多個(gè)起晶窗，因此該項(xiàng)技術(shù)會(huì)產(chǎn)生不平坦表面。這樣，在上層生長(zhǎng)期間需要經(jīng)過拋光步驟來基本平整(planarise)表面。該平整步驟要求中斷生長(zhǎng)；從生長(zhǎng)室去除襯底；化學(xué)機(jī)械拋光步驟；清潔步驟；然后將襯底裝填回生長(zhǎng)室中。這些步驟中的每一個(gè)均相當(dāng)耗時(shí)，因此可能增加成本。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種形成晶格調(diào)諧半導(dǎo)體襯底的方法，較之現(xiàn)有技術(shù)，該方法通過降低螺旋位錯(cuò)的密度而提高了性能。
本發(fā)明提供了一種形成晶格調(diào)諧半導(dǎo)體襯底的方法，包括(a)在硅襯底(10)的表面限定平行的材料條紋(16)；(b)在包含所述材料條紋(16)的所述硅襯底的表面上生長(zhǎng)一SiGe層(18)，使得所述層(18)在所述襯底的表面上連續(xù)地延伸，并且使得在所述層(18)中沿第一方向(20)產(chǎn)生第一位錯(cuò)，所述第一方向(20)橫切于所述條紋(16)的延伸方向；和(c)在所述層(18)上進(jìn)一步生長(zhǎng)SiGe，使得沿橫切于所述第一方向(20)的第二方向(22)產(chǎn)生第二位錯(cuò)。
可以相信，這種技術(shù)能夠生產(chǎn)帶有極低水平螺旋位錯(cuò)的高質(zhì)量SiGe虛擬襯底，即從每平方厘米低于106個(gè)位錯(cuò)至幾乎沒有螺旋位錯(cuò)的水平。這緣于如下事實(shí)，即，用于對(duì)SiGe材料進(jìn)行應(yīng)力釋放的位錯(cuò)在兩個(gè)彼此橫切的方向上形成，并且在生長(zhǎng)期間的不同時(shí)間形成，從而使得兩套位錯(cuò)不能以產(chǎn)生貫穿SiGe材料深度而延伸的螺旋位錯(cuò)的方式彼此相互作用。
結(jié)果，由于螺旋位錯(cuò)和表面波動(dòng)被非常大幅度地降低，因此可以針對(duì)給定Ge組分產(chǎn)生更薄的虛擬襯底。這導(dǎo)致形成品質(zhì)優(yōu)良并且能夠使能量更為容易地消散的虛擬襯底。虛擬襯底的表面粗糙度的降低致使后續(xù)處理更為直接，因?yàn)閷?duì)表面的拋光可以被最小化或者完全省卻，并且由于表面不平坦而導(dǎo)致的精確度損失被減至最小。所產(chǎn)生的虛擬襯底的質(zhì)量使虛擬襯底例如可適用于專門的應(yīng)用，例如在微電子領(lǐng)域中或者在完全CMOS集成系統(tǒng)中。
在本發(fā)明中，可以調(diào)整用于位錯(cuò)成核的能量勢(shì)壘(energy barrier)，從而在其它方向上的位錯(cuò)源變?yōu)榧せ钪爸荒茉谝粋€(gè)方向上產(chǎn)生位錯(cuò)。
在圖1所示的優(yōu)選實(shí)施例中，由經(jīng)過帶有合適蝕刻區(qū)域的掩蔽材料的離子注入，來在平行的條紋狀區(qū)域中產(chǎn)生次表層破壞。被破壞的條紋使得垂直于條紋區(qū)域的錯(cuò)配位錯(cuò)(misfit dislocation)能夠先期形成。在該初始階段期間，SiGe層將只在一個(gè)方向(垂直于所述錯(cuò)配位錯(cuò))上變得應(yīng)力釋放。隨著持續(xù)生長(zhǎng)，由于橫跨晶片隨機(jī)成核的位錯(cuò)，SiGe層將在其它未減輕的方向上應(yīng)力釋放。因?yàn)殡S機(jī)產(chǎn)生的位錯(cuò)具有的激活能高于從離子破壞區(qū)域成核的位錯(cuò)的激活能，因此在生長(zhǎng)的后期階段將出現(xiàn)這些隨機(jī)產(chǎn)生位錯(cuò)。因此，將減小或消除位錯(cuò)的交互作用，并且在沿著晶片的整個(gè)寬度上，螺旋位錯(cuò)應(yīng)該能夠不受阻礙地行進(jìn)。應(yīng)力釋放過程被分為兩個(gè)單獨(dú)的階段，其中第一階段中的位錯(cuò)垂直于第二階段中的位錯(cuò)，這就能夠大幅減少與位錯(cuò)交互作用相關(guān)聯(lián)的螺旋位錯(cuò)密度和表面粗糙度。另外，這些虛擬襯底的厚度的數(shù)量級(jí)可為數(shù)百納米量級(jí)(與傳統(tǒng)的線性緩變虛擬襯底為數(shù)微米形成了對(duì)比)，這對(duì)于熱傳導(dǎo)性、處理集成度和成本都具有積極影響。
在圖2所示的第二實(shí)施例中，位錯(cuò)也發(fā)生于兩個(gè)獨(dú)立的階段中，其中在第一階段中產(chǎn)生的位錯(cuò)的方向橫切于在第二階段中產(chǎn)生的位錯(cuò)。不過，在本實(shí)施例中，通過使用類似于以上優(yōu)選實(shí)施例的掩膜而在硅襯底中蝕刻出平行的細(xì)槽，從而實(shí)現(xiàn)了位錯(cuò)在一個(gè)方向上先期產(chǎn)生。然后，例如使用CVD并結(jié)合氯化化學(xué)反應(yīng)，在掩膜窗內(nèi)的深溝槽中選擇性地生長(zhǎng)SiGe層，直至SiGe層與硅襯底的表面平齊。然后，去除所述掩膜，而在硅襯底上留下與硅表面平齊的細(xì)長(zhǎng)平行SiGe條紋。然后，在硅襯底和SiGe條紋上方實(shí)現(xiàn)SiGe的非選擇性生長(zhǎng)，以便位錯(cuò)優(yōu)先地從初始SiGe條紋成核。在SIGe條紋上方生長(zhǎng)的SiGe的厚度必然大于在硅表面上方的厚度，導(dǎo)致所述條紋上的應(yīng)變具有更高的水平，因此位錯(cuò)優(yōu)先在這些區(qū)域成核。因此，位錯(cuò)將貫穿初始SiGe條紋之間的區(qū)域行進(jìn)，從而導(dǎo)致沿著平行于所述條紋的方向上的應(yīng)力釋放。SiGe的進(jìn)一步生長(zhǎng)將導(dǎo)致位錯(cuò)沿平行于條紋的方向成核，由此引起的應(yīng)力釋放方向橫切于初始位錯(cuò)所引起的應(yīng)力釋放。這將在優(yōu)選實(shí)施例中產(chǎn)生減少螺旋位錯(cuò)和減小表面粗糙度的效果。


為了使本發(fā)明可以得到更為全面的理解，現(xiàn)在將參照附圖，所述附圖如下圖1示出了根據(jù)本發(fā)明優(yōu)選實(shí)施例的形成晶格調(diào)諧半導(dǎo)體襯底的方法中的連續(xù)步驟；和圖2示出了根據(jù)本發(fā)明第二實(shí)施例的形成晶格調(diào)諧半導(dǎo)體襯底的方法中的連續(xù)步驟。
具體實(shí)施例方式
下文的描述涉及的是，在下層Si襯底上隨著SiGe緩沖層的插入而形成晶格調(diào)諧Si襯底。不過，可以理解的是，本發(fā)明也可以應(yīng)用于其它類型的晶格調(diào)諧半導(dǎo)體襯底的產(chǎn)品，包括限定于允許與硅進(jìn)行III-V結(jié)合的完全應(yīng)力釋放純Ge的襯底。根據(jù)本發(fā)明，還可以在外延生長(zhǎng)過程中加入一種或多種表面活性劑，舉例而言諸如銻，以便通過降低表面能量產(chǎn)生更為平滑的虛擬襯底和密度更低的螺旋位錯(cuò)。
參照?qǐng)D1a，在優(yōu)選實(shí)施例中，在沉積到硅襯底10上的注入掩膜12中限定了長(zhǎng)平行條紋狀窗口14。條紋的方向沿著位于生長(zhǎng)平面中的<110>方向中的一條。注入掩膜優(yōu)選為氧化物，不過也可以考慮自旋抗蝕劑(spin onresist)或其它硬注入(implantation-hard)材料。根據(jù)注入能量，注入掩膜的厚度可在1-10000nm的范圍內(nèi)變換，不過更為典型的范圍為10-500nm之間。在注入掩膜中限定的所述窗口的寬度可處于0.1-10000nm的范圍中，并且優(yōu)選在10-2000nm的范圍中。條紋狀窗口的長(zhǎng)度可處于10μm到硅襯底的整個(gè)對(duì)徑的范圍中。所述窗口的間距可處于從100nm到100μm的范圍中，并且優(yōu)選地在從1μm到20μm的范圍中。
襯底承受離子轟擊，從而使硅襯底的暴露區(qū)域14被注入離子，從而導(dǎo)致次表層破壞16，如圖1b所示。所注入的物質(zhì)最可能為Si、Ge、C、He或H離子，不過也可以使用能夠引起破壞的其它物質(zhì)。次表層破壞的深度可處于0.1-100nm的范圍中，不過也可以處于100nm-10μm的范圍中。
在離子注入期間襯底的溫度可處于77K到1200℃的范圍內(nèi)，并優(yōu)選地處于室溫。然后，或者使用合適的溶劑、蝕刻劑，或者使用拋光步驟，去除注入掩膜。
圖1c示出隨后SiGe層18在離子破壞硅襯底上生長(zhǎng)，從而使位錯(cuò)20優(yōu)先從受損條紋16產(chǎn)生，并沿著橫切于該條紋的方向行進(jìn)。SiGe層最可能由在生長(zhǎng)期間始終一致的組分構(gòu)成，不過也可以使用緩變至最終的鍺濃度的形式。SiGe層的厚度可處于10nm到10μm的范圍中，并且優(yōu)選處于100nm到1000nm的范圍中。最可能的SiGe生長(zhǎng)技術(shù)為化學(xué)汽相沉積(CVD)，不過也可以采用MBE或任何其它外延生長(zhǎng)技術(shù)。SiGe層的鍺組分可處于10％到100％的鍺含量范圍中，并可在室溫到1100℃的溫度范圍中進(jìn)行沉積，并且優(yōu)選在500℃到1000℃的溫度范圍中進(jìn)行沉積。為了觸發(fā)應(yīng)力釋放過程，可以采用高溫退火(顯著高于所述生長(zhǎng)溫度)。
如圖1d所示，SiGe的持續(xù)生長(zhǎng)使橫切于破壞條紋形成的位錯(cuò)行進(jìn)，從而減輕在垂直于位錯(cuò)線方向的方向上的應(yīng)變。這一過程將持續(xù)進(jìn)行，直至沿該方向的應(yīng)變被顯著減輕。
如圖1e所示，SiGe的進(jìn)一步生長(zhǎng)使得位錯(cuò)22沿著垂直于從條紋16成核的位錯(cuò)的方向形成。由于在離開破壞條紋處，用于生成位錯(cuò)的激活能更高，因此理論上說，直到應(yīng)變沿正交方向被完全減輕，這些位錯(cuò)才在生長(zhǎng)過程中形成。
因?yàn)樵谏L(zhǎng)期間兩套正交位錯(cuò)在不同階段形成，因此位錯(cuò)之間的相互作用被最小化，并且可能被完全消除。這將導(dǎo)致螺旋位錯(cuò)和波動(dòng)均顯著減小的表面。
采用這種方式，產(chǎn)生了高質(zhì)量的虛擬襯底，其可用于生長(zhǎng)應(yīng)變Si或SiGe激活層以及其中可制造有源半導(dǎo)體器件的未應(yīng)變的III-V半導(dǎo)體激活層。
在第二實(shí)施例中，如同第一實(shí)施例中的情況，在蝕刻掩膜中限定長(zhǎng)條紋，如圖2a所示。晶片接收蝕刻工藝，從而在條紋窗口所限定的區(qū)域中蝕刻出凹槽24。蝕刻出的凹槽的深度優(yōu)選處于5-100nm的范圍內(nèi)，不過該深度也可能高到1μm。
然后，SiGe層選擇性地生長(zhǎng)，從而使SiGe僅在條紋窗口所限定的區(qū)域中生長(zhǎng)。選擇性生長(zhǎng)的SiGe的厚度使得它與硅襯底10的表面平齊。該過程可以通過使用CVD系統(tǒng)中的諸如二氯甲硅烷(dichlorosilane)和HCl的氯化前體而實(shí)現(xiàn)，以便防止在氧化物掩膜上的這種生長(zhǎng)。不過，也可以使用能夠使SiGe在氧化物條紋中選擇性生長(zhǎng)的其它生長(zhǎng)技術(shù)。
然后，如圖2b所示，去除蝕刻掩膜，從而露出嵌入硅襯底10中的SiGe平行長(zhǎng)條紋24?？赏ㄟ^使用蝕刻劑或通過拋光過程來實(shí)現(xiàn)掩膜的去除。如果去除蝕刻掩膜的方式使得也防止了掩膜上的任何SiGe生長(zhǎng)，則可以采用諸如MBE的非選擇性技術(shù)實(shí)現(xiàn)SiGe在凹槽24中的選擇性生長(zhǎng)。這可以通過選擇正確的蝕刻化學(xué)反應(yīng)，或者通過從掩膜去除SiGe的短拋光步驟，而不用去除硅襯底的一大部分。
然后，如圖2c所示，SiGe在整個(gè)晶片上非選擇性地生長(zhǎng)，從而覆蓋襯底和SiGe條紋。在SiGe條紋上方區(qū)域中的SiGe層中的額外應(yīng)變能量，導(dǎo)致從這些區(qū)域中先期產(chǎn)生位錯(cuò)。然后，位錯(cuò)將以類似于第一實(shí)施例的方式，沿著垂直于這些條紋的方向形成。
如圖2d所示，SiGe的進(jìn)一步生長(zhǎng)確保了，位錯(cuò)形成從而徹底減輕沿條紋方向的應(yīng)變；然后，如圖2e所示，在以后的生長(zhǎng)階段，以類似于第一實(shí)施例的方式，位錯(cuò)進(jìn)一步沿著橫切方向形成，以減輕余下的應(yīng)變。因?yàn)樵诠枰r底上的SiGe的應(yīng)變能量小于SiGe條紋上的SiGe的應(yīng)變能量，因此理論上說直到沿橫切方向的應(yīng)變被完全減輕，才會(huì)在生長(zhǎng)的后期形成未從SiGe條紋產(chǎn)生的位錯(cuò)。這種通過兩階段減輕應(yīng)變的機(jī)制，降低了螺旋位錯(cuò)密度和表面波動(dòng)，如第一實(shí)施例所述。
在SiGe中的Ge組分可貫穿該層的厚度而基本恒定，雖然也可以使Ge組分緩變，從在所述層中的處于較低程度的第一組分升高到在所述層中處于較高程度的第二較高組分。
在本發(fā)明的范圍內(nèi)，可以對(duì)上述方法進(jìn)行各種不同的改造。例如，除了上述兩個(gè)實(shí)施例，還存在先期生長(zhǎng)位錯(cuò)的其它方法，并且這些方法也處于本發(fā)明的范圍內(nèi)。例如，可以采用如之前的實(shí)施例所述的帶有限定條紋的掩膜材料來處理襯底表面，接著進(jìn)行快速蝕刻，從而使暴露的硅表面被輕微地破壞。破壞區(qū)域?qū)⒂糜趦?yōu)先產(chǎn)生沿一個(gè)方向的位錯(cuò)。在另一實(shí)施例中，襯底表面可采用激光處理，從而在特定區(qū)域中改變表面。例如，激光可以遍及硅襯底而掃描，或者通過合適的掩膜而構(gòu)圖，以產(chǎn)生表面條紋，在這些表面條紋中，已經(jīng)對(duì)硅進(jìn)行了退火或再結(jié)晶，或者已經(jīng)從表面去除了硅。其它可以由激光進(jìn)行而形成條紋的表面處理包括離子注入破壞的激光退火、硅表面的激光致氧化或者其它形式的激光破壞。被激光處理過的區(qū)域?qū)⒂脕碓诩す馓幚磉^的條紋上所進(jìn)行的SiGe生長(zhǎng)期間優(yōu)先產(chǎn)生沿一個(gè)方向的位錯(cuò)。
可以理解的是，使用彼此基本平行但是邊緣非筆直或均勻的材料表面條紋也包括在本發(fā)明的范圍中。例如，在一個(gè)實(shí)施例中，提供帶有拐角的鋸齒形條紋，這些拐角用作成核中心以優(yōu)先產(chǎn)生橫切于所述條紋傳播位錯(cuò)。
進(jìn)一步，SiGe可外延生長(zhǎng)從而僅在晶片的被選擇區(qū)域中發(fā)生生長(zhǎng)。因此，例如可以使用該制造技術(shù)來僅在需要增強(qiáng)電路功能的晶片的一個(gè)或多個(gè)被選擇區(qū)域中生產(chǎn)虛擬襯底(如片上系統(tǒng)集成所要求的那樣)。
另外，該方法可擴(kuò)展到其它晶格失配半導(dǎo)體系統(tǒng)，在這些系統(tǒng)中，在適合的處理后位錯(cuò)可優(yōu)先從條紋區(qū)域成核。這些系統(tǒng)包括GaGs和InP，它們具有類似于SiGe的立方體結(jié)晶結(jié)構(gòu)，不過也可以考慮其它材料系統(tǒng)。
本發(fā)明的方法具有廣泛的應(yīng)用，包括為應(yīng)變的或應(yīng)力釋放的Si、Ge或SiGe層的生長(zhǎng)提供虛擬襯底，以制造諸如雙結(jié)晶體管(BJT)、場(chǎng)效應(yīng)晶體管(FET)和諧振隧穿二極管(RTD)的器件以及III-V半導(dǎo)體層，其用于與CMOS技術(shù)和包括發(fā)光二極管(LED)和半導(dǎo)體激光器在內(nèi)的光電子應(yīng)用對(duì)應(yīng)的高速數(shù)字接口。
權(quán)利要求
1.一種形成晶格調(diào)諧半導(dǎo)體襯底的方法，包括(a)在硅襯底(10)的表面限定平行的材料條紋(16)；(b)在包含所述材料條紋(16)的所述硅襯底的表面上生長(zhǎng)SiGe層(18)，使得所述層(18)在所述襯底表面上連續(xù)地延伸，并且使得在所述層(18)中沿第一方向(20)產(chǎn)生第一位錯(cuò)，所述第一方向(20)橫切于所述條紋(16)的延伸方向；和(c)在所述層(18)上進(jìn)一步生長(zhǎng)SiGe，使得沿橫切于所述第一方向(20)的第二方向(22)產(chǎn)生第二位錯(cuò)。
2.根據(jù)權(quán)利要求1所述的方法，其中所述SiGe層(18)具有的Ge組分比率在所述層(18)中基本恒定。
3.根據(jù)權(quán)利要求1所述的方法，其中所述SiGe層(18)具有的Ge組分比率在所述層中從第一水平增大到高于所述第一水平的第二水平。
4.根據(jù)權(quán)利要求1、2或3所述的方法，其中所述SiGe層(18)的生長(zhǎng)溫度在從室溫到1100℃的范圍中，并且優(yōu)選地在從500℃到1000℃的范圍中。
5.根據(jù)之前任意一項(xiàng)權(quán)利要求所述的方法，其中在升高后的溫度下對(duì)所述SiGe層(18)進(jìn)行退火，從而觸發(fā)所述層(18)中應(yīng)變的應(yīng)力釋放。
6.根據(jù)之前任意一項(xiàng)權(quán)利要求所述的方法，其中所述SiGe層(18)的生長(zhǎng)和在所述層(18)上SiGe的進(jìn)一步生長(zhǎng)構(gòu)成單個(gè)連續(xù)生長(zhǎng)過程的組成部分。
7.根據(jù)之前任意一項(xiàng)權(quán)利要求所述的方法，其中硅襯底(10)表面處的所述材料條紋(16)由一掩膜(12)限定。
8.根據(jù)權(quán)利要求7所述的方法，其中所述掩膜(12)由氧化物制成。
9.根據(jù)之前任意一項(xiàng)權(quán)利要求所述的方法，其中硅襯底(10)表面處的所述材料條紋(16)承受離子轟擊。
10.根據(jù)權(quán)利要求1-6中任意一項(xiàng)所述的方法，其中硅襯底(10)表面處的所述材料條紋由一使用激光的表面處理過程產(chǎn)生。
11.根據(jù)之前任意一項(xiàng)權(quán)利要求所述的方法，其中硅襯底(10)表面處的所述材料條紋(16)接受蝕刻從而產(chǎn)生凹槽(24)，并且在所述凹槽(24)中生長(zhǎng)SiGe材料。
12.根據(jù)之前任意一項(xiàng)權(quán)利要求所述的方法，其中硅襯底(10)表面處的所述材料條紋接受退火。
13.根據(jù)之前任意一項(xiàng)權(quán)利要求所述的方法，其中硅襯底(10)表面處的材料條紋通過表面蝕刻產(chǎn)生。
14.根據(jù)之前任意一項(xiàng)權(quán)利要求所述的方法，其中所述SiGe層(18)通過諸如化學(xué)汽相沉積(CVD)的選擇性外延生長(zhǎng)過程而生長(zhǎng)。
15.根據(jù)之前任意一項(xiàng)權(quán)利要求所述的方法，其中所述條紋(16)的寬度處于從0.1nm到10,000nm的范圍中，并優(yōu)選地處于從2nm到2,000nm的范圍中。
16.根據(jù)之前任意一項(xiàng)權(quán)利要求所述的方法，其中所述條紋(16)的間距處于從100nm到100μm的范圍中，并優(yōu)選地處于從1μm到20μm的范圍中。
17.根據(jù)之前任意一項(xiàng)權(quán)利要求所述的方法，進(jìn)一步包括如下步驟在所述第一和第二SiGe層(13、13a)的頂部生長(zhǎng)一應(yīng)變Si層，在所述應(yīng)變Si層中形成一個(gè)或多個(gè)半導(dǎo)體器件。
18.根據(jù)之前任意一項(xiàng)權(quán)利要求所述的方法，其中生長(zhǎng)一晶體結(jié)構(gòu)與SiGe相同的材料，例如GaAs或InP，以代替SiGe。
19.根據(jù)之前任意一項(xiàng)權(quán)利要求所述的方法，其中，所述條紋(16)具有帶拐角的鋸齒形狀，所述拐角用作優(yōu)先在所述第一方向(20)上產(chǎn)生位錯(cuò)的成核中心。
20.一種通過根據(jù)之前任意一項(xiàng)權(quán)利要求所述的方法形成的晶格調(diào)諧半導(dǎo)體襯底。
全文摘要
一種形成晶格調(diào)諧半導(dǎo)體襯底的方法，包括如下步驟在硅襯底(10)的表面上限定可優(yōu)先形成位錯(cuò)的條紋狀區(qū)域(16)；在所述條紋上生長(zhǎng)第一SiGe層(18)，使得第一位錯(cuò)(20)優(yōu)先穿過所述條紋區(qū)域之間的第一SiGe層延伸，從而減輕在第一SiGe層中橫切于所述條紋的方向上的應(yīng)變；并且在所述第一SiGe層的頂部生長(zhǎng)第二SiGe層，使得第二位錯(cuò)(22)優(yōu)先形成于所述第二SiGe層中，從而減輕在所述第二SiGe層中橫切于第一方向(20)的方向上的應(yīng)變。由此形成的位錯(cuò)用于在兩個(gè)相互橫切的方向上對(duì)材料進(jìn)行應(yīng)力釋放，并且在空間上分離，從而使這兩套位錯(cuò)不能彼此互相作用。因此，大幅減小了螺旋位錯(cuò)密度和表面粗糙度，進(jìn)而通過減少原子晶格的斷裂來提高虛擬襯底的性能，其中原子晶格的斷裂可能導(dǎo)致有源器件中的電子散射和電子運(yùn)動(dòng)速度的下降。
文檔編號(hào)H01L21/20GK101027754SQ200580031942
公開日2007年8月29日 申請(qǐng)日期2005年9月21日 優(yōu)先權(quán)日2004年9月22日
發(fā)明者蒂莫西·約翰·格拉斯比, 阿達(dá)姆·丹尼爾·凱普韋爾, 伊萬·胡貝特·克需斯韋爾·帕克 申請(qǐng)人:高級(jí)硅有限公司