專利名稱：層疊芯片模塊的制作方法
背景技術(shù)：
如所公知的，半導(dǎo)體芯片一般由形成在諸如砷化硅或砷化鎵的半導(dǎo)體材料上的電子電路構(gòu)成。端子(例如焊點(diǎn))一般為到達(dá)和離開芯片的信號(hào)提供接口。經(jīng)常將多塊芯片附著于例如印刷電路板等布線基板，并將它們互連以形成多芯片模塊。這類多芯片模塊的例子很多。例如，經(jīng)常將多個(gè)存儲(chǔ)器芯片在印刷電路板上設(shè)置成一行并使它們彼此電氣連接并連接于印刷電路板的輸入/輸出端子，這種配置一般被稱為單列式存儲(chǔ)器模塊。將存儲(chǔ)器芯片設(shè)置成兩行的類似模塊經(jīng)常被稱為雙列式存儲(chǔ)器模塊。多芯片模塊的又一例子是這樣的一種印刷電路板，其中處理器模塊和一個(gè)或多個(gè)存儲(chǔ)器芯片附著于印刷電路板并且彼此電氣連接和連接于印刷電路板的諸輸入/輸出端子。以下文獻(xiàn)公開了多芯片模塊的其它例子美國(guó)專利第5,998,864號(hào)；美國(guó)專利第6,627,980號(hào)；美國(guó)專利第6,882,546號(hào)；以及美國(guó)專利申請(qǐng)公開第2004/0113250號(hào)。前述每個(gè)文獻(xiàn)均援引全文收錄于此。
對(duì)于許多應(yīng)用，增加多芯片模塊中的芯片密度是有利的。配置和排列芯片以便芯片彼此互連和連接于印刷電路板也是有利的。

發(fā)明內(nèi)容
在本發(fā)明的一個(gè)示例性實(shí)施例中，多個(gè)芯片的端子沿芯片的兩邊緣設(shè)置。諸芯片被層疊設(shè)置并且使芯片的兩邊緣朝向相同方向，并且層疊體中的芯片錯(cuò)開以露出每塊芯片的端子。電氣接線可將一塊芯片上的端子與另一塊芯片上的端子相連接。層疊體可被設(shè)置在布線基板上，并且諸芯片的端子可電氣連接于布線基板上的端子。通過將設(shè)于不同芯片上的相似端子電氣連接，可形成互連層疊體中的諸芯片的總線。多個(gè)芯片層疊體可被設(shè)置在一塊布線基板上并電氣連接以形成模塊，例如存儲(chǔ)器模塊。芯片層疊體可被設(shè)置于多層的布線基板的腔穴內(nèi)并電氣連接于布線基板的端子。


圖1示出一示例性芯片層疊體的立體圖。
圖2示出圖1的芯片層疊體的俯視圖。
圖3示出圖1和圖2的芯片層疊體的橫截面?zhèn)纫晥D。
圖4示出圖1-3的芯片層疊體的一種示例性配置。
圖5示出圖1-3的芯片層疊體的另一種示例性配置。
圖6示出圖1-3的芯片層疊體的芯片上的原有焊點(diǎn)位置的示例性重分布。
圖7A示出示例性多層疊體模塊的俯視圖。
圖7B示出圖7A中的示例性多層疊體模塊沒有芯片層疊體或其它電子元件的形式。
圖7C示出取自圖7A的多層疊體模塊的一個(gè)示例性芯片層疊體。
圖8示出一具有散熱元件的示例性多層疊體模塊。
圖9示出具有配置成容納芯片層疊體的腔穴的布線基板的局部立體圖。
圖10示出圖9的布線基板的局部俯視圖，包括設(shè)置在腔穴中的芯片層疊體。
圖11示出取自圖10的橫截面?zhèn)纫晥D。
圖12示出另一示例性芯片層疊體的立體圖。
具體實(shí)施例方式
本說明書描述了本發(fā)明的示例性實(shí)施例和應(yīng)用。然而，本發(fā)明不局限于這些示例性實(shí)施例和應(yīng)用或是這些示例性實(shí)施例和應(yīng)用工作的方式或在本文中描述的方式。
圖1-3示出本發(fā)明的一個(gè)示例性實(shí)施例，其中多個(gè)半導(dǎo)體器件被層疊以形成多器件模塊。(圖1示出立體圖，圖2示出俯視圖，而圖3示出橫截面?zhèn)纫晥D。在圖1-圖3中，布線基板112均以局部視圖形式示出。)盡管在圖1-3的層疊體100中示出三個(gè)半導(dǎo)體器件102、104和106，然而層疊體100中可以有更多或更少的半導(dǎo)體器件。例如，層疊體100可僅包括兩個(gè)半導(dǎo)體器件或一個(gè)半導(dǎo)體器件?；蛘?，層疊體100可包括四個(gè)、五個(gè)、六個(gè)或更多的半導(dǎo)體器件。另外，層疊體100中的半導(dǎo)體器件可以是裸芯片(例如已知的好芯片)或可以是封裝芯片，或者可以是裸芯片和封裝芯片的組合。在圖1-3所示的例子中，半導(dǎo)體器件102、104和106是裸芯片并將在下文中稱為芯片。
在如圖1-3所示的示例性層疊體100中，芯片106直接附著于布線基板112(在局部視圖中示出)，芯片104被附著于并層疊在芯片106的上方，而芯片102被附著并層疊于芯片104的上方。附著件108將芯片102和104彼此附著，而附著件110將芯片104和106彼此附著。附著件108和110可以是芯片焊接材料。或者，附著件108和110可包括芯片焊接材料以及設(shè)計(jì)成在芯片之間提供特定空間的間隔件兩者。盡管在圖1-3中未示出，但是芯片106可使用相似的附著件附著于布線基板112。布線基板112可以是適于支承一個(gè)或多個(gè)芯片層疊體100并提供往來于一個(gè)或多個(gè)層疊體100中的芯片的電氣連接的任何類型的布線基板。這類布線基板的非限定性例子包括印刷電路板、可柔性電路材料、陶瓷基板等。此類布線基板可包括在布線基板的一個(gè)或多個(gè)層上的導(dǎo)電跡線，并且如有必要還可包括導(dǎo)電通路以互連不同層上的跡線。
如圖1-3所示，芯片102、104和106上的端子(例如焊點(diǎn))沿每塊芯片的兩邊緣排列，并且芯片102、104和106彼此錯(cuò)開以露出焊點(diǎn)。更具體地說，芯片102包括兩行焊點(diǎn)114、122，它們沿芯片102的兩邊緣設(shè)置。芯片104類似地包括兩行焊點(diǎn)116和124，它們也沿芯片104的兩邊緣設(shè)置，而芯片106包括沿芯片106的兩邊緣設(shè)置的兩行焊點(diǎn)118和126。如圖2中清楚看到的那樣，芯片102、104和106以錯(cuò)開方式層疊以使各芯片上的兩行焊點(diǎn)露出。具體地說，芯片104與芯片106錯(cuò)開以使芯片106上的兩行焊點(diǎn)118和126露出。類似地，芯片102與芯片104錯(cuò)開以使芯片104上的兩行焊點(diǎn)116和124露出。以此方式，層疊體100中的每塊芯片102、104和106上的諸焊點(diǎn)能容易地彼此連接和/或連接于布線基板112上的端子(在圖1-3中，示出布線基板112上有兩行端子120和128)。
諸焊點(diǎn)(例如行114、116、118、122、124、126)的布置靠近芯片102、104和106的邊緣，而諸芯片錯(cuò)開層疊有利于在不同芯片上的焊點(diǎn)之間以及在芯片上的焊點(diǎn)與布線基板112上的端子之間的電氣連接。例如圖1-3所示，接線148將端子行128中的端子與焊點(diǎn)行122中的芯片102上的焊點(diǎn)相連接。接線146和144類似地將端子行128中的端子分別與芯片104上的焊點(diǎn)行124中的焊點(diǎn)以及芯片106上的焊點(diǎn)行126中的焊點(diǎn)相連接。接線138將芯片104上的焊點(diǎn)行124中的焊點(diǎn)與芯片102上的焊點(diǎn)行122中的焊點(diǎn)相連接。接線140將芯片102上的焊點(diǎn)行122中的焊點(diǎn)與芯片106上的焊點(diǎn)行126中的焊點(diǎn)相連接，而接線142連接分別在芯片102、104和106上的焊點(diǎn)行122、124和126之一中的三個(gè)焊點(diǎn)。
如接線130、132、134和136所示，相鄰芯片上的焊點(diǎn)容易地連接成總線結(jié)構(gòu)，該總線結(jié)構(gòu)還能連接于布線基板112上的諸端子。例如，如圖1和圖2中所清楚看到的那樣，接線130、132、134和136形成四位總線，其中每條接線130、132、134和136將每塊芯片102、104和106上的三個(gè)焊點(diǎn)與布線基板112上的端子互連。層疊體100的芯片102、104和106由此容易地連接成總線結(jié)構(gòu)。各芯片102、104和106上的焊點(diǎn)和布線基板112上的端子優(yōu)選被定向成使與每塊芯片上共有信號(hào)類型或功能對(duì)應(yīng)的焊點(diǎn)與布線基板112上的端子對(duì)齊。例如，由接線130、132、134和136形成的四位總線可以是地址總線，而行114、116和118的每行中最左面的焊點(diǎn)和行120中最左面的端子可與地址中的最低有效位對(duì)應(yīng)，在行114、116、118和120中向右移的每個(gè)焊點(diǎn)或端子可與地址中的下一位對(duì)應(yīng)，每行114、116、118和120中向右移的下一焊點(diǎn)或端子可對(duì)應(yīng)于地址中的下一位，而行114、116、118和120中的最右面的焊點(diǎn)或端子可與地址中的最高有效位對(duì)應(yīng)。行122、124、126和128中的焊點(diǎn)或端子可類似地根據(jù)共有功能對(duì)齊。以利于接線138、140、142、144、146和148的連接。
圖1-3中所示的接線130、132、134、136、138、140、142、144、146和148僅為示例性的，并且可在圖1-3所示的焊點(diǎn)和或端子中的任何一個(gè)或多個(gè)之間形成任何接線。另外，接線130、132、134、136、138、140、142、144、146和148可以任何適當(dāng)方式形成。例如，這些接線可使用公知的導(dǎo)線焊接技術(shù)形成。即，接線130、132、134、136、138、140、142、144、146和148可包括焊接到圖1-3所示的焊點(diǎn)和/或端子中的一個(gè)或多個(gè)的導(dǎo)線。實(shí)際上，三個(gè)或多個(gè)焊點(diǎn)和/或端子之間的連接可使用自動(dòng)點(diǎn)焊來實(shí)現(xiàn)。例如，形成如上所述的總線結(jié)構(gòu)的每條接線130、132、134和136可以下述方式形成與端子行120中的端子之一形成第一焊接，隨后不切斷導(dǎo)線地將同一導(dǎo)線自動(dòng)點(diǎn)焊至芯片106上的焊點(diǎn)行118中的一焊點(diǎn)，隨后不切斷導(dǎo)線地將同一導(dǎo)線焊接至芯片104上的焊點(diǎn)行116中的一焊點(diǎn)，隨后將同一導(dǎo)線焊接到芯片102上的焊點(diǎn)行114中的一焊點(diǎn)，如圖1-3所示。優(yōu)選地，芯片102、104和106在層疊體100中彼此充分錯(cuò)開以允許導(dǎo)線焊接工具夠到每行114、116、118、122、124和126中的各焊點(diǎn)，以將導(dǎo)線焊接到那些焊點(diǎn)中的任何一個(gè)以及端子行120和128中的任何端子。
圖4和圖5示意地示出圖1-3的示例性層疊體100的兩種示例性連接結(jié)構(gòu)。在圖4所示的例子和圖5所示的例子中，芯片102、104和106均是存儲(chǔ)器芯片，并且每塊芯片具有四個(gè)數(shù)據(jù)輸入和/或輸出、三個(gè)地址輸入和一個(gè)片選輸入。為簡(jiǎn)明起見，圖4和圖5被示意地示出，并且未明顯地示出芯片102、104和106。不過如圖1-3所示，焊點(diǎn)行114和122在芯片102上，焊點(diǎn)行116和124在芯片104上，而焊點(diǎn)行118和126在芯片106上。端子行120和128中的端子如圖1-3所示那樣設(shè)于布線基板112上。
如圖4和圖5所示，芯片102上的焊點(diǎn)行114包括焊點(diǎn)402、404、406和408；而同樣在芯片102上的焊點(diǎn)行122包括焊點(diǎn)426、428、430和432。類似地，芯片104上的焊點(diǎn)行116包括焊點(diǎn)410、412、414和416；而同樣在芯片104上的焊點(diǎn)行124包括焊點(diǎn)434、436、438和440。芯片106上的焊點(diǎn)行118和126類似地分別包括焊點(diǎn)418、420、422、424、442、444、446和448。
在圖4和圖5所示的例子中，數(shù)據(jù)輸入和/或輸出焊點(diǎn)沿每塊芯片的一邊緣設(shè)置，而地址和命令焊點(diǎn)沿每塊芯片的另一邊緣設(shè)置。更具體地說，焊點(diǎn)行114中的每個(gè)焊點(diǎn)是芯片102的數(shù)據(jù)輸入和/或輸出焊點(diǎn)；行122中的焊點(diǎn)428、430和432是芯片102的地址輸入；焊點(diǎn)426是芯片102的片選輸入。類似地，焊點(diǎn)行116中的每個(gè)焊點(diǎn)是芯片104的數(shù)據(jù)輸入和/或輸出焊點(diǎn)；而行124中的焊點(diǎn)436、438和440是芯片104的地址輸入；并且焊點(diǎn)434是芯片104的片選輸入。類似地，焊點(diǎn)行118中的每個(gè)焊點(diǎn)是芯片106的數(shù)據(jù)輸入和/或輸出焊點(diǎn)；行126中的焊點(diǎn)444、446和448是芯片106的地址輸入；而焊點(diǎn)442是芯片106的片選輸入。如上所述，與共有數(shù)據(jù)或控制信號(hào)或其它共有功能對(duì)應(yīng)的每塊芯片上的焊點(diǎn)和布線基板上的端子可被對(duì)齊以便于形成諸芯片之間以及芯片和布線基板之間的電氣連接。例如，可將諸芯片層疊以使焊點(diǎn)402、410和418彼此對(duì)齊并與布線基板上的行120中對(duì)應(yīng)于同一信號(hào)或功能的端子對(duì)齊。更概括地說，要相互連接的(在相鄰芯片和/或布線基板上的)焊點(diǎn)和端子可被設(shè)置成彼此相鄰和/或以類似形式對(duì)齊和定向。
在圖4所示的例子中，通過電氣連接焊點(diǎn)402、410和418形成數(shù)據(jù)總線450的一位、電氣連接焊點(diǎn)404、412和420形成數(shù)據(jù)總線450的第二位、電氣連接焊點(diǎn)406、414和422形成數(shù)據(jù)總線450的第三位、并電氣連接焊點(diǎn)408、416和424形成數(shù)據(jù)總線450的第四位來形成四位數(shù)據(jù)輸入和/或輸出總線450，。前述連接可由圖1-3所示的接線130、132、134和136實(shí)現(xiàn)。以此方式，可形成數(shù)據(jù)總線450，并使層疊體100中的芯片102、104和106中的每一塊連接于數(shù)據(jù)總線450。同樣如圖4所示，通過電氣連接地址焊點(diǎn)428、436和444形成形成地址總線454的第一位、電氣連接地址焊點(diǎn)430、438和446形成地址總線454的第二位、電氣連接地址焊點(diǎn)432、440和448以形成地址總線454的第三位來類似地形成三位地址總線454。地址焊點(diǎn)428、436和438可用圖1和圖2中所示的例如連線130等的連接方式進(jìn)行連接。地址焊點(diǎn)430、438和446還可象地址焊點(diǎn)432、440和448那樣用如圖1和圖2所示的接線130那樣的接線進(jìn)行連接。三路片選信號(hào)(總地由452表示)連接于片選焊點(diǎn)426、434和442。每個(gè)焊點(diǎn)426、434和442可使用如圖1-3中的接線144、146和148等連接方式連接于印刷電路板上的三個(gè)控制端之一。在圖4所示的示例性接線結(jié)構(gòu)中，層疊體100被配置成使每塊芯片102、104和106連接于同一數(shù)據(jù)總線450和地址總線454，并且每塊芯片102、104和106由不同控制信號(hào)452單獨(dú)片選。如圖4所示那樣配置，層疊體100存儲(chǔ)四位字，并所能存儲(chǔ)的四位字的數(shù)目是芯片102、104和106的任何一個(gè)所能存儲(chǔ)的三倍。
在圖5所示的示例性例子中，層疊體100被連接以存儲(chǔ)與芯片102、104和106的任何一個(gè)相同數(shù)目的字，但每個(gè)所存儲(chǔ)的字的寬度是芯片102、104或106之一中所能存儲(chǔ)的字的三倍(例如12位寬)。如圖5所示，片選焊點(diǎn)426、434和442被電氣連接以使所有三塊芯片102、104和106由同一片選信號(hào)552一次片選。片選焊點(diǎn)426、434和442可使用如圖1和圖2中的接線130的連接接方式進(jìn)行互連。與圖4的結(jié)構(gòu)相同，圖5中的每塊芯片102、104和106上的地址焊點(diǎn)被互連以使每塊芯片102、104和106上的地址焊點(diǎn)經(jīng)由總線結(jié)構(gòu)554連接，該數(shù)據(jù)總線554對(duì)每塊芯片102、104和106呈現(xiàn)同一地址。芯片102、104和106上的每個(gè)數(shù)據(jù)焊點(diǎn)402、404、406、408、410、412、414、416、418、420、422和424連接于不同的接線，這些接線形成12位數(shù)據(jù)總線550。每個(gè)數(shù)據(jù)焊點(diǎn)402、404、406、408、410、412、414、416、418、420、422和424可由如圖1-3的接線144、146或148那樣的連接方式連接于布線基板的一端子。如圖5所示那樣配置，層疊體100存儲(chǔ)12位字，每塊芯片102、104和106中四位。
半導(dǎo)體芯片的原有焊點(diǎn)不象圖1和圖2中所示的芯片102、104和106那樣沿芯片的兩邊緣設(shè)置。因此，可在芯片上包括一層或多層重分布跡線以將這些原有焊點(diǎn)連接到邊緣焊點(diǎn)。圖6示出一個(gè)例子，其中芯片102的焊點(diǎn)行114和122中的焊點(diǎn)被添加至芯片102并由重分布跡線694電氣連接于諸原有焊點(diǎn)692。以此方式，可沿芯片的兩邊緣設(shè)置焊點(diǎn)而不管芯片的原有焊點(diǎn)的位置如何。在圖6所示的例子中，芯片102的原有焊點(diǎn)692被設(shè)置成引線居中(lead-on-center)的結(jié)構(gòu)，并且一層重分布跡線694將原有焊點(diǎn)692連接到邊緣焊點(diǎn)114和122。當(dāng)然，也可替換地使用多層重分布跡線。另外，使用重分布跡線將芯片的原有焊點(diǎn)連接到邊緣焊點(diǎn)不局限于原有焊點(diǎn)為引線居中結(jié)構(gòu)的芯片。當(dāng)然，可以設(shè)計(jì)一種芯片以使其原有焊點(diǎn)沿芯片的兩邊緣設(shè)置并避免重分布跡線的需要。
圖7A示出一種示例性多層疊體模塊700，它包括四個(gè)芯片層疊體704、710、716和722。芯片層疊體704、710、716和722附著于布線基板702(總體上與布線基板112相似)，該布線基板702包括多個(gè)邊緣連接端728，四條數(shù)據(jù)總線730、732、734和736以及地址/控制總線738。寄存器(即，緩沖器)芯片740也附著于布線基板702。圖7B示出沒有層疊體704、710、716、722或寄存器芯片740的布線基板702；圖7B僅包括外形以指示那些芯片層疊體的位置。圖7A所示的示例性多層疊體模塊700示出例如結(jié)合圖1-6示出和說明的芯片層疊體100的芯片層疊體的一種示例性使用。當(dāng)然，多層疊體模塊700僅為示例性的，并且多種不同排列、數(shù)目和類型的半導(dǎo)體芯片可被層疊并構(gòu)造成一個(gè)多層疊體模塊。
作為一個(gè)非限定的例子，圖7A所示的多層疊體模塊700可以是具有四個(gè)相同芯片層疊體704、710、716和722的只讀存儲(chǔ)器模塊，每個(gè)層疊體包括三個(gè)只讀存儲(chǔ)器芯片。圖7C示出芯片層疊體710，而芯片層疊體704、716和722是相似的。如圖7C所示，芯片層疊體710包括三個(gè)只讀存儲(chǔ)器芯片602、604和606，它們象圖1-3所示和上述的芯片層疊體100那樣排列和層疊。附著件608和610可以與圖1和圖2中的附著件108和110相似。每塊芯片包括沿芯片兩邊緣設(shè)置的兩行焊點(diǎn)；有四個(gè)數(shù)據(jù)輸出焊點(diǎn)的一行，以及具有三個(gè)地址焊點(diǎn)和一個(gè)片選焊點(diǎn)的第二行。芯片602上的行614、芯片604上的行616以及芯片606上的行618是數(shù)據(jù)輸出焊點(diǎn)。芯片602上的行622包括三個(gè)地址焊點(diǎn)和一個(gè)片選焊點(diǎn)623。芯片604上的行624以及芯片606上的行626類似地分別包括三個(gè)地址焊點(diǎn)和一個(gè)片選焊點(diǎn)625和627。
同樣如圖7C所示，接線630將每塊芯片602、604和606上的一個(gè)數(shù)據(jù)焊點(diǎn)互相連接并連接到數(shù)據(jù)總線732的一條跡線。接線632、634和636類似地將每塊芯片602、604和606上的一個(gè)數(shù)據(jù)焊點(diǎn)相互電氣連接并連接到布線基板702上的數(shù)據(jù)總線732的一條跡線。層疊體710中的每塊芯片602、604和606的數(shù)據(jù)輸出焊點(diǎn)因此都以四位總線結(jié)構(gòu)連接到數(shù)據(jù)總線732。每個(gè)芯片層疊體704、716和722中的三塊芯片的數(shù)據(jù)輸出焊點(diǎn)類似地以四位總線結(jié)構(gòu)電氣連接到數(shù)據(jù)總線730、734和736。如圖7A所示那樣，數(shù)據(jù)總線730、732、734和736電氣連接于布線基板702上的邊緣連接端728。
再次參閱圖7C，接線638將每塊芯片602、604和606上的一個(gè)地址焊點(diǎn)相互電氣連接并連接到地址/命令總線738的一條跡線。接線640和642類似地將每塊芯片602、604和606上的一個(gè)地址焊點(diǎn)相互電氣連接并連接到地址/命令總線738的一條跡線。芯片層疊體710中的每塊芯片602、604和606的地址焊點(diǎn)因此都以三位總線結(jié)構(gòu)連接于地址/命令總線738的三條跡線。另外如圖7C所示那樣，總線738的其它三條跡線電氣連接于芯片602、604和606的片選焊點(diǎn)623、625或627之一。應(yīng)當(dāng)注意，每個(gè)芯片層疊體704、710、716和722中的每塊芯片的數(shù)據(jù)焊點(diǎn)優(yōu)選地如圖7C所例示地那樣定向，即，設(shè)置成與數(shù)據(jù)總線730、732、734或736之一的跡線相鄰。類似地，每個(gè)芯片層疊體704、710、716和722中的每塊芯片的地址焊點(diǎn)和片選焊點(diǎn)優(yōu)選地如圖7C1所例示地那樣定向，即，設(shè)置成與地址/命令總線738的跡線相鄰。因此，如上面討論的那樣，每個(gè)層疊體704、710、716和722中的芯片可被排列成使每塊芯片上與共有信號(hào)類型或功能對(duì)應(yīng)的諸焊點(diǎn)(例如地址字中的位2，數(shù)據(jù)字中的位4，讀控制信號(hào)等)彼此對(duì)齊，并且每個(gè)層疊體704、710、716和722可被設(shè)置在布線基板702上以使那些具用共有信號(hào)類型或功能的焊點(diǎn)與布線基板702上具有該共有信號(hào)類型或功能的跡線對(duì)齊。
如圖7A所示那樣，地址/命令總線738的每條跡線可由設(shè)置在布線基板702內(nèi)層上的導(dǎo)電內(nèi)部跡線706和708以及從內(nèi)部跡線706和708延伸至地址/命令總線738的跡線的通路電氣連接于邊緣連接端728之一。(注意，跡線706和708在圖7A中以虛線示出以表示它們位于布線基板702內(nèi))。顯然，圖7A的布線基板702由此可僅使用兩層布線來提供至/自芯片層疊體704、710、716和726中的各芯片以及這些芯片之間的所有需要的電氣連接。
如圖7B中特別示出的那樣，示例性地址/命令總線738在芯片層疊體710和716下方延伸，層疊體710和716可附著于布線基板702以絕緣于地址/命令總線738的跡線并且不與之相互干擾。模塊700中可包括其它電子元件。例如，可包括用于緩沖地址/命令總線738上的地址和命令信號(hào)的寄存器芯片740。如圖7A所示，可將寄存器芯片740設(shè)置在地址/命令總線738的一條或多條跡線上方以電氣連接于所選跡線然而與地址/命令總線738上的其它跡線絕緣從而不與其上的信號(hào)相互干擾。另外可包括其它電子器件(未圖示)，非限定性地包括電阻器和去耦電容器。
在工作時(shí)，圖7A所示的示例性多層疊體模塊700操作如下。將三位地址和片選信號(hào)置于地址/命令總線738上，由其選擇每個(gè)層疊體704、710、716和722中的一塊芯片并使每塊所選芯片將與置于地址/命令總線738上的地址對(duì)應(yīng)的四位字輸出至數(shù)據(jù)輸出總線730、732、734或736。因此，如圖7A-7C所配置的那樣，響應(yīng)于地址/命令總線738上的三位地址和片選信號(hào)，多層疊體模塊700將十六位數(shù)據(jù)字輸出到數(shù)據(jù)總線730、732、734和736上。
接線630、632、634、636、638、640和642可與圖1和圖2中的接線130、132、134和136相似，而接線644、646和648可與圖1-3中的接線144、146和148相似。
如上所述，圖7A-7C所示的示例性多層疊體模塊700僅為示例性的，并且不一定需要是只讀存儲(chǔ)器模塊。例如，多層疊體模塊700可以是任何形式的存儲(chǔ)器模塊，非限定地包括任何類型的隨機(jī)存取存儲(chǔ)器(例如，動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)、非易失性隨機(jī)存取存儲(chǔ)器(NVRAM))、任何類型的閃存或任何其它類型的存儲(chǔ)器。又如，多層疊體模塊700不一定需要是存儲(chǔ)器模塊。多層疊體模塊700其實(shí)可以是任何類型的多芯片模塊。例如，每個(gè)層疊體可包括一個(gè)微處理器以及一個(gè)或多個(gè)存儲(chǔ)器芯片，并因此每個(gè)層疊體可以是自含的處理單元。例如，一塊芯片可以是處理器，另一塊芯片可以是用于存儲(chǔ)由處理器執(zhí)行的程序代碼的只讀存儲(chǔ)器，而另一塊芯片可以是讀/寫存儲(chǔ)器(例如，所謂的隨機(jī)存取存儲(chǔ)器)。再如，芯片層疊體不一定需要是相同的。例如，芯片層疊體704的芯片類型可不同于芯片層疊體710。因此，芯片層疊體704例如可包括一處理器芯片和兩塊存儲(chǔ)器芯片，而芯片層疊體710、716和722可包括所有存儲(chǔ)器芯片，從而為芯片層疊體704中的處理器提供附加存儲(chǔ)。又如，層疊體704、710、716、722中的一個(gè)或多個(gè)可具有不同數(shù)目的芯片。例如，芯片層疊體704包括三塊芯片，芯片層疊體710可包括兩塊芯片，芯片層疊體716可包括一塊芯片，而芯片層疊體722可包括十塊芯片。
圖8示出包括散熱元件而其它方面與多層疊體模塊700總體上相似的多層疊體模塊800的局部視圖。圖8的局部視圖中示出兩個(gè)芯片層疊體804和806，每個(gè)層疊體包括芯片810、814、816和818。附著件812(可以是如上面圖3中的附著件108和110)將芯片810、814、816和818如圖8所示地彼此固定在一起。導(dǎo)熱件820被設(shè)置在每個(gè)層疊體804、806中的外層芯片810上并熱連接于放熱件808以散發(fā)由每個(gè)層疊體中的芯片產(chǎn)生的熱。另一導(dǎo)熱件820可將每個(gè)層疊體804和806中的另一外層芯片818連接于布線基板802(該基板總體上類似于布線基板112)以將熱從芯片散發(fā)至布線基板802。附著件812也可以是導(dǎo)熱性的，以幫助將熱量傳離芯片層疊體804和806并傳向放熱件808和布線基板802。
圖9、圖10和圖11示出在多層布線基板1002中的示例性分層腔穴1004中的芯片層疊體1012的布置。圖9說明了示出其中沒有放芯片層疊體的一個(gè)腔穴1004的布線基板1002局部視圖。圖10示出腔穴1004中設(shè)有芯片層疊體1012的布線基板1002局部俯視圖，而圖11示出圖10的橫截面?zhèn)纫晥D。
圖9-11中所示的示例性布線基板1002包括三個(gè)層1102、1104和1106。每個(gè)層可包括任何類型的布線基板(例如，印刷電路板等)。腔穴1004的底部是層1106的上表面1010，而兩行端子1038和1032被設(shè)置在腔穴1004內(nèi)在層1106的上表面1010的上方，如圖9-11所示。跡線1056(見圖10)使端子行1038中的各端子電氣連接于布線基板1002的其它部件，而跡線1050(見圖10)類似地使端子行1032中的各端子電氣連接于布線基板1002的其它部件。(圖11中示出了跡線組1050的一條跡線1112。)同樣如圖9-11所示那樣，層1104的上表面1008的一部分露出以形成凸緣，并且兩行端子被設(shè)置在該凸緣上即端子行1040和端子行1034。另外兩行端子1042和1036被設(shè)置在層1102的表面1006靠近腔穴1004的位置即端子行1036和端子行1040。跡線1058(見圖10)將端子行1040中的諸端子電氣連接于布線基板1002的其它部件，并且跡線1052類似地將端子行1034中的端子電氣連接于布線基板1002的其它部件。(圖11中示出了跡線組1052的一條跡線1110。)類似地，跡線1060(見圖10)將端子行1042中的諸端子電氣連接于布線基板1002的其它部件，而跡線1054類似地將端子行1036中的諸端子電氣連接于布線基板1002的其它部件。(圖11中示出了跡線組1054的一條跡線1108。)從圖10中可以最清楚地看出，芯片層疊體1012包括三塊芯片1014、1016和1018，每塊芯片包括沿其邊緣設(shè)置的兩行焊點(diǎn)，并且芯片1014、1016和1018如上面結(jié)合圖1-3中的芯片層疊體100一般地描述的那樣以錯(cuò)開的方式層疊。(芯片層疊體1012可與芯片層疊體100總體相似。)仍然參照?qǐng)D10，芯片1014包括焊點(diǎn)行1020和1022；芯片1016包括焊點(diǎn)行1024和1026；而芯片1018包括焊點(diǎn)行1028和1030。盡管在圖9-11中未示出任何接線，然而焊點(diǎn)行1020、1022、1024、1026、1028和1030中的任何焊點(diǎn)可相互電氣連接和/或連接到端子行1032、1034、1036、1038、1040和1042中的任何端子。這樣的接線可與圖1-3中示出并在上文中討論的接線130、132、134、136、138、140、142、144、146和148相似。即，接線130、132、134、136、138、140、142、144、146和148可包括導(dǎo)線焊接。
使用具有本文所述那些芯片層疊體和/或具有分層腔穴的布線基板具有若干優(yōu)點(diǎn)。例如，此類芯片層疊體和/或布線基板可與裸芯片、未封裝芯片的使用兼容。又如，將諸芯片彼此以及與布線基板互連的復(fù)雜度可得以降低。如圖7B中可見，可使布線基板702上必須相互交越的跡線數(shù)目最小化。例如在圖7B中，在布線基板702上只有六條跡線706、708交越地址/命令總線738。由此布線基板702只需要兩個(gè)不同的布線層。另外最小化交越跡線數(shù)目同樣最小化諸層之間所需通路的數(shù)目，由于通路一般比跡線寬數(shù)倍，因此這樣顯著減小了布線基板702的尺寸。如圖7C中可見，一層疊體中的諸芯片之間必須彼此交越的互連線的數(shù)目同樣得以最小化。這能減少串?dāng)_問題以及其它問題。
實(shí)際上，通過將層疊體中每塊芯片相對(duì)于層疊體中的其它芯片和相對(duì)于布線基板上的導(dǎo)電跡線恰當(dāng)?shù)囟ㄏ颍季€基板的成本可得以降低或最小化。影響布線基板成本的因素非限定地包括信號(hào)跡線的層數(shù)(例如，如上所討論的，圖7B中的示例性布線基板702具有兩層信號(hào)跡線)、互連設(shè)置在布線基板不同層上的信號(hào)跡線所需的導(dǎo)電通路的數(shù)目、布線基板上和布線基板內(nèi)的信號(hào)跡線的最大允許寬度、以及布線基板的尺寸。當(dāng)然，信號(hào)層數(shù)越少、通路數(shù)越少、布線基板越小、以及信號(hào)跡線最大允許寬度越大，布線基板的成本就越低。因此，通過減少跡線層數(shù)、通路數(shù)和/或布線基板的尺寸，布線基板的成本或成本函數(shù)得以減小或最小化，并且替換地或附加地，通過增大布線基板上的跡線的最大允許寬度，布線基板的成本或成本函數(shù)也可得以減小。
本文中討論的兩個(gè)示例性、非限定性的用來降低或最小化布線基板成本的定向技術(shù)如下參照?qǐng)D7A-7C，且如前所述那樣，每個(gè)層疊體704、710、716和722中的芯片被定向成使每塊芯片上與共有信號(hào)類型或功能(例如，地址字中的位2、數(shù)據(jù)字中的位4、讀取控制信號(hào)等)對(duì)應(yīng)的焊點(diǎn)彼此對(duì)齊，并且每個(gè)層疊體704、710、716和722被設(shè)置在布線基板702上以使那些具有共有信號(hào)類型或功能的焊點(diǎn)與布線基板702上同樣具有該共有信號(hào)類型或功能的跡線對(duì)齊。
圖12示出另一示例性芯片層疊體1200，它如圖所示地包括多塊芯片1202(圖示為兩塊但一個(gè)層疊體1200中可包括更多或更少的芯片1202)。芯片1202總體上與圖1的芯片102、104和106相似。如圖所示，每塊芯片1202包括沿芯片1202的兩邊緣中的每一條設(shè)置的一行焊點(diǎn)1204。在圖12中，芯片1202由附著件1214彼此附著和附著于布線基板1212。布線基板1212可與圖1的布線基板112相似并包括與圖1的跡線120、128相似的導(dǎo)電跡線1206。附著件1214可與圖1中的附著件108、110相似。如圖12所示，多條接線1208(可與圖1的任一接線130、132、134、136、138、140、142、144、146、148相似)將一個(gè)或多個(gè)焊點(diǎn)1204電氣連接于一條或多條跡線1206。然而，與圖1所示的芯片層疊體100不同，圖12的層疊體1200中的芯片1202的邊緣1210不錯(cuò)開，而是對(duì)齊以使層疊體1200中的上方芯片1202的各邊緣1210直接位于層疊體1200中的下方芯片1202的相應(yīng)邊緣1210上方。盡管在圖12中未示出，然而層疊體1200可替換地被配置成使上方芯片1202的兩邊緣1210中的一條直接位于下方芯片1202的相應(yīng)邊緣1210的上方(如圖12所示那樣)而上方芯片1202的另一邊緣1210與下方芯片1202的相應(yīng)邊緣1210錯(cuò)開(如圖1所示那樣)。無論是哪種配置，芯片層疊體1200均可用于取代附圖中示出和/或本文中描述的任何芯片層疊體。另外盡管未示出，然而焊點(diǎn)1204可包括在一塊或多塊芯片1202的兩側(cè)，實(shí)際上，焊點(diǎn)1204可包括在任何一張附圖中公開的任一芯片的兩側(cè)。
盡管已在本文中對(duì)本發(fā)明的示例性實(shí)施例和應(yīng)用進(jìn)行了說明，然而并不視圖將本發(fā)明局限于這些示例性實(shí)施例和應(yīng)用、或這些示例性實(shí)施例和應(yīng)用工作的方式以及在本文所描述的方式。
權(quán)利要求
1.一種多芯片模塊，包括包括多塊半導(dǎo)體芯片的層疊體，每塊所述半導(dǎo)體芯片包括沿所述芯片的第一邊緣設(shè)置成第一行和沿所述芯片的第二邊緣設(shè)置成第二行的多個(gè)端子；其中，所述多塊半導(dǎo)體芯片在所述層疊體中被配置成使所述層疊體中的每塊所述芯片的所述第一邊緣朝向相同方向，而所述層疊體中的每塊所述芯片的所述第二邊緣朝向相同方向，并且所述多個(gè)端子中與共有功能對(duì)應(yīng)的那些端子在所述層疊體中的每塊所述芯片上被設(shè)置成相同朝向。
2.如權(quán)利要求1所述的多芯片模塊，其特征在于，用作地址信號(hào)的端子在每塊所述芯片上被設(shè)置成相同朝向。
3.如權(quán)利要求1所述的多芯片模塊，其特征在于，用作數(shù)據(jù)信號(hào)的端子在每塊所述芯片上被設(shè)置成相同朝向。
4.如權(quán)利要求1所述的多芯片模塊，其特征在于，用作控制信號(hào)的端子在每塊所述芯片上被設(shè)置成相同朝向。
5.如權(quán)利要求1所述的多芯片模塊，其特征在于，所述層疊體中的所述多塊芯片彼此錯(cuò)開以露出每塊所述芯片上的所述第一行端子和所述第二行端子。
6.如權(quán)利要求1所述的多芯片模塊，其特征在于，所述多塊半導(dǎo)體芯片包括至少三塊芯片。
7.如權(quán)利要求1所述的多芯片模塊，其特征在于，還包括一布線基板，其中所述層疊體被設(shè)置在所述布線基板上。
8.如權(quán)利要求7所述的多芯片模塊，其特征在于所述布線基板包括多條導(dǎo)電跡線；以及所述層疊體在所述布線基板上被設(shè)置成一定的朝向，所述朝向使所述多塊芯片的所述端子中與特定信號(hào)對(duì)應(yīng)的那些被設(shè)置成與所述跡線中對(duì)應(yīng)于所述特定信號(hào)的那些跡線相同的朝向。
9.如權(quán)利要求8所述的多芯片模塊，其特征在于，還包括多個(gè)電氣連接，每個(gè)所述電氣連接將所述布線基板的所述多條跡線之一與每塊所述芯片上的多個(gè)所述端子之一電氣連接。
10.如權(quán)利要求8所述的多芯片模塊，其特征在于，所述跡線之一包括信號(hào)總線，其中所述多芯片模塊還包括多個(gè)電氣連接，每個(gè)所述電氣連接將所述總線的所述跡線之一電氣連接到所述芯片的多個(gè)端子。
11.如權(quán)利要求1所述的多芯片模塊，其特征在于，每塊芯片包括將所述芯片的一組原有焊點(diǎn)電氣連接于所述所述第一行端子和所述第二行端子的多條跡線。
12.如權(quán)利要求1所述的多芯片模塊，其特征在于，還包括熱連接于至少一塊所述芯片的散熱元件。
13.一種多芯片模塊，包括包括多塊半導(dǎo)體芯片的層疊體，每塊所述半導(dǎo)體芯片包括沿所述芯片的第一邊緣設(shè)置成第一行和沿所述芯片的第二邊緣設(shè)置成第二行的多個(gè)端子，其中所述多塊半導(dǎo)體芯片在所述層疊體中被配置成使所述層疊體中的每塊所述芯片的所述第一邊緣朝向相同方向，并且所述層疊體的每塊所述芯片的第二邊緣朝向相同方向；以及多個(gè)第一電氣連接，每個(gè)所述第一電氣連接將每塊所述芯片上具有相同信號(hào)功能的端子相連接，其中所述第一電氣連接形成連接每一所述芯片的第一總線。
14.如權(quán)利要求13所述的多芯片模塊，其特征在于，還包括多個(gè)第二電氣連接，每個(gè)所述第二電氣連接將每塊所述芯片上具有相同信號(hào)功能的端子相連接，其中所述第二電氣連接形成連接每塊所述芯片的第二總線。
15.如權(quán)利要求14所述的多芯片模塊，其特征在于，所述第一總線是地址總線而所述第二總線是數(shù)據(jù)總線。
16.如權(quán)利要求13所述的多芯片模塊，其特征在于，還包括一布線基板，所述布線基板包括與所述第一總線對(duì)應(yīng)的第一多條跡線，其中所述第一多個(gè)電氣連接被電氣連接于所述第一多條跡線。
17.如權(quán)利要求16所述的多芯片模塊，其特征在于，所述層疊體在所述布線基板上被定向成使所述第一多個(gè)電氣連接中的每一個(gè)的長(zhǎng)度最小化。
18.如權(quán)利要求16所述的多芯片模塊，其特征在于，所述第一總線是地址總線或數(shù)據(jù)總線之一。
19.如權(quán)利要求13所述的多芯片模塊，其特征在于，所述層疊體中的所述多塊芯片彼此錯(cuò)開以露出每塊所述芯片上的所述第一行端子和所述第二行端子。
20.如權(quán)利要求13所述的多芯片模塊，其特征在于，所述多塊半導(dǎo)體芯片包括至少三塊芯片。
21.一種多芯片模塊，包括包括多條跡線的基板；設(shè)置在所述基板上的多個(gè)芯片層疊體，每個(gè)所述芯片層疊體包括多塊半導(dǎo)體芯片，每塊所述半導(dǎo)體芯片包括沿所述芯片的第一邊緣設(shè)置的第一行端子以及沿所述芯片的第二邊緣設(shè)置的第二行端子，其中所述芯片被層疊成彼此錯(cuò)開以露出每塊所述芯片上的所述第一行端子和所述第二行端子；以及多個(gè)電氣連接，所述電氣連接將所述芯片層疊體內(nèi)的各芯片彼此連接并電氣連接于所述跡線；其中所述芯片在所述層疊體內(nèi)被定向成、且所述層疊體在所述布線基板上被定向成使所述端子中的一些與所述跡線中具有共有信號(hào)功能的一些跡線對(duì)齊。
22.如權(quán)利要求21所述的多芯片模塊，其特征在于，所述芯片是裸露的和未封裝的。
23.如權(quán)利要求21所述的多芯片模塊，其特征在于，一個(gè)和多個(gè)所述層疊體內(nèi)的所述芯片彼此電氣連接以形成存儲(chǔ)器模塊。
24.如權(quán)利要求21所述的多芯片模塊，其特征在于，具有共有功能的端子在每塊所述芯片上的每一所述第一行端子中被設(shè)置成相同朝向。
25.如權(quán)利要求24所述的多芯片模塊，其特征在于，具有共有功能的端子在每塊所述芯片上的每一所述第二行端子中被設(shè)置成相同朝向。
26.如權(quán)利要求21所述的多芯片模塊，其特征在于，每個(gè)所述層疊體中的每塊所述芯片上的所述第一行端子中的所述端子中的一些是數(shù)據(jù)端子。
27.如權(quán)利要求26所述的多芯片模塊，其特征在于，每個(gè)所述層疊體在所述基板上被設(shè)置成使所述數(shù)據(jù)端子與所述基板上的數(shù)據(jù)總線對(duì)齊。
28.如權(quán)利要求27所述的多芯片模塊，其特征在于，每個(gè)層疊體還包括形成數(shù)據(jù)總線并將每塊芯片上的相應(yīng)數(shù)據(jù)端子電氣連接于所述基板上的所述數(shù)據(jù)總線的多個(gè)第一電氣連接。
29.如權(quán)利要求28所述的多芯片模塊，其特征在于，地址和控制端子被設(shè)置在每個(gè)所述層疊體中的每塊所述芯片上的所述第二行端子中。
30.如權(quán)利要求29所述的多芯片模塊，其特征在于，還包括設(shè)置在所述基板上的地址和控制總線。
31.如權(quán)利要求30所述的多芯片模塊，其特征在于，每個(gè)層疊體還包括將所述層疊體的所述各芯片上的所述地址和控制端子中的一些電氣連接于所述地址和控制總線的多個(gè)第二電氣連接。
32.如權(quán)利要求21所述的多芯片模塊，其特征在于，每個(gè)所述層疊體中的每塊芯片的所述第一邊緣和所述第二邊緣朝向相同方向。
33.一種布線基板，包括相互層疊地設(shè)置的多層基板材料；所述布線基板中的腔穴，所述腔穴露出多個(gè)表面區(qū)域，每個(gè)所述表面區(qū)域與所述多個(gè)層之一對(duì)應(yīng)；以及多組端子，每組所述端子被設(shè)置在所述露出的表面區(qū)域中的一個(gè)上。
34.如權(quán)利要求33所述的布線基板，其特征在于，還包括設(shè)置在所述腔穴中的一芯片層疊體。
35.如權(quán)利要求34所述的布線基板，其特征在于，所述層疊體的所述多塊芯片的每一塊上的芯片端子沿所述芯片的第一邊緣和所述芯片的第二邊緣設(shè)置。
36.如權(quán)利要求35所述的布線基板，其特征在于，所述多組端子在所述露出的表面區(qū)域上設(shè)置成與所述芯片上的所述芯片端子對(duì)應(yīng)的朝向。
37.如權(quán)利要求36所述的布線基板，其特征在于，還包括電氣連接所述芯片端子中的一些與設(shè)置在露出的表面區(qū)域上的所述端子中的一些的電氣連接。
38.如權(quán)利要求37所述的布線基板，其特征在于，所述層疊體中的所述各芯片彼此錯(cuò)開地層疊以露出每塊所述芯片上的所述芯片端子。
39.一種制造多芯片模塊的方法，所述方法包括將多塊所述半導(dǎo)體芯片層疊以形成芯片層疊體；以及將所述芯片層疊體設(shè)置在一布線基板上，所述布線基板包括被配置成電氣連接于所述芯片的端子的導(dǎo)電跡線；其中所述芯片在所述芯片層疊體中相對(duì)于彼此定向成使所述布線基板的成本函數(shù)減小。
40.如權(quán)利要求39所述的方法，其特征在于，還包括重復(fù)所述層疊步驟以形成多個(gè)芯片層疊體；將每個(gè)所述芯片層疊體設(shè)置在所述布線基板上；其中所述芯片在每個(gè)所述芯片層疊體中相對(duì)于彼此定向成使所述布線基板的成本函數(shù)減小。
41.如權(quán)利要求39所述的方法，其特征在于，所述芯片被定向成使所述布線基板中所述跡線的獨(dú)立層的數(shù)目減少。
42.如權(quán)利要求39所述的方法，其特征在于，所述芯片被定向成使所述布線基板中用于電氣互連所述跡線的導(dǎo)電通路的數(shù)目減少。
43.如權(quán)利要求39所述的方法，其特征在于，所述芯片被定向成使所述布線基板的尺寸減小。
44.如權(quán)利要求39所述的方法，其特征在于，所述芯片被定向成增大所述跡線的最大允許尺寸。
45.如權(quán)利要求39所述的方法，其特征在于，所述多塊半導(dǎo)體芯片在所述芯片層疊體中被配置成使所述芯片上對(duì)應(yīng)于共有功能的端子在所述層疊體中的每塊所述芯片上設(shè)置成相同朝向。
46.如權(quán)利要求39所述的方法，其特征在于，所述層疊體在所述布線基板上被設(shè)置成使所述芯片上對(duì)應(yīng)于特定功能的端子與所述布線基板上對(duì)應(yīng)于所述特定功能的跡線對(duì)齊。
全文摘要
半導(dǎo)體芯片彼此錯(cuò)開層疊以使沿各芯片兩邊緣設(shè)置的端子露出。芯片具有端子的兩邊緣可朝向相同方向。電氣連接可將一塊芯片上的端子連接于另一塊芯片上的端子，并且層疊體可被設(shè)置在芯片端子可電氣連接的布線基板上。
文檔編號(hào)H01L21/44GK101027773SQ200580032454
公開日2007年8月29日 申請(qǐng)日期2005年9月26日 優(yōu)先權(quán)日2004年9月27日
發(fā)明者I·Y·漢德里羅斯, C·A·米勒, B·J·芭芭拉, B·瓦斯克斯 申請(qǐng)人:佛姆法克特股份有限公司