專利名稱：形成共面晶片級(jí)芯片封裝的方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及多芯片晶片級(jí)封裝，更具體地，涉及使用局部晶片接合(partial wafer bonding)和局部晶片切割(partial waferdicing)技術(shù)形成多芯片晶片級(jí)封裝的方法。
背景技術(shù)：
對(duì)于VLSI(超大規(guī)模集成)電路的設(shè)計(jì)，CMOS(互補(bǔ)金屬氧化物)半導(dǎo)體工藝的縮放不能超越原子的物理尺度這一基本限制導(dǎo)致了低成本、高性能多芯片封裝的重要性增加。在嵌入式單片系統(tǒng)(SoC，System-on-a-chip)設(shè)計(jì)中，在同一襯底上的不同存儲(chǔ)器和邏輯電路常常要求不同的處理步驟。例如，非易失性快閃存儲(chǔ)器使用具有極薄溝道氧化物的雙多晶硅浮柵，它們與制造邏輯電路的傳統(tǒng)CMOS工藝不相兼容。
另外，難以將在不同的襯底材料(比如硅、玻璃、碳化硅(SiC)、砷化鎵(GaAs)以及其它III-V族化合物)上制造的芯片集成起來(lái)。專用集成電路(ASIC)與諸如磁隨機(jī)存取存儲(chǔ)器(MRAM)和微機(jī)電系統(tǒng)(MEMS)這樣的器件的集成進(jìn)一步對(duì)多芯片封裝的設(shè)計(jì)提出了挑戰(zhàn)。
例如，在二維多芯片封裝中，芯片被水平放置在載體上，在芯片的頂部上或者在二級(jí)封裝(second-level package)上形成全局互連(global interconnect)。但是，由于芯片厚度的變化，常常需要將接合后的芯片表面以及芯片和周圍區(qū)域之間的間隙平面化。如果沒(méi)有平坦的表面，則不能在接合芯片表面上正確地進(jìn)行基于鑲嵌方法的互連工藝。另外，如果沒(méi)有關(guān)鍵對(duì)準(zhǔn)控制，則每一個(gè)載體都需要設(shè)置定制的掩模來(lái)形成全局互連，這增加了制造成本。
另外，在將兩個(gè)或者更多芯片垂直堆疊起來(lái)的三維疊層芯片封裝(three-dimensional stacked-chip)中，堆疊的芯片之間的互連是使用引線接合(wire bond)或者標(biāo)簽接合(tag bond)在每一個(gè)芯片的邊緣形成的。在便攜式設(shè)備中使用的堆疊式芯片必須減薄，以裝入到有限的可用空間中。隨著堆疊的芯片數(shù)量的增加，必須減小芯片的厚度。能夠堆疊的芯片的數(shù)量是由最大可用空間和最小芯片厚度決定的。
因此，需要一種經(jīng)濟(jì)而成本低的方法來(lái)形成多芯片晶片級(jí)封裝，而不需要為了形成全局互連和為了便利用不同處理步驟和不同材料制造的芯片的集成而對(duì)接合芯片表面進(jìn)行平面化。

發(fā)明內(nèi)容
本發(fā)明的舉例的實(shí)施方式包括用于形成多芯片晶片級(jí)芯片封裝的方法，不需要為了形成全局互連和為了便利用不同處理步驟和不同材料制造的芯片的集成而對(duì)接合芯片表面進(jìn)行平面化。
一種舉例的實(shí)施方式涉及一種形成多芯片晶片級(jí)封裝的方法。該方法包括在多個(gè)芯片襯底上形成多個(gè)不同類型的芯片，其中，所述多個(gè)芯片襯底中的每一個(gè)用于僅形成單一類型的芯片；將所述多個(gè)不同類型的芯片從所述多個(gè)芯片襯底上分離下來(lái)；在載體襯底中形成凹穴，其中，每一個(gè)凹穴容納所述多個(gè)不同類型的芯片中的一個(gè)；將所述多個(gè)芯片安裝到它們?cè)谒鲚d體襯底中的相應(yīng)凹穴中，使得所述多個(gè)芯片的頂面與所述載體襯底的頂面基本上共面。所述不同類型的芯片可以是存儲(chǔ)器芯片、邏輯芯片、MEMS器件、RF電路或者無(wú)源器件。
所述在多個(gè)芯片襯底上形成多個(gè)芯片的步驟還可以包括將晶片接合到所述芯片襯底中的每一個(gè)中的STI(淺溝槽隔離)區(qū)域，使得與所述STI區(qū)相鄰，在所述晶片和芯片襯底之間形成空隙，其中，晶片中在STI區(qū)上方的區(qū)域形成芯片間區(qū)域，晶片中在空隙上方的區(qū)域形成芯片區(qū)。另外，可以在芯片襯底的芯片間區(qū)域中形成分立器件，其中，所述分立器件可以是電感器、去耦電容器或者靜電放電(ESD)二極管。
在上述方法中，在將晶片接合到STI區(qū)之前，該方法還可以包括將芯片襯底上的電介質(zhì)層圖案化；蝕刻所述圖案電介質(zhì)層，以形成片外區(qū)(off-chip area)；在所述片外區(qū)中形成STI區(qū)；去除所述片外區(qū)之間的電介質(zhì)層。
所述方法還可以包括減薄所述晶片；在所述減薄晶片中形成器件；在所述減薄晶片上形成BEOL(后端線，Back-End-Of-Line)互連；在所述芯片區(qū)中形成最后器件(finishing device)和互連，以完成所述多個(gè)芯片的形成。
將所述多個(gè)芯片從所述多個(gè)芯片襯底上分離的步驟還可以包括用鈍化層鍍覆所述減薄晶片的頂面；切割或者蝕刻溝槽，穿過(guò)所述減薄晶片的芯片區(qū)到所述空隙，從而將所述多個(gè)芯片從所述多個(gè)芯片襯底上分離下來(lái)。
在所述載體襯底中形成凹穴的步驟還可以包括將晶片接合到載體襯底中的STI區(qū)，使得與STI區(qū)相鄰地在晶片和載體襯底之間形成空隙，其中，晶片中的在STI區(qū)上方的區(qū)域形成芯片間區(qū)域，晶片中的在空隙上方的區(qū)域形成芯片區(qū)。
將所述多個(gè)芯片安裝到其相應(yīng)的凹穴中的步驟還可以包括在所述芯片區(qū)中淀積厚度基本上與所述空隙相同的電介質(zhì)層；將所述多個(gè)芯片在其相應(yīng)的凹穴中對(duì)準(zhǔn)。
另一種舉例的實(shí)施方式涉及一種形成多芯片晶片級(jí)封裝的方法。該方法包括在相應(yīng)的芯片襯底上形成多個(gè)相同或者不同類型的芯片；將所述多個(gè)芯片從所述相應(yīng)的芯片襯底分離；在載體襯底上形成多個(gè)凹穴，使得所述多個(gè)凹穴中的每一個(gè)容納預(yù)定類型的芯片；從所述多個(gè)相同或者不同類型的芯片中選擇所述多個(gè)凹穴中的每一個(gè)的預(yù)定類型的芯片所對(duì)應(yīng)的芯片；并將所選擇的芯片安裝到其相應(yīng)的凹穴中，使得所選擇的芯片的頂面與載體襯底的頂面基本上共面。
優(yōu)選地，提供了一種形成多芯片晶片級(jí)封裝的方法，包括下列步驟在載體襯底中形成淺溝槽隔離(STI)區(qū)域；將晶片接合到載體襯底中的STI區(qū)，使得在晶片和載體襯底之間與STI區(qū)相鄰地形成空隙，其中，所述晶片中在所述STI區(qū)上方的區(qū)域形成芯片間區(qū)域，所述晶片中在所述空隙上方的區(qū)域形成芯片區(qū)；減薄所述晶片；在減薄的晶片上形成BEOL互連；用鈍化層鍍覆所述減薄晶片的頂面；在所述減薄晶片的芯片區(qū)中切割溝槽，使得所述減薄晶片的預(yù)定部分被分離，從而在所述減薄晶片內(nèi)形成凹穴。
從下面結(jié)合附圖對(duì)舉例的實(shí)施方式的詳細(xì)說(shuō)明，可以更加清楚本發(fā)明的上述以及其它舉例的實(shí)施方式、特征、方面和優(yōu)點(diǎn)。


圖1A-1E圖解了根據(jù)本發(fā)明的一種舉例的實(shí)施方式的用于形成多芯片晶片封裝的方法；圖2A-2C圖解了根據(jù)本發(fā)明的另一種舉例的實(shí)施方式，在假載體上形成芯片的方法；圖3A-3L圖解了根據(jù)本發(fā)明的一種舉例的實(shí)施方式，形成多芯片晶片級(jí)封裝的方法；圖4A是在執(zhí)行局部晶片切片技術(shù)之后，如圖3K所示的芯片的側(cè)視圖；圖4B是在執(zhí)行局部晶片切片技術(shù)之后，如圖3K所示的芯片的俯視圖；圖5A-5C圖解了根據(jù)本發(fā)明的一種舉例的實(shí)施方式，用于分離形成在載體襯底上的芯片的方法；圖6是根據(jù)本發(fā)明的舉例的實(shí)施方式，用于形成多芯片晶片級(jí)封裝的方法的流程圖；圖7是根據(jù)本發(fā)明的舉例的實(shí)施方式，用于在芯片襯底上形成多個(gè)芯片的方法的流程圖；圖8是根據(jù)本發(fā)明的舉例的實(shí)施方式，用于在芯片載體襯底中形成多個(gè)凹穴的方法的流程圖；圖9是根據(jù)本發(fā)明的舉例的實(shí)施方式，用于從芯片襯底上分離芯片的方法的流程圖；圖10是根據(jù)本發(fā)明的一種舉例的實(shí)施方式，將從芯片襯底分離下來(lái)的芯片安裝到載體襯底的預(yù)定凹穴中的方法的流程圖。
具體實(shí)施例方式
這里所描述的本發(fā)明的舉例的實(shí)施方式提供了制造多芯片晶片級(jí)封裝的低成本方法，其中，芯片和載體均用“局部晶片接合”和“局部晶片切割”技術(shù)形成。根據(jù)本發(fā)明的舉例的實(shí)施方式，一般，局部晶片接合技術(shù)的使用允許在晶片載體上在薄硅層的未接合區(qū)域中形成芯片，在載體襯底上在頂部薄硅層的未接合區(qū)域中形成凹穴。在芯片集成工藝中，使用局部切割技術(shù)將芯片從晶片載體上切割下來(lái)，使用同樣的局部晶片切片技術(shù)在載體襯底上形成凹穴。最后，來(lái)自同樣或者不同晶片載體的芯片被放置并接合到其對(duì)應(yīng)的凹穴中。
圖1A-1E圖解了根據(jù)本發(fā)明的一種舉例的實(shí)施方式，用于形成多芯片晶片封裝的方法。更為具體地，圖1A-1E圖解了根據(jù)本發(fā)明的舉例的實(shí)施方式，在載體襯底2(“cs”)中形成凹穴，在載體襯底中的凹穴中放置芯片的工藝。
見(jiàn)圖1A，在載體襯底2的氧化物位置8局部接合用于在載體襯底2的表面上形成凹穴的硅層6。另外，在未氧化的區(qū)域3，硅層6不接合到載體襯底2上，從而在硅層6之下，在未氧化區(qū)域3中形成微觀空隙16(如圖1A中的部分放大圖所示)。另外，空隙16包括空氣或者氮化物層。另外，可以淀積CVD氮化物膜并對(duì)之圖案化，使得空隙16包括氮化物膜。簡(jiǎn)言之，微觀空隙、CVD氮化物膜或者粗糙表面阻止了載體襯底表面上的接合。
見(jiàn)圖1A的一部分的放大視圖，該放大視示了載體襯底2，包括淺溝槽隔離(STI)區(qū)域8、硅層6、形成在硅層6和載體襯底2之間并與STI區(qū)8相鄰的空隙16的一部分。優(yōu)選地，空隙16包括空氣、氮化物層或者粗糙硅表面，以阻止接合。
接下來(lái)，在圖1B中，在硅層6上進(jìn)行傳統(tǒng)的金屬化(metallization)工藝，從而形成互連層10。然后，在載體襯底2中形成圖1C的凹穴(12、13、14和15)。使用局部晶片切片技術(shù)來(lái)在載體襯底2中形成凹穴。
圖1D和圖1E圖解了將芯片11A、24、26和28從多個(gè)假載體轉(zhuǎn)移到它們?cè)谳d體襯底2中的對(duì)應(yīng)凹穴12-15中。應(yīng)當(dāng)理解，芯片11A、24、26和28代表不同類型的芯片，其中，每一種類型的芯片形成在單獨(dú)的載體襯底上。另外，可以在載體襯底2上淀積絕緣層20，以將來(lái)自不同的假載體的多個(gè)芯片保持在位，以填充可能存在于芯片和STI區(qū)8之間的空隙，并提供平面化的頂面，從而可以在載體襯底2上形成全局互連22，如圖1E所示。
圖2A-2C圖解了根據(jù)本發(fā)明的另一種舉例的實(shí)施方式在假載體上形成芯片的方法。見(jiàn)圖2A，在STI區(qū)8’處將用于形成芯片的半導(dǎo)體層6’局部接合到假載體4上。半導(dǎo)體層6’可以是硅、鍺、砷化鎵、CdSe、II族元素和IV族元素的化合物或者III族元素和V族元素的化合物。換句話說(shuō)，可以用不同材料形成不同的芯片。在將芯片11A-11E從假載體4切割下來(lái)后，至少一個(gè)芯片，例如芯片11A，可以被組裝到其在載體襯底2中的對(duì)應(yīng)凹穴(例如凹穴14)中。這里，只圖示了一個(gè)假載體4或者s1，但是，應(yīng)當(dāng)理解，可以有許多其它的假載體，它們具有相同或者不同的半導(dǎo)體層以制成許多不同類型的芯片，例如存儲(chǔ)器芯片、邏輯電路、MEMS器件、RF電路或者無(wú)源器件。另外，如圖2B所示，每一個(gè)假載體可以制出多個(gè)相同的芯片11A-11E。應(yīng)當(dāng)理解，盡管圖2B所示的器件11A-11E具有矩形形狀，但是芯片11A-11E可以形成為具有許多不同的形狀，例如方形、多邊形、u形、v形等。另外，芯片11A-11E可以被形成為具有尺寸不同的相同形狀。例如，芯片11A-11E可以是長(zhǎng)度不等的矩形形狀的電容器。
另外，半導(dǎo)體層6’沒(méi)有在未氧化區(qū)域3’接合到假載體4上，從而在未氧化區(qū)域3’形成空隙16’，如圖2A中的放大圖所示。另外，空隙16’可以包括空氣或者氮化物層。應(yīng)當(dāng)注意，局部晶片接合技術(shù)的使用實(shí)現(xiàn)了對(duì)分別圖示于圖1A和2A中的硅層6和半導(dǎo)體層6’的厚度的更嚴(yán)格的控制。在圖2A的一部分的放大圖中，假載體4包括淺溝槽隔離STI區(qū)8’、半導(dǎo)體層6’以及形成在半導(dǎo)體層6’和假載體4之間、與STI區(qū)8’相鄰的區(qū)域16’。優(yōu)選地，該區(qū)域16’包括空氣、氮化物層或者粗糙硅表面，以阻止接合。
接下來(lái)，在假載體4上的半導(dǎo)體層6’中形成器件(未圖示)。然后在圖2B的半導(dǎo)體層6’上執(zhí)行傳統(tǒng)的金屬化工藝，從而形成與圖1B所示的互連層10具有大約相同的厚度的互連層10’。然后，從假載體4上分離圖2C的芯片11A-11E。使用局部晶片切片技術(shù)從假載體4上分離芯片11A-11E。至少一個(gè)來(lái)自假載體4的芯片11A-11E，例如芯片11A，被放置到形成在圖1C的載體襯底2中的對(duì)應(yīng)凹穴例如凹穴14中。每一個(gè)假載體可以具有相同或者不同的半導(dǎo)體頂層6’。但是，在假載體內(nèi)，制成相同的芯片。例如，具有硅頂層的第一假載體s1可以用來(lái)制成多個(gè)DRAM存儲(chǔ)器芯片。具有磁性頂層的第二假載體s2可以用來(lái)制成多個(gè)MRAM芯片。在組裝期間，來(lái)自假載體s1-sn中的每一個(gè)的至少一個(gè)芯片可以被放置到其在載體襯底cs中的對(duì)應(yīng)凹穴中。例如，在組裝多芯片晶片級(jí)封裝的過(guò)程中，來(lái)自第二假載體s2的MRAM芯片和來(lái)自第一假載體s1的四個(gè)DRAM芯片可以被放置到它們?cè)谳d體襯底cs中的對(duì)應(yīng)凹穴中。
對(duì)具有凹穴的載體襯底cs和在上面制成芯片的假載體使用相同的工藝(包括材料淀積和厚度控制)是很重要的，以便凹穴深度和芯片厚度可以匹配。換句話說(shuō)，所有完成的芯片應(yīng)當(dāng)具有與凹穴的深度相當(dāng)?shù)幕旧舷嗤暮穸?。通過(guò)使用掩模和蝕刻技術(shù)來(lái)進(jìn)行局部晶片切割，以精確控制在各自對(duì)應(yīng)的凹穴中的芯片之間的尺寸和對(duì)準(zhǔn)。然后將每一個(gè)芯片放置到其對(duì)應(yīng)的凹穴中，并用合適的粘合劑或者使用散熱膏(thermal paste)將其粘到凹穴中。該工藝不需要任何額外的平面化或者載體轉(zhuǎn)移步驟，因?yàn)樗械男酒家呀?jīng)面朝上，從而可以執(zhí)行全局互連的形成，以將載體襯底上的芯片電互連起來(lái)。
另外，局部晶片切片技術(shù)能夠?qū)⑿酒瑥募佥d體上切割并取下而不損壞假載體。通過(guò)在晶片上進(jìn)行局部切割，最好只是切割假載體上的頂部半導(dǎo)體層，從而將芯片從假載體上取下。由于該區(qū)域沒(méi)有接合到假載體上，一旦在晶片中進(jìn)行局部切割，芯片就從假載體分離下來(lái)。換句話說(shuō)，只有在晶片局部接合到假載體上時(shí)，才能進(jìn)行局部晶片切片技術(shù)。局部接合和局部切割的優(yōu)點(diǎn)是，一旦將芯片從其各自的假載體分離，芯片厚度就基本上與載體襯底的凹穴深度匹配，從而免除了粗糙拋光步驟的必要。
圖3A-3L圖解了根據(jù)本發(fā)明的一種舉例的實(shí)施方式，形成用于多芯片晶片級(jí)封裝的芯片和載體的方法。在圖3A中，在假載體300的頂面上淀積電介質(zhì)層301。電介質(zhì)層301的厚度確定了要在隨后的步驟中形成的空隙的深度。在圖3B中，用光致抗蝕劑掩模303使用傳統(tǒng)的光刻技術(shù)將電介質(zhì)層301圖案化。在圖3C中，用干法蝕刻工藝蝕刻電介質(zhì)層301以形成片外區(qū)(off-chip area)304。片外區(qū)304將在隨后的步驟中用作接合部位。在圖3D中，在片外區(qū)304中形成淺溝槽隔離(STI)區(qū)305。在圖3E中，去除電介質(zhì)層301以形成間隙區(qū)306。在圖3F中，在STI區(qū)305將晶片307接合到假載體300上，從而在間隙區(qū)306中形成空隙302。晶片307中在空隙302上方的區(qū)域形成芯片區(qū)312，晶片307中在STI區(qū)305上方的區(qū)域形成芯片間區(qū)域311。在圖3G中，將晶片307減薄，從而形成減薄晶片308。優(yōu)選地，減薄晶片308的厚度為大約50到大約100微米。該減薄技術(shù)和厚度控制已經(jīng)完全被開(kāi)發(fā)出來(lái)了，因此在此不作進(jìn)一步闡述。在圖3H中，在減薄晶片層308內(nèi)部形成器件310。在圖3I中，在減薄的晶片層308上形成BEOL或者說(shuō)后端線互連309。另外，在假載體300的減薄晶片層308的芯片間區(qū)域311中形成分立器件。分立器件可以包括電感器、去耦電容器、靜電放電(ESD)二極管或者其它任何分立器件。也就是，在切出芯片315A和315B之前，這些分立器件位于芯片間區(qū)域中，可以用來(lái)測(cè)試和監(jiān)測(cè)形成在其中的芯片的工作。另外，在形成BEOL互連309之后，用完成的器件和互連(未圖示)填充芯片區(qū)312A和312B，以完成芯片315A和315B的形成，如圖3J所示。
見(jiàn)圖3J，在減薄晶片層308的頂面上鍍覆鈍化層314，以制備用于切割的晶片。由于減薄晶片層308較薄，可以使用激光切割技術(shù)或者反應(yīng)離子蝕刻來(lái)通過(guò)切割如圖4A所示圍繞芯片315A和315B的溝槽319來(lái)從減薄晶片層308切下和分離芯片315A和315B。優(yōu)選地，溝槽寬度為大約15微米到大約40微米。圖3K圖示了用于進(jìn)行切割以穿過(guò)減薄晶片層308到達(dá)空隙302，從而將芯片315A和315B從減薄晶片層308分離下來(lái)的理想位置320。另外，在假載體或者芯片載體的芯片間區(qū)域形成的器件只可以用來(lái)測(cè)試和監(jiān)測(cè)在其中形成的芯片，因?yàn)?，一旦芯片從假載體中取下，則假載體就沒(méi)有用了而被廢棄。
另外，上述工藝還用來(lái)在載體襯底中形成凹穴。-另外，對(duì)載體襯底中不執(zhí)行與在薄晶片中形成芯片有關(guān)的步驟。但是，可以在載體襯底的芯片間區(qū)域中形成分立器件。分立器件可以包括電感器、去耦電容器、靜電放電(ESD)二極管或者其它任何分立器件。也就是，當(dāng)切出凹穴時(shí)，這些分立器件在芯片間區(qū)域中，從而這些分立器件可以用作芯片已經(jīng)形成之后的系統(tǒng)的一部分。
圖3L圖解了根據(jù)本發(fā)明的一種舉例的實(shí)施方式的載體襯底的結(jié)構(gòu)。更為具體地，圖3L圖示了在將假芯片從載體襯底的未接合區(qū)域取下之后的載體襯底結(jié)構(gòu)?，F(xiàn)在看圖3L，在從載體襯底300’切割并分離假芯片(未圖示)之后，形成結(jié)構(gòu)330，包括凹穴317A和317B以及在芯片間區(qū)域311中制造的有用的器件316A、316B和316C。
還應(yīng)當(dāng)注意，可以在不同的時(shí)間并/或從不同的源在不同的晶片上形成凹穴和芯片，由于處理步驟是相同的，芯片的厚度和凹穴的深度得到緊密的跟隨(tracked)。在將芯片放入其對(duì)應(yīng)的凹穴之前，必須淀積與圖3A的電介質(zhì)層301的厚度相同的電介質(zhì)層來(lái)填充空隙302。優(yōu)選地，在將芯片放入各自的凹穴之前用電介質(zhì)層、粘合劑層或者散熱膏(thermal paste)填充空隙302。結(jié)果，當(dāng)將所有芯片放入各自對(duì)應(yīng)的凹穴中時(shí)，所有芯片的頂面基本上與具有凹穴的晶片的頂面共面，從而減少形成多芯片晶片級(jí)集成封裝所需的步驟和工藝的數(shù)量。另外，形成在假載體的芯片間區(qū)域中的分立器件用于測(cè)試和監(jiān)測(cè)形成在其上的芯片的工作。從而，形成在載體襯底的芯片間區(qū)域中的分立器件是多芯片晶片級(jí)封裝的不可分割的一部分。
圖4A是在執(zhí)行局部晶片切片技術(shù)之后圖示于圖3K的芯片的側(cè)視圖。見(jiàn)圖4A，通過(guò)使用局部晶片切片技術(shù)從而將芯片315A從載體襯底300分離，已經(jīng)去除了減薄晶片層308的預(yù)定部分。另外，圍繞芯片315A限定了緩沖區(qū)318。這里還應(yīng)注意，執(zhí)行了一種切割技術(shù)，通過(guò)切割減薄晶片層308到達(dá)空隙302，從而將芯片315A從襯底分離下來(lái)。換句話說(shuō)，由于芯片315A在空隙302處未附接到襯底上，一旦減薄的晶片層308被切割并圍繞芯片315A切成塊，芯片315A就分離下來(lái)。
圖4B是在執(zhí)行局部晶片切片技術(shù)之后如圖3K所示的芯片的俯視圖。見(jiàn)圖4B，圖示的芯片315A具有沿著315A的外周、與切割溝槽319相鄰的緩沖區(qū)318。
圖5A-5C圖解了根據(jù)本發(fā)明的一種舉例的實(shí)施方式分離形成在載體襯底上的芯片的方法。在圖5A中，具有厚度d1的薄晶片層410被接合到厚度為d2的較厚襯底530上，以在操縱和加工期間維持機(jī)械強(qiáng)度。優(yōu)選地，厚度d1為大約50微米到大約300微米。接合區(qū)域521由接合到圖案化的氧化物層540上的晶片層510形成。未接合區(qū)域522來(lái)自氧化物層的缺失。在未接合區(qū)域中在薄晶片層510中形成芯片520或者說(shuō)電路片(die)。但是，應(yīng)當(dāng)注意，晶片層510可以是硅、鍺、砷化鎵、CdSe、II族元素和VI族元素的化合物或者III族元素和IV族元素的化合物。執(zhí)行局部晶片切片技術(shù)在薄晶片層510的頂部形成光致抗蝕劑掩模500，通過(guò)光刻對(duì)光致抗蝕劑掩模500曝光。在形成光掩模500后，執(zhí)行干法或者濕法蝕刻工藝，蝕刻薄晶片層510。或者，也可以使用無(wú)掩模直接激光切割來(lái)進(jìn)行局部切片，分離芯片520。圖5B圖示了蝕刻穿過(guò)薄晶片層510到達(dá)環(huán)繞芯片520的未接合區(qū)域522而形成的溝槽550。在圖5C中，從未接合區(qū)522去除芯片520或者電路片，從而形成凹穴560?？梢允褂酶呙芏鹊入x子體或者反應(yīng)離子蝕刻來(lái)有效地蝕刻溝槽550或者切割芯片或者說(shuō)電路片。類似地，可以通過(guò)從襯底去除假芯片來(lái)形成凹穴。凹穴的深度應(yīng)當(dāng)具有與實(shí)際的芯片基本上相同的厚度，以便在安裝芯片之后，芯片的頂面與晶片的頂面基本上共面。通過(guò)執(zhí)行該方法，封裝就準(zhǔn)備好了進(jìn)行全局芯片到芯片布線，而不需要任何進(jìn)一步準(zhǔn)備工作，比如平面化接合的芯片的頂面。
本發(fā)明的舉例的實(shí)施方式包括利于以經(jīng)濟(jì)的方式將使用不同的工藝步驟和材料制造的芯片集成起來(lái)的用于形成多芯片晶片級(jí)封裝的方法。圖6的流程解了根據(jù)本發(fā)明的舉例的實(shí)施方式，用于形成多芯片晶片級(jí)封裝的方法?，F(xiàn)在看圖6，在芯片襯底上形成多個(gè)芯片(步驟602)。接下來(lái)，通過(guò)將假芯片從載體襯底分離下來(lái)，在載體襯底中形成凹穴(步驟604)。然后，從芯片襯底分離芯片(步驟606)。應(yīng)當(dāng)理解，步驟604和606可以同時(shí)執(zhí)行或者按照不同的順序執(zhí)行。然后將從芯片襯底分離下來(lái)的芯片安裝到載體襯底中的預(yù)定凹穴中，使得芯片的頂面與載體襯底的頂面基本上共面(步驟608)。
圖7的流程解了根據(jù)本發(fā)明的一種舉例的實(shí)施方式，在芯片襯底上形成多個(gè)芯片的方法。具體地，圖7圖解了圖6的步驟602的一種舉例的方法，其涉及到在芯片襯底上形成芯片?，F(xiàn)在看圖7，對(duì)芯片襯底上的電介質(zhì)層進(jìn)行圖案化(步驟702)。接下來(lái)，蝕刻圖案電介質(zhì)層，形成片外區(qū)(步驟704)。在片外區(qū)中形成淺溝槽隔離(STI)區(qū)(步驟706)。然后，去除片外區(qū)之間的電介質(zhì)層(步驟708)。接下來(lái)，將晶片接合到STI區(qū)，使得與STI區(qū)相鄰地在晶片和芯片襯底之間形成空隙，其中，晶片中在STI區(qū)上方的區(qū)域形成芯片間區(qū)域，空隙上方的區(qū)域形成芯片區(qū)(步驟710)。然后，減薄晶片(步驟712)。然后在減薄的晶片中形成器件(步驟714)。接下來(lái)，在其中形成了器件的減薄晶片上形成BEOL互連(步驟716)。最后，在減薄晶片的芯片區(qū)中形成最后器件和互連，以完成芯片的形成(步驟718)。另外，應(yīng)當(dāng)理解，上述工藝可以用來(lái)在不同的芯片襯底上形成許多不同類型的芯片。
圖8的流程解了根據(jù)本發(fā)明的一種舉例的實(shí)施方式，用于在載體襯底中形成多個(gè)凹穴的方法。具體地，圖8圖解了圖6中的步驟604的舉例的方法，其涉及到在載體襯底中形成凹穴?，F(xiàn)在看圖8，對(duì)載體襯底上的電介質(zhì)層圖案化(步驟802)。接下來(lái)，蝕刻圖案電介質(zhì)層，以形成片外區(qū)(步驟804)。然后，在片外區(qū)中形成淺溝槽隔離(STI)區(qū)(步驟806)。然后去除片外區(qū)之間的電介質(zhì)層(步驟808)。接下來(lái)，將晶片接合到STI區(qū)，使得與STI區(qū)相鄰地形成在晶片和載體襯底之間的空隙，其中，晶片中在STI區(qū)上方的區(qū)域形成芯片間區(qū)域，空隙上方的區(qū)域形成芯片區(qū)(步驟810)。然后，減薄晶片(步驟812)。接下來(lái)，在減薄晶片上形成BEOL互連(步驟814)。用鈍化層鍍覆所述減薄晶片的頂面(步驟816)。接下來(lái)，在晶片的芯片區(qū)中切割溝槽，使得晶片的預(yù)定部分或者假芯片被分離，從而在晶片內(nèi)形成凹穴(步驟818)。
圖9的流程解了根據(jù)本發(fā)明的一種舉例的實(shí)施方式，將芯片從芯片襯底分離的方法。具體地，圖9圖解了圖6中的步驟606的舉例的方法，其涉及到將芯片從芯片襯底分離?，F(xiàn)在看圖9，用鈍化層鍍覆所述減薄晶片的頂面，以保護(hù)芯片(步驟902)。接下來(lái)，切割溝槽，穿過(guò)晶片的芯片區(qū)到達(dá)空隙，從而將芯片從芯片襯底上分離(步驟904)。
圖10的流程解了根據(jù)本發(fā)明的一種舉例的實(shí)施方式，將從芯片襯底分離下來(lái)的芯片安裝到載體襯底中的預(yù)定凹穴中的方法。具體地，圖10圖解了圖6中步驟608的一種舉例的方法?，F(xiàn)在看圖10，在凹穴的底部淀積與所述空隙具有相同的厚度的粘合劑層或者散熱膏(步驟1002)。接下來(lái)，將芯片放置到其對(duì)應(yīng)的凹穴中并對(duì)準(zhǔn)(步驟1004)。另外，取代所述粘合劑層或者散熱膏，可以使用與所述空隙具有相同尺度的電介質(zhì)層。
總之，本發(fā)明的舉例的實(shí)施方式提供了形成共面多芯片晶片級(jí)封裝的有效方法，其中，使用局部晶片接合和局部晶片切片技術(shù)來(lái)在晶片表面形成芯片和凹穴。將完成的芯片安裝到晶片的對(duì)應(yīng)的凹穴中，在接合芯片的頂部平坦表面上形成芯片間的全局互連。這些方法便利了用不同的工藝步驟和材料制造的芯片的集成。不再需要使用粗糙平坦化工藝比如化學(xué)機(jī)械拋光來(lái)使芯片的頂面平面化。由于芯片被相互精確對(duì)準(zhǔn)并且所有芯片都朝上安裝，模塊已經(jīng)準(zhǔn)備好了進(jìn)行全局布線(global wiring)，這就不需要將芯片從倒置位置翻轉(zhuǎn)過(guò)來(lái)。
上面針對(duì)本發(fā)明的舉例的實(shí)施方式進(jìn)行了具體圖示和描述。本領(lǐng)域普通技術(shù)人員可以理解，本發(fā)明的形式和細(xì)節(jié)可以進(jìn)行各種變化而不脫離所附權(quán)利要求所限定的本發(fā)明的范圍。
權(quán)利要求
1.一種形成多芯片晶片級(jí)封裝的方法，包括在多個(gè)芯片襯底上形成多個(gè)不同類型的芯片，其中，所述多個(gè)芯片襯底中的每一個(gè)用于僅形成單一類型的芯片；將所述多個(gè)不同類型的芯片從所述多個(gè)芯片襯底上分離下來(lái)；在載體襯底中形成凹穴，其中，每一個(gè)凹穴容納所述不同類型的芯片中的一個(gè)；以及將所述多個(gè)芯片安裝到它們?cè)谒鲚d體襯底中的相應(yīng)凹穴中，使得所述多個(gè)芯片的頂面與所述載體襯底的頂面基本上共面。
2.如權(quán)利要求1所述的方法，其中，所述在多個(gè)芯片襯底上形成多個(gè)芯片的步驟包括下述步驟將晶片接合到所述芯片襯底中的每一個(gè)中的淺溝槽隔離(STI)區(qū)，使得與所述STI區(qū)相鄰地在所述晶片和芯片襯底之間形成空隙，其中，晶片中在STI區(qū)上方的區(qū)域形成芯片間區(qū)域，晶片中在空隙上方的區(qū)域形成芯片區(qū)。
3.如權(quán)利要求2所述的方法，在將晶片接合到STI區(qū)之前，還包括下述步驟將芯片襯底上的電介質(zhì)層圖案化；蝕刻所述圖案電介質(zhì)層，以形成片外區(qū)；在所述片外區(qū)中形成STI區(qū)；以及去除所述片外區(qū)之間的電介質(zhì)層。
4.如權(quán)利要求2所述的方法，還包括減薄所述晶片；在所述減薄晶片中形成器件；在所述減薄晶片上形成BEOL互連；在所述芯片區(qū)中形成最后器件和互連，以完成所述多個(gè)芯片的形成。
5.如權(quán)利要求4所述的方法，其中，將所述多個(gè)芯片從所述多個(gè)芯片襯底上分離的步驟包括下述步驟用鈍化層鍍覆所述減薄晶片的頂面；切割溝槽，穿過(guò)所述減薄晶片的芯片區(qū)到達(dá)所述空隙，從而將所述多個(gè)芯片從所述多個(gè)芯片襯底上分離下來(lái)。
6.如權(quán)利要求1所述的方法，其中，在所述載體襯底中形成凹穴的步驟包括下述步驟將晶片接合到載體襯底中的STI區(qū)，使得與STI區(qū)相鄰地在晶片和載體襯底之間形成空隙，其中，晶片中的在STI區(qū)上方的區(qū)域形成芯片間區(qū)域，晶片中的在空隙上方的區(qū)域形成芯片區(qū)。
7.如權(quán)利要求6所述的方法，在將晶片接合到STI區(qū)之前，還包括下述步驟將芯片襯底上的電介質(zhì)層圖案化；蝕刻所述圖案電介質(zhì)層，以形成片外區(qū)；在所述片外區(qū)中形成淺溝槽隔離STI區(qū)；以及去除所述片外區(qū)之間的電介質(zhì)層。
8.如權(quán)利要求6所述的方法，還包括減薄所述晶片；在所述減薄晶片上形成BEOL(后端線)互連；用鈍化層鍍覆所述減薄晶片的頂面；以及在所述減薄晶片的芯片區(qū)中切割溝槽，使得所述減薄晶片的預(yù)定部分被分離下來(lái)，從而在所述減薄晶片中形成凹穴。
9.如權(quán)利要求2到8之一所述的方法，還包括在所述芯片襯底的芯片間區(qū)域中形成分立器件。
10.如權(quán)利要求6所述的方法，其中，將所述多個(gè)芯片安裝到其相應(yīng)的凹穴中的步驟包括下述步驟在所述芯片區(qū)中淀積厚度基本上與所述空隙相同的電介質(zhì)層；將所述多個(gè)芯片在其相應(yīng)的凹穴中對(duì)準(zhǔn)。
11.如權(quán)利要求6所述的方法，其中，將所述多個(gè)芯片安裝到其相應(yīng)的凹穴中的步驟包括下述步驟在所述芯片區(qū)中淀積厚度基本上與所述空隙相同的粘合劑層或者散熱膏；以及將所述多個(gè)芯片在其相應(yīng)的凹穴中對(duì)準(zhǔn)。
12.如權(quán)利要求10所述的方法，還包括在所述載體襯底上淀積絕緣層，以將所述多個(gè)芯片保持在位。
13.如權(quán)利要求12所述的方法，還包括在所述載體襯底上形成全局互連。
14.一種形成多芯片晶片級(jí)封裝的方法，包括下述步驟在相應(yīng)的芯片襯底上形成多個(gè)不同類型的芯片；將所述多個(gè)芯片從所述相應(yīng)的芯片襯底分離；在載體襯底上形成多個(gè)凹穴，使得所述多個(gè)凹穴中的每一個(gè)容納預(yù)定類型的芯片；從所述多個(gè)不同類型的芯片中選擇所述多個(gè)凹穴中的每一個(gè)的預(yù)定類型芯片所對(duì)應(yīng)的芯片；以及將所選擇的芯片安裝到其相應(yīng)的凹穴中，使得所選擇的芯片的頂面與載體襯底的頂面基本上共面。
15.如權(quán)利要求14所述的方法，其中，安裝所選擇的芯片的步驟還包括將所選擇的芯片在其對(duì)應(yīng)的凹穴中對(duì)準(zhǔn)的步驟。
16.如權(quán)利要求14或15所述的方法，其中，所述在對(duì)應(yīng)的芯片襯底上形成多個(gè)不同類型的芯片的步驟包括下述步驟將晶片接合到在對(duì)應(yīng)的芯片襯底中形成的淺溝槽隔離(STI)區(qū)，使得與所述STI區(qū)相鄰地在所述晶片和對(duì)應(yīng)的芯片襯底之間形成空隙，其中，晶片中在STI區(qū)上方的區(qū)域形成芯片間區(qū)域，晶片中在空隙上方的區(qū)域是芯片區(qū)。
17.如權(quán)利要求16所述的方法，還包括減薄所述晶片；在所述減薄晶片中形成器件；在所述減薄晶片上形成BEOL(后端線)互連；在所述芯片區(qū)中形成最后器件和互連，以完成所述多個(gè)芯片的形成。
18.如權(quán)利要求16或17所述的方法，在將晶片接合到STI區(qū)之前，還包括下述步驟將對(duì)應(yīng)的芯片襯底上的電介質(zhì)層圖案化；蝕刻所述圖案電介質(zhì)層，以形成片外區(qū)；在所述片外區(qū)中形成淺溝槽隔離(STI)區(qū)；以及去除所述片外區(qū)之間的電介質(zhì)層。
19.如權(quán)利要求17或18所述的方法，其中，將所述多個(gè)芯片從所述對(duì)應(yīng)的襯底分離的步驟包括下述步驟用鈍化層鍍覆所述減薄晶片的頂面；在所述減薄晶片的芯片區(qū)中切割溝槽，使得所述多個(gè)芯片從所述減薄晶片分離。
20.如權(quán)利要求19所述的方法，還包括將晶片接合到在載體襯底中形成的STI區(qū)，使得與所述STI區(qū)相鄰地在所述晶片和所述載體襯底之間形成空隙，其中，所述晶片中在STI區(qū)上方的區(qū)域是芯片間區(qū)域，所述晶片中在空隙上方的區(qū)域是芯片區(qū)。
21.如權(quán)利要求20所述的方法，其中，在將所選擇的芯片安裝到其對(duì)應(yīng)的凹穴中之前，還包括下述步驟在所述空隙中淀積厚度基本上與所述載體襯底的空隙的厚度相當(dāng)?shù)碾娊橘|(zhì)層。
22.如權(quán)利要求17到21之一所述的方法，還包括下述步驟在芯片襯底的芯片間區(qū)域中形成分立器件，其中，所述分立器件用來(lái)測(cè)試和監(jiān)測(cè)在所述對(duì)應(yīng)的芯片襯底上形成的所述多個(gè)芯片的工作。
23.如權(quán)利要求14到22之一所述的方法，還包括下述步驟在將所選擇的芯片安裝到其對(duì)應(yīng)的凹穴中后，在所述載體襯底上淀積絕緣層。
24.如權(quán)利要求23所述的方法，還包括下述步驟在所述載體襯底上淀積所述絕緣層后，在所述載體襯底上形成全局互連。
25.如權(quán)利要求20到24之一所述的方法，其中，將所述選擇的芯片安裝到其對(duì)應(yīng)的凹穴中的步驟包括下述步驟在所述空隙中淀積與空隙具有基本上相同的厚度的粘合劑層或者散熱膏；以及將所述選擇的芯片放置到其對(duì)應(yīng)的凹穴中。
26.如權(quán)利要求20到25之一所述的方法，還包括下述步驟在載體襯底的芯片間區(qū)域中形成分立器件。
27.一種形成多芯片晶片級(jí)封裝的方法，包括下列步驟在芯片襯底中形成淺溝槽隔離(STI)區(qū)；將晶片接合到芯片襯底中的STI區(qū)，使得在晶片和芯片襯底之間與STI區(qū)相鄰地形成空隙，其中，所述晶片中在所述STI區(qū)上方的區(qū)域形成芯片間區(qū)域，所述晶片中在所述空隙上方的區(qū)域形成芯片區(qū)；減薄所述晶片；在所述減薄的晶片中形成器件；在所述減薄的晶片上形成BEOL互連；以及在所述芯片區(qū)中形成最后器件和互連，以完成多個(gè)芯片的形成。
28.如權(quán)利要求27所述的方法，還包括將所述多個(gè)芯片從所述芯片襯底分離的步驟。
29.如權(quán)利要求28所述的方法，其中，將所述多個(gè)芯片從所述芯片襯底分離的步驟包括下述步驟用鈍化層鍍覆所述減薄晶片的頂面；切割溝槽，通過(guò)所述減薄晶片的芯片區(qū)到達(dá)所述空隙，從而將所述多個(gè)芯片從所述多個(gè)芯片襯底分離。
30.如權(quán)利要求28所述的方法，還包括下述步驟在所述減薄晶片的芯片區(qū)中切割溝槽，使得所述減薄晶片的預(yù)定部分被分離，從而在所述減薄晶片內(nèi)形成凹穴。
全文摘要
本發(fā)明提供了形成共面多芯片晶片級(jí)封裝的經(jīng)濟(jì)的方法。使用局部晶片接合和局部晶片切片技術(shù)來(lái)形成芯片和凹穴。然后將完成的芯片安裝到載體襯底的對(duì)應(yīng)的凹穴中，在完成的芯片的頂部平坦表面上形成芯片間的全局互連。所提供的方法便利了用不同的工藝步驟和材料制造的芯片的集成。不再需要使用平坦化工藝比如化學(xué)機(jī)械拋光來(lái)使芯片的頂面平面化。由于芯片被相互精確對(duì)準(zhǔn)并且所有芯片都朝上安裝，模塊已經(jīng)準(zhǔn)備好了進(jìn)行全局布線，這就不需要將芯片從倒置位置翻轉(zhuǎn)過(guò)來(lái)。
文檔編號(hào)H01L23/14GK101027765SQ200580032595
公開(kāi)日2007年8月29日 申請(qǐng)日期2005年11月16日 優(yōu)先權(quán)日2004年11月20日
發(fā)明者羅伊德·巴雷爾, 陳浩, 許履塵, 沃爾夫?qū)に魈?申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司