專利名稱：半導(dǎo)體集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路的布局(layout)技術(shù)，尤其是涉及 有效適用于結(jié)合用多個(gè)用晶體管或邏輯門構(gòu)成的最小單元(以下稱作 核心單元)，從而形成具有預(yù)定功能的功能模塊的半導(dǎo)體集成電路的 技術(shù)。
背景技術(shù)：
作為用于降低半導(dǎo)體集成電路中的功能模塊在待機(jī)狀態(tài)時(shí)的功 耗的典型方法，有停止對(duì)功能模塊內(nèi)部供給的時(shí)鐘的方法。但是在晶 體管截止時(shí)的泄漏電流大的情況下，即使停止待機(jī)狀態(tài)的功能模塊的 內(nèi)部時(shí)鐘，降低功耗的效果也不足夠。作為能切斷流向不使用的電路 塊的泄漏電流、謀求功耗的降低的半導(dǎo)體集成裝置，已知有如專利文 獻(xiàn)l中記載的那樣的技術(shù)，即，設(shè)置當(dāng)輸出切斷指令時(shí)切斷第一電源 干路和第二電源干路的連接部分的電源切斷裝置，并且該電源切斷裝
置的電路結(jié)構(gòu)采用與并列配置多個(gè)開關(guān)元件的結(jié)構(gòu)等價(jià)的結(jié)構(gòu)。
此外，作為一邊防止電路的4普誤動(dòng)作或電^各面積的增加， 一邊切 斷一部分電路的電源電壓來降低功耗的技術(shù)，已知有如專利文獻(xiàn)2記 載的那樣，將芯片內(nèi)部分割成多個(gè)電路塊，并且能切斷對(duì)任意電路塊 的電源電壓的供給，并在信號(hào)分支之前的位置設(shè)置塊間接口電路。
進(jìn)而，在切斷對(duì)功能模塊內(nèi)的電源供給時(shí)，電壓成為浮置狀態(tài)， 將該信號(hào)作為輸入的不進(jìn)行電源切斷的功能模塊的輸入門成為浮置， 其結(jié)果，成為在該輸入門產(chǎn)生泄漏電流的原因。作為其對(duì)策，如專利 文獻(xiàn)3中記載的那樣，在進(jìn)行電源切斷的功能模塊的輸出端子和不進(jìn) 行電源切斷的功能模塊的輸出端子之間設(shè)置電壓固定電路，該電壓固 定電路在電源切斷時(shí)，將對(duì)功能模塊提供的信號(hào)電壓固定為接地電 平，從而避免了不進(jìn)行電源切斷的功能模塊的輸入門變?yōu)楦≈脿顟B(tài)。
專利文獻(xiàn)l:日本特開平10-200050號(hào)公報(bào)(圖11) 專利文獻(xiàn)2:日本特開2003-92359號(hào)公報(bào)(圖1 ) 專利文獻(xiàn)3:日本特開2003-215214號(hào)公報(bào)(圖4)

發(fā)明內(nèi)容
本發(fā)明人研究了半導(dǎo)體集成電路的電源切斷。據(jù)此，在現(xiàn)有技術(shù) 中，把某種程度的門規(guī)模匯總為功能模塊，作為電源切斷的單位，當(dāng) 按該單位設(shè)定電源切斷區(qū)時(shí)，發(fā)現(xiàn)在布局后不可能分割電源區(qū)。即， 事先決定半導(dǎo)體芯片的布局圖，決定應(yīng)該進(jìn)行電源切斷的功能模塊， 設(shè)定電源切斷區(qū)，因此不可能根據(jù)與周圍塊的關(guān)系，重新設(shè)置電源切 斷區(qū)，重新進(jìn)行此后的切斷區(qū)尺寸、應(yīng)該切斷的邏輯區(qū)的變更等切斷 塊的再設(shè)定，所以很難進(jìn)行半導(dǎo)體集成電路的電源切斷區(qū)的合理化。
本發(fā)明的目的在于，提供一種用于謀求電源切斷區(qū)的合理化的技術(shù)。
從本說明書的記載和附圖中可以明確本發(fā)明的上述的和其他的目的。
如下簡單說明在本申請(qǐng)中公開的發(fā)明中的代表性的發(fā)明的概要。第一發(fā)明為，設(shè)置排列多個(gè)核心單元而構(gòu)成的單元區(qū)域和與各 上述單元區(qū)域相對(duì)應(yīng)而配置的電源開關(guān)，分別以上述核心單元為單位 而形成多個(gè)電源切斷區(qū)，在各上述電源切斷區(qū)，可通過與其對(duì)應(yīng)的上 述電源開關(guān)切斷電源。
采用上述方法，能以上述核心單元為單位詳細(xì)"i殳定電源切斷區(qū)， 所以能謀求電源切斷區(qū)的合理化。通過對(duì)電源切斷區(qū)進(jìn)行合理化，能 實(shí)現(xiàn)待機(jī)時(shí)的消耗電流的降低。在上述[1]中，設(shè)置作為接地線的第一低電位側(cè)電源線和與上 述核心單元結(jié)合的第二低電位側(cè)電源線，上述電源開關(guān)可使上述第一 低電位側(cè)電源線和上述第二低電位側(cè)電源線的連接斷續(xù)。在上述[2]中，可通過上述第二低電位側(cè)電源線的分割來設(shè)置 多個(gè)電源切斷區(qū)。在上述[3]中，上述電源開關(guān)是按照與其對(duì)應(yīng)的上述電源切斷
區(qū)的面積來決定柵極尺寸的MOS晶體管。在上述[4]中，設(shè)置對(duì)各上述電源切斷區(qū)的識(shí)別信息和被輸入 的比較用輸入信息進(jìn)行比較的比較電路，根據(jù)上述比較電路的比較結(jié) 果來控制上述電源開關(guān)的動(dòng)作。第二發(fā)明為，設(shè)置排列多個(gè)核心單元而構(gòu)成的單元區(qū)域、與各 上述單元區(qū)域相對(duì)應(yīng)而配置的電源開關(guān)、與上述電源開關(guān)結(jié)合的金屬 上位層線、與上述金屬上位層線交叉并且在該交叉位置與上述金屬上 位層線結(jié)合的金屬下位層線。其中，分別以上述核心單元分割成多個(gè) 電源切斷區(qū)，與上述電源切斷區(qū)的分割相對(duì)應(yīng)而分割上述金屬下位層在上述[6]中，設(shè)置作為接地線的第一低電位側(cè)電源線，上述 電源開關(guān)包含能使上述第一低電位側(cè)電源線和上述金屬上位層線斷 續(xù)的MOS晶體管。在上述[7]中，上述電源開關(guān)包含配置在上述金屬上位層線的 兩端的MOS晶體管。在上述[8]中，上述電源開關(guān)包含能電分割上述金屬上位層線 的第一 MOS晶體管和能電分割上述金屬下位層線的第二 MOS晶體 管。在上述[6]中，上述電源開關(guān)包含設(shè)置在上述金屬上位層線 的一端部的第三MOS晶體管和設(shè)置在上述金屬上位層線的中間部的 第四MOS晶體管。效果。
即，能提供一種實(shí)現(xiàn)了電源切斷區(qū)的合理化的半導(dǎo)體集成電路。


圖1是本發(fā)明的半導(dǎo)體集成電路的主要部分的布局說明圖
圖2是上述半導(dǎo)體集成電路的主要部分的另一布局說明圖。 圖3是上述半導(dǎo)體集成電路的主要部分的另一布局說明圖。 圖4是上述半導(dǎo)體集成電路的主要部分的其他布局說明圖。 圖5是圖4的主要部分的結(jié)構(gòu)例電路圖。 圖6是圖4的主要部分的結(jié)構(gòu)例電路圖。 圖7是上述半導(dǎo)體集成電路的主要部分的另一布局說明圖。 圖8是上述半導(dǎo)體集成電路的主要部分的另一布局說明圖。 圖9是上述半導(dǎo)體集成電路的主要部分的另一布局說明圖。 圖10是上述半導(dǎo)體集成電路的主要部分的另 一布局說明圖。 圖11是上述半導(dǎo)體集成電路的主要部分的另一布局說明圖。 圖12是上述半導(dǎo)體集成電路的主要部分的另一布局說明圖。 圖13是上述半導(dǎo)體集成電路的主要部分的另一布局說明圖。 圖14是上述半導(dǎo)體集成電路的主要部分的另 一布局說明圖。 圖15是上述半導(dǎo)體集成電路的主要部分的另一布局說明圖。 圖16是上述半導(dǎo)體集成電路的主要部分的另一布局說明圖。 圖17是上述半導(dǎo)體集成電路的主要部分的另一布局說明圖。 圖18是上述半導(dǎo)體集成電路的主要部分的另一布局說明圖。 圖19是上述半導(dǎo)體集成電路的主要部分的另一布局說明圖。 圖20是上述半導(dǎo)體集成電路的主要部分的另 一布局說明圖。 圖21是圖20所示的電路的主要部分的動(dòng)作時(shí)序圖。 圖22是上述半導(dǎo)體集成電路的主要部分的另一布局說明圖。 圖23是上述半導(dǎo)體集成電路的主要部分的另一布局說明圖。 符號(hào)的說明
IOO—半導(dǎo)體集成電路；201 ~ 204、 221 ~ 224—電源開關(guān)電路； 305 - 308、 312、 313、 703、 731— 734、 751 ~ 754—電源開關(guān)；VDD 一高電位側(cè)電源；VSS—第一低電位側(cè)電源線；VSSM—第二低電位 側(cè)電源線；A、 B、 C一電源切斷區(qū)；701—金屬下位層線；702、 831、 832—金屬上位層線。
具體實(shí)施例方式
圖1 (A)表示本發(fā)明的半導(dǎo)體集成電路的結(jié)構(gòu)例。
圖1 (A)所示的半導(dǎo)體集成電路100，雖未加以特別限制，但將 其設(shè)定為在例如單晶硅襯底等一個(gè)半導(dǎo)體襯底上利用公知的半導(dǎo)體 集成電路制造技術(shù)而形成的微型計(jì)算機(jī)，其包含多個(gè)單元區(qū)域205 ~ 214和能切斷向上述多個(gè)單元區(qū)域205 - 214供給電源的電源開關(guān)電 路201 ~ 204。電源開關(guān)電路配置在上述多個(gè)單元區(qū)域205 ~ 214的兩 側(cè)。在上述單元區(qū)域205 214中，A F表示電源切斷組。電源切斷 組A~ F能通過與其對(duì)應(yīng)的電源開關(guān)電路201 ~ 204切斷電源供給。在 單元區(qū)域205 - 214中，當(dāng)在一個(gè)單元區(qū)域內(nèi)形成不同的電源切斷組 的情況下，按該電源切斷組分割電源線。
圖1的(B) 、 (C)放大表示圖1的(A)中的主要部分。 如圖1的(B) 、 (C)所示，在單元區(qū)域210、 213中形成用于 對(duì)邏輯電^^提供電源的高電位側(cè)電源VDD線103、第一低電位側(cè)電 源VSS線104、第二低電位側(cè)電源VSSM線105。利用高電位側(cè)電源 VDD線103可以進(jìn)行高電位側(cè)電源VDD的供給，利用第一低電位側(cè) 電源VSS線104和第二低電位側(cè)電源VSSM線105,可以進(jìn)行低電位 側(cè)電源VSS的供給。在此，第二低電位側(cè)電源VSSM線105通過n 溝道MOS晶體管106、 107與第一低電位側(cè)電源VSS結(jié)合。n溝道 MOS晶體管106能由控制信號(hào)SWl來控制動(dòng)作，n溝道MOS晶體管 107能由控制信號(hào)SWr來控制動(dòng)作。第一低電位側(cè)電源VSS線104 為公共的接地線。例如在單元區(qū)域210,形成有電源切斷組A和電源 切斷組B，為了對(duì)該電源切斷組A和電源切斷組B能切斷個(gè)別的電源， 如以101所示的那樣，第二低電位側(cè)電源VSSM線105在中途4皮分割。 上述控制信號(hào)SW1、 SWr是由半導(dǎo)體集成電路100內(nèi)的未圖示的電源 控制器形成的信號(hào)。例如在待機(jī)狀態(tài)下，控制信號(hào)SW1為低電平，n 溝道MOS晶體管106為截止?fàn)顟B(tài)時(shí)，切斷對(duì)電源切斷組B的電源供 給，在控制信號(hào)SWr為低電平，n溝道MOS晶體管107為截止?fàn)顟B(tài) 時(shí)，切斷對(duì)電源切斷組A的電源供給。串聯(lián)連接p溝道MOS晶體管
和n溝道MOS晶體管的是邏輯門的最小單元(核心單元)時(shí)，根據(jù) 在第二低電位側(cè)電源VSSM線105的何處進(jìn)行分割，電源切斷組能進(jìn) 行核心單元單位的調(diào)整。
而在單元區(qū)域213中，如圖1的(C)所示，雖然設(shè)置有高電位 側(cè)電源VDD線113、第一低電位側(cè)電源VSS線114、第二低電位側(cè) 電源VSSM線115，但是只有切斷電源切斷組A，沒有在中途分割第 二低電位側(cè)電源。這時(shí)，如果n溝道MOS晶體管116、 117這兩方不 成為截止?fàn)顟B(tài)，就無法切斷對(duì)電源切斷組A的電源供給，所以通常使 控制信號(hào)SW1、 SWr的邏輯相等。即n溝道MOS晶體管116、 117 由上述電源控制器同時(shí)控制通斷。
另外，其他單元區(qū)域中也與上述單元區(qū)域210、 213同樣構(gòu)成。
上述的電源切斷組的形成在半導(dǎo)體集成電路100的布局中進(jìn)行。 半導(dǎo)體集成電路100的布局由DA (設(shè)計(jì)自動(dòng)化)工具按如下進(jìn)行。
首先，如圖2的(A)所示，在具有不同電源屬性的邏輯單元混 合存在的狀態(tài)下，不關(guān)注電源切斷組而進(jìn)行自動(dòng)配置布線處理(步驟 Sl)。接著，如圖2的(B)所示，按照電源屬性，至少劃分為2種 電源屬性來再配置邏輯單元(步驟S2)。例如，劃分為屬于A的電 源屬性和屬于B的電源屬性來進(jìn)行再配置，從而形成具有屬于A的 電源屬性的電源切斷組(為了方便，稱作"電源切斷組A")、具有 屬于B的電源屬性的電源切斷組(為了方便，稱作"電源切斷組B")。 在進(jìn)行了該再配置之后，按照上述分割，如圖1的(B)所示那樣， 分割第二低電位側(cè)電源VSS線105 (步驟S3)。
另外，也可以以核心單元為單位從最初開始分割第二4氐電位側(cè)電 源VSS線105，并按屬于各電源屬性的邏輯單元來結(jié)合第二低電位側(cè) 電源VSSM線105。
采用上述例子，能取得以下的作用效果。
(i )半導(dǎo)體集成電路100能以核心單元為單位來細(xì)致分割，利 用該核心單元單位來細(xì)致設(shè)定電源切斷組，所以能i某求電源切斷區(qū)的 合理化。通過對(duì)電源切斷區(qū)進(jìn)行合理化，能減少待機(jī)時(shí)的功耗。此外，
即使出現(xiàn)電源切斷區(qū)尺寸、應(yīng)該切斷的邏輯區(qū)時(shí)，也能靈活應(yīng)對(duì)。據(jù) 此，能實(shí)現(xiàn)電源切斷區(qū)的合理化。
(2)通過上述(1)的作用效果，能謀求待機(jī)時(shí)的電源切斷的合 理化，所以通過除去半導(dǎo)體集成電路待機(jī)時(shí)浪費(fèi)的電流，能降低功耗。
圖3表示本發(fā)明的半導(dǎo)體集成電路的主要部分的另一結(jié)構(gòu)例。 在上述步驟S3的再配置布線的第二低電位側(cè)電源VSSM線的分 割中，在連接本來應(yīng)該分割的線的情況下，可以通過排列邏輯單元配 置預(yù)先分割了線的間隔單元。此外，需要決定其柵極尺寸(柵極寬度 /柵極長度)，以便電源開關(guān)在預(yù)定時(shí)間內(nèi)使第二低電位側(cè)電源VSSM 線的電平成為接地電平。例如如圖3所示，考慮通過再配置布線，形 成核心陣列301、 302、 303、 304的情形。在此，上述核心陣列301、 302、 303、 304分別排列多個(gè)核心單元而形成，等于圖1和圖2的電 源切斷組。核心陣列的占有面積為核心陣列303最大，核心陣列304 最小。核心陣列301、 302的占有面積為核心陣列303和核心陣列304 的中間尺寸。在這種情況下，MOS晶體管的柵極尺寸為與核心陣列 303對(duì)應(yīng)的電源開關(guān)306最大，與核心陣列304對(duì)應(yīng)的電源開關(guān)308 最小。與核心陣列301對(duì)應(yīng)的電源開關(guān)305、與核心陣列302對(duì)應(yīng)的 電源開關(guān)307為上述電源開關(guān)306和上述電源開關(guān)308的中間尺寸。 另外，如核心陣列311那樣，在為沒有進(jìn)4亍分割的第二低電位側(cè)電源 VSSM的核心陣列的情況下，從其兩側(cè)通過電源開關(guān)312、 313進(jìn)行 電源供給，所以電源開關(guān)312、 313取比較小的柵極尺寸的晶體管就 足夠了。
用于驅(qū)動(dòng)上述電源開關(guān)的控制信號(hào)SW1、 SWr能如下那樣地生成。
圖4所示的半導(dǎo)體集成電路400,雖然沒有特別地限制，但為利 用眾所周知的半導(dǎo)體集成電路制造技術(shù)，例如在單晶硅村底等一個(gè)半 導(dǎo)體襯底上形成的微型計(jì)算機(jī)，包含分別發(fā)揮預(yù)定功能的功能模塊 401、 402、 403、 404。生成用于驅(qū)動(dòng)上述電源開關(guān)的控制信號(hào)SW1、 SWr等的電路，基本上在各功能模塊401、 402、 403、 404中為相同
的結(jié)構(gòu)，所以在圖4中，只示出功能模塊403其內(nèi)部的結(jié)構(gòu)。未特別 限制，功能模塊401為ROM (只讀存儲(chǔ)器)，功能模塊402是RAM (隨機(jī)訪問存儲(chǔ)器)，功能模塊403、 404為外部接口。在上述各功 能模塊401、 402、 403、 404內(nèi)設(shè)置初始值寄存器(Initial AD ) 410、 411、 408、 412。初始值寄存器410、 411、 408、 412未特別限制，由 3位構(gòu)成，根據(jù)從未圖示的CPU等提供的寄存器設(shè)定信號(hào)405來設(shè)定 初始值。在不需要變更上述初始值時(shí)，可以將初始值寄存器410、 411、 408、 412的各位的邏輯固定為直流。在功能模塊403中，初始值寄存 器408的輸出信號(hào)提供給電源開關(guān)電路201、 202。此外，在功能模塊 401、 402、 403、 404內(nèi)設(shè)置用于將串行形式輸入的比較用數(shù)據(jù)406 轉(zhuǎn)換為并行形式的串并行轉(zhuǎn)換電路409。該串并行轉(zhuǎn)換電路409的輸 出信號(hào)提供給對(duì)應(yīng)的上述電源開關(guān)電路201、 202。另外，只要通過比 較用數(shù)據(jù)406的增量等， 一點(diǎn)一點(diǎn)地按順序?qū)娫撮_關(guān)電路201、 202，抑制同時(shí)導(dǎo)通的電源開關(guān)的數(shù)量，就能減少?zèng)_擊電流。 圖5表示上述電源開關(guān)電路201的結(jié)構(gòu)例。
上述電源開關(guān)電路201包含多個(gè)選擇電路201-0、 201-1.....
201-n。多個(gè)選擇電路201-0、 201-1..... 201-n為彼此相同的結(jié)構(gòu)，
所以只詳細(xì)描述選擇電路201-0。選擇電路201-0包含用于使輸入數(shù) 據(jù)增大(+1)的運(yùn)算計(jì)數(shù)器501、用于將該運(yùn)算計(jì)數(shù)器501的輸出邏 輯和上述串并行轉(zhuǎn)換電路409的輸出邏輯進(jìn)行比較的比較電路502、 其被該比較電路502的輸出信號(hào)驅(qū)動(dòng)控制的n溝道MOS晶體管(電 源開關(guān))305。運(yùn)算計(jì)數(shù)器501由2輸入與非門、反相器和異或門組 合而成。比較電路502由異或門、或門、或非門的組合而成。在由初 始值寄存器408將邏輯值"000"提供給運(yùn)算計(jì)數(shù)器201-0時(shí)，選擇 電路201-1內(nèi)的運(yùn)算計(jì)數(shù)器上被提供了邏輯值"001",選擇電路201-n 內(nèi)的運(yùn)算計(jì)數(shù)器上被提供了邏輯值"111"。在此，選擇電路201-0、
201-1..... 201-n的運(yùn)算計(jì)數(shù)器501的輸出為每個(gè)上述電源切斷區(qū)的
識(shí)別信息。在各選擇電路201-0、 201-1..... 201-n內(nèi)的比較電路502
中，進(jìn)行運(yùn)算計(jì)數(shù)器501的輸出邏輯和上述串并行轉(zhuǎn)換電路409的輸
出邏輯的比較。該比較，在運(yùn)算計(jì)數(shù)器501的輸出邏輯和上述串并行
轉(zhuǎn)換電路409的輸出邏輯一致的情況下，與其對(duì)應(yīng)的n溝道MOS晶 體管305導(dǎo)通，第一低電位側(cè)電源VSS線和第二低電位側(cè)電源VSS 線結(jié)合。
這樣，在各選擇電路201-0、 201-1..... 201-n內(nèi)的比較電路502
中，進(jìn)行運(yùn)算計(jì)數(shù)器501的輸出邏輯和上述串并行轉(zhuǎn)換電路409的輸 出邏輯的比較，根據(jù)比較結(jié)果來控制對(duì)應(yīng)的n溝道MOS晶體管305 的動(dòng)作，所以針對(duì)應(yīng)該切斷電源的核心陣列，能有選擇地進(jìn)行電源切 斷。并且，寄存器設(shè)定信號(hào)405、比較用數(shù)據(jù)406以串行形式提供給 各功能模塊，所以能抑制功能模塊之間的布線數(shù)的增大。
圖6表示多個(gè)選擇電路201-0、 201-1、…、201-n為1位結(jié)構(gòu)的 情形。這時(shí)，運(yùn)算計(jì)數(shù)器501由一個(gè)反相器構(gòu)成，比較電路502由一
個(gè)異或門構(gòu)成。多個(gè)選4奪電路201-0、 201、1..... 201-n為1位結(jié)構(gòu)
的情況下，相應(yīng)地初始值寄存器408也為1位結(jié)構(gòu)。在1位結(jié)構(gòu)的情 況下，不需要串并行轉(zhuǎn)換電路。
在上述例子中，在單元區(qū)域的兩側(cè)設(shè)置了電源開關(guān)電路，但是也 能在與它不同的位置設(shè)置電源開關(guān)電路。例如如圖7所示，在單元區(qū) 域705，金屬下位層線701與金屬上位層線702交叉而形成第二低電 位側(cè)電源VSSM線。上述金屬下位層線701和上述金屬上位層線702 由接點(diǎn)結(jié)合，并考慮按各上述金屬上位層線702設(shè)置電源開關(guān)703的 情形。在圖7中，電源切斷組A和電源切斷組B還未進(jìn)行分割。
接著，通過再配置布線，如圖8所示，用核心單元單位分割電源 切斷組A和電源切斷組B,與該分割對(duì)應(yīng)地金屬下位層線701 -波分割。 即金屬下位層線701被分割為屬于電源切斷組A的線和屬于電源切斷 組B的線。電源開關(guān)703如圖9所示，按各金屬上位層線702進(jìn)行配 置。與由控制信號(hào)SW ( a)控制動(dòng)作的電源開關(guān)703結(jié)合的金屬上位 層線702在電源切斷組A中，通過接點(diǎn)901與對(duì)應(yīng)的金屬下位層線 701結(jié)合。與由控制信號(hào)SW (b)控制動(dòng)作的電源開關(guān)703結(jié)合的金 屬上位層線702在電源切斷組A中，通過接點(diǎn)卯2與對(duì)應(yīng)的金屬下位
層線701結(jié)合。通過控制信號(hào)SW(a) 、 SW (b)來有選擇地從低電 位側(cè)電源VSS線上切斷電源切斷組A、 B,從而能切斷對(duì)電源切斷組 A、 B的電源供給。可以考慮沖擊電流、溝道的泄漏電流等，由此來 決定上述多個(gè)電源開關(guān)703柵極氧化膜的厚度。
在此，希望按照上述電源切斷組A、 B的電路規(guī)模來調(diào)整上述電 源開關(guān)的柵極尺寸。例如如圖10的(A)所示，將再配置前的全部電 源開關(guān)731、 732、 733、 734設(shè)為標(biāo)準(zhǔn)的尺寸。再配置后，有如圖10 的(B)所示那樣電源切斷組A、 B的電路規(guī)模為同等規(guī)模的情形、 和如圖IO的(C)所示那樣電源切斷組A、 B的電路規(guī)模為不同規(guī)模 的情形。在如圖10的(B)所示那樣，電源切斷組A、 B的電路規(guī)模 為同等規(guī)模的情況下，電源開關(guān)731、 732、 733、 734的尺寸與再配 置前相等。而如圖IO的(D)所示那樣，通過再配置，電源切斷組A、 B的電路規(guī)模為不同規(guī)模的情況下，改變電源開關(guān)的尺寸。在圖10 的(D)所示的例子中，依次按照與電源開關(guān)731結(jié)合的電源切斷組 A的電路規(guī)模最大、與電源開關(guān)733、 734結(jié)合的電源切斷組A、 B 的電路規(guī)模次之、與電源開關(guān)732結(jié)合的電源切斷組B的電路規(guī)模更 小這樣的順序減小。因此，對(duì)電源開關(guān)733、 734適用具有標(biāo)準(zhǔn)的柵 極尺寸的MOS晶體管；對(duì)電源開關(guān)731適用比電源開關(guān)733、 734的 柵極尺寸大的MOS晶體管；對(duì)電源開關(guān)732適用比電源開關(guān)733、 734的柵極尺寸小的MOS晶體管。由此，按照電源切斷組A、 B的尺 寸來適當(dāng)?shù)卦O(shè)定電源開關(guān)。此時(shí)，只要預(yù)先埋入多個(gè)尺寸不同的MOS 晶體管或相同尺寸的MOS晶體管就可以構(gòu)建所需的尺寸。
圖11表示本發(fā)明的半導(dǎo)體集成電路的主要部分的另一結(jié)構(gòu)例。 圖所示的半導(dǎo)體集成電路與圖8和圖9所示的半導(dǎo)體集成電 路大不相同之處在于，在多條金屬上位層線702的兩端部設(shè)置電源開 關(guān)731 ~ 734和741 ~ 744。另外，在金屬下位層線701、金屬上位層 線702上適宜而配置切斷部，由該切斷部將線分割為二部分。上述切 斷部可以由MOS晶體管1101、 1102形成，通過使該MOS晶體管為 截止?fàn)顟B(tài)，就能將線分割為二部分。通過這樣在多條金屬上位層線702
的兩端部設(shè)置電源開關(guān)731~ 734和741 ~ 744,電源開關(guān)731 ~ 734 和與它對(duì)應(yīng)的電源開關(guān)741~ 744并聯(lián)，就能使開關(guān)的合成導(dǎo)通電阻 值減小。此外，在金屬下位層線701、金屬上位層線702上適宜地設(shè) 置切斷部，通過該切斷部將線分割為二部分，能增大電源切斷區(qū)的個(gè) 數(shù)。例如，通過MOS晶體管1101將金屬上位層線702分割為二部分， 利用電源開關(guān)734、 744就能切斷彼此不同的區(qū)域的電源。
112表示本發(fā)明的半導(dǎo)體集成電路的主要部分的另一結(jié)構(gòu)例。
圖12所示的半導(dǎo)體集成電路與圖11所示的半導(dǎo)體集成電路大不 相同之處在于，在多條金屬上位層線702的中間部設(shè)置電源開關(guān) 751~ 754。例如，通過使電源開關(guān)731 ~ 734成為截止?fàn)顟B(tài)，能切斷 區(qū)域121、 122的電源，通過使電源開關(guān)751 ~ 754成為截止?fàn)顟B(tài)，能 切斷區(qū)i或121的電源。
也可以分層地組合電源開關(guān)。例如如圖13所示，設(shè)置屬于電源 開關(guān)731、 732的下層的電源開關(guān)761、 762,通過導(dǎo)通電源開關(guān)761、 762,可以使屬于金屬上位層線831、 832的下層的線931、 932通電。 通過像這樣地分層地組合電源開關(guān)，就能增大電源切斷區(qū)的組合數(shù)。
此外，如圖14所示，在金屬上位層線831、 832的兩端側(cè)設(shè)置電 源開關(guān)731、 732、 771、 772，以折返上述金屬上位層線831 、 832的 方式設(shè)置線941、 942。由于能夠通過電源開關(guān)771、 772切斷對(duì)線941、 942的電源供給，因此能夠應(yīng)對(duì)電源切斷區(qū)的個(gè)數(shù)的增多。
如圖15所示，在多條金屬上位層線702的兩端側(cè)設(shè)置多個(gè)電源 開關(guān)731 ~ 734、 741 744，能使上述多條金屬上位層線702的一端交 替地與電源開關(guān)731 ~ 734、 741~ 744結(jié)合。電源開關(guān)731 ~ 734與第 一低電位側(cè)電源VSS線104-1結(jié)合，電源開關(guān)741 ~ 744與第一低電 位側(cè)電源VSS線104-2結(jié)合。由此，電源開關(guān)731 - 734、 741 - 744 能夠根據(jù)控制信號(hào)來切斷向彼此不同的金屬上位層線702的電源供 給。這樣也能應(yīng)對(duì)電源切斷區(qū)數(shù)的增多。
在上述例子中，說明了在第一低電位側(cè)電源VSS側(cè)設(shè)置用于切 斷對(duì)電源切斷區(qū)的電源供給的電源開關(guān)的情形，但是也能在高電位側(cè)
電源VDD側(cè)設(shè)置具有上述功能的電源開關(guān)。例如如圖16所示，沿著 高電位側(cè)電源VDD線103 i殳置高電位側(cè)電源VDD —側(cè)電源開關(guān) 781 ~ 784,沿著第一低電位側(cè)電源VSS線104設(shè)置低電位側(cè)電源VSS 一側(cè)電源開關(guān)731 ~ 734。高電位側(cè)電源VDD —側(cè)電源開關(guān)781 ~ 784 為p溝道MOS晶體管，源電極與高電位側(cè)電源VDD線i03結(jié)合，漏 電極與對(duì)應(yīng)的金屬上位層線702結(jié)合。低電位側(cè)電源VSS —側(cè)電源 開關(guān)731 ~ 734為n溝道MOS晶體管，源電極與第一低電位側(cè)電源 VSS線結(jié)合，漏電極與對(duì)應(yīng)的金屬上位層線702結(jié)合。金屬下位層線 701與電源切斷區(qū)相對(duì)應(yīng)而被適當(dāng)分割，通過接觸孔與金屬上位層線 702結(jié)合。對(duì)低電位側(cè)電源VSS—側(cè)電源開關(guān)731、 733提供控制信 號(hào)SW (a),該信號(hào)用于切斷對(duì)電源切斷區(qū)A的電源供給。對(duì)低電 位側(cè)電源VSS—側(cè)電源開關(guān)732、 734提供控制信號(hào)SW (b),該信 號(hào)用于切斷對(duì)電源切斷區(qū)B的電源供給。此外，對(duì)高電位側(cè)電源VDD 一側(cè)電源開關(guān)782、 784提供控制信號(hào)/SW(a) (/意味著邏輯反相)， 該信號(hào)用于切斷對(duì)電源切斷區(qū)A的電源供給。對(duì)高電位側(cè)電源VDD 一側(cè)電源開關(guān)781、 783提供控制信號(hào)/SW ( b),該信號(hào)用于切斷對(duì) 電源切斷區(qū)B的電源供給。這樣在高電位側(cè)電源VDD—側(cè)設(shè)置電源 開關(guān)，也能與上述例子同樣地應(yīng)對(duì)電源切斷區(qū)的增大。
也可以對(duì)第二低電位側(cè)電源VSSM分層而設(shè)置電源開關(guān)，來切斷 對(duì)電源切斷區(qū)的電源供給。圖17表示這種情形的結(jié)構(gòu)例。作為屬于 第二低電位側(cè)電源VSSM —側(cè)電源開關(guān)791-0的下層開關(guān)，設(shè)置低電 位側(cè)電源VSSM—側(cè)電源開關(guān)791-1、 791-2、 791-3、 791-4。低電位 側(cè)電源VSSM —側(cè)電源開關(guān)791-0為n溝道MOS晶體管，對(duì)其柵極 提供全局控制GA1。低電位側(cè)電源VSSM—側(cè)電源開關(guān)791-1、791-2、 791-3、 791-4為n溝道MOS晶體管，對(duì)其柵極提供用于行選擇的局 部控制信號(hào)LA1、 LA2、 LA3、 LA4。這樣分層地配置電源開關(guān)，通 過局部控制信號(hào)LA1、 LA2、 LA3、 LA4進(jìn)4亍行選才奪，能夠應(yīng)對(duì)電源 切斷區(qū)的個(gè)數(shù)的增大。
如圖19所示，也可以對(duì)單元區(qū)域191、 192、 193分層地供^合第
二低電位側(cè)電源VSSM。設(shè)置與第二低電位側(cè)電源VSSM線結(jié)合的電 源開關(guān)181、 182,作為屬于該電源開關(guān)181、 182下層的開關(guān)，設(shè)置 電源開關(guān)183 ~ 188。通過電源開關(guān)183 ~ 188,能進(jìn)4亍各單元區(qū)域191、 192、 193的電源切斷。
如圖20所示，在為電源切斷區(qū)251、 253之間進(jìn)行信號(hào)收發(fā)的電 路結(jié)構(gòu)的情況下，為了不出現(xiàn)因切斷電源切斷區(qū)251、 253中的一個(gè) 而使在另一個(gè)電源切斷區(qū)的信號(hào)的不定傳送，可以設(shè)置不定傳送防止 電路252、 272。不定傳送防止電路252、 272沒有特別限制，由2輸 入與門構(gòu)成。在2輸入與門的一個(gè)輸入端子上輸入電源切斷區(qū)251、 253之間的信號(hào)，在另一個(gè)輸入端子上被輸入控制信號(hào)254、 255。當(dāng) 控制信號(hào)254、 255為低電平時(shí)，2輸入與門就成為非激活狀態(tài)，其輸 出邏輯被固定，從而防止了不定傳送。
圖21表示圖20的主要部分的動(dòng)作時(shí)序。
示從電源開關(guān)的導(dǎo)通狀態(tài)向截止?fàn)顟B(tài)的轉(zhuǎn)變期間。根據(jù)輸入信號(hào)IN 而生成用于開關(guān)驅(qū)動(dòng)的控制信號(hào)SW (a) 、 SW(b)。在輸入信號(hào)IN 的高電平期間256，電源開關(guān)731、 732、 733從截止?fàn)顟B(tài)轉(zhuǎn)變?yōu)閷?dǎo)通 狀態(tài)?？刂菩盘?hào)SW (a)在電源開關(guān)的柵極尺寸較大時(shí)，如曲線259 那樣比較緩慢地上升，在柵極尺寸較小時(shí)，如曲線258所示那樣上升
由生成上述控制信號(hào)SW (a) 、 SW (b)的電路(未圖示)生成。與 電源開關(guān)731、 732、 733的柵極尺寸大時(shí)(參照262)相比，小的時(shí) 候(參照261)電源的沖擊電流RJ更多。當(dāng)電源的沖擊電流RI更多 地流過時(shí)，電源噪聲就增大，所以在電源噪聲的允許范圍內(nèi)決定柵極 尺寸。此外，在電源開關(guān)的漏極和柵極之間設(shè)置比較大的鏡電容，使 電源開關(guān)的柵極慢慢上升，能抑制穿透電流。另外，從高電位側(cè)電源 VDD對(duì)控制信號(hào)SW(a)、 SW (b)提供高的電壓(VCC)。其結(jié) 果，使電源開關(guān)的導(dǎo)通電阻降低變得容易，易于確保核心單元區(qū)域的 VDD動(dòng)作范圍。
圖22、 23表示上述半導(dǎo)體集成電路的主要部分的另一結(jié)構(gòu)例。 如圖22、 23所示，能沿著矩形的單元區(qū)域705的四個(gè)邊緣部設(shè) 置電源開關(guān)電路221、 222、 223、 224。這種情況下，金屬下位層線 701與電源開關(guān)電路221、 223結(jié)合，金屬上位層線702與電源開關(guān)電 路222、 224結(jié)合。這樣沿著單元區(qū)域705的四個(gè)邊緣部設(shè)置電源開 關(guān)電^各221、 222、 223、 224,可由該電源開關(guān)電路221 、 222、 223、 224斷開對(duì)單元區(qū)域705的電源供給，能降低電源供給路線中的合成 電阻，從而抑制電源供給時(shí)的電壓電平的下降。另外，在圖23中， 通過在金屬下位層線701的一部分設(shè)置切斷部231、 232并分割線， 能應(yīng)對(duì)電源切斷區(qū)數(shù)量的增大。
發(fā)明并不局限于此，在不脫離其主旨的范圍內(nèi)當(dāng)然能進(jìn)行各種變更。 工業(yè)可利用性
本發(fā)明能廣泛適用于半導(dǎo)體集成電路。
權(quán)利要求
1.一種半導(dǎo)體集成電路，包括排列多個(gè)核心單元而構(gòu)成的單元區(qū)域；和與各上述單元區(qū)域相對(duì)應(yīng)而配置的電源開關(guān)；其中，分別以上述核心單元為單位形成多個(gè)電源切斷區(qū)；在各上述電源切斷區(qū)，能夠通過與其對(duì)應(yīng)的上述電源開關(guān)來斷開電源。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，包括 作為接地線的第一低電位側(cè)電源線；和與上述核心單元相結(jié)合的第二低電位側(cè)電源線； 其中，上述電源開關(guān)能使上述第 一低電位側(cè)電源線和上述第二低 電位側(cè)電源線斷續(xù)。
3. 根據(jù)權(quán)利要求2所述的半導(dǎo)體集成電路，其中通過分割上述第二低電位側(cè)電源線而形成有多個(gè)電源切斷區(qū)。
4. 根據(jù)權(quán)利要求3所述的半導(dǎo)體集成電路，其特征在于上述電源開關(guān)被設(shè)定為按照與其對(duì)應(yīng)的上述電源切斷區(qū)的面積 來決定柵極尺寸的MOS晶體管。
5. 根據(jù)權(quán)利要求4所述的半導(dǎo)體集成電路，其中還包括對(duì)各上述電源切斷區(qū)的識(shí)別信,t、和所輸入的比較用輸入 信息進(jìn)行比較的比較電路，根據(jù)上述比較電路的比較結(jié)果來控制上述 電源開關(guān)的動(dòng)作。
6. —種半導(dǎo)體集成電路，包括 排列多個(gè)核心單元而構(gòu)成的單元區(qū)域；與各上述單元區(qū)域相對(duì)應(yīng)而配置的電源開關(guān)； 與上述電源開關(guān)相結(jié)合的金屬上位層線；與上述金屬上位層線交叉，并且在該交叉位置與上述金屬上位層 線結(jié)合的金屬下位層線；其中，分別以上述核心單元為單位分割成多個(gè)電源切斷區(qū)；與上述電源切斷區(qū)的分割相對(duì)應(yīng)來分割上述金屬下位層線；在各上述電源切斷區(qū)，能夠通過與其對(duì)應(yīng)的上述電源開關(guān)來斷開 電源。
7. 根據(jù)權(quán)利要求6所迷的半導(dǎo)體集成電路，其中 包括作為接地線的第 一低電位側(cè)電源線；上述電源開關(guān)包含能使上述第一低電位側(cè)電源線和上述金屬上 位層線斷續(xù)的MOS晶體管。
8. 根據(jù)權(quán)利要求7所迷的半導(dǎo)體集成電路，其中 上述電源開關(guān)包括配置在上述金屬上位層線的兩端側(cè)的MOS晶體管。
9. 根據(jù)權(quán)利要求8所述的半導(dǎo)體集成電路，其中 上述電源開關(guān)包括能電分割上述金屬上位層線的第一 MOS晶體管和能電分割上述金屬下位層線的第二 MOS晶體管。
10. 根據(jù)權(quán)利要求6所述的半導(dǎo)體集成電路，其中 上述電源開關(guān)包括設(shè)置在上述金屬上位層線的一端部的第三MOS晶體管和設(shè)置在上述金屬上位層線的中間部的第四MOS晶體
全文摘要
其目的在于謀求電源切斷區(qū)的合理化。設(shè)置排列多個(gè)核心單元而構(gòu)成的單元區(qū)域和與各上述單元區(qū)域相對(duì)應(yīng)而配置的電源開關(guān)，分別以上述核心單元為單位形成多個(gè)電源切斷區(qū)，在各上述電源切斷區(qū)可通過與其對(duì)應(yīng)的上述電源開關(guān)來切斷電源。據(jù)此，能以上述核心單元為單位詳細(xì)設(shè)定電源切斷區(qū)，從而實(shí)現(xiàn)電源切斷區(qū)的合理化。通過電源切斷區(qū)的合理化來降低待機(jī)時(shí)的消耗電流。
文檔編號(hào)H01L21/70GK101185162SQ20058004993
公開日2008年5月21日 申請(qǐng)日期2005年4月21日 優(yōu)先權(quán)日2005年4月21日
發(fā)明者佐佐木敏夫, 安義彥, 涼 森, 石橋孝一郎, 菅野雄介 申請(qǐng)人:株式會(huì)社瑞薩科技