專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有在下部電極與上部電極之間夾持具有鐵電特性的 電介質(zhì)膜而成的鐵電電容器結(jié)構(gòu)的半導(dǎo)體器件及其制造方法。
背景技術(shù)：
近年來，作為即使切斷電源其存儲信息也不會丟失的非易失性存儲器，
閃速存儲器(Flashmemory)以及鐵電存儲器(FeRAM:Ferro-electricRandom Access Memory)被人們所知。
閃速存儲器具有嵌入到絕緣柵場效應(yīng)晶體管(IGFET: Insulated Gate Field Effect Transistor )的柵極絕緣膜中的浮柵，并且通過在浮柵中積蓄表示存儲信 息的電荷由此來存儲信息。信息的寫入及擦除需使通過絕緣膜的隧道電流流 動，而且需要較高的電壓。
FeRAM利用鐵電體的磁滯特性(鐵電特性)來存儲信息。在具有作為 一對電極之間的電介質(zhì)的鐵電膜的鐵電電容器結(jié)構(gòu)，會隨著電極之間的施加 電壓而發(fā)生極化，即使去掉施加電壓，自發(fā)極化仍然存在。如果顛倒施加電 壓的極性，則自發(fā)極化的極性也會顛倒。只要檢測出該自發(fā)極化就能夠讀出 信息。FeRAM與閃速存儲器相比較，具有能夠在低電壓狀態(tài)下工作，且能 夠節(jié)省電力的基礎(chǔ)上進(jìn)行高速寫入的優(yōu)點(diǎn)。在現(xiàn)有的邏輯技術(shù)中引入了 FeRAM的邏輯混裝芯片(SOC:SystemOnChip)作為在IC卡等的用途正在 被進(jìn)行研究。
當(dāng)前，作為FeRAM的鐵電電容器所采用的結(jié)構(gòu)，為應(yīng)用所謂的平板電 容器結(jié)構(gòu)變得實用化，該所謂平板電容器結(jié)構(gòu)是采用通過下部電極上設(shè)置的 引出極來進(jìn)行電容器的下部電極與晶體管的雜質(zhì)擴(kuò)散區(qū)域的電連接的結(jié)構(gòu)。 近來，對半導(dǎo)體存儲器的細(xì)微化的要求越來越高，對應(yīng)此要求則必須減少存 儲單元的面積。因此，認(rèn)為作為今后的FeRAM的鐵電電容器應(yīng)用所謂堆疊 型電容器結(jié)構(gòu)變成當(dāng)務(wù)之急，所謂堆疊型電容器結(jié)構(gòu)采用通過下部電極正下 方的作為體接觸的導(dǎo)電插塞而將下部電極與雜質(zhì)擴(kuò)散區(qū)域相連接的結(jié)構(gòu)。
專利文獻(xiàn)1: JP特開2002—33459號公報 專利文獻(xiàn)2: JP特開平10—50956號公報

發(fā)明內(nèi)容
在堆疊型鐵電電容器中，為了將導(dǎo)電插塞與鐵電電容器的下部電極相連 接，在導(dǎo)電插塞的正上方(或者，隔著作為導(dǎo)電插塞的氧化防止膜形成的阻
擋導(dǎo)電膜)層疊形成下部電極。此時，下部電極(或者阻擋導(dǎo)電膜以下相 同)以后的層疊物受到導(dǎo)電插塞的取向性及高度差的影響。形成在下部電極 上的鐵電膜會強(qiáng)烈地受到取向性及高度差的影響，由此通過導(dǎo)電插塞的影響 必然地導(dǎo)致鐵電膜的劣化。
特別是，對用作體接觸(bulk contact)的導(dǎo)電插塞的材料大多數(shù)采用鎢 (W)。鉤插塞在其表面上產(chǎn)生被稱作接縫(seam)的溝道式的凹坑，并且 因積存于該接縫中的雜質(zhì)發(fā)生脫氣進(jìn)而助長鐵電膜的劣化。而且，在通過化 學(xué)機(jī)械研磨法(CMP法)進(jìn)行表面平坦化處理時，存在如下問題，即與周圍 的絕緣膜之間發(fā)生的高度差較大，導(dǎo)致鐵電膜的非常嚴(yán)重的取向性的劣化， 并損壞鐵電特性(Q開關(guān)特性等)問題。
這樣，堆疊型電容器結(jié)構(gòu)不但能夠確保較大的電容，還能夠縮小電容器 的占有面積，所以通過將該堆疊型電容器結(jié)構(gòu)應(yīng)用到鐵電電容器當(dāng)中，進(jìn)而 有助于作為近來所要求的元件的細(xì)微化及高集成化。但另一面，存在的現(xiàn)況 是還未解決如下的重大問題，因為在下部電極的正下方設(shè)置作為體接觸的導(dǎo) 電插塞，從而鐵電膜的取向性必然地顯著劣化進(jìn)而損壞鐵電特性。
本發(fā)明是鑒于上述問題所提出的，其目的在于，提供一種能夠可靠性高 的半導(dǎo)體器件及其制造方法，其中，對鐵電電容器采用堆疊型電容器結(jié)構(gòu)，
不但能夠確保較大的電容，而且還能夠縮小電容器的占有面積，而且能夠?qū)?現(xiàn)與采用平板型電容器結(jié)構(gòu)的情況同等水準(zhǔn)以上的鐵電膜的取向性，并能夠 得到良好的鐵電特性的。
本發(fā)明的半導(dǎo)體器件，包括半導(dǎo)體襯底；導(dǎo)電插塞，其形成在所述半 導(dǎo)體襯底的上方；電容器結(jié)構(gòu)，其形成在與所述導(dǎo)電插塞的上方相匹配的部 位上，而且通過下部電極與上部電極夾持具有鐵電特性的鐵電膜；層間絕緣 膜，其形成在所述導(dǎo)電插塞與所述電容器結(jié)構(gòu)之間，而且，在俯視時所述層
間絕緣膜中除了相當(dāng)于所述導(dǎo)電插塞與所述下部電極之間的區(qū)域以外的部 位上，所述導(dǎo)電插塞與所述下部電極相電連接。
本發(fā)明的半導(dǎo)體器件的制造方法，包括在半導(dǎo)體襯底的上方形成導(dǎo)電 插塞的工序；以覆蓋所述導(dǎo)電插塞的上表面的方式形成導(dǎo)電膜的工序；以覆 蓋所述導(dǎo)電膜的方式形成層間絕緣膜的工序；以填埋于所述層間絕緣膜內(nèi)而 與所述導(dǎo)電膜相電連接的方式形成由導(dǎo)電材料構(gòu)成的連接部的工序；以使下 部電極與所述連接部電連接的方式，在與所述導(dǎo)電插塞的上方相匹配的部位 形成電容器結(jié)構(gòu)的工序，其中，所述電容器結(jié)構(gòu)是依次沉積所述下部電極、 具有鐵電特性的鐵電膜以及上部電極依次而成的，而且，在俯視時包括除了 相當(dāng)于所述層間絕緣膜中的所述導(dǎo)電插塞與所述下部電極之間的區(qū)域以外 的所述下部電極的周邊區(qū)域的部位上，形成所述連接部。


圖1A是表示現(xiàn)有的FeRAM的堆疊型鐵電電容器附近的情形的概略剖 視圖。
圖1B是示意性地表示現(xiàn)有的鐵電電容器的鐵電膜的取向性的概略俯視圖。
圖2A是表示本發(fā)明的FeRAM的堆疊型鐵電電容器的附近的情形的概 略剖視圖。
圖2B是示意性地表示本發(fā)明的鐵電電容器的鐵電膜的取向性的概略俯 視圖。
圖3A是按工序順序表示第一實施方式的FeRAM的制造方法的概略剖 視圖。
圖3B是按工序順序表示第一實施方式的FeRAM的制造方法的概略剖 視圖。
圖3C是按工序順序表示第一實施方式的FeRAM的制造方法的概略剖 視圖。
圖3D是按工序順序表示第一實施方式的FeRAM的制造方法的概略剖 視圖。
圖3E是按工序順序表示第一實施方式的FeRAM的制造方法的概略剖視
圖。
圖3F是按工序順序表示第一實施方式的FeRAM的制造方法的概略剖視圖。
圖3G是按工序順序表示第一實施方式的FeRAM的制造方法的概略剖 視圖。
圖4A是按工序順序表示第一實施方式的FeRAM的制造方法的概略剖 視圖。
圖4B是按工序順序表示第一實施方式的FeRAM的制造方法的概略剖 視圖。
圖4C是按工序順序表示第一實施方式的FeRAM的制造方法的概略剖 視圖。
圖4D是按工序順序表示第一實施方式的FeRAM的制造方法的概略剖 視圖。
圖5A是按工序順序表示第一實施方式的FeRAM的制造方法的概略剖 視圖。
圖5B是按工序順序表示第一實施方式的FeRAM的制造方法的概略剖 視圖。
圖5C是按工序順序表示第一實施方式的FeRAM的制造方法的概略剖 視圖。
圖5D是按工序順序表示第一實施方式的FeRAM的制造方法的概略剖 視圖。
圖6A是按工序順序表示第一實施方式的FeRAM的制造方法的概略剖 視圖。
圖6B是按工序順序表示第一實施方式的FeRAM的制造方法的概略剖 視圖。
圖7A是按工序順序表示第一實施方式的FeRAM的制造方法的概略剖 視圖。
圖7B是按工序順序表示第一實施方式的FeRAM的制造方法的概略剖 視圖。
圖8A是表示形成在層間絕緣膜上的溝道的概略俯視圖。
圖8B是表示形成在層間絕緣膜上的溝道內(nèi)所形成的連接部的概略俯視圖。
圖9A是表示利用硬掩模法來進(jìn)行圖5A、圖5B的工序的情形的概略剖 視圖。
圖9B是表示利用硬掩模法來進(jìn)行圖5A、圖5B的工序的情形的概略剖 視圖。
圖IOA是表示利用硬掩模法來進(jìn)行圖5A、圖5B的工序的情形的概略剖 視圖。
圖10B是表示利用硬掩模法來進(jìn)行圖5A、圖5B的工序的情形的概略剖 視圖。
圖10C是表示利用硬掩模法來進(jìn)行圖5A、圖5B的工序的情形的概略剖 視圖。
圖11A是表示第一變形例的FeRAM的制造方法中的主要工序的概略剖 視圖。
圖11B是表示第一變形例的FeRAM的制造方法中的主要工序的概略剖 視圖。
圖11C是表示第一變形例的FeRAM的制造方法中的主要工序的概略剖 視圖。
圖11D是表示第一變形例的FeRAM的制造方法中的主要工序的概略剖 視圖。
圖12A是表示形成在層間絕緣膜上的開孔的概略俯視圖。 圖12B是表示形成在層間絕緣膜上的開孔內(nèi)所形成的連接部的概略剖 視圖。
圖13A是表示第二變形例的FeRAM的制造方法中的主要工序的概略剖 視圖。
圖13B是表示第二變形例的FeRAM的制造方法中的主要工序的概略剖 視圖。
圖14A是表示第三變形例的FeRAM的制造方法中的主要工序的概略剖 視圖。
圖14B是表示第三變形例的FeRAM的制造方法中的主要工序的概略剖 視圖。
圖15A是表示第四變形例的FeRAM的制造方法中的主要工序的概略剖 視圖。
圖15B是表示第四變形例的FeRAM的制造方法中的主要工序的概略剖 視圖。
圖15C是表示第四變形例的FeRAM的制造方法中的主要工序的概略剖 視圖。
圖15D是表示第四變形例的FeRAM的制造方法中的主要工序的概略剖 視圖。
圖15E是表示第四變形例的FeRAM的制造方法中的主要工序的概略剖 視圖。
圖15F是表示第四變形例的FeRAM的制造方法中的主要工序的概略剖 視圖。
圖16A是表示第四變形例的FeRAM的制造方法當(dāng)中的主要工序的概略 剖視圖。
圖16B是表示第四變形例的FeRAM的制造方法中的主要工序的概略剖 視圖。
圖16C是表示第四變形例的FeRAM的制造方法中的主要工序的概略剖 視圖。
圖16D是表示第四變形例的FeRAM的制造方法中的主要工序的概略剖 視圖。
圖17A是表示第四變形例的FeRAM的制造方法中的主要工序的概略剖 視圖。
圖17B是表示第四變形例的FeRAM的制造方法中的主要工序的概略剖 視圖。
圖18A是表示第四變形例的FeRAM的制造方法中的主要工序的概略剖 視圖。
圖18B是表示第四變形例的FeRAM的制造方法中的主要工序的概略剖 視圖。
圖19是表示在FeRAM的整個面上形成了各氫保護(hù)膜的情形的概略剖視圖。
圖20A是表示第五變形例的FeRAM的制造方法中的主要工序的概略剖 視圖。
圖20B是表示第五變形例的FeRAM的制造方法中的主要工序的概略剖 視圖。
圖20C是表示第五變形例的FeRAM的制造方法中的主要工序的概略剖 視圖。
圖20D是表示第五變形例的FeRAM的制造方法中的主要工序的概略剖 視圖。
圖20E是表示第五變形例的FeRAM的制造方法中的主要工序的概略剖 視圖。
圖21A是表示第五變形例的FeRAM的制造方法中的主要工序的概略剖 視圖。
圖21B是表示第五變形例的FeRAM的制造方法中的主要工序的概略剖 視圖。
圖21C是表示第五變形例的FeRAM的制造方法中的主要工序的概略剖 視圖。
圖21D是表示第五變形例的FeRAM的制造方法中的主要工序的概略剖 視圖。
圖22A是表示第二實施方式的FeRAM的制造方法中的主要工序的概略 剖視圖。
圖22B是表示第二實施方式的FeRAM的制造方法中的主要工序的概略 剖視圖。
圖22C是表示第二實施方式的FeRAM的制造方法中的主要工序的概略 剖視圖。
圖22D是表示第二實施方式的FeRAM的制造方法中的主要工序的概略 剖視圖。
圖23A是表示形成在層間絕緣膜上的開孔的概略俯視圖。
圖23B是表示形成在層間絕緣膜上的開孔內(nèi)所形成的連接部的概略俯 視圖。
圖24A是表示下部電極與各連接部之間的理想連接狀態(tài)的概略俯視圖。
圖24B是表示下部電極的形成位置上以箭頭A方向產(chǎn)生一些位移的情況
的概略俯視圖。
圖25是表示導(dǎo)電膜的周邊區(qū)域的相對置的兩個位置上形成各個連接部 的情形的概略俯視圖。
具體實施例方式
一本發(fā)明的基本構(gòu)架一
在本發(fā)明中，在對鐵電電容器采用堆疊型電容器結(jié)構(gòu)時，為了除去導(dǎo)電 插塞表面的取向性及高度差對鐵電膜的影響，在下部電極(或者阻擋導(dǎo)電膜) 與導(dǎo)電插塞之間形成層間絕緣膜。層間絕緣膜的表面通過對其表面進(jìn)行平坦 化處理，而不同于下部電極或阻擋導(dǎo)電膜這樣的導(dǎo)電膜，能夠以不受到下層 的取向性及高度差的影響的方式形成該層間絕緣膜。
在本發(fā)明中，為了良好地確保下部電極、進(jìn)一步鐵電膜的中央?yún)^(qū)域的取 向性，在俯視時層間絕緣膜中的相當(dāng)于導(dǎo)電插塞與下部電極之間的區(qū)域，即 在中央?yún)^(qū)域以外的部位上，電連接導(dǎo)電插塞和下部電極。詳細(xì)地說，以覆蓋 導(dǎo)電插塞的上表面的方式形成導(dǎo)電膜，并且在覆蓋導(dǎo)電膜的層間絕緣膜內(nèi)， 在包括下部電極的周邊區(qū)域的部位上，隔著導(dǎo)電插塞而形成連接部，該連接 部電連接導(dǎo)電插塞和下部電極。
在FeRAM中，形成鐵電電容器之后，雖然為了回復(fù)鐵電膜的特性需要 進(jìn)行退火處理，但是由該退火處理，Pb及氧從鐵電膜(例如由PZT等構(gòu)成 的情況)的周邊區(qū)域脫離使得該周邊區(qū)域的Pb濃度及氧濃度降低。由于該 Pb脫離以及氧脫離，在鐵電膜的周邊區(qū)域中該鐵電特性不可避免地劣化。
即使在本發(fā)明的情況下，連接導(dǎo)電插塞和下部電極的連接部也是必要 的，在下部電極中的該連接部的形成位置上，鐵電膜的鐵電特性不可避免地 劣化。在本發(fā)明中，積極利用鐵電膜中的不能避免鐵電特性劣化的周邊區(qū)域， 在相當(dāng)于下部電極的該周邊部位的部位上形成連接部。S卩，在原本避免不了 劣化的周邊區(qū)域上形成連接部，而下部電極的中央?yún)^(qū)域上沒有設(shè)置引起鐵電 膜的取向性劣化的結(jié)構(gòu)物。在該結(jié)構(gòu)中，在對確保鐵電特性最為有效的鐵電 膜的中央?yún)^(qū)域上，通過層間絕緣膜阻斷了導(dǎo)電插塞的影響，從而能夠很好地
控制形成在層間絕緣膜上的層疊物的取向性而形成層疊物。因此，能夠以具 有盡可能良好的取向性及高的鐵電特性的方式形成鐵電膜。
在此點(diǎn)上，專利文獻(xiàn)1公開了在下部電極的上方的阻擋導(dǎo)電膜上形成框 狀的凹部的例子。然而，要是在導(dǎo)電插塞的垂直上方上形成阻擋導(dǎo)電膜，之 后的層疊物不可避免地受到導(dǎo)電插塞的取向性及高度差的影響。
另外，專利文獻(xiàn)2公開了，在氧化硅膜及氮化硅膜的層疊膜內(nèi)，中間隔 著阻擋導(dǎo)電膜而形成下部電極的例子。與專利文獻(xiàn)l一樣地，雖然在導(dǎo)電插 塞的垂直上方形成阻擋導(dǎo)電膜，但是之后的層疊物不可避免地受到導(dǎo)電插塞 的取向性及高度差的影響。
與現(xiàn)有例相比較的基礎(chǔ)上，對本發(fā)明的具體例進(jìn)行說明。
圖1A、圖2A是表示FeRAM的堆疊型鐵電電容器附近的情形的概略剖 視圖，圖1A為現(xiàn)有例，圖2A為本發(fā)明的一個例子。
圖1A及圖2A同樣表示，在層間絕緣膜102內(nèi)埋設(shè)形成作為體接觸的 鎢插塞(Wplug) 101，并且在層間絕緣膜106內(nèi)埋設(shè)形成鐵電電容器111， 該鐵電電容器是通過下部電極103與上部電極104夾持鐵電膜105而成的。
在現(xiàn)有的堆疊型鐵電電容器中，如圖1A所示，在鎢插塞101的正上方 以與其相連接的的方式形成下部電極103，并在該下部電極103上依次層疊 形成有鐵電膜105及上部電極104。因此，下部電極103會受到鎢插塞101 的取向性及高度差的影響，更進(jìn)一步鐵電膜105也會同樣地受到該影響。圖 1B表示此時的鐵電膜105的俯視時的情形。如上所述，在現(xiàn)有結(jié)構(gòu)中，鐵 '電膜105的中央?yún)^(qū)域105a(圖1A中以虛線來表示的區(qū)域)中的中心部分105c 和周邊區(qū)域105b上取向性低，與這些相比具有更高取向性的僅僅是中央?yún)^(qū) 域105a中的除中心部分105c以外的間隙部分105d。
相對于此，在本發(fā)明的堆疊型鐵電電容器中，如圖2A所示，以覆蓋鎢 插塞101的方式形成導(dǎo)電膜112，并以覆蓋該導(dǎo)電膜112的方式形成層間絕 緣膜113。對層間絕緣膜113的表面進(jìn)行平坦化處理。在鎢插塞101上隔著 層間絕緣膜113形成有下部電極103，而且在該下部電極103上依次層疊形 成有鐵電膜105及上部電極104。通過由連接部114連接導(dǎo)電膜112和下部 電極103從而電連接鴿插塞101和下部電極103，其中，該連接部114埋設(shè) 形成在層間絕緣膜113內(nèi)的相當(dāng)于鐵電膜105的周邊區(qū)域105b的部位上。
圖2B表示此時的鐵電膜105的俯視時的情形。這樣，在本發(fā)明的結(jié)構(gòu)中， 不可避免地造成取向性削弱的僅僅為周邊區(qū)域105b (圖2A中虛線線所表示 的區(qū)域)，能夠?qū)崿F(xiàn)作為為了確保鐵電特性的最有效區(qū)域的鐵電膜105的整 個中央?yún)^(qū)域105a取向性高。
可以考慮以沿著下部電極的周邊區(qū)域的框狀形成連接部。通過使連接部 形成為框狀，能夠盡可能地利用原來無助于確保取向性的周邊區(qū)域，進(jìn)而獲 得與下部電極的充分連接，同時能夠?qū)崿F(xiàn)鐵電膜的中央?yún)^(qū)域的良好的取向性 及鐵電特性。
另外，可以考慮在下部電極的周邊區(qū)域的2個角或者4個角上，以插塞 形狀形成連接部。通過使連接部形成為插塞形狀，不但使得形成連接部變得 較容易，還能夠?qū)崿F(xiàn)鐵電膜的中央?yún)^(qū)域的良好的取向性及鐵電特性。
作為連接部的具體的形成部位，優(yōu)選在下部電極的周邊區(qū)域內(nèi)的位置上 形成。在FeRAM中，為了在形成鐵電電容器之后回復(fù)鐵電膜的特性而需進(jìn) 行退火處理。當(dāng)連接部的一部分向下部電極外側(cè)突出時，通過退火處理如果 連接部為鎢等的材料則表面被氧化，導(dǎo)電性會顯著劣化。所以，如上所述通 過將連接部形成在下部電極的周邊區(qū)域內(nèi)而能夠防止連接部的氧化，從而能 夠確保充分的連接。
將連接部形成在下部電極的周邊區(qū)域內(nèi)的位置上時，作為連接部的材料 可采用通用的鎢(W)或銅(Cu)。當(dāng)采用Cu時，通過所謂的電鍍法用Cu 來填埋作為連接部的溝道或開孔，并通過CMP (化學(xué)機(jī)械研磨)法對表面進(jìn) 行平坦化處理。在電鍍法中，與CVD (化學(xué)氣相沉積法)法不同不會產(chǎn)生接 縫等。由此，不用擔(dān)心由殘留在接縫的雜質(zhì)導(dǎo)致發(fā)生脫氣，所以能夠填充性 良好地填充溝道或開孔。而且，Cu比較柔軟從而接近于層間絕緣膜的研磨 速度，因此與層間絕緣膜難于產(chǎn)生高度差。因此，通過采用Cu，即使微小 的溝道或開孔也能夠充分地進(jìn)行填埋。
另外，作為連接部的其它具體形成部位，可以考慮橫跨包括下部電極的 周邊區(qū)域的該下部電極內(nèi)外的位置。當(dāng)俯視時的鐵電電容器的占有面積進(jìn)一 步縮小時，如上所述，將連接部形成在下部電極的周邊區(qū)域內(nèi)的位置上，特 別是將框狀的連接部形成在周邊區(qū)域內(nèi)的位置上是很困難的。因此，如上所 述，通過將連接部形成在橫跨包括下部電極的周邊區(qū)域的該下部電極的內(nèi)外 的位置，從而能夠應(yīng)對細(xì)微化。此時，作為應(yīng)對連接部氧化的對策，可以考 慮將特性回復(fù)的退火處理的溫度設(shè)定為較低溫度，而且挑選連接部的材料。
作為后者的具體的例子，可以舉銥(Ir)或TiAIN。 Ir是即使被氧化成為Ir02 (導(dǎo)電性氧化物)，也是不會失去導(dǎo)電性的金屬。另外，TiAIN是一種具有 良好耐氧化性的導(dǎo)電性氮化物。通過將這些用作連接部的材料，能夠?qū)⑦B接 部形成在橫跨包括下部電極的周邊區(qū)域的該下部電極的內(nèi)外的位置上，能夠 充分地應(yīng)對鐵電電容器的更進(jìn)一步的細(xì)微化。
一應(yīng)用本發(fā)明的具體實施方式
一
下面，參照附圖來詳細(xì)說明應(yīng)用本發(fā)明的各個具體實施方式
。
(第一實施方式)
本實施方式中公開了采用堆疊型電容器結(jié)構(gòu)的FeRAM的結(jié)構(gòu)及其制造 方法。此外，在本實施方式中，只對FeRAM的存儲單元部附近進(jìn)行了表示， 而省略了邏輯部等的說明及圖示。在此為了方便說明，將FeRAM的結(jié)構(gòu)與 其制造方法一起進(jìn)行描述。
圖3A 圖7B是按工序順序表示第一實施方式的FeRAM的制造方法的 概略剖視圖。
首先，如圖3A所示，在硅半導(dǎo)體襯底IO上形成作為選擇晶體管發(fā)揮作 用的MOS晶體管20。
詳細(xì)地說，例如通過STI (Shallow Trench Isolation:淺溝槽隔離)法， 在硅半導(dǎo)體襯底10的表層上形成元件分離結(jié)構(gòu)11，從而確定元件有源區(qū)域。
接著，將雜質(zhì)、在此為B (硼)，在例如離子注入劑量為3.0xl0"/cm2、 加速度能量為300keV的條件下離子注入到元件有源區(qū)域，從而形成阱12。
接著，通過熱氧化等，在元件有源區(qū)域上形成膜厚為3.0nm左右的較薄 的柵極絕緣膜13，并且通過CVD法，在柵極絕緣膜13上沉積膜厚為180nm 左右的多晶硅膜以及膜厚為29nm左右的例如氮化硅膜，并且通過光刻法及 其之后的干蝕刻的方法，將氮化硅膜、多晶硅膜以及柵極絕緣膜13加工成 電極形狀，從而在柵極絕緣膜13上對柵電極14圖案成形。與此同時，在柵 電極14上對由氮化硅膜構(gòu)成的蓋膜15進(jìn)行圖案成形。
接著，以蓋膜15作為掩模，將雜質(zhì)、在此為AS (砷)，在例如離子注
入劑量為5.0xl014/cm2，加速度能量為10keV的條件下，離子注入到元件有 源區(qū)域，從而形成所謂的LDD (Lightly D叩ed Drain:輕慘雜漏)區(qū)域16。
接著，通過CVD法，將例如氧化硅膜沉積在整個面上，而且通過對該 氧化硅膜進(jìn)行所謂的回蝕(Each back),僅在柵電極14以及蓋膜15的側(cè)面殘 留氧化硅膜來形成側(cè)壁絕緣膜17。
接著，以蓋膜15以及側(cè)壁絕緣膜17作為掩模，將雜質(zhì)、在此為P(磷)， 以與LDD區(qū)域16相比具有更高的雜質(zhì)濃度的條件，例如離子注入劑量為 5.0xl0"/cm2，加速度能量為13keV的條件下離子注入到元件有源區(qū)域，進(jìn) 而形成與LDD區(qū)域16相重疊的源極/漏極區(qū)域18，由此完成MOS晶體管 20。然后，以覆蓋MOS晶體管20的方式形成保護(hù)膜19。作為保護(hù)膜19是 以200nm左右的膜厚沉積氮氧化硅(SiON)而成的。此外，在圖3B及其之 后的附圖中，省略硅半導(dǎo)體襯底10、阱12、元件分離結(jié)構(gòu)11、 LDD區(qū)域16 以及源極/漏極區(qū)域18的圖示。
接下來，如圖3B所示，形成覆蓋MOS晶體管20的層間絕緣膜21以及 作為體接觸的鎢插塞22。
詳細(xì)地說，首先以覆蓋MOS晶體管20的方式形成層間絕緣膜21。在此， 層間絕緣膜21是通過例如采用TEOS的CVD法，將氧化硅膜以600nm左右 的膜厚沉積而成的。然后，例如通過CMP法對層間絕緣膜21的表面進(jìn)行平 坦化處理。
接著，通過光刻法及其后的干蝕刻，對層間絕緣膜21及保護(hù)膜19進(jìn)行 加工，直到源極/漏極區(qū)域18的表面的一部分露出，從而形成例如直徑約 0.25nm的接觸孔21a。
接著，以覆蓋接觸孔21a的壁面的方式，在層間絕緣膜2上通過濺射法 依次沉積例如Ti膜(膜厚為30nm左右)以及TiN膜(膜厚為20nm左右)， 從而形成基底膜(膠膜)23。
然后，通過CVD法，隔著膠膜23而以填充接觸孔21a的方式形成鎢(W) 膜。然后，例如通過CMP法，將層間絕緣膜21作為阻止膜對W膜以及膠 膜23進(jìn)行研磨，從而在接觸孔21a內(nèi)隔著膠膜23而形成由W填充的鎢插塞 22。
接下來，如圖3C所示，形成導(dǎo)電膜24。
詳細(xì)地說，通過濺射法，依次沉積例如TiN膜(膜厚為150nm左右)、 Al—Cu膜(膜厚為300nm左右)以及TiN膜(膜厚為150nm左右)，從而 形成層疊結(jié)構(gòu)的導(dǎo)電膜24。在此，考慮到TiN膜比Al—Cu膜具有更好的耐 熱性，所以也可以不形成Al—Cu膜而較厚地形成TiN膜。例如此時，將TiN 膜以300nm 500nm左右的膜厚沉積，進(jìn)而形成單層結(jié)構(gòu)的導(dǎo)電膜24。 接下來，如圖3D所示，形成用于加工導(dǎo)電膜24的抗蝕劑圖案26。 詳細(xì)地說，在導(dǎo)電膜24上涂敷形成反射防止膜25 (可以省略)之后， 在反射防止膜25上涂敷形成抗蝕劑。然后，通過利用光刻法加工抗蝕劑， 從而形成抗蝕劑圖案26。
接下來，如圖3E所示，利用抗蝕劑圖案26對導(dǎo)電膜24進(jìn)行加工。 詳細(xì)地說，以抗蝕劑圖案26作為掩模對導(dǎo)電膜24進(jìn)行干蝕刻。與此同 時，還對反射防止膜25進(jìn)行蝕刻。通過該干蝕刻并依照抗蝕劑圖案26，以 在層間絕緣膜21上覆蓋鎢插塞22的方式，對導(dǎo)電膜24進(jìn)行圖案成形。然 后，除去抗蝕劑圖案26及其下層的反射防止膜25。 接下來，如圖3F所示，形成層間絕緣膜27。
詳細(xì)地說，以填埋導(dǎo)電膜24的方式將層間絕緣膜27形成在層間絕緣膜 21上。在此，作為層間絕緣膜27是例如通過利用TEOS的CVD法將氧化硅 膜以1300nm 1500nm左右的膜厚沉積而成的。然后，為了除去由于覆蓋導(dǎo) 電膜24而形成在層間絕緣膜27的表面的高度差，通過例如CMP法除去層 間絕緣膜27的表層，使得層間絕緣膜27的膜厚剩下300nm 400nm左右。 由此，使層間絕緣膜27的表面變得平坦。
在此，通過CMP法來對層間絕緣膜27的表面進(jìn)行平坦化處理，由此在 層間絕緣膜27中不會受到鎢插塞22的取向性及高度差的影響并可阻斷該影 響，即能夠使得層間絕緣膜27在其表面上具有良好的取向性。
接下來，如圖3G所示，形成用于在層間絕緣膜27上形成溝道的抗蝕劑 圖案29。
詳細(xì)地說，在層間絕緣膜27上涂敷形成反射防止膜28 (可以省略)之 后，在反射防止膜28上涂敷形成抗蝕劑。然后，通過光刻法對抗蝕劑進(jìn)行 加工來形成抗蝕劑圖案29，該抗蝕劑圖案29具有與導(dǎo)電膜24的周邊區(qū)域的位置相匹配的框狀的溝道29a。對于除了框狀的溝道29a以外能夠應(yīng)用的形 狀，在后述的變形例來說明。
接下來，如圖4A所示，禾lj用抗蝕劑圖案29對層間絕緣膜27進(jìn)行加工。 詳細(xì)地說，以抗蝕劑圖案29作為掩模而對層間絕緣膜27進(jìn)行干蝕刻。 與此同時，還對反射防止膜28進(jìn)行蝕刻。在層間絕緣膜27上，通過該干蝕 刻并依照抗蝕劑圖案29的溝道29a，沿著導(dǎo)電膜24的端部形成使該端部以 框狀露出的溝道27a。圖8A示出了俯視形成在層間絕緣膜27上的溝道27a 時的情形?？驙畹臏系?7a因為尺寸微小，所以存在其形成一般不容易的情 況。由此，例如通過采用電子束(EB)曝光技術(shù)，或者由抗蝕劑烘培(Resist cure)的熱來使開孔(在此為溝道)間隙變窄的技術(shù)的抗蝕劑流量(Resist Flow)技術(shù)，從而能夠容易地形成細(xì)微的框狀的溝道27a。該干蝕刻之后， 除去抗蝕劑圖案29及其下層的反射防止膜28。
接下來，如圖4B所示，以填埋溝道27a的方式沉積導(dǎo)電材料32。 詳細(xì)地說，首先以覆蓋溝道27a的壁面的方式，通過濺射法將TiN膜以 例如20nm左右的膜厚沉積在層間絕緣膜27上，從而形成基底膜(膠膜)31 。 接著，通過CVD法，隔著膠膜31而以填埋溝道27a的方式沉積導(dǎo)電材料32。 作為導(dǎo)電材料32，在此為將鎢(W)膜以400nm左右的膜厚形成的。 接著，如圖4C所示，形成連接部33。
詳細(xì)地說，例如通過CMP將層間絕緣膜27作為阻止膜而對導(dǎo)電材料32 以及膠膜31進(jìn)行研磨，從而在溝道27a內(nèi)隔著膠膜31而以填埋導(dǎo)電材料32 的方式形成框狀的連接部33。圖8B示出了形成在溝道27a內(nèi)的連接部33 的俯視時的情形。然后，通過較低溫下的N2退火處理實施烘培從而進(jìn)行層 間絕緣膜27的脫水處理。在此，若進(jìn)行高溫下的退火處理則作為導(dǎo)電材料 32的鎢的表面會被氧化，因此以防止的觀點(diǎn)來說，以較低的溫度，例如利用 N2氣體，在35(TC左右的條件下進(jìn)行2分鐘的退火處理。
接下來，如圖4D所示，依次形成下部電極層34、鐵電膜35以及上部 電極層36。
詳細(xì)地說，首先，在包括連接部33上表面的層間絕緣膜27上，通過濺 射法依次沉積膜厚為20nm左右的Ti膜以及膜厚為150nm左右的Pt膜，從 而形成作為Ti膜及Pt膜的層疊結(jié)構(gòu)的下部電極層34。在此，也可以首先在
層間絕緣膜27上形成導(dǎo)電性阻擋膜(未圖示)，然后隔著該導(dǎo)電性阻擋膜
形成下部電極層34。
接著，通過射頻(RF)濺射法，將作為鐵電體的例如由PZT(PbZtvTi"03， 0<x<l)構(gòu)成的鐵電膜35以200nm左右的膜厚沉積在下部電極層34上。然 后，通過對鐵電膜35實施RTA (快速熱退火)處理使得鐵電膜35結(jié)晶化。 接著，通過反應(yīng)濺射法，將上部電極層36以200nm左右的膜厚沉積在鐵電 膜35上，其中，上部電極層36以例如作為導(dǎo)電性氧化物的Ir02為材料。
在此，作為下部電極層34的材料，也可以是從下層依次形成為Ir及Pt 的層疊結(jié)構(gòu)、Ir02及Pt的層疊結(jié)構(gòu)或者Ir、 Iro2及Pt的3層層疊結(jié)構(gòu)來取代 Ti及Pt的層疊結(jié)構(gòu)。另外，作為鐵電膜35的材料，也可以采用SBT (SrBi2Ta209)或者BLT (Bi4-xLaxTi3012)來取代PZT。另外，作為上部電 極層36的材料，也可以是Ir、 Ru、 Ru02、 SrRu03其它的導(dǎo)電性氧化物及其 層疊結(jié)構(gòu)來取代Ir02。
在本實施方式中，層間絕緣膜27其表面進(jìn)行過平坦化處理，從而層間 絕緣膜27阻斷鎢插塞22的取向性及高度差的影響，所以其表面具有良好的 取向性。另一方面，在連接部33的表面上必然地其取向性低，而且在與層 間絕緣膜27的表面之間產(chǎn)生有一些高度差。因此，除了連接部33的垂直上 方的部位之外，在層間絕緣膜27上所沉積形成的下部電極層34、鐵電膜35 及上部電極層36的每一個都不會受到鎢插塞22的取向性及高度差的影響， 而具有良好的取向性。特別是，能夠形成具有如下特性的鐵電膜35，即在除 了連接部33的垂直上方的部位以外，具有良好的取向性及高鐵電特性。
接下來，如圖5A所示，形成用于加工下部電極層34、鐵電膜35及上 部電極層36的抗蝕劑圖案38。
詳細(xì)地說，在上部電極層36上涂敷形成反射防止膜37 (可以省略)之 后，在反射防止膜37上涂敷形成抗蝕劑。然后，通過光刻法對抗蝕劑進(jìn)行 加工從而形成抗蝕劑圖案38。
接下來，如圖5B所示，利用抗蝕劑圖案38對上部電極層36、鐵電膜 35及下部電極層34進(jìn)行加工，從而形成鐵電電容器結(jié)構(gòu)30。
詳細(xì)地說，以抗蝕劑圖案38作為掩模，來對上部電極層36、鐵電膜35 及下部電極層34進(jìn)行干蝕刻。與此同時，還對反射防止膜37進(jìn)行蝕刻。下
部電極層34、鐵電膜35及上部電極層36是通過該干蝕刻并依照抗蝕劑圖案 38而形成為鐵電電容器結(jié)構(gòu)30，而該鐵電電容器結(jié)構(gòu)30是在下部電極39 與上部電極41之間夾持有鐵電膜40的結(jié)構(gòu)，其中，鐵電膜40是對鐵電膜 35進(jìn)行圖案成形而成的。然后，除去抗蝕劑圖案38及其下層的反射防止膜 37。
如上所述，在本實施方式中，舉例說明了利用單層的抗蝕劑圖案38而 將上部電極層36、鐵電膜35及下部電極層34 —并進(jìn)行蝕刻的情況(單層抗 蝕劑工藝)。為了進(jìn)行單層抗蝕劑工藝需要將蝕刻圖案38形成為較厚。在 單層抗蝕劑工藝?yán)щy時，也可以采用以下工藝，即利用第一蝕刻圖案一并蝕 刻上部電極層36以及鐵電膜35，之后再利用第二蝕刻圖案來對下部電極層 34進(jìn)行蝕刻的二層抗蝕劑工藝，或者利用第一 第三蝕刻圖案對上部電極層 36、鐵電膜35、下部電極層34依次進(jìn)行蝕刻的三層抗蝕劑工藝。
而且，也可以取代二層抗蝕劑工藝或者三層抗蝕劑工藝，而采用所謂的 硬掩模法。
圖9A 圖10C表示采用硬掩模法來實施圖5A、圖5B的工序的情形。
首先，通過圖4D的工序之后，如圖9A所示，在上部電極層36上依次 層疊TiN膜91以及氧化硅膜92。 TiN膜91是例如通過濺射法以200nm的 膜厚來形成的。氧化硅膜92是通過采用了TEOS的CVD法、或者通過等離 子體CVD法作為高密度等離子體(HDP)膜，以800nm 1000nm左右的膜 厚形成的。在此，采用TEOS而形成氧化硅膜92。此外，在之后的圖9B 圖IOC中，為便于圖示而只示出了下部電極層34及其上層部分。
接下來，如圖9B所示，形成電容器形狀的抗蝕劑圖案93。詳細(xì)地，在 對氧化硅膜92涂敷抗蝕劑之后，通過光刻法，將該抗蝕劑加工成電容器形 狀從而形成抗蝕劑圖案93。
接下來，如圖10A所示，將抗蝕劑圖案93作為掩模來利用并對氧化硅 膜92進(jìn)行干蝕刻。通過該干蝕刻并依照抗蝕劑圖案93而將氧化硅膜92按 電容器形狀進(jìn)行圖案成形。在對氧化硅膜92進(jìn)行圖案成形時，抗蝕劑圖案 93因該蝕刻而變薄。
接下來，如圖10B所示，將殘留的抗蝕劑圖案93以及氧化硅膜92作為 掩模來對TiN膜91進(jìn)行干蝕刻。通過該干蝕刻并依照氧化硅膜92，對TiN
膜91按電容器形狀進(jìn)行圖案成形。當(dāng)對TiN膜91進(jìn)行圖案成形時，抗蝕劑 圖案93因該蝕刻大部分(或者完全)消失，并且氧化硅膜92因該蝕刻而變 薄。
接下來，如圖10C所示，將殘留的氧化硅膜92及TiN膜91作為掩模而 對下部電極層34、鐵電膜35及上部電極層36進(jìn)行干蝕刻。通過該干蝕刻并 依照TiN膜91按電容器形狀而對下部電極層34、鐵電膜35及上部電極層 36進(jìn)行圖案成形，從而形成鐵電電容器結(jié)構(gòu)30，該鐵電電容器結(jié)構(gòu)為在下 部電極39和上部電極41之間夾持鐵電膜40的結(jié)構(gòu)。氧化硅膜92因該蝕刻 而大部分(或者完全)消失。
然后，剝離除去TiN膜91。
在本發(fā)明中，下部電極39，與連接部33在包括該下部電極39的周邊區(qū) 域的部位上相接觸，而在本實施方式中為在該周邊區(qū)域內(nèi)相接觸。下部電極 39的周邊區(qū)域，是指在下部電極39的周邊的內(nèi)側(cè)位于該周邊附近的區(qū)域， 換言之，是指從下部電極39的下表面起除了中央?yún)^(qū)域以外的區(qū)域，該中央 區(qū)域是包括相當(dāng)于下部電極39的鎢插塞22的上方的部位的區(qū)域。圖5B示 出了作為一個例子的下部電極39的周邊區(qū)域39a及中央?yún)^(qū)域39b。
在此，如上所述，在層間絕緣膜27中的框狀的連接部33的內(nèi)側(cè)是因其 表面被高度平坦化所以具有良好取向性的表面的部位。另一方面，在連接部 33的表面上，其取向性必然會低，并與層間絕緣膜27的表面之間產(chǎn)生一些 高度差。由此，在下部電極39中，除了作為連接部33的連接部位的周邊區(qū) 域39a之外，中央?yún)^(qū)域39b是不受到鎢插塞22的表面的影響而具有良好的 取向性的。受到該下部電極39的影響，鐵電膜40在除了與周邊區(qū)域39a相 匹配的鐵電膜40的周邊區(qū)域以外，在與中央?yún)^(qū)域39b相匹配的鐵電膜40的 中央?yún)^(qū)域上具有良好的取向性以及高鐵電特性。該鐵電膜40的中央?yún)^(qū)域所 占比例大，所以即使作為整體來看鐵電膜40也充分具有良好的取向性以及 高鐵電特性。
接下來，如圖5C所示，形成用于防止因氫而導(dǎo)致的特性劣化的氫保護(hù) 膜42。
詳細(xì)地說，以覆蓋鐵電電容器結(jié)構(gòu)30的方式成膜氫保護(hù)膜42。氫保護(hù) 膜42是為了抑制在形成鐵電電容器結(jié)構(gòu)30之后的工序當(dāng)中所產(chǎn)生的氫侵入到鐵電電容器結(jié)構(gòu)30及其下層結(jié)構(gòu)的膜，其例如通過濺射法例如以氧化鋁
(AIO)作為材料以50nm 100nm左右的膜厚形成。
在此，在以后述的鐵電膜40的特性回復(fù)為目的的退火處理時，為得到 充分的特性回復(fù)可以對氫保護(hù)膜42的一部分進(jìn)行圖案成形而除去，以使上 部電極41表面的一部分露出。雖然省略該除去工序也可以，但是圖5C示出 了實施了該除去工序的情況的情形。
接下來，如圖5D所示，形成層間絕緣膜43。
詳細(xì)地說，隔著氫保護(hù)膜42并以完全覆蓋鐵電電容器結(jié)構(gòu)30的方式形 成層間絕緣膜43。如果鐵電電容器結(jié)構(gòu)30的厚度例如為800nm左右，為了 完全覆蓋鐵電電容器結(jié)構(gòu)30，作為層間絕緣膜43例如通過采用TEOS的CVD 法將氧化硅膜以1500nm左右的膜厚沉積而成。然后，為了除去因覆蓋鐵電 電容器結(jié)構(gòu)30而在層間絕緣膜43表面上形成的高度差，以使層間絕緣膜43 殘留300nm 400nm左右的膜厚的方式，例如通過CMP法來除去層間絕緣 膜43的表層。由此層間絕緣膜43的表面被平坦化。
接下來，如圖6A所示，形成用于在層間絕緣膜43形成導(dǎo)通孔的抗蝕劑 圖案45。
詳細(xì)地說，在層間絕緣膜43上涂敷形成反射防止膜44 (可以省略)之 后，在反射防止膜44上涂敷形成抗蝕劑。然后，通過光刻法對抗蝕劑進(jìn)行 加工，進(jìn)而形成抗蝕劑圖案45，該抗蝕劑圖案具有在與上部電極41的表面 的規(guī)定位置相匹配的開孔45a。
接下來，如圖6B所示，利用抗蝕劑圖案45來加工層間絕緣膜43。
詳細(xì)地說，將抗蝕劑圖案45作為掩模而對層間絕緣膜43以及氫保護(hù)膜 42的局部進(jìn)行干蝕刻。與此同時，反射防止膜44也被蝕刻。在層間絕緣膜 43及氫保護(hù)膜42中，通過該干蝕刻并依照抗蝕劑圖案45的開孔45a，形成 使上部電極41的表面的局部露出的導(dǎo)通孔46。然后，除去抗蝕劑圖案45及 其下層的反射防止膜44。
接著，為了回復(fù)鐵電膜40因鐵電電容器結(jié)構(gòu)30的形成當(dāng)中以及形成之 后的諸多工序受到的損壞而進(jìn)行退火處理。在此，在處理溫度為50(TC、 02 為20升/分鐘的氧環(huán)境下，實施60分鐘的退火處理。此時，鐵電膜40的鐵 電特性雖然回復(fù)，但另一方面，通過該退火處理Pb及氧從鐵電膜40的周邊 區(qū)域脫離出，從而該周邊區(qū)域的Pb濃度以及氧濃度會降低。由于該P(yáng)b及氧
的脫離，在鐵電膜40的周邊區(qū)域中，該鐵電特性不可避免地會劣化。
在本實施方式中，積極利用鐵電膜40中的不可避免鐵電特性劣化的周 邊區(qū)域，如上所述地在下部電極39的周邊部位39a設(shè)置連接部33，其中， 該連接部33不可避免地導(dǎo)致鐵電膜40的鐵電特性的劣化。通過該結(jié)構(gòu)，能 夠以使其具有盡可能良好的取向性以及高鐵電特性的方式形成鐵電膜40。 接下來，如圖7A所示，形成與上部電極41相連接的鎢插塞48。 詳細(xì)地說，以覆蓋導(dǎo)通孔46的壁面的方式，在層間絕緣膜43上通過濺 射法將例如Ti膜(膜厚為30nm左右)以及TiN膜(膜厚為20nm左右)依 次沉積，從而形成基底膜(膠膜)47。然后，通過CVD法，隔著膠膜47而 以填埋導(dǎo)通孔46的方式形成鎢(W)膜。然后，通過例如CMP將層間絕緣 膜43作為阻止膜對W膜及膠膜47進(jìn)行研磨，從而形成鎢插塞48，該鎢插 塞48是在導(dǎo)通孔46內(nèi)隔著膠膜47用W埋入而成的。
在此，在本實施方式中，鎢插塞22和鎢插塞48以夾著導(dǎo)電膜24、層間 絕緣膜27及鐵電電容器結(jié)構(gòu)30的方式而形成在垂直的大致一條直線上。通 過該結(jié)構(gòu)，能夠?qū)ㄨF電電容器結(jié)構(gòu)30的存儲單元部的占有面積盡可能 地抑制為較小。
接下來，如圖7B所示，形成多層布線結(jié)構(gòu)50。 詳細(xì)地說，首先形成與鎢插塞48相連接的第一布線51。 具體來說，通過濺射法，例如將TiN以150nm左右的膜厚沉積在包括鎢 插塞48上表面的層間絕緣膜43上，從而形成阻止層51a。接著，通過濺射 法，例如將Al—Cu合金以550nm左右的膜厚沉積在阻止層51a上，從而形 成布線層51b。然后，通過濺射法，例如將TiN以150nm左右的膜厚沉積在 布線層51b上，從而形成阻止層51c。通過光刻法及其之后的干蝕刻，對這 些阻止層51c、布線層51b及阻止層51a按所希望的布線形狀進(jìn)行圖案成形， 從而形成以阻止層51a、 51c夾著布線層51b的第一布線51。 接下來，形成與第一布線51相連接的鎢插塞54。
詳細(xì)地說，首先形成覆蓋第一布線51的層間絕緣膜52。在此，作為層 間絕緣膜52，是例如通過采用TEOS的CVD法，將氧化硅膜以2500nm左 右的膜厚沉積而成的。然后，例如通過CMP法對層間絕緣膜52的表面進(jìn)行
平坦化處理。
接著，通過光刻法及其之后的干蝕刻對層間絕緣膜52進(jìn)行加工，直到
阻止層51c的表面的一部分露出，從而形成導(dǎo)通孔52a。然后，通過濺射法， 以覆蓋導(dǎo)通孔52a的壁面的方式將例如Ti膜(膜厚為30nm左右)以及TiN 膜(膜厚為20nm左右)依次沉積，從而形成基底膜(膠膜)53。
然后，通過CVD法，隔著膠膜53而以填充導(dǎo)通孔52a的方式形成鎢(W) 膜。然后，通過CMP將層間絕緣膜52作為阻止膜而對W膜及膠膜53進(jìn)行 研磨，從而形成鎢插塞54，該鎢插塞54是在導(dǎo)通孔52內(nèi)隔著膠膜53用W 填充而成的。
接下來，形成與鎢插塞54相連接的第二布線55。
具體地說，通過濺射法，例如將TiN以150nm左右的膜厚沉積在包括鎢 插塞54上表面的層間絕緣膜52上，從而形成阻擋層55a。接著，通過濺射 法，例如將Al—Cu合金以550nm左右的膜厚沉積在阻擋層55a上，從而形 成布線層55b。
然后，通過濺射法，例如將TiN以150nm左右的膜厚沉積在布線層55b 上，從而形成阻擋層55c。通過光刻法及其之后的干蝕刻對這些阻擋層55c、 布線層55b及阻擋層55a按所希望的布線形狀進(jìn)行圖案成形，從而形成用阻 擋層55a、 55c夾著布線層55b的第二布線55。
在此，形成層間絕緣膜56之后，進(jìn)一步重復(fù)進(jìn)行鎢插塞及布線的形成， 例如依次形成并直到第二十布線，從而形成多層布線結(jié)構(gòu)50。在圖7B中， 為便于圖示而只記載到第二布線55為止的情況。
此外，雖然在本實施方式中作為多層布線結(jié)構(gòu)50中的各個布線層的材 料舉例說明了 Al，但是也可以取代例如濺射形成Al，而是通過所謂的金屬 鑲嵌法使用Cu。此時，若采用第一布線51為例，則首先形成層間絕緣膜52， 并對其表面進(jìn)行平坦化處理，之后在層間絕緣膜52上，形成所需要的布線 形狀的溝道，使得在底面上露出鎢插塞48的表面。然后，通過例如MOCVD 法將例如Ta沉積在溝道的壁面上從而形成阻止膜，接著在阻止膜上形成電 鍍種子膜，之后，通過電鍍法以在溝道內(nèi)進(jìn)行填埋的方式沉積Cu。然后， 將層間絕緣膜52作為阻止膜通過CMP法除去Cu的表層(及電鍍種子膜)， 從而用Cu溝道內(nèi)進(jìn)行填充而形成第一布線51。
然后，通過形成保護(hù)膜及焊盤電極等(未圖示)的工序，從而完成本實
施方式的FeRAM。
如上所述，根據(jù)本實施方式，對鐵電電容器結(jié)構(gòu)30采用堆疊型電容器 結(jié)構(gòu)，從而能夠?qū)崿F(xiàn)具有以下特性的可靠性高的FeRAM:既確保了較大的 電容又縮小了電容器所占的面積，能夠獲得與采用平板型電容器結(jié)構(gòu)的情況 同等水平以上的鐵電膜40的高取向性，并能夠獲得良好的鐵電特性。
(變形例)
下面，對第一實施方式的諸多變形例進(jìn)行說明。在這些變形例中，對于 第一實施方式所公開的構(gòu)成元件等相同的元件使用相同的附圖標(biāo)記并省略 其詳細(xì)的說明。
第一變形例
在本例子中，舉例說明了以插塞形狀形成導(dǎo)電膜24上所形成的的連接 部的情況。
圖11A 圖11D是表示第一變形例的FeRAM的制造方法之中的主要工 序的概略剖視圖。
首先，與第一實施方式同樣，經(jīng)由圖3A 圖3F的各工序，在硅半導(dǎo)體 襯底10的上方，以填埋導(dǎo)電膜24的方式將層間絕緣膜27形成在層間絕緣 膜21上。
接下來，如圖11A所示，形成用于在層間絕緣膜27上形成開孔的抗蝕 劑圖案61。
詳細(xì)地說，在層間絕緣膜27上涂敷形成反射防止膜28 (可以省略)， 之后在反射防止膜28上涂敷形成抗蝕劑。然后，通過光刻法加工抗蝕劑從 而形成抗蝕劑圖案61 ，該抗蝕劑圖案61具有與導(dǎo)電膜24的周邊區(qū)域的4個 角的位置相匹配的4個開孔61。
接下來，如圖11B所示，利用抗蝕劑圖案61對層間絕緣膜27進(jìn)行加工。 詳細(xì)地說，以抗蝕劑圖案61作為掩模對層間絕緣膜27進(jìn)行干蝕刻。與 此同時，還對反射防止膜28進(jìn)行蝕刻。在層間絕緣膜27中，通過該干蝕刻 并依照抗蝕劑圖案61的各開孔61a，形成使導(dǎo)電膜24的端部的一部分露出
的各開孔27b。圖12A示出了形成在層間絕緣膜27的各開孔27b的俯視時 的情形。開孔27b為比較簡單的形狀，因此在容易形成該開孔的該干蝕刻之 后，除去抗蝕劑圖案61及其下層的反射防止膜28。
接下來，如圖11C所示，以填埋各開孔27b的方式沉積導(dǎo)電材料32。 詳細(xì)地說，首先以覆蓋各開孔27b的壁面的方式，通過濺射法將例如TiN 以20nm左右的膜厚沉積在層間絕緣膜27上，從而形成基底膜(膠膜)31。 接著，通過CVD法隔著膠膜31而以填埋溝道27a的方式沉積導(dǎo)電材料32。 作為導(dǎo)電材料32在此是由鎢(W)以400nm左右的膜厚形成的。 接下來，如圖11D所示，形成連接部63。
詳細(xì)地說，例如通過CMP以層間絕緣膜27作為阻止膜對導(dǎo)電材料32 及膠膜31進(jìn)行研磨，從而形成插塞形狀的各連接部62，該連接部62是在各 開孔27b內(nèi)隔著膠膜31用導(dǎo)電材料32埋入而成的。圖12B示出了形成在各 開孔27b內(nèi)的各連接部62的俯視時的情形。然后，通過較低溫度下的退火 處理實施烘培，從而進(jìn)行層間絕緣膜27的脫水處理。在此，若在高溫下進(jìn) 行退火處理則作為導(dǎo)電材料32的W的表面會被氧化，因此從防止上述問題 的角度來看以較低溫度，例如利用N2氣體、35(TC的條件下進(jìn)行兩分鐘的退 火處理。
此外，也可以取代形成4個各連接部62，而在導(dǎo)電膜24的周邊區(qū)域上 的相對置的2個角的位置上形成各連接部62。
接下來，與第一實施方式同樣，通過圖4D、圖5A、圖5B的各工序而 形成鐵電電容器結(jié)構(gòu)30。
在鐵電電容器結(jié)構(gòu)30中，下部電極39與連接部62在包括該下部電極 39的周邊區(qū)域39a的部位上相連接，而在本實施方式中為在該周邊區(qū)域39a 內(nèi)相接觸。在下部電極39中，除了作為連接部62的連接部位的周邊區(qū)域39a 之外，中央?yún)^(qū)域39b不受鎢插塞22的表面的影響而具有良好的取向性的。 受到該下部電極39的影響，鐵電膜40在除了與周邊區(qū)域39a相匹配的鐵電 膜40的周邊區(qū)域之外，在與中央?yún)^(qū)域39b相匹配的鐵電膜40的中央?yún)^(qū)域上 具有良好的取向性以及高的鐵電特性。該鐵電膜40的中央?yún)^(qū)域所占比例大， 因此即使作為整體上來看鐵電膜40也充分具有良好的取向性以及高的鐵電 特性。
然后，與第一實施方式同樣，通過圖5C、圖5D、圖6A、圖6B、圖7A、 圖7B的各工序，從而完成本例的FeRAM。
如上所說明的那樣，根據(jù)第一變形例，通過對鐵電電容器結(jié)構(gòu)30采用 堆疊式電容器結(jié)構(gòu)，從而能夠?qū)崿F(xiàn)具有以下特性的可靠性高的FeRAM:既 確保了較大的電容又縮小了電容器所占的面積，能夠獲得與采用平板型電容 器結(jié)構(gòu)的的情況同等水平以上的鐵電膜40的高取向性，并能夠獲得良好的 鐵電特性。
第二變形例
在本例中，舉例說明了針對連接部的導(dǎo)電材料32應(yīng)用鎢以外的導(dǎo)電物 的情況。
圖13A以及圖13B是表示第二變形例的FeRAM的制造方法中的主要工 序的概略剖視圖。
首先，與第一實施方式一樣，通過圖3A 圖3G的各工序在硅半導(dǎo)體襯 底10上方將溝道27a形成在層間絕緣膜27上。
接下來，如圖13A所示，以填埋溝道27a的方式沉積導(dǎo)電材料32。
詳細(xì)地說，首先通過濺射法以覆蓋溝道27a的壁面的方式將例如TiN以 20nm左右的膜厚沉積在層間絕緣膜27上，從而形成基底膜(膠膜)31。接 著，通過MOCVD法隔著膠膜31而以填埋溝道27a的方式沉積導(dǎo)電材料32。 作為導(dǎo)電材料32，在此是將貴金屬的銥(Ir)以300nm左右的膜厚，或者將 作為導(dǎo)電性氮化膜的TiAlN以300nm左右的膜厚來形成的。另外，作為導(dǎo)電 材料32也有應(yīng)用鉑(Pt)的可能性。
接下來，如圖13B所示形成連接部63。
詳細(xì)地說，例如通過CMP將層間絕緣膜27作為阻止膜而對導(dǎo)電材料32 及膠膜31進(jìn)行研磨，從而形成框狀的連接部63，該連接部63是在溝道27a 內(nèi)隔著膠膜31用導(dǎo)電材料32填充而成的。
接著，通過退火處理實施烘培，從而進(jìn)行層間絕緣膜27的脫水處理。 在本例中，能夠在高溫下進(jìn)行該退火處理。即，將lr應(yīng)用到導(dǎo)電材料32時， 即使連接部63的表層被氧化而生成Ir02，也因Ir02為導(dǎo)電性氧化物，所以 連接部63能夠保持良好的導(dǎo)電性。另外，將TiAlN應(yīng)用到導(dǎo)電材料32時，
因為TiAlN是抗氧化性良好的導(dǎo)電性氮化物，所以連接部63能夠保持良好 的導(dǎo)電性。在本例中，利用較高的溫度的例如N2氣體、在40(TC的條件下進(jìn) 行兩分鐘該退火處理。
然后，與第一實施方式同樣，通過圖4D、圖5C、圖5D、圖6A、圖6B、 圖7A、圖7B的各工序，從而完成本例的FeRAM。
如上所說明的那樣，根據(jù)第二變形例，通過對鐵電電容器結(jié)構(gòu)30采用 堆疊式'電容器結(jié)構(gòu)，能夠?qū)崿F(xiàn)具有以下特性的可靠性高的FeRAM:既確保 了較大的電容又縮小了電容器所占面積，獲得與采用平板型電容器結(jié)構(gòu)同等 水平以上的高取向性的鐵電膜40，并能夠獲得良好的鐵電特性。
第三變形例
在本例中，舉例說明了對連接部的導(dǎo)電材料32應(yīng)用鎢以外的導(dǎo)電物的 情況。
圖14A以及圖14B是表示第三變形例的FeRAM的制造方法中的主要工 序的概略剖視圖。
首先，與第一實施方式相同，通過圖3A 圖3G、圖4A的各工序，在 硅半導(dǎo)體襯底10的上方將框狀的溝道27a形成在層間絕緣膜27上。
接下來，如圖14A所示，以填埋溝道27a的方式沉積導(dǎo)電材料32。
詳細(xì)地說，首先通過MOCVD法，以覆蓋溝道27a的壁面的方式將例如 Ta膜(膜厚為15nm左右)沉積在層間絕緣膜27上，從而形成基底膜(膠 膜)64。接著，在膠膜64上形成電鍍種子膜(未圖示)之后，通過電鍍法， 以填充溝道27a的方式將Cu65以600nm左右的膜厚沉積。
接下來，如圖14B所示形成連接部66。
詳細(xì)地說，例如通過CMP將層間絕緣膜27作為阻止膜而對導(dǎo)電材料32 及膠膜64進(jìn)行研磨，從而形成插塞形狀的連接部66，該連接部66是在溝道 27a內(nèi)隔著膠膜64用導(dǎo)電材料32填充而成的。然后，通過較低溫度下的退 火處理而實施烘培，從而進(jìn)行層間絕緣膜27的脫水處理。在此，若在高溫 下進(jìn)行退火處理則作為導(dǎo)電材料32的Cu的表面會被氧化，因此以防止上述 問題的角度來看，以較低溫度，例如利用N2氣體、35(TC的條件下進(jìn)行60 秒的退火處理，或者利用NH3氣體、350。C的條件下60秒的退火處理。
接下來，與第一實施方式同樣，通過圖4D、圖5A、圖5B的各工序形 成鐵電電容器結(jié)構(gòu)30。
在鐵電電容器結(jié)構(gòu)30中，下部電極39與連接部66是在包括該下部電 極39的周邊區(qū)域39a的部位上相連接的，而在本實施方式中是在該周邊區(qū) 域39a內(nèi)相連接的。在此，根據(jù)電鍍法，與CVD法不同，能夠不發(fā)生裂縫 等，而填充性良好地填充溝道27a，而且Cu比較柔軟接近于層間絕緣膜27 的研磨速度，因此與層間絕緣膜27之間難以產(chǎn)生高度差。因此，通過采用 Cu即使在溝道27a細(xì)微的情況下也能夠充分地填充。
下部電極39中，除了作為連接部66的連接部位的周邊區(qū)域39a之外， 中央?yún)^(qū)域39b不受鎢插塞22的表面的影響而具有良好的取向性。受到該下 部電極39的影響，鐵電膜40除了與周邊區(qū)域39a相匹配的鐵電膜40的周 邊區(qū)域之外，在與中央?yún)^(qū)域39b相匹配的鐵電膜40的中央?yún)^(qū)域上具有良好 的取向性以及高鐵電特性。該鐵電膜40的中央?yún)^(qū)域所占比例大，因此即使 作為整體來看鐵電膜40也充分具有良好的取向性以及高鐵電特性。
然后，與第一實施方式同樣，通過圖5C、圖5D、圖6A、圖6B、圖7A、 圖7B的各工序，從而完成本例的FeRAM。
如上所說明的那樣，根據(jù)第三變形例，通過對鐵電電容器結(jié)構(gòu)30采用 堆疊式電容器結(jié)構(gòu)，從而能夠?qū)崿F(xiàn)具有以下特性的可靠性高的FeRAM:既 確保了較大的電容又縮小了電容器所占面積，能夠獲得與采用平板型電容器 結(jié)構(gòu)同等水平以上的鐵電膜40的高取向性，并能夠獲得良好的鐵電特性。
四變形例
在本例中，在FeRAM中的層疊結(jié)構(gòu)內(nèi)的多個位置上形成氫保護(hù)膜。 圖15A 圖19是表示第四變形例的FeRAM的制造方法中的主要工序的 概略剖視圖。
首先，與第一實施方式同樣，通過圖3A的工序，在硅半導(dǎo)體襯底10的
上方形成作為選擇晶體管發(fā)揮作用的MOS晶體管20。
接下來，如圖15A所示，形成覆蓋MOS晶體管20的層間絕緣膜21。 詳細(xì)地說，例如通過采用TEOS的CVD法，以覆蓋MOS晶體管20的
方式將氧化硅膜以600nm左右的膜厚沉積，從而形成層間絕緣膜21。然后，
例如通過CMP法對層間絕緣膜21的表面進(jìn)行平坦化處理，之后，在N2環(huán) 境下對已平坦化的層間絕緣膜21的表面進(jìn)行退火處理，從而氮化該表面。
接下來，如圖15B所示，形成氫保護(hù)膜71，該氫保護(hù)膜71用于防止由 以后工序形成的鐵電電容器結(jié)構(gòu)30因氫導(dǎo)致的特性劣化。
詳細(xì)地說，在層間絕緣膜21上形成氫保護(hù)膜71。氫保護(hù)膜71是用于抑 制例如根據(jù)以后的工序由層間絕緣膜21等發(fā)生的氫侵入到鐵電電容器結(jié)構(gòu) 30內(nèi)的膜，因此其通過濺射法利用例如氧化鋁(AIO)或者SiON、 SiN等材 料來形成。當(dāng)AIO的情況時以20nm 50nm左右的膜厚形成，而當(dāng)SiON的 情況時以100nm左右的膜厚來形成。
接下來，如圖15C所示，在氫保護(hù)膜71上形成層間絕緣膜72。
詳細(xì)地說，例如通過采用TEOS的CVD法，將氧化硅膜以50nm左右的 膜厚沉積在氫保護(hù)膜71上，從而形成層間絕緣膜72。然后，在N2環(huán)境下， 對層間絕緣膜72的表面進(jìn)行退火處理使該表面氮化。
接下來，如圖15D所示，形成用于加工接觸孔的抗蝕劑圖案74。
詳細(xì)地說，在層間絕緣膜72上涂敷形成反射防止膜73 (可以省略)之 后，在反射防止膜73上涂敷形成抗蝕劑。然后，通過光刻法加工抗蝕劑由 此形成具有開孔74a的抗蝕劑圖案74。
接下來，如圖15E所示，利用抗蝕劑圖案74加工層間絕緣膜72、氫保 護(hù)膜71以及層間絕緣膜21。
詳細(xì)地說，將抗蝕劑圖案74作為掩模對層間絕緣膜72、氫保護(hù)膜71以 及層間絕緣膜21進(jìn)行干蝕刻。在此，通過抗蝕劑圖案74圖形成形的層間絕 緣膜72，作為對氫保護(hù)膜71以及層間絕緣膜21進(jìn)行蝕刻時的硬掩模起到作 用。與此同時，反射防止膜73也被蝕刻。通過該干蝕刻并依照抗蝕劑圖案 74的開孔74a，在層間絕緣膜72、氫保護(hù)膜71以及層間絕緣膜21上，形成 使源極/漏極區(qū)域18的表面的一部分露出的接觸孔70。然后，除去抗蝕劑圖 案74及其下層的反射防止膜73。
接下來，如圖15F所示，形成作為體接觸的鎢插塞22。
詳細(xì)地說，首先以覆蓋接觸孔70的壁面的方式將例如Ti膜(膜厚為30nm 左右)以及TiN膜(膜厚為20nm左右)依次沉積在層間絕緣膜2上，從而 形成基底膜(膠膜)23。
接著，通過CVD法，隔著膠膜23而以填埋接觸孔70的方式形成鎢(W) 膜。然后，例如通過CMP將層間絕緣膜21作為阻止膜而研磨W膜及膠膜 23，從而形成鎢插塞22，該鉤插塞22是在接觸孔70內(nèi)隔著膠膜23用W填 充而成的。
接下來，與第一實施方式同樣，通過圖3C 圖3G、圖4A、圖4B的各 工序，如圖16A所示，填充層間絕緣膜27的溝道27a，從而形成與導(dǎo)電膜 24相連接的連接部33。
接下來，如圖16B所示，使連接部33的一部分從層間絕緣膜27的表面 露出。
詳細(xì)地說，利用層間絕緣膜27與連接部33之間的蝕刻速度的不同，對 層間絕緣膜27的整個面進(jìn)行各向異性蝕刻(回蝕)。此時例如，以連接部 33的上部露出30nm 50nm左右的方式蝕刻層間絕緣膜27的表層。
接下來，如圖16C所示，形成氫保護(hù)膜75，該氫保護(hù)膜75用于防止以 后工序中所形成的鐵電電容器結(jié)構(gòu)30因氫而導(dǎo)致特性劣化。
詳細(xì)地說，以覆蓋連接部33所露出的上部的方式，在層間絕緣膜27上 形成氫保護(hù)膜75。氫保護(hù)膜75是，例如與氫保護(hù)膜71—同，是用于抑制通 過以后的工序自層間絕緣膜21等發(fā)生的氫侵入到鐵電電容器結(jié)構(gòu)30的膜， 因而其通過例如將A10Ti02以lOOnm左右的膜厚形成。
接下來，如圖16D所示，研磨氫保護(hù)膜75的表層而使連接部33的表面 露出。
詳細(xì)地，例如通過CMP法，將連接部33作為阻止膜而對氫保護(hù)膜75 的表層進(jìn)行研磨。由此，以露出連接部33的表面的方式露出氫保護(hù)膜75的 表面。
接下來，通過圖4D、圖5A 圖5D的各工序，進(jìn)而隔著氫保護(hù)膜42并 以完全覆蓋鐵電電容器結(jié)構(gòu)30的方式形成層間絕緣膜43。然后，例如通過 CMP法對層間絕緣膜43的表面進(jìn)行平坦化處理，之后，在N2環(huán)境下，對已 平坦化的層間絕緣膜43的表面進(jìn)行退火處理而使該表面氮化。
接下來，如圖17A所示，形成氫保護(hù)膜76，該氫保護(hù)膜76用于防止因 氫導(dǎo)致的鐵電電容器結(jié)構(gòu)30的特性劣化。
詳細(xì)地說，在層間絕緣膜43上形成氫保護(hù)膜76。氫保護(hù)膜76是用于防
止氫侵入到鐵電電容器結(jié)構(gòu)30及其下層結(jié)構(gòu)的，其中，該氫是由形成鐵電
電容器結(jié)構(gòu)30之后的工序發(fā)生的，而且通過濺射法并利用例如氧化鋁(AIO) 或者SiON、SiN等材料來形成該氫保護(hù)膜76。當(dāng)AlO的情況時以20nm 50nm 左右的膜厚來形成，而當(dāng)SiON的情況時以100nm左右的膜厚來形成。然后， 在氫保護(hù)膜76上形成層間絕緣膜77。
接下來，如圖17B所示，與鎢插塞22同樣形成鎢插塞48，該鎢插塞48 是在導(dǎo)通孔78內(nèi)隔著膠膜47用W填充而成的。
接下來，如圖18A所示，與第一實施方式的圖7B的工序同樣形成第一 布線51以及層間絕緣膜52，之后形成氫保護(hù)膜79，其中，該氫保護(hù)膜79 用于防止鐵電電容器結(jié)構(gòu)30因氫導(dǎo)致的特性劣化。
詳細(xì)地說，在層間絕緣膜52上形成氫保護(hù)膜79。氫保護(hù)膜79是用于防 止氫侵入到鐵電電容器結(jié)構(gòu)30及其下層結(jié)構(gòu)的膜，其中，該氫由形成鐵電 電容器結(jié)構(gòu)30之后的工序發(fā)生的，而且通過濺射法利用例如氧化鋁(AIO) 或者SiON、SiN等材料來形成該氫保護(hù)膜79。當(dāng)AIO的情況時以20nm 50nm 左右的膜厚來形成，而當(dāng)SiON的情況時以100nm左右的膜厚來形成。然后， 在氫保護(hù)膜79上形成層間絕緣膜81。
接下來，如圖18B所示，與鎢插塞22同樣地形成隔著膠膜53用W來 填充導(dǎo)通孔80的鴇插塞54。
接下來，與第一實施方式同樣，形成與鎢插塞54相連接的第二布線55， 之后，進(jìn)一步重復(fù)地形成鎢插塞及布線，例如依次形成至第二十布線，從而 形成多層布線結(jié)構(gòu)50。
在此，上述說明中僅示出了 FeRAM的存儲單元部的附近，但是在本變 形例中，優(yōu)先將氫保護(hù)膜42、 71、 75、 76、 78形成在FeRAM的整個面上。 即，如圖19所示，將氫保護(hù)膜42、 71、 75、 76、 78經(jīng)由存儲單元部、邏輯 部、焊盤部、劃線部而形成在FeRAM的整個面上，其中，該邏輯部構(gòu)成CMOS 晶體管等的周邊電路，該焊盤部設(shè)置有引出極，該劃線部用于從硅半導(dǎo)體襯 底10切出各個半導(dǎo)體芯片。通過該結(jié)構(gòu)，能夠最大限度地防止氫侵入到鐵 電電容器結(jié)構(gòu)內(nèi)。此外，為了便于圖示，針對邏輯部、焊盤部及劃線部僅僅 示出了各自的區(qū)域，且省略了邏輯部的晶體管及焊盤部的引出極等的圖示。
然后，與第一實施方式同樣，通過形成保護(hù)膜及焊盤電極等(未圖示)的工序，從而完成本實施方式的FeRAM。
如上所說明的那樣，根據(jù)第四變形例，通過對鐵電電容器結(jié)構(gòu)30采用 堆疊型電容器結(jié)構(gòu)，既確保了較大的電容又縮小了電容器所占面積，能夠獲 得與采用平板型電容器結(jié)構(gòu)同等水平以上的鐵電膜40的高取向性。而且， 通過盡可能抑制氫侵入到鐵電膜40，而實現(xiàn)能夠獲得良好鐵電特性的可靠性 高的FeRAM。
本例中示例了在層間絕緣膜27上不形成溝道，而形成框狀的連接部的 情況。
圖20A 圖21D是表示第五變形例的FeRAM的制造方法中的主要工序 的概略剖視圖。
首先，與第一實施方式同樣，通過圖3A的工序，在硅半導(dǎo)體襯底10上 形成MOS晶體管20。
接下來，如圖20A所示，依次形成覆蓋MOS晶體管20的層間絕緣膜 21及阻止膜94。
詳細(xì)地說，首先以覆蓋MOS晶體管20的方式形成層間絕緣膜21。在此， 作為層間絕緣膜21是通過例如釆用TEOS的CVD法將氧化硅膜以600nm左 右的膜厚沉積而成的。然后，例如通過CMP法對層間絕緣膜21的表面進(jìn)行 平坦化處理。然后，在表面己平坦化的層間絕緣膜21上形成阻止膜94，作 為阻止膜94是例如將SiON以50nm左右的膜厚沉積而成的。
接下來，如圖20B所示，形成作為體接觸的鎢插塞22。
詳細(xì)地說，首先通過光刻法及其之后的干蝕刻對阻止膜94、層間絕緣膜 21以及保護(hù)膜19進(jìn)行加工，直至源極/漏極區(qū)域18的表面的一部分露出為 止，從而形成直徑例如約為0.25pm的接觸孔21a。
接著，以覆蓋接觸孔21a的壁面的方式，通過濺射法將例如Ti膜(膜厚 為30nm左右)以及TiN膜(膜厚為20nm左右)依次沉積在層間絕緣膜2 上，從而形成基底膜(膠膜)23。
其后，通過CVD法隔著膠膜23而以填充接觸孔21a的方式形成鎢(W) 膜。然后，例如通過CMP將阻止膜94作為研磨阻止膜來利用，而研磨W 膜以及膠膜23，從而形成隔著膠膜23用W來填充接觸孔21a內(nèi)的鎢插塞22。 接下來，如圖20C所示，以覆蓋鎢插塞22上的方式將層間絕緣膜95形
成在阻止膜94上。作為層間絕緣膜95是例如通過CVD法將氧化硅膜以
100nm 200nm左右的膜厚沉積而成的。
接下來，如圖20D所示，形成用于加工層間絕緣膜95的抗蝕劑圖案26。 詳細(xì)地說，在層間絕緣膜95上涂敷形成反射防止膜(未圖示可以省
略)之后，在反射防止膜上涂敷形成抗蝕劑。然后，通過光刻法對抗蝕劑進(jìn)
行加工從而形成具有開口 96a的抗蝕劑圖案96。
接下來，如圖20E所示，利用抗蝕劑圖案96加工層間絕緣膜95從而形
成開口 95a。
詳細(xì)地說，將抗蝕劑圖案96作為掩模，并且將阻止膜94作為抗蝕阻止 膜來使用，并干蝕刻層間絕緣膜95。與此同時，反射防止膜也被蝕刻。通過 該干蝕刻，在層間絕緣膜95上，依照抗蝕劑圖案96的開口 96a而形成使阻 止膜94的表面的一部分以及鎢插塞22的表面露出的例如矩形形狀的開口 95a。然后，除去抗蝕劑圖案96及其下層的反射防止膜。
接下來，如圖21A所示，形成導(dǎo)電膜97。
詳細(xì)地說，以覆蓋開口 95a的內(nèi)壁面的方式在層間絕緣膜95上隔著基 底膜(膠膜)層疊W膜，從而形成導(dǎo)電膜97。作為膠膜是將TiN以20nm 左右的膜厚形成的。作為W膜是將W以80nm左右的膜厚形成的。
接下來，如圖21B所示，隔著導(dǎo)電膜97而以填埋開口 95a的方式將層 間絕緣膜98形成在導(dǎo)電膜97上。作為層間絕緣膜98是例如通過CVD法將 氧化硅膜以1000nm左右的膜厚沉積而成的。
接下來，如圖21C所示，形成連接部99。
詳細(xì)地說，例如通過CMP并將層間絕緣膜95作為阻止膜而對層間絕緣 膜98及導(dǎo)電膜97進(jìn)行研磨。此時，通過僅殘留在覆蓋開口 95a的內(nèi)壁面部 分的導(dǎo)電膜97構(gòu)成連接部99。層間絕緣膜98以填充連接部99的方式殘存 在開口95a內(nèi)。然后，通過較低溫度下的退火處理而實施烘培來進(jìn)行層間絕 緣膜95、 98的脫水處理。在此，若在高溫下進(jìn)行退火處理則作為導(dǎo)電材料 的鎢的表面會被氧化，因此從防止上述問題的角度來說，在較低溫度例如 35(TC左右的條件下進(jìn)行兩分鐘的退火處理。
然后，如圖21D所示，與圖4D同樣依次形成下部電極層34、鐵電膜 35以及上部電極層36，之后通過圖5A 圖5D、圖6A、圖6B、圖7A、圖 7B的各工序，從而完成本例的FeRAM。
在鐵電電容器結(jié)構(gòu)30中，下部電極39與連接部99在包括該下部電極 39的周邊區(qū)域39a的部位相連接，而在本實施方式中為在該周邊區(qū)域39a內(nèi) 相連接。在下部電極39中，除了作為連接部99的連接部位的周邊區(qū)域39a 之外，中央?yún)^(qū)域39b不受鎢插塞22的表面的影響而具有良好的取向性。受 到該下部電極39的影響，鐵電膜40在除了與周邊區(qū)域39a相匹配的鐵電膜 40的周邊區(qū)域之外，在與中央?yún)^(qū)域39b相匹配的鐵電膜40的中央?yún)^(qū)域上具 有良好的取向性以及高鐵電特性。該鐵電膜40的中央?yún)^(qū)域所占比例大，因 此即使作為整體來看鐵電膜40也充分具有良好的取向性以及高鐵電特性。
由于第一實施方式的方法，g卩，在層間絕緣膜27上形成框狀的溝道27 并用W來填埋的方法中，因溝道27a的尺寸微小，所以有形成該溝道一般不 容易的情況。相對于此在本例中，在層間絕緣膜上不形成溝道，而是將連接 部99的與下部電極39的連接部位的尺寸用導(dǎo)電膜97的膜厚來規(guī)定(本例 中以20nm+80nm的100nm左右)，因此能夠簡單且可靠地形成具有極微小 尺寸的連接部位的連接部99。
如上所述，根據(jù)第五變形例，通過對鐵電電容器結(jié)構(gòu)30采用堆疊型電 容器結(jié)構(gòu)，從而能夠?qū)崿F(xiàn)具有以下特性的可靠性高的FeRAM:既確保了較 大的電容又縮小了電容器的占有面積，并且能夠獲得與采用平板型電容器結(jié) 構(gòu)同等水平以上的鐵電膜40的高取向性，而且能夠獲得良好的鐵電特性。
(第二實施方式)
根據(jù)本實施方式，與第一實施方式同樣，公開了 FeRAM的結(jié)構(gòu)及其制 造方法，其不同點(diǎn)在于連接部的情形不一樣。此外，對跟第一實施方式所公 開的構(gòu)成部件等相同的部件標(biāo)出相同的附圖標(biāo)記并省略其詳細(xì)的說明。
圖22A 圖22D是表示第二實施方式的FeRAM的制造方法中的主要工
序的概略剖視圖。
首先，與第一實施方式一樣，通過圖3A 圖3F的各個工序，在硅半導(dǎo) 體襯底10上方以填埋導(dǎo)電膜24的方式將層間絕緣膜27形成層間絕緣膜21 上。
接下來，如圖22A所示，形成用于在層間絕緣膜27上形成開孔的抗蝕 劑圖案82。
詳細(xì)地說，在層間絕緣膜27上涂敷形成反射防止膜28 (可以省略)之 后，在反射防止膜28上涂敷形成抗蝕劑。然后，通過光刻法加工抗蝕劑從 而形成抗蝕劑圖案82，該抗蝕劑圖案82具有與導(dǎo)電膜24的周邊區(qū)域的4個 角的位置相匹配的4個開孔82a。在本實施方式中，通過鐵電電容器結(jié)構(gòu)的 進(jìn)一步細(xì)微化，為了應(yīng)對在下部電極的周邊區(qū)域內(nèi)形成連接部變得困難的情 況，將抗蝕劑圖案82的各開孔82a形成為比第一實施方式的第一變形例中 的抗蝕劑圖案61的各開孔61a更大的尺寸。
接下來，如圖22B所示，利用抗蝕劑圖案82而加工層間絕緣膜27。 詳細(xì)地說，將抗蝕劑圖案82作為掩模對層間絕緣膜27進(jìn)行干蝕刻。與 此同時，反射防止膜28也被蝕刻。在層間絕緣膜27中，通過該干蝕刻并依 照抗蝕劑圖案82的各開孔82a，形成使導(dǎo)電膜24的端部的一部分露出的各 開孔27c。圖23A示出了形成在層間絕緣膜27的各開孔27c的俯視時的情形。 由于各開孔27c的尺寸比第一實施方式的第一變形例的開孔27b的尺寸還要 大，因此即使在進(jìn)一步細(xì)微化了的鐵電電容器結(jié)構(gòu)中也能夠比較容易地形成 各開孔27c。該干蝕刻之后，除去抗蝕劑圖案82及其下層的反射防止膜28。 接下來，如圖22C所示，以填埋各開孔27c的方式沉積導(dǎo)電材料32。 詳細(xì)地說，首先以覆蓋各開孔27c的壁面的方式，通過濺射法將例如TiN 以20nm左右的膜厚沉積在層間絕緣膜27上，從而形成基底膜(膠膜)31。 接著，通過MOCVD法隔著膠膜31而以填埋各開孔27c的方式沉積導(dǎo)電材 料32。作為導(dǎo)電材料32是在此將貴金屬的銥(Ir)以400nm 600nm左右 的膜厚，或者將作為導(dǎo)電性氮化膜的TiAlN以400nm 600nm左右的膜厚來 形成的。另外，對導(dǎo)電材料32也具有應(yīng)用鉑(Pt)的可能性(孔徑大，故形 成較多)。
接下來，如圖22D所示，形成連接部83。
詳細(xì)地，例如通過CMP并將層間絕緣膜27作為阻止膜而對導(dǎo)電材料32 及膠膜31進(jìn)行研磨，從而形成插塞形狀的各連接部83，該各連接部是以在 各開孔27c內(nèi)隔著膠膜31填埋導(dǎo)電材料32而成的。圖23B示出了對形成在
各開孔27c內(nèi)的各連接部83進(jìn)行俯視時的情形。
然后，通過退火處理實施烘培，來進(jìn)行層間絕緣膜27的脫水處理。在 本例中，能夠在高溫下實施該退火處理。S口，將lr應(yīng)用于導(dǎo)電材料32時， 即使連接部83的表層被氧化而生成Ir02，也因Ir02為導(dǎo)電性氧化物，所以 連接部83能夠保持良好的導(dǎo)電性。另外，將TiAlN應(yīng)用于導(dǎo)電材料32時， 因TiAlN為抗氧化性良好的導(dǎo)電性氮化物，所以連接部83能夠保持良好的 導(dǎo)電性。在本例中，該退火處理利用較高的溫度的例如N2氣體、在40(TC的 條件下進(jìn)行兩分鐘。
接下來，與第一實施方式同樣，通過圖4D、圖5A、圖5B的各工序， 從而形成鐵電電容器結(jié)構(gòu)30。
在鐵電電容器結(jié)構(gòu)30中，下部電極39與連接部83在包括該下部電極 39的周邊區(qū)域39a的部位上相連接，而在本實施方式中，因連接部83的表 面較寬，因此以橫跨包括該周邊區(qū)域39a的一部分的下部龜極39的內(nèi)外的 方式(即，以連接部83的一部分的面積大于下部電極39的方式)相連接。 在下部電極39中，除了作為連接部83的連接部位的周邊區(qū)域39a之外，中 央?yún)^(qū)域39b不受鎢插塞22的表面的影響而具有良好的取向性。受到該下部 電極39的影響，鐵電膜40除了與周邊區(qū)域39a相匹配的鐵電膜40的周邊 區(qū)域之外，在與中央?yún)^(qū)域39b相匹配的鐵電膜40的中央?yún)^(qū)域上具有良好的 取向性以及高鐵電特性。該鐵電膜40的中央?yún)^(qū)域所占比例大，因此即使作 為整體來看鐵電膜40也充分具有良好的取向性以及高鐵電特性。
而且，在本實施方式中，連接部83的尺寸較大，且以橫跨包括周邊區(qū) 域39a的一部分的下部電極39的內(nèi)外的方式形成，因此能夠?qū)⑿纬上虏侩?極39時的定位界限變大。g卩，在對包括下部電極39的鐵電電容器結(jié)構(gòu)30 進(jìn)行圖形成形時，如圖24A所示，連接下部電極39和各連接部83是最理想 的。此時，以橫跨包括周邊區(qū)域39a的一部分的下部電極39的內(nèi)外的方式， 實現(xiàn)針對4個連接部83的均等的連接狀態(tài)。在此，例如如圖24B所示，即 使在下部電極39的形成位置上例如向箭頭方向A產(chǎn)生稍稍的偏移時，也不 會發(fā)生下部電極39與連接部83的連接不良，而能夠?qū)崿F(xiàn)可靠的連接。
接下來，與第一實施方式同樣，通過圖5C、圖6A、圖6B的各工序， 在層間絕緣膜43及氫保護(hù)膜42上形成導(dǎo)通孔46，之后為了回復(fù)由鐵電電容
器結(jié)構(gòu)30的形成過程中及形成之后的諸多工序，鐵電膜40所受到的損壞，
從而進(jìn)行退火處理。
由于該退火處理，Pb從鐵電膜40的周邊區(qū)域脫離，因而該周邊區(qū)域的 Pb濃度降低，隨之在鐵電膜40的周邊區(qū)域鐵電特性不可避免地劣化。而且， 連接部83以其一部分的面積大于下部電極39的方式形成，因此若連接部83 的導(dǎo)電材料32如果是一種被氧化就失去導(dǎo)電性的材料，那么就成了難題。 在這一點(diǎn)上，在本實施方式中，Ir02為導(dǎo)電性氧化物，TiAlN為具有良好抗 氧化性的導(dǎo)電性氮化物，所以能夠抑制連接部83的電連接變得劣化。因此， 不用擔(dān)心連接部83的電連接會劣化，就能夠?qū)嵤┰撏嘶鹛幚怼?br> 然后，與第一實施方式一樣地，通過圖7A、圖7B的各工序完成FeRAM。
此外，也可以取代形成4個連接部83，而如圖25所示，在導(dǎo)電膜24的 周邊區(qū)域的相互對置的2個角的位置上形成各連接部83。此時，以比圖22A 的各連接部83稍大的尺寸形成各連接部83，從而能夠提高連接部83與下部 電極39之間的連接性。
而且，在本實施方式中舉例說明了形成插塞形狀的連接部83的情況， 但是也可以以橫跨包括周邊區(qū)域39a的一部分的下部電極39的內(nèi)外的方式 形成框狀的連接部。
如上所述，根據(jù)本實施方式，通過對鐵電電容器結(jié)構(gòu)30采用堆疊型電 容器結(jié)構(gòu)，從而能夠?qū)崿F(xiàn)具有以下特性的可靠性高的FeRAM:既確保了較 大的電容又縮小了電容器的占有面積，并且能夠獲得與采用平板型電容器結(jié) 構(gòu)的情況同等水平以上的鐵電膜40的高取向性，而且能夠獲得良好的鐵電 特性。
產(chǎn)業(yè)中的可利用性
根據(jù)本發(fā)明，通過對鐵電電容器結(jié)構(gòu)30采用堆疊型電容器結(jié)構(gòu)，從而 能夠?qū)崿F(xiàn)具有以下特性的可靠性高的FeRAM:既確保了較大的電容又縮小 了電容器的占有面積，并且能夠?qū)崿F(xiàn)與采用平板型電容器結(jié)構(gòu)的情況同等水 平以上的鐵電膜40的高取向性，而且能夠獲得良好的鐵電特性。
權(quán)利要求
1.一種半導(dǎo)體器件，其特征在于，具有半導(dǎo)體襯底；導(dǎo)電插塞，其形成在所述半導(dǎo)體襯底的上方；電容器結(jié)構(gòu)，其形成在與所述導(dǎo)電插塞的上方相匹配的部位，并通過下部電極與上部電極夾持具有鐵電特性的鐵電膜；以及層間絕緣膜，其形成在所述導(dǎo)電插塞與所述電容器結(jié)構(gòu)之間，而且在所述層間絕緣膜中除了相當(dāng)于所述導(dǎo)電插塞與所述下部電極之間的區(qū)域以外的部位，所述導(dǎo)電插塞與所述下部電極相電連接。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述層間絕緣膜 的所述下部電極側(cè)表面平坦。
3. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，還具有 導(dǎo)電膜，其以覆蓋所述導(dǎo)電插塞上表面的方式形成；連接部，其在覆蓋所述導(dǎo)電膜的所述層間絕緣膜內(nèi)，形成于包括所述下 部電極的周邊區(qū)域的部位，而且隔著所述導(dǎo)電膜而電連接所述導(dǎo)電插塞和所 述下部電極。
4. 根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其特征在于，所述連接部形成 在俯視時位于所述下部電極的所述周邊區(qū)域內(nèi)的位置上。
5. 根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其特征在于，所述連接部由至 少包含W或者Cu的導(dǎo)電材料形成。
6. 根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其特征在于，所述連接部形成 在俯視時橫跨包括所述下部電極的所述周邊區(qū)域的所述下部電極的內(nèi)外的 位置上。
7. 根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其特征在于，所述連接部由至 少包含TiAlN或者貴金屬的導(dǎo)電材料形成。
8. 根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其特征在于，所述連接部形成 為框狀。
9. 根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其特征在于，所述連接部形成 為多個插塞的形狀。
10. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述鐵電膜在俯 視時相當(dāng)于所述連接部的內(nèi)側(cè)的第一部分的取向性高，而在俯視時相當(dāng)于所述連接部的上方的第二部分的取向性比所述第一部分的取向性低。
11. 根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，其特征在于，所述鐵電膜在 俯視時的其中心部分的Pb含量最高，而在俯視時的其最外周部分的Pb含量 最低，而且Pb含量以從所述中心部分向所述最外周部分逐漸變低的方式分 布。
12. 根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，其特征在于，所述鐵電膜在俯視時的其中心部分的氧含量最高，而在俯視時的其最外周部分的氧含量最 低，而且氧含量以從所述中心部分向所述最外周部分逐漸變低的方式分布。
13. —種半導(dǎo)體器件的制造方法，包括在半導(dǎo)體襯底的上方形成導(dǎo)電插塞的工序；以覆蓋所述導(dǎo)電插塞上表面的方式形成導(dǎo)電膜的工序；以覆蓋所述導(dǎo)電膜的方式形成層間絕緣膜的工序；以填埋于所述層間絕緣膜內(nèi)而與所述導(dǎo)電膜相電連接的方式形成由導(dǎo) 電材料構(gòu)成的連接部的工序；以使下部電極與所述連接部電連接的方式，在與所述導(dǎo)電插塞的上方相 匹配的部位形成電容器結(jié)構(gòu)的工序，其中，所述電容器結(jié)構(gòu)是依次沉積所述 下部電極、具有鐵電特性的鐵電膜以及上部電極而成的，而且在俯視時包括除了相當(dāng)于所述層間絕緣膜中的所述導(dǎo)電插塞與所述下 部電極之間的區(qū)域以外的所述下部電極的周邊區(qū)域的部位上，形成所述連接 部。
14. 根據(jù)權(quán)利要求13所述的半導(dǎo)體器件的制造方法，其特征在于，還 包括，在形成了所述層間絕緣膜之后，對所述層間絕緣膜的表面進(jìn)行平坦化 處理的工序。
15. 根據(jù)權(quán)利要求13所述的半導(dǎo)體器件的制造方法，其特征在于，將 所述連接部形成在俯視時位于所述下部電極的所述周邊區(qū)域內(nèi)的位置上。
16. 根據(jù)權(quán)利要求15所述的半導(dǎo)體器件的制造方法，由至少包含W或 者Cu的導(dǎo)電材料形成所述連接部。
17. 根據(jù)權(quán)利要求13所述的半導(dǎo)體器件的制造方法，其特征在于，將 所述連接部形成在俯視時橫跨包括所述下部電極的所述周邊區(qū)域的所述下 部電極的內(nèi)外的位置上。
18. 根據(jù)權(quán)利要求17所述的半導(dǎo)體器件的制造方法，其特征在于，由至少包含TiAlN或者貴金屬的導(dǎo)電材料形成所述連接部。
19. 根據(jù)權(quán)利要求13所述的半導(dǎo)體器件的制造方法，其特征在于，將 所述連接部形成為框狀。
20. 根據(jù)權(quán)利要求13所述的半導(dǎo)體器件的制造方法，其特征在于，將 所述連接部形成為多個插塞的形狀。
全文摘要
在鐵電電容器結(jié)構(gòu)(30)采用堆疊型電容器結(jié)構(gòu)時，為了除去導(dǎo)電插塞(22)的表面的取向性及高度差對鐵電膜(40)的影響，在下部電極(39)(或者阻擋導(dǎo)電膜)與導(dǎo)電插塞(22)之間形成層間絕緣膜(27)。層間絕緣膜(27)是，通過平坦化其表面，而與下部電極(39)或者阻擋膜這樣的導(dǎo)電膜不同，能夠以不受到下層的取向性及高度差的影響的方式形成。
文檔編號H01L27/105GK101199053SQ20058005007
公開日2008年6月11日 申請日期2005年6月9日 優(yōu)先權(quán)日2005年6月9日
發(fā)明者永井孝一 申請人:富士通株式會社