專(zhuān)利名稱(chēng)：形成具有偽特征的半導(dǎo)體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及半導(dǎo)體器件，更具體地，涉及形成具有偽蝕刻特 征的半導(dǎo)體器件。
背景技術(shù)：
為提高器件速度，柵電極的長(zhǎng)度不斷減小。在當(dāng)前使用的小尺寸 下，重要的是，柵電極具有直的側(cè)壁。如果柵電極的頂部被蝕刻超出 底部，則柵電極頂部的小面積難以使柵電極的頂部自我對(duì)準(zhǔn)金屬硅化。 相反地，如果柵電極的底部比頂部窄，則發(fā)生陰影效應(yīng)，使得難以注 入鄰近柵電極的源極和漏極區(qū)域。側(cè)壁的輪廓主要由蝕刻確定。
蝕刻還可能在整個(gè)晶片上產(chǎn)生諸如柵電極的特征的臨界尺寸的不 均勻性。例如，晶片的一個(gè)區(qū)域中的特征的尺寸可能大于晶片的不同 區(qū)域中的另一特征的尺寸，即使這兩個(gè)特征預(yù)期應(yīng)具有相同的尺寸。 這種尺寸的不均勻性可能由相鄰特征的位置中的不均勻性引起。該相
鄰特征位置的不均勻性通常對(duì)于臨界尺寸在1 10微米內(nèi)的特征是最重
要的。除了影響特征的關(guān)鍵尺寸之外，相鄰特征位置的不均勻性還不 利地影響特征的最終柵極輪廓。
用于改善尺寸和柵極輪廓均勻性的一種建議是，安放偽特征，使 其與隔離的關(guān)鍵特征邊緣相鄰。這可以通過(guò)將具有預(yù)定形狀和尺寸的 偽特征安放在有源電路特征附近而手動(dòng)執(zhí)行。然而，這是耗時(shí)的并且 易于出錯(cuò)。因此，需要一種用于安放偽特征快速、魯棒性和高效的方 法。

發(fā)明內(nèi)容
本發(fā)明提供了一種用于形成具有偽特征的半導(dǎo)體器件的方法，如 附屬權(quán)利要求中描述的。


借助于實(shí)例描述了本發(fā)明，但是本發(fā)明不受附圖的限制，在附圖 中相同的附圖標(biāo)記表示相似的元件。
圖l示出了半導(dǎo)體器件的版圖實(shí)例的一部分的頂視圖； 圖2示出了圖1的版圖，其示出了區(qū)域的周界；
圖3示出了根據(jù)本發(fā)明的實(shí)施例使周界移動(dòng)第一距離之后的圖1 的版圖4示出了根據(jù)本發(fā)明的實(shí)施例使周界移動(dòng)第二距離之后的圖1 的版圖5示出了根據(jù)本發(fā)明的實(shí)施例添加第一偽特征和第二偽特征之 后的圖1的版圖6示出了根據(jù)本發(fā)明的實(shí)施例放大第二偽特征之后的圖1的版
圖7示出了根據(jù)本發(fā)明的實(shí)施例在第二偽特征下面添加第三偽特 征之后的圖6的版圖8示出了根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件版圖的另一部分的頂
視圖9示出了在放大第六有源特征或者形成第三偽特征之后的圖8 的頂視圖；以及
圖IO示出了在形成第三偽特征之后的圖5的頂視圖。
本領(lǐng)域的技術(shù)人員應(yīng)認(rèn)識(shí)到，圖中的元件為了簡(jiǎn)化和清楚的目的 而示出，不必依比例繪制。例如，圖中的某些元件的尺寸可以相對(duì)與 其他元件放大，以有助于改善對(duì)本發(fā)明的實(shí)施例的理解。
具體實(shí)施例方式
下文定義了三個(gè)術(shù)語(yǔ)，有助于理解本說(shuō)明書(shū)。
1. 有源電路特征是對(duì)應(yīng)于半導(dǎo)體器件的設(shè)計(jì)電路的特征。有源特 征包括部分晶體管、電容器、電阻器等。有源特征包括電源特征，其 被設(shè)計(jì)為在基本恒定的電位下操作；和信號(hào)特征，其被設(shè)計(jì)為在一組 電氣條件下在一個(gè)電位操作而在另一組電氣條件下在不同的電位操 作。有源電路特征不是有助于控制諸如對(duì)準(zhǔn)標(biāo)記、用于測(cè)量特征尺寸 的結(jié)構(gòu)("CD條")、電氣試驗(yàn)結(jié)構(gòu)等基板工藝的特征。有源特征也 不是具有保護(hù)半導(dǎo)體器件抵御諸如環(huán)繞模具的邊緣環(huán)密封的制造后環(huán) 境條件的主要(最重要)功能的特征。
2. 偽特征包括印刷到半導(dǎo)體器件基板上的特征，其中該特征不是 上文描述的任何其他類(lèi)型的特征。出于多種原因，在半導(dǎo)體器件中使 用不同類(lèi)型的偽特征。在存儲(chǔ)器陣列中沿最外面的邊緣使用偽比特線(xiàn)， 以允許陣列中的所有有源比特線(xiàn)被均勻構(gòu)圖。不同于偽比特線(xiàn)，偽蝕
刻特征是在半導(dǎo)體器件的掩膜的特征層處添加的偽特征，以改善當(dāng)前 或后繼形成層處的蝕刻特性。偽蝕刻特征不是針對(duì)器件的適當(dāng)操作而 要求的。
3. 有源器件區(qū)域是用于與有源電路特征結(jié)合使用來(lái)形成器件的
模具部分。有源器件區(qū)域不包括模具的外圍區(qū)域(即，位于集成電路 區(qū)域和劃片線(xiàn)槽之間的模具部分)或者模具上的任何絕緣區(qū)域。
圖1說(shuō)明了用于形成半導(dǎo)體器件的版圖10的一部分。本領(lǐng)域的技 術(shù)人員應(yīng)當(dāng)認(rèn)識(shí)到，在版圖IO下面可能存在層和特征，但是由于本發(fā)
明在很大程度上由本領(lǐng)域的技術(shù)人員公知的層、電子元件和電路組成， 因此為了理解和認(rèn)識(shí)本發(fā)明的基本概念并且為了不致引起本發(fā)明的教 授內(nèi)容的混亂或歧義，對(duì)于超出下文說(shuō)明的認(rèn)為必要的因素的細(xì)節(jié)， 將不再進(jìn)行描述。
版圖10包括第一有源電路特征20、第二有源電路特征22和第三 有源電路特征24。在一個(gè)實(shí)施例中，第一、第二和第三有源電路特征
20、 22和24均是柵電極的部分，并且可以是任何適當(dāng)?shù)臇烹姌O材料， 諸如多晶硅。第一有源電路特征20和第二有源電路特征22的部分17 位于第一有源器件區(qū)域16中，而第一有源電路特征20的部分19未位 于有源器件區(qū)域16中。第二有源電路特征22的部分9位于第一有源 器件區(qū)域16的切除區(qū)域7中。切除區(qū)域7被形成為，第二有源電路特 征22的末端未在第一有源器件區(qū)域16上終止。在一個(gè)實(shí)施例中，切 除區(qū)域7是絕緣層。第三有源電路特征24的部分(未標(biāo)出)位于第二 有源器件區(qū)域12中。第一有源器件區(qū)域16具有周界18，并且第二有 源器件區(qū)域12具有周界14。在一個(gè)實(shí)施例中，第一有源器件區(qū)域16 和第二有源器件區(qū)域12是摻雜有p型或n型摻雜劑的半導(dǎo)體基板的一 部分；第一有源器件區(qū)域16和第二有源器件區(qū)域12可以摻雜為具有 相同的傳導(dǎo)性或不同的傳導(dǎo)性。下面的半導(dǎo)體基板可以是暴露區(qū)域25， 該半導(dǎo)體基板可以是任何半導(dǎo)體材料或者材料組合，諸如砷化鎵、硅 鍺、絕緣體上硅(SOI)(例如，完全耗盡型SOI (FDSOI))、硅、 單晶硅等，以及其組合。p型摻雜劑可以是任何適當(dāng)?shù)膿诫s劑，諸如硼 (如果半導(dǎo)體基板是硅)，并且n型摻雜劑可以是任何適當(dāng)?shù)膿诫s劑， 諸如磷(如果半導(dǎo)體基板是硅)?？商鎿Q地，暴露區(qū)域25可以是絕緣 層或者絕緣層和半導(dǎo)體層的組合。
將至少一個(gè)偽特征添加到層10。在附圖中說(shuō)明的實(shí)施例中，添加 兩個(gè)偽特征。在一個(gè)實(shí)施例中，通過(guò)擴(kuò)展區(qū)域的周界確定偽特征的位 置和形狀。首先，通過(guò)選擇包括有源器件區(qū)域并且可能包括未位于有 源器件區(qū)域中或有源器件區(qū)域上的有源電路特征的部分的區(qū)域，確認(rèn) 該區(qū)域。下一步，定義有源器件區(qū)域的周界。在一個(gè)實(shí)施例中，該區(qū) 域包括第一有源器件區(qū)域16和位于有源器件區(qū)域16中的任何特征或 部分17，由此該區(qū)域的周界是有源器件區(qū)域16的周界18。在另一實(shí) 施例中，該區(qū)域包括第一有源區(qū)域16、有源器件區(qū)域16中的特征、和 未位于有源器件區(qū)域16中的第一電路器件20的特征和部分，諸如第 一電路器件20的部分19。第一電路器件20的部分19可以是被限定為 避免安放的偽特征過(guò)于接近電路器件的區(qū)域的一部分。在該實(shí)施例中，該區(qū)域的周界由圖2中的虛線(xiàn)11標(biāo)出。在該實(shí)施例中，該區(qū)域的周界 包括除了第一電路器件20延伸通過(guò)有源器件區(qū)域的部分以外的有源器
件區(qū)域16的周界18 (圖1)。在周界18 (圖1)不是該區(qū)域周界的一 部分的位置中，這些位置中的該區(qū)域的周界是部分19的周界。因此， 至少一部分周界與有源器件區(qū)域16的一部分周界18 (圖l) 一致。如 上文所述，在一個(gè)實(shí)施例中，該區(qū)域的周界也可以與部分19的一部分 周界一致。
一旦定義了周界，使周界離開(kāi)其初始位置移動(dòng)第一距離。換言之， 移動(dòng)周界，由此使該周界限定的區(qū)域放大。如圖3中的實(shí)施例中示出 的，周界11移動(dòng)第一距離，到標(biāo)為13的線(xiàn)。在一個(gè)實(shí)施例中，這是 使用軟件實(shí)現(xiàn)的，諸如設(shè)計(jì)規(guī)則檢査(DRC)軟件。 一種類(lèi)型的DRC 軟件是來(lái)自總部位于Wilsonville， Oregon的Mentor Graphics⑥公司的 Calibre⑧。在另一實(shí)施例中，手動(dòng)使該周界移動(dòng)到第一距離。如進(jìn)一步 解釋之后將更好理解的，如果安放偽特征，則第一距離處的周界上的 點(diǎn)至少是偽特征的第一點(diǎn)。
在將周界擴(kuò)展到第一距離之后，定義偽特征的第二點(diǎn)。在一個(gè)實(shí) 施例中，這通過(guò)使周界移動(dòng)到第二距離來(lái)執(zhí)行，其中第二距離比第一 距離更遠(yuǎn)。如圖4中的實(shí)施例中示出的，周界ll移動(dòng)第一距離，到標(biāo) 為15的線(xiàn)。盡管使周界移動(dòng)第一距離和第二距離可能不能使用相同的 方法，但是可以通過(guò)用于使周界移動(dòng)到第一距離的任何方法移動(dòng)周界。 在另一實(shí)施例中，通過(guò)擴(kuò)展第一周界，擴(kuò)展相鄰區(qū)域(未示出)的周 界等，或者這些操作的組合，確定第二點(diǎn)。
如圖5中所示，至少在定義偽特征的第二點(diǎn)之后，將至少一個(gè)偽 特征添加到版圖。在一個(gè)實(shí)施例中，添加多個(gè)偽特征。然而，在偽特 征的添加將過(guò)于接近有源電路特征或有源區(qū)域的位置，將不添加偽特 征(或偽特征部分)。例如，將第一偽特征26和第二偽特征28添加 到版圖，但是在第二有源器件區(qū)域12和第三有源電路特征24上面未
形成偽特征。版圖10現(xiàn)在包括第一偽特征28和第二偽特征26。在優(yōu) 選實(shí)施例中，第一和第二偽特征28和26是蝕刻偽特征，這是因?yàn)樗?們用于改善周?chē)挠性措娐诽卣鞯奈g刻輪廓。為了協(xié)助蝕刻工藝，在 中間掩膜上和在半導(dǎo)體器件上形成偽特征。在一個(gè)實(shí)施例中，第一和 第二偽特征28和26可以是彼此相同的材料或者是與第一、第二和第 三有源電路特征20、 22和24中的任一個(gè)相同的材料，并且使用與第 一、第二和第三有源電路特征20、 22和24相同的工藝與第一、第二 和第三有源電路特征20、 22和24同時(shí)形成。
后繼工藝可以包括如現(xiàn)有技術(shù)中執(zhí)行的光學(xué)鄰近校正(OPC)工 藝，以協(xié)助第一、第二和第三有源電路特征20、 22和24的印刷。然 而，在一個(gè)實(shí)施例中，在OPC工藝中未使用第一和第二偽特征28和 26。這可以通過(guò)在DRC軟件中形成僅包括偽特征的層并且在OPC工 藝中使用的層中未包括該層而實(shí)現(xiàn)。
至少使用前面確定的第一點(diǎn)和第二點(diǎn)安放第一和第二偽特征26 和28。在附圖中說(shuō)明的實(shí)施例中，確定與周界ll的初始(未移動(dòng))位 置最接近的偽特征26和28的鄰近，該邊緣與周界移動(dòng)第一距離13時(shí) 的位置連續(xù)，并且確定距離周界ll最遠(yuǎn)的邊緣，該邊緣與周界移動(dòng)第 二距離15時(shí)的位置鄰近。由于第一點(diǎn)和第二點(diǎn)均與偽特征的邊緣重合， 因此第一和第二距離之間的差可以是偽特征的寬度。在一個(gè)實(shí)施例中， 由于第一點(diǎn)定義了偽特征的邊緣上的點(diǎn)而第二點(diǎn)定義了偽特征中心處 的點(diǎn)，因此第一和第二距離之間的差是偽特征的寬度的1/2。在圖l中 示出的實(shí)施例中，由于有源電路區(qū)域的周界包括有源區(qū)域16和部分19， 因此第一和第二偽特征26和28均具有對(duì)應(yīng)于與偽特征24和26相鄰 的周界的形狀的邊緣。因?yàn)樵搩蓚€(gè)線(xiàn)末端和邊緣在后繼的諸如蝕刻的 工藝過(guò)程中均易于變形，所以第一偽特征26保護(hù)第二有源電路特征22 的末端，而第二偽特征28保護(hù)第一有源電路特征24的邊緣蝕刻。
在形成至少一個(gè)偽特征之后，可對(duì)現(xiàn)在包括偽特征或多個(gè)偽特征
的版圖進(jìn)行修改，以使形成偽特征的電氣和工藝(諸如蝕刻)的影響 最小。換言之，在添加偽特征之后，可以使版圖最優(yōu)化。下文討論的 任何方法可以單獨(dú)使用或者與其他的討論方法結(jié)合使用。
一種用于使包括偽特征的版圖最優(yōu)化的方法是修改偽特征。在一 個(gè)實(shí)施例中，可以修改偽特征以針對(duì)后繼的蝕刻工藝進(jìn)行調(diào)節(jié)。在一 個(gè)實(shí)施例中，偽特征可能距離至少一部分有源電路特征過(guò)遠(yuǎn)，該偽特 征可能不能到達(dá)有源電路特征(或其一部分)的臨界尺寸。換言之， 偽特征可能不能防止有源電路特征(或其一部分)在蝕刻過(guò)程中被修 改而偏離所需尺寸。這一問(wèn)題出現(xiàn)的原因是，由于特征的蝕刻輪廓是 基于小尺度(小于約IO微米，在一個(gè)實(shí)施例中約為1~10微米，或者 1~5微米)確定的，所以偽特征距離有源電路特征過(guò)遠(yuǎn)。例如，在不調(diào) 節(jié)偽特征的情況下，有源電路特征可能被蝕刻得過(guò)窄。因此，偽特征 可能需要移動(dòng)以更接近有源電路特征或者增加尺寸，由此有源電路特 征(或其一部分)在蝕刻之后將具有所需尺寸。例如，可以增加偽特
征的面積。在圖6中示出的實(shí)施例中，擴(kuò)展第一偽特征26的至少一個(gè) 邊緣，由此擴(kuò)展的第二偽特征30具有比(初始的)第一偽特征26更 大的面積。因此，通過(guò)至少移動(dòng)偽特征的邊緣，可以使蝕刻之后確定 的有源電路特征的臨界尺寸最優(yōu)化。在一個(gè)實(shí)施例中，這可以通過(guò)使 用蝕刻仿真來(lái)執(zhí)行以使有源電路特征的尺寸或輪廓最優(yōu)化。
在一個(gè)實(shí)施例中，修改偽特征，使其是未摻雜的。典型地，當(dāng)偽 特征周?chē)膮^(qū)域是摻雜的時(shí)候，偽特征是摻雜的。為了簡(jiǎn)化起見(jiàn)，在 工藝過(guò)程中偽特征也是摻雜的。理想的是，防止偽特征被摻雜，這可 以通過(guò)在注入期間利用掩膜(諸如光刻膠)遮蔽偽特征而實(shí)現(xiàn)。通過(guò) 使偽特征無(wú)摻雜，增加了電阻并且減小了電容。例如，與感測(cè)線(xiàn)相鄰 的開(kāi)關(guān)信號(hào)可能產(chǎn)生串?dāng)_。通過(guò)形成偽特征，開(kāi)關(guān)線(xiàn)可能受到影響， 由此其與感測(cè)線(xiàn)過(guò)于接近，特別是在偽特征電耦合到開(kāi)關(guān)線(xiàn)的時(shí)候， 如隨后解釋的并且如圖9中示出的，可能出現(xiàn)這一問(wèn)題。偽特征與開(kāi) 關(guān)線(xiàn)的接近產(chǎn)生了串?dāng)_。但是如果偽特征是未摻雜的，則傳導(dǎo)性和電
容降低，并且因此減少了串?dāng)_。
使包括偽特征的版圖最優(yōu)化的另一方法是修改部分版圖而非修改 偽特征自身。在一個(gè)實(shí)施例中，修改偽特征下面的層以影響偽特征的 電容和電特性。例如，如圖7中示出的，可能是半導(dǎo)體基板一部分的 偽特征下面的一部分區(qū)域可由諸如一層或多層絕緣層的下層32替換。 例如，如果絕緣層是柵電極的一部分，則可以使用與用于形成有源電 路特征下面的柵極絕緣層相同的絕緣層。在一個(gè)實(shí)施例中，在第二偽
特征28下面形成三柵極氧化物，如圖7中所示。在一個(gè)實(shí)施例中，三 柵極氧化物32是由氮氧化物形成的，并且具有約20~100埃的厚度。 如果將相同的材料用于下層32和柵極絕緣層，則可以使用傳統(tǒng)的工藝， 在形成柵極絕緣層的同時(shí)，形成下層32并且對(duì)其構(gòu)圖。因此，形成了 有源電路和偽特征。下層32的存在有助于通過(guò)使下層32下面的半導(dǎo) 體基板與擴(kuò)展的第二偽特征30絕緣而減少基板漏電。
圖l-7說(shuō)明了如何在版圖IO中形成至少一個(gè)偽特征以及如何修改 版圖10。半導(dǎo)體器件的其他部分或者其他半導(dǎo)體器件將具有不同的版 圖，這可能導(dǎo)致在不同于圖5~7中示出的位置處形成偽特征。圖8說(shuō) 明了另一版圖40,其說(shuō)明了在半導(dǎo)體器件版圖中可能出現(xiàn)的偽特征的 不同位置。圖8中的版圖40與圖1中的版圖10相似，即版圖具有相 同的層。版圖40包括第三有源器件區(qū)域42、第四、第五和第六有源電 路特征44、 48和50、以及與圖1中的區(qū)域25相似的區(qū)域43。(可以 使用針對(duì)圖1中的等同特征討論的相同的材料和工藝形成有源器件區(qū) 域和有源電路特征。)第四有源電路特征44的部分46附近沒(méi)有另一 有源電路特征或者偽特征。因此，在部分46附近安放偽特征是理想的。 可以使用上文描述的方法安放偽特征。在一個(gè)實(shí)施例中，偽特征可被 安放為與第六有源電路特征50接觸。因此，使用用于形成第一和第二 偽特征26和28的相同的方法，可以將第三偽特征52添加到版圖40， 但是將第一距離設(shè)定為與第六有源特征50的末端重合。
在一個(gè)實(shí)施例中，不同于使偽特征與有源電路特征的末端隔開(kāi)， 可以使偽特征與有源電路特征連續(xù)。如圖9中示出的，第三偽特征52
被安放在版圖40中，由此其與第六有源電路特征50連續(xù)。第三偽特 征52的寬度可以與第六有源電路特征50相同或不同。如果第三偽特 征52的寬度與第六有源電路特征50相同，則將第三偽特征52添加到 第六有源電路特征50末端，由此這兩個(gè)特征接觸，如同使第六有源電 路特征50延伸，因此其延伸通過(guò)有源電路特征50的初始末端。換言 之，第三偽特征52可被視為第六有源電路特征50的延展。
圖IO說(shuō)明了，在一個(gè)實(shí)施例中，不同于在第六有源電路特征50 的末端處形成第三偽特征52，第三偽特征52可以在有源電路區(qū)域42 上形成。因此，任何偽特征都可以在有源電路區(qū)域或者版圖的任何其 他區(qū)域上形成。
隨后使用諸如光刻和蝕刻的傳統(tǒng)方法蝕刻，使用上文描述的版圖 形成半導(dǎo)體器件的層。由于本領(lǐng)域的技術(shù)人員了解如何使用版圖形成 半導(dǎo)體器件并且理解如何使用不同的層形成半導(dǎo)體器件，因此為了理
解和認(rèn)識(shí)本發(fā)明的基本概念并且為了不致引起本發(fā)明的教授內(nèi)容的混 亂和歧義，對(duì)于超出上文說(shuō)明的認(rèn)為必要的因素的此工藝細(xì)節(jié)，將不 再進(jìn)行描述。
到此為止，應(yīng)當(dāng)認(rèn)識(shí)到，使用一種快速、魯棒性和高效的方法， 提供了偽特征的安放和優(yōu)化。在一個(gè)實(shí)施例中，使用替換的基于模型 的鄰近校正方法安放和優(yōu)化偽特征。針對(duì)后繼OPC工藝對(duì)偽特征進(jìn)行 最優(yōu)化，以減少其諸如基板漏電、電容或閂鎖的電沖擊。此外，偽特 征被安放在隔離的或半隔離的線(xiàn)端附近以減少在蝕刻過(guò)程中出現(xiàn)的線(xiàn) 端回拉現(xiàn)象，蝕刻僅通過(guò)沿有源電路特征的旁邊安放偽特征不能防止 該現(xiàn)象回拉現(xiàn)象的發(fā)生。
在一個(gè)實(shí)施例中， 一種用于形成半導(dǎo)體結(jié)構(gòu)的方法包括提供半導(dǎo)體基板；確認(rèn)包括有源器件區(qū)的區(qū)域，其中該區(qū)域在第一位置處具 有周界，并且有源器件區(qū)的至少一部分邊緣與至少一部分周界重合； 使該周界擴(kuò)展到離開(kāi)第一位置的第一距離，其中第一距離定義了偽特 征的第一點(diǎn)；確定偽特征的第二點(diǎn)；使用該第一點(diǎn)和第二點(diǎn)將偽特征 添加到版圖；并且使用版圖形成半導(dǎo)體器件中的層。在一個(gè)實(shí)施例中， 第一點(diǎn)和第二點(diǎn)之間的距離定義了偽特征的寬度。在一個(gè)實(shí)施例中， 使用蝕刻仿真結(jié)果修改偽特征的邊緣。在一個(gè)實(shí)施例中，該區(qū)域的特 征在于柵電極，并且該區(qū)域的周界包括柵電極的至少一部分邊緣。在 一個(gè)實(shí)施例中，確定偽特征的第二點(diǎn)進(jìn)一步包括使該周界擴(kuò)展到離開(kāi) 第一位置的第二距離，其中第二距離大于第一距離，從第二距離中 減去第一距離以確定偽特征的寬度，并且安放偽特征，由此偽特征的 邊緣沿著第一距離和第二距離。在一個(gè)實(shí)施例中，添加偽特征的特征 在于安放偽特征。在一個(gè)實(shí)施例中，該周界是連續(xù)的，并且在另一實(shí) 施例中，該周界是斷開(kāi)的。在一個(gè)實(shí)施例中，在偽特征下面形成絕緣 層。在一個(gè)實(shí)施例中，與偽特征相鄰的區(qū)域是摻雜的，但是偽特征是 不摻雜的。
在另一實(shí)施例中， 一種用于形成具有偽特征的半導(dǎo)體器件的方法 包括確認(rèn)多個(gè)有源電路特征，其中作為一組的該多個(gè)有源電路特征 具有第一位置處的周界；使該周界擴(kuò)展到離幵第一位置的第一距離； 使該周界擴(kuò)展到離開(kāi)第一位置的第二距離，其中第二距離大于第一距 離；從第二距離中減去第一距離以確定偽特征的寬度；并且安放偽特 征，由此偽特征的邊緣沿著第一距離和第二距離。在一個(gè)實(shí)施例中， 第一點(diǎn)和第二點(diǎn)之間的距離定義了偽特征的寬度。
在前面的說(shuō)明書(shū)中，通過(guò)參考具體的實(shí)施例描述了本發(fā)明。然而， 本領(lǐng)域的普通技術(shù)人員應(yīng)認(rèn)識(shí)到，在不偏離下文權(quán)利要求中闡述的本 發(fā)明的范圍的前提下，可以進(jìn)行多種修改和改變。例如，盡管此處僅 描述了一個(gè)層，但是本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，這可以用于任何層， 諸如金屬層。因此，本說(shuō)明書(shū)和附圖應(yīng)被視為說(shuō)明性的而非限制性的，
并且所有這些修改均意欲于涵蓋在本發(fā)明的范圍內(nèi)。
上文針對(duì)具體的實(shí)施例描述了益處、其他優(yōu)點(diǎn)和對(duì)問(wèn)題的解決方 案。然而，該益處、優(yōu)點(diǎn)、對(duì)問(wèn)題的解決方案、以及可以產(chǎn)生任何益 處、優(yōu)點(diǎn)或者解決方案或者使其變得更加顯著的任何要素，不應(yīng)被解 釋為任何或所有權(quán)利要求的關(guān)鍵的、必需的或基本的特征或要素。如 此處使用的術(shù)語(yǔ)"包括"或其任何變化形式意欲涵蓋非排他性的內(nèi)含 物，由此包括一系列要素的過(guò)程、方法、物體或裝置不僅包括這些要 素，而且可以包括未明確列出的或者對(duì)于該過(guò)程、方法、物體或裝置 固有的其他要素。如此處使用的術(shù)語(yǔ)"一個(gè)"被定義為一個(gè)或不止一 個(gè)。如此處使用的術(shù)語(yǔ)"多個(gè)"被定義為兩個(gè)或多于兩個(gè)。如此處使 用的術(shù)語(yǔ)"另一"被定義為至少第二個(gè)或更多。
權(quán)利要求
1.一種用于形成半導(dǎo)體結(jié)構(gòu)的方法，所述方法的特征在于確認(rèn)包括有源器件區(qū)(16、42)的區(qū)域，其中所述區(qū)域在第一位置(11)處具有周界(11)，并且所述有源器件區(qū)的至少一部分邊緣與至少一部分所述周界重合；使所述周界擴(kuò)展到離開(kāi)所述第一位置的第一距離(13)，其中所述第一距離定義了偽特征(26、28、30、52)的第一點(diǎn)；確定所述偽特征的第二點(diǎn)；使用所述第一點(diǎn)和所述第二點(diǎn)將所述偽特征添加到版圖(10、40)；以及使用所述版圖形成半導(dǎo)體器件中的層。
2. 如權(quán)利要求l所述的方法，其中所述第一點(diǎn)和所述第二點(diǎn)之間 的距離定義了所述偽特征的寬度。
3. 如權(quán)利要求l所述的方法，其中使用蝕刻仿真結(jié)果修改所述偽 特征的邊緣。
4. 如權(quán)利要求l所述的方法，其中所述區(qū)域的特征在于柵電極， 并且所述區(qū)域的所述周界包括所述柵電極的至少一部分邊緣。
5. 如權(quán)利要求1或2所述的方法，其中確定所述偽特征的第二點(diǎn) 進(jìn)一步包括使所述周界擴(kuò)展到離開(kāi)所述第一位置的第二距離，其中，所述第 二距離大于所述第一距離；從所述第二距離中減去所述第一距離以確定所述偽特征的寬度；以及安放所述偽特征，由此所述偽特征的邊緣沿著所述第一距離和所 述第二距離。
6. 如權(quán)利要求5所述的方法，其中添加所述偽特征的特征在于， 安放所述偽特征。
7. 如權(quán)利要求l所述的方法，其中所述周界是連續(xù)的。
8. 如權(quán)利要求l所述的方法，其中所述周界是斷開(kāi)的。
9. 如權(quán)利要求l所述的方法，其特征進(jìn)一步在于，在所述偽特征 下面形成絕緣層。
10. 如權(quán)利要求1所述的方法，其特征進(jìn)一步在于，摻雜與所述 偽特征相鄰的區(qū)域，而不摻雜所述偽特征。
全文摘要
一種用于形成半導(dǎo)體器件的方法，所述方法包括確認(rèn)包括有源器件區(qū)(16、42)的區(qū)域，其中所述區(qū)域在第一位置(11)處具有周界(11)，并且有源器件區(qū)的至少一部分邊緣與至少一部分所述周界重合，使該周界擴(kuò)展到離開(kāi)第一位置的第一距離(13)，其中所述第一距離定義了偽特征(26、28、30、52)的第一點(diǎn)，確定偽特征的第二點(diǎn)，使用該第一點(diǎn)和該第二點(diǎn)將偽特征添加到版圖(10、40)，并且使用該版圖形成半導(dǎo)體器件中的層。
文檔編號(hào)H01L21/321GK101341595SQ200580052325
公開(kāi)日2009年1月7日 申請(qǐng)日期2005年12月14日 優(yōu)先權(quán)日2005年12月14日
發(fā)明者伊維斯·羅迪, 凱文·盧卡斯, 托馬·雷納, 朱迪恩·米勒, 羅伯特·布恩 申請(qǐng)人:飛思卡爾半導(dǎo)體公司