專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種適用于具有鐵電電容器的非易失性存儲器的半導(dǎo)體器件 及其制造方法。
背景技術(shù)：
近年來，正在進(jìn)行著對利用鐵電體的極化反轉(zhuǎn)將信息保持到鐵電電容器
的鐵電存儲器(FeRAM)的開發(fā)。鐵電存儲器是一種即使切斷電源也不丟失 所保存的信息的非易失性存儲器，并且因能夠?qū)崿F(xiàn)高集成度、高驅(qū)動(dòng)速度、 高持久性以及低耗電而被特別關(guān)注。
主要使用剩余極化強(qiáng)度(remanent polarization)大的PZT(Pb(Zr， Ti)03) 膜及SBT(SrBi2Ta209)膜等具有鈣鈦礦晶體結(jié)構(gòu)的鐵電體氧化物，來作為構(gòu)成 鐵電電容器的鐵電膜。PZT的剩余極化量為10 30^iC/cm2左右。但是，鐵電 膜的特性(剩余極化量及介電常數(shù)等)易由水分而發(fā)生劣化。鐵電存儲器中 使用了與水的親和力大的氧化硅膜等而作為層間絕緣膜，而且，在鐵電存儲 器的制造過程中，對層間絕緣膜及金屬布線進(jìn)行了熱處理。而且，從外部侵 入而存在于層間絕緣膜中的水分在該熱處理之際分解為氫和氧，進(jìn)而氫與鐵 電膜中的氧原子發(fā)生反應(yīng)。其結(jié)果，鐵電膜發(fā)生氧缺陷，結(jié)晶性降低，進(jìn)而 特性發(fā)生劣化。而且，長時(shí)間使用鐵電存儲器也會引起相同的現(xiàn)象。
這種伴隨水分侵入及氫擴(kuò)散所發(fā)生的特性劣化，不僅僅發(fā)生于鐵電電容 器，在半導(dǎo)體器件中的電容器等其它元件也會發(fā)生。
因此，目前，以作為防止水分侵入及氫擴(kuò)散等為目的，在鐵電電容器的 上方形成有氧化鋁膜。例如存在以直接包圍鐵電電容器的方式形成氧化鋁膜 的技術(shù)。而且，也存在著在位于鐵電電容器上方的布線層的更上方形成氧化 鋁膜的技術(shù)。例如在專利文獻(xiàn)1 5中記載了這些技術(shù)。
然而，不能說通過上述現(xiàn)有技術(shù)就能夠充分地確保鐵電特性。
專利文獻(xiàn)1: JP特開2003-197878號公報(bào)
專利文獻(xiàn)2: JP特開2001-68639號公報(bào)
專利文獻(xiàn)3: JP特開2003-174145號公報(bào) 專利文獻(xiàn)4: JP特開2002-176149號公報(bào) 專利文獻(xiàn)5: JP特開2003-100994號公報(bào)

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種能夠充分確保鐵電電容器的特性的半導(dǎo)體器 件及其制造方法。
本申請發(fā)明人為解決所述課題而專心致志重復(fù)地進(jìn)行研究后得到了如下 所示的發(fā)明的技術(shù)方案。
本發(fā)明的半導(dǎo)體器件中設(shè)置有鐵電電容器，所述鐵電電容器形成在半導(dǎo) 體襯底的上方，并且具有下部電極、鐵電膜以及上部電極。在所述鐵電電容 器的上方形成有第一布線，并且所述第一布線的一部分與所述上部電極和所 述下部電極中的至少一個(gè)連接。設(shè)置有表面平坦的阻擋層，其直接覆蓋所述 第一布線，用于防止氫或者水分的擴(kuò)散。在所述阻擋層上形成有層間絕緣膜。 在所述層間絕緣膜上形成有其一部分直接與所述第一布線連接的第二布線。
在本發(fā)明半導(dǎo)體器件的制造方法中，在半導(dǎo)體襯底的上方形成具有下部 電極、鐵電膜以及上部電極的鐵電電容器，然后，在所述鐵電電容器的上方 形成第一布線，所述第一布線的一部分與所述上部電極和所述下部電極中的 至少一個(gè)連接的第一布線。接著，形成阻擋層，所述阻擋層直接覆蓋所述第 一布線，用于防止氫或者水分的擴(kuò)散，而且所述阻擋層的表面平坦。接下來， 在所述阻擋層上形成層間絕緣膜。然后，在所述層間絕緣膜上形成其一部分 與所述第一布線連接的第二布線。


圖1是表示參考例的鐵電存儲器(半導(dǎo)體器件)結(jié)構(gòu)的剖視圖。
圖2A是表示本發(fā)明第一實(shí)施方式的鐵電存儲器的俯視圖。
圖2B是表示本發(fā)明第一實(shí)施方式的鐵電存儲器的剖視圖。
圖3A是表示本發(fā)明第一實(shí)施方式的鐵電存儲器的制造方法的剖視圖。
圖3B是接著圖3A表示鐵電存儲器的制造方法的剖視圖。
圖3C是接著圖3B表示鐵電存儲器的制造方法的剖視圖。
圖3D是接著圖3C表示鐵電存儲器的制造方法的剖視圖。
圖3E是接著圖3D表示鐵電存儲器的制造方法的剖視圖。
圖3F是接著圖3E表示鐵電存儲器的制造方法的剖視圖。
圖3G是接著圖3F表示鐵電存儲器的制造方法的剖視圖。
圖3H是接著圖3G表示鐵電存儲器的制造方法的剖視圖。
圖31是接著圖3H表示鐵電存儲器的制造方法的剖視圖。
圖3J是接著圖3I表示鐵電存儲器的制造方法的剖視圖。
圖3K是接著圖3J表示鐵電存儲器的制造方法的剖視圖。
圖3L是接著圖3K表示鐵電存儲器的制造方法的剖視圖。
圖3M是接著圖3L表示鐵電存儲器的制造方法的剖視圖。
圖3N是接著圖3M表示鐵電存儲器的制造方法的剖視圖。
圖30是接著圖3N表示鐵電存儲器的制造方法的剖視圖。
圖3P是接著圖30表示鐵電存儲器的制造方法的剖視圖。
圖3Q是接著圖3P表示鐵電存儲器的制造方法的剖視圖。
圖3R是接著圖3Q表示鐵電存儲器的制造方法的剖視圖。
圖3S是接著圖3R表示鐵電存儲器的制造方法的剖視圖。
圖3T是接著圖3S表示鐵電存儲器的制造方法的剖視圖。
圖3U是接著圖3T表示鐵電存儲器的制造方法的剖視圖。
圖3V是接著圖3U表示鐵電存儲器的制造方法的剖視圖。
圖3W是接著圖3V表示鐵電存儲器的制造方法的剖視圖。
圖3X是接著圖3W表示鐵電存儲器的制造方法的剖視圖。
圖3Y是接著圖3X表示鐵電存儲器的制造方法的剖視圖。
圖4是與圖3R —樣接著圖3Q表示鐵電存儲器的制造方法的剖視圖。
圖5A是表示第一實(shí)施方式的水分脫離路徑的圖。
圖5B是表示參考例的水分脫離路徑的圖。
圖6A是表示本發(fā)明第二實(shí)施方式的鐵電存儲器的制造方法的剖視圖。 圖6B是接著圖6A表示鐵電存儲器的制造方法的剖視圖。 圖7是表示本發(fā)明第二實(shí)施方式的鐵電存儲器的剖視圖。 圖8是表示本發(fā)明第三實(shí)施方式的鐵電存儲器的剖視圖。 圖9是表示本發(fā)明第四實(shí)施方式的鐵電存儲器的剖視圖。
具體實(shí)施例方式
下面，參照附圖具體說明本發(fā)明的實(shí)施方式 (參考例)
首先，說明參考例。該參考例是本申請的發(fā)明人在完成本發(fā)明的過程中 得到的技術(shù)。圖1是表示參考例的鐵電存儲器(半導(dǎo)體器件)結(jié)構(gòu)的剖視圖。
如圖1所示，在硅襯底等半導(dǎo)體襯底1010上形成有劃定元件區(qū)域的元件 分離區(qū)域1012。在元件分離區(qū)域1012所劃定的元件區(qū)域內(nèi)形成有阱1014a 及1014b。
在阱1014a及1014b上，中間隔著柵絕緣膜1016形成有柵電極(柵極布 線)1018。柵電極1018具有例如在多晶硅膜上層疊了硅化鎢膜等金屬硅化物 膜的多晶硅-金屬硅化物(polycide)結(jié)構(gòu)。在柵電極1018上形成有氧化硅膜 等絕緣膜1019。在柵電極1018及絕緣膜1019的側(cè)面形成有側(cè)壁絕緣膜1020。
在俯視觀察的情況下，在阱1014a及1014b的表面以夾住柵電極1018的 方式形成有源極/漏極擴(kuò)散層1022。這樣，就構(gòu)成了具有柵電極1018和源極/ 漏極擴(kuò)散層1022的晶體管1024。晶體管1024的柵極長度例如為0.35pm或 者0.11 0.18|im。
進(jìn)而，依次層疊有覆蓋晶體管1024的SiON膜1025及氧化硅膜1026。 SiON膜1025的厚度例如為200nm，氧化硅膜26的厚度例如為600nm。由 SiON膜1025及氧化硅膜1026構(gòu)成了層間絕緣膜1027。對層間絕緣膜1027 的表面進(jìn)行了平坦化處理。
在層間絕緣膜1027上形成有例如膜厚為100nm的氧化硅膜1034。由于 形成在了已被平坦化的層間絕緣膜1027上，因此氧化硅膜1034也是平坦的。
在氧化硅膜1034上形成有下部電極1036。下部電極1036例如由膜厚為 20 50nm的氧化鋁膜1036a和層疊在其上且膜厚為100 200nm的Pt膜 1036b構(gòu)成。
在下部電極1036上形成有鐵電膜1038。使用例如膜厚為100 250nm的 PbZiVxTix03膜(PZT膜)而作為鐵電膜1038。
在鐵電膜1038上形成有上部電極1040。上部電極1040例如由膜厚為 20 75nm的IrOx膜1040a和層疊在其上且膜厚為150 250nrn的IrOY膜 1040b構(gòu)成。此外，將IrOy膜1040b的氧組成比Y設(shè)定為比IrOx膜1040a的
氧組成比X大。
由下部電極1036、鐵電膜1038以及上部電極4010構(gòu)成了鐵電電容器 1042。
以覆蓋鐵電膜1038及上部電極1040的上表面及側(cè)表面的方式形成了阻 擋膜1044。使用例如膜厚為20 100nrn的氧化鋁(A1203)膜來作為阻擋膜 1044。
阻擋膜1044為具有防止氫及水分?jǐn)U散的功能的膜。若氫或水分到達(dá)鐵電 膜1038，則構(gòu)成鐵電膜1038的金屬氧化物被氫或水分還原，從而鐵電電容 器的1042的電氣特性發(fā)生劣化。通過以覆蓋鐵電膜1038及上部電極1040 .h表面及側(cè)表面的方式形成阻擋膜1044，而能夠抑制氫及水分到達(dá)鐵電膜 1038，并且能夠抑制鐵電電容器1042的電氣特性發(fā)生劣化。
進(jìn)而，形成有覆蓋阻擋膜1044及鐵電電容器1042的阻擋膜1046。使用 例如膜厚為20 100nm的氧化鋁膜而作為阻擋膜1046。阻擋膜1046是與阻 擋膜1044同樣地具有防止氫及水分?jǐn)U散的功能的膜。
在阻擋膜1046上形成有例如膜厚為1500rnn的氧化硅膜等層間絕緣膜 1048。對層間絕緣膜1048的表面進(jìn)行了平坦化處理。
在層間絕緣膜1048、阻擋膜1046、氧化硅膜1034以及層間絕緣膜1027 中形成有到達(dá)源極/漏極擴(kuò)散層1022的接觸孔1050a及1050b。而且，在層間 絕緣膜1048、阻擋膜1046以及阻擋膜1044中形成有到達(dá)上部電極1040的 接觸孔52a。而且，在層間絕緣膜1048、阻擋膜1046以及阻擋膜1044中形 成有到達(dá)下部電極1036的接觸孔1052b。
在接觸孔1050a及1050b內(nèi)形成有阻擋金屬膜(未圖示)。該阻擋金屬 膜例如由膜厚為20nm的Ti膜和形成在其上且膜厚為50nm的TiN膜構(gòu)成。 在阻擋金屬膜中，Ti膜是為了減少接觸電阻而形成的，TiN膜是為了防止導(dǎo) 體插塞材料的鎢擴(kuò)散而形成的。后述的將要形成在各接觸孔內(nèi)的阻擋金屬膜 也是因相同的目的形成的。
進(jìn)而，在形成了阻擋金屬膜的接觸孔1050a及1050b內(nèi)，分別填埋有由 鎢形成的導(dǎo)體插塞1054a及1054b。
在層間絕緣膜1048上及接觸孔1052a內(nèi)形成有與導(dǎo)通插塞1054a和上部
電極1040電連接的布線1056a。而且，在層間絕緣膜1048上及接觸孔1052b 內(nèi)形成有與下部電極1036電連接的布線1056b。而且，在層間絕緣膜1048 上形成有與導(dǎo)體插塞1054b電連接的布線1056c。布線1056a、 1056b及1056c (第一金屬布線層1056)例如由膜厚為150nm的TiN膜、形成在其上且膜 厚為550nm的AlCu合金膜、形成在其上且膜厚為5nm的Ti膜以及形成在其 上且膜厚為150nm的TiN膜構(gòu)成。
如此地，使晶體管1024的源極/漏極擴(kuò)散層1022和鐵電電容器1042的 上部電極1040中間隔著導(dǎo)體插塞1054a及布線1056a而電連接，以構(gòu)成具有 一個(gè)晶體管1024及一個(gè)鐵電電容器1042的FeRAM的1T1C型存儲單元。雖 未圖示，但是多個(gè)存儲單元排列在FeRAM芯片的存儲單元區(qū)域。
進(jìn)而，形成有覆蓋布線1056a、 1056b及1056c的上表面及側(cè)表面的阻擋 膜1058。使用例如厚度為20nm的氧化鋁膜來作為阻擋膜1058。
阻擋膜1058是與阻擋膜1044及1046同樣地具有防止氫及水分?jǐn)U散的功 能的膜。而且，阻擋膜1058也用于抑制因等離子體而導(dǎo)致的損傷。
在阻擋膜1058上形成有例如膜厚為2600nm的氧化硅膜1060。對氧化硅 膜1060的表面進(jìn)行了平坦化處理。氧化硅膜60在布線1056a、 1056b及1056c 上的厚度例如為lOOOnm。
在氧化硅膜1060上形成有例如膜厚為lOOnm的氧化硅膜1061。由于形 成在了已被平坦化的氧化硅膜1060上，因此氧化硅膜1061也是平坦的。
在氧化硅膜1061上形成有阻擋膜1062。使用例如膜厚為20 70nm的氧 化鋁膜來作為阻擋膜1062。由于形成在平坦的氧化硅膜1061上，因此阻擋 膜1062也是平坦的。
阻擋膜1062是與阻擋膜1044、 1046及1058同樣地具有防止氫及水分?jǐn)U 散的功能。而且，由于阻擋膜1062平坦，因此與阻擋膜1044、 1046及1058 相比能夠以極其良好的覆蓋率(覆蓋特性)形成。從而，能夠更加可靠地防 止氫及水分的擴(kuò)散。此外，阻擋膜1062不僅僅形成在排列著多個(gè)存儲單元的 FeRAM芯片的存儲單元區(qū)域，而形成在包括外圍電路區(qū)域等的FeRAM芯片 的整個(gè)面上，其中，該多個(gè)存儲單元具有鐵電電容器1042。
在阻擋膜1062上形成有例如膜厚為50 100nm的氧化硅膜1064。
由阻擋膜1058、氧化硅膜1060、氧化硅膜1061、阻擋膜1062及氧化硅
膜1064構(gòu)成了層間絕緣膜1066。
層間絕緣膜1066形成有到達(dá)布線1056c的接觸孔1068。
在接觸孔1068內(nèi)形成有阻擋金屬膜(未圖示)。該阻擋金屬膜例如由膜
厚為20nm的Ti膜和形成在其上且膜厚為50nrn的TiN膜構(gòu)成。此外，也可
以不形成Ti膜而僅僅由TiN膜構(gòu)成阻擋金屬膜。
在形成了阻擋金屬膜的接觸孔1068內(nèi)，填埋有由鎢形成的導(dǎo)體插塞
1070。
在層間絕緣膜1066上形成有布線1072a。而且，在層間絕緣膜1066上， 形成有與導(dǎo)體插塞1070電連接的布線1072b。布線1072a、 1072b (第二金屬 布線層1072)例如由膜厚為50nm的TiN膜、形成在其上且膜厚為500nm的 AlCu合金膜、形成在其上且膜厚為5nm的Ti膜以及形成在其上且膜厚為 150nm的TiN膜構(gòu)成。
而且，形成有覆蓋布線1072a及1072b的氧化硅膜1074。氧化硅膜1074 的厚度例如為2200nm。對氧化硅膜1074的表面進(jìn)行了平坦化處理。
在氧化硅膜1074上形成有例如膜厚為lOOnm的氧化硅膜1076。由于形 成已被平坦化的氧化硅膜1074上，因此氧化硅膜1075也是平坦的。
在氧化硅膜1076上形成有阻擋膜1078。使用例如膜厚為20 100nm的 氧化鋁膜來作為阻擋膜1078。由于形成在平坦的氧化硅膜1076上，因此阻 擋膜1078也是平坦的。
阻擋膜1078是與阻擋膜1044、 1046、 1058及1062同樣地具有防止氫及 水分?jǐn)U散的功能的膜。而且，由于阻擋膜1078平坦，因此與阻擋膜1062同 樣地，相比較于阻擋膜1044、 1046及1058以極其良好的覆蓋度(包覆性) 形成。從而，能夠更加可靠地防止氫及水分的擴(kuò)散。此外，阻擋膜1078與阻 擋膜1068同樣地不僅僅形成在排列著多個(gè)存儲單元的FeRAM芯片的存儲單 元區(qū)域，而形成在包括外圍電路區(qū)域等的FeRAM芯片的整個(gè)面上，其中， 該多個(gè)存儲單元具有鐵電電容器1042。
在阻擋膜1078上形成有例如膜厚為100nm的氧化硅膜1080。
由氧化硅膜1074、氧化硅膜1076、阻擋膜1078及氧化硅膜1080構(gòu)成了 層間絕緣膜1082。
在層間絕緣膜1082中形成有分別到達(dá)布線1072a及1072b的接觸孔
1084a及1084b。
在接觸孔1084a及1084b內(nèi)形成有阻擋金屬膜(未圖示)。該阻擋金屬 膜例如由膜厚為20nm的Ti膜和形成在其上且膜厚為50nm的TiN膜構(gòu)成。 此外，也可以不形成Ti膜而僅僅由TiN膜構(gòu)成阻擋金屬膜。
在形成了阻擋金屬膜的接觸孔1084a及1084b內(nèi)，分別填埋有由鎢形成 的導(dǎo)體插塞1086a及1086b。
在層間絕緣膜1082上形成有與導(dǎo)體插塞1086a電連接的布線1088a以及 與導(dǎo)體插塞雨6b電連接的布線(焊盤)1088b。布線1088a及1088b (第三 金屬布線層1088)例如由膜厚為50nm的TiN膜、形成在其上且膜厚為500nm 的AlCu合金膜以及形成在其上且膜厚為150mn的TiN膜構(gòu)成。
進(jìn)而，形成有覆蓋布線1088a及1088b的氧化硅膜1090。氧化硅膜1090 的厚度例如為100 300nm。在氧化硅膜1090上形成有例如膜厚為350nm的 氮化硅膜1092。在氮化硅膜1092上形成有例如膜厚為2 6jmi的聚酰亞胺樹 脂膜1094。
在聚酰亞胺樹脂膜1094、氮化硅膜1092及氧化硅膜1090上形成有到達(dá) 布線(焊盤)1088b的開口部1096。即，在氮化硅膜1092及氧化硅膜1090 上形成有到達(dá)布線(焊盤)1088b的開口部1096a。而且，在聚酰亞胺樹脂膜 1094中的包括開口部1096a的區(qū)域上，形成有開口部1096b。
布線(焊盤)1088b經(jīng)由開口部1096與外部電路(未圖示)電連接。
如此地構(gòu)成了參考例的半導(dǎo)體器件。
在這種半導(dǎo)體器件中，由于除了阻擋膜1044、 1046及1058以外，還形 成有平坦的覆蓋度(包覆性)良好的阻擋膜1062及1078，因此能夠更加可 靠地阻擋氫及水分，而且能夠防止氫及水分到達(dá)鐵電膜1038。 g卩，即使例如 阻擋膜1062及1078兩者產(chǎn)生了缺陷，但是在絕大部分情況下它們的位置是 相互錯(cuò)開的，因此能夠至少由一個(gè)阻擋膜來防止氫及水分的侵入。
但是，針對這種參考例判明出，在形成導(dǎo)體插塞1070、 1086a及1086b 之際，阻擋金屬膜及鎢膜有時(shí)會產(chǎn)生不良。對此原因進(jìn)行研究后發(fā)現(xiàn)，當(dāng)形 成阻擋金屬膜及鎢膜之際進(jìn)行的約40(TC高溫工序時(shí)，形成在阻擋膜1062或 者1078下方的氧化硅膜1060、 1061、 1074及1076排出的水分，附著于接觸 孔1068、 1084a及1084b的側(cè)壁并殘存。
氧化硅膜1060、 1061、 1074以及1076優(yōu)選使用通過將TEOS (Tetra Ethyl Ortho Silicate:正硅酸乙酯)作為原料氣體的等離子體CVD (chemical vapor deposition:化學(xué)氣相沉積)法形成的無摻入雜質(zhì)硅酸鹽玻璃(Nondoped Silicate Glass: NSG)膜，但是在該膜中殘留著水分。而且，在進(jìn)行其后的高 溫工序之際，水分欲從膜中脫離。但是，在上述的參考例中，由于在氧化硅 膜1060、 1061、 1074或者1076上存在阻擋膜1062或者1078，因此水分不 能向上方脫離，但是欲從接觸孔1068、 1084a或者1084b的側(cè)壁脫離而聚集 到一起。而且，邊摸索邊移動(dòng)至側(cè)壁且未能完全脫離到外側(cè)的水分殘留在接 觸孔的側(cè)壁或其內(nèi)部。因此，阻擋金屬膜及鎢膜的生長被阻礙。
因此，本申請發(fā)明人在經(jīng)過進(jìn)一步重復(fù)的研究后想到了如下的實(shí)施方式。 (第一實(shí)施方式)
在此，說明本發(fā)明的第一實(shí)施方式。圖2A是表示本發(fā)明的第一實(shí)施方 式的鐵電存儲器(半導(dǎo)體器件)的俯視圖，圖2B是表示同一個(gè)鐵電存儲器 的剖視圖。
如圖2A及圖2B所示，第一實(shí)施方式的鐵電存儲器劃分為存儲單元部 101、邏輯電路部102、外圍電路部103及焊盤部104。在圖2A及圖2B中， 為了方便起見將這些沿一個(gè)方向排列，但這些無需沿一個(gè)方向排列，而且各 個(gè)部設(shè)置有更多的元件等。
在本實(shí)施方式中，在硅襯底等半導(dǎo)體襯底1上，形成有用于劃定元件區(qū) 域的元件分離區(qū)域2。在元件分離區(qū)域2所劃定的元件區(qū)域內(nèi)形成有阱la。 可根據(jù)要形成在其上的元件而任意地選擇阱la的導(dǎo)電型。
在阱la上，中間隔著柵絕緣膜3形成有柵電極(柵極布線)4。柵電極 4例如具有在多晶硅膜上層疊了硅化鎢膜等金屬硅化物膜的多晶硅-金屬硅化 物結(jié)構(gòu)。在柵電極4上形成有氧化硅膜等蓋(cap)絕緣膜5。在柵電極4及 蓋絕緣膜5的側(cè)面形成有側(cè)壁絕緣膜6。
在俯視觀察的情況下，在阱la的表面以夾住柵電極4的方式形成有LDD (lightly doped drain:輕摻雜漏極)結(jié)構(gòu)的源極/漏極擴(kuò)散層。在源極/漏極擴(kuò) 散層中形成有低濃度擴(kuò)散層7及高濃度擴(kuò)散層8。這樣，構(gòu)成了具有柵電極4 和LDD結(jié)構(gòu)的源極/漏極擴(kuò)散層的晶體管。在晶體管為N隧道MOS晶體管 的情況下，向阱la導(dǎo)入了硼(B)，向低濃度擴(kuò)散層7導(dǎo)入了磷(P)，并
且向高濃度擴(kuò)散層8導(dǎo)入了砷(AS)。
進(jìn)而，依次層疊有覆蓋晶體管的SiON膜9及氧化硅膜10。對氧化硅膜 10的表面進(jìn)行了平坦化處理。在氧化硅膜10上依次層疊有氧化硅膜11及阻 擋膜12。
在阻擋膜12上形成有下部電極13a。在下部電極13a上形成有鐵電膜14a。 進(jìn)而，在鐵電膜14a上形成有上部電極15a。而且，由下部電極13a、鐵電膜 14a及上部電極15a構(gòu)成了鐵電電容器1042。
以覆蓋鐵電膜14a及上部電極15的上表面及側(cè)表面的方式形成有阻擋膜 16。阻擋膜16是具有防止氫及水分?jǐn)U散的功能的膜。若氫或者水分到達(dá)鐵電 膜14a，則構(gòu)成鐵電膜14a的金屬氧化物被氫或水分還原，從而鐵電電容器 的電氣特性發(fā)生劣化。通過以覆蓋鐵電膜14a及上部電極15a的上表面及側(cè) 表面的方式形成阻擋膜16，從而能夠抑制氫及水分到達(dá)鐵電膜14a，因此能 夠抑制鐵電電容器的電氣特性變得劣化。
進(jìn)而，形成有覆蓋阻擋膜16及鐵電電容器的阻擋膜17。阻擋膜17是與 阻擋膜16同樣地具有防止氫及水分?jǐn)U散的功能的膜。
在阻擋膜17上形成有氧化硅膜等層間絕緣膜18。對層間絕緣膜18的表 面進(jìn)行了平坦化處理。
在層間絕緣膜18、阻擋膜17、阻擋膜12、氧化硅膜11、氧化硅膜10 以及SiON膜9中形成有到達(dá)源極/漏極擴(kuò)散層的高濃度擴(kuò)散層8接觸孔20。 而且，在層間絕緣膜18、阻擋膜17以及阻擋膜16中形成有到達(dá)上部電極15a 的接觸孔23t。而且，在層間絕緣膜18、阻擋膜17以及阻擋膜16中形成有 到達(dá)下部電極13a的接觸孔23b。
在接觸孔23t及23b.內(nèi)形成有阻擋金屬膜(未圖示)。該阻擋金屬膜例 如由Ti膜和形成在其上的TiN膜構(gòu)成。在阻擋金屬膜中，Ti膜是為了減少 接觸電阻而形成的，TiN膜是為了防止導(dǎo)體插塞材料鎢的擴(kuò)散而形成的。后 述的將要形成在各個(gè)接觸孔內(nèi)的阻擋金屬膜也是因相同的目的形成的。
進(jìn)而，在形成了阻擋金屬膜的接觸孔23t及23b內(nèi)，分別填埋有由鎢形 成的導(dǎo)體插塞21。
在層間絕緣膜18上且在接觸孔23t及接觸孔23b內(nèi)，形成有布線24a(第 一布線)。布線24a的一部分與連接于高濃度擴(kuò)散層8的導(dǎo)體插塞21及上部
電極15a電連接。
如此地，晶體管的高濃度擴(kuò)散層8與鐵電電容器的上部電極14a中間隔 著布線24a —部分電連接，由此構(gòu)成具有一個(gè)晶體管及一個(gè)鐵電電容器的 FeRAM的1T1C型存儲單元。此外，雖然未圖示，但是多個(gè)存儲單元排列在 FeRAM芯片的存儲單元區(qū)域中。
而且，形成了覆蓋布線24a的上表面及側(cè)表面的阻擋膜25。由于依照布 線24a形成了阻擋膜25,因此在布線24a之間存在凹凸。在本實(shí)施方式中， 為填埋該凹凸而形成了氧化硅膜26。對阻擋膜25及氧化硅膜26的表面進(jìn)行
r平坦化處理。
在阻擋膜25及氧化硅膜26上形成有阻擋膜27。由于對阻擋膜25及氧 化硅膜26進(jìn)行了平坦化處理，因此阻擋膜27也是平坦的。在阻擋膜27上依 次層疊有氧化硅膜28及29。對氧化硅膜29的表面進(jìn)行了平坦化處理。由阻 擋膜25及27構(gòu)成了阻擋層。而且，由氧化硅膜28及29構(gòu)成了層間絕緣膜。
在氧化硅膜29、氧化硅膜28、阻擋膜27以及阻擋膜25中形成有到達(dá)布 線24a局部的接觸孔30。在接觸孔30內(nèi)形成有阻擋金屬膜(未圖示)。該 阻擋金屬膜例如由Ti膜和形成在其上的TiN膜構(gòu)成。此外，也可以不形成 Ti膜，而僅僅由TiN膜構(gòu)成阻擋金屬膜。
在形成了阻擋金屬膜的接觸孔30內(nèi)，填埋有由鎢形成的導(dǎo)體插塞31。
在氧化硅膜28上形成有局部與導(dǎo)體插塞31連接的布線32a(第二布線)。 進(jìn)一步地，形成有覆蓋布線32a的氧化硅膜33。對氧化硅膜33的表面進(jìn)行 了平坦化處理。在氧化硅膜33上形成有氧化硅膜34。由于形成在已被平坦 化的氧化硅膜33上，因此氧化硅膜34也是平坦的。
在氧化硅膜34及33中形成有到達(dá)布線32a局部的接觸孔35。在接觸孔 35內(nèi)形成有阻擋金屬膜(未圖示)。該阻擋金屬膜由例如Ti膜和形成在其 上的TiN膜構(gòu)成。此外，也可以不形成Ti膜，而僅僅由TiN膜構(gòu)成阻擋金屬 膜。
在形成了阻擋金屬膜的接觸孔35內(nèi)，填埋有由鎢形成的導(dǎo)體插塞36。 在氧化硅膜34上形成有與導(dǎo)體插塞36電連接的布線37。 而且，形成有覆蓋布線37的氧化硅膜38。在氧化硅膜38上形成有氮化 硅膜39。在氧化硅膜38及氮化硅膜39中形成有露出焊盤部104內(nèi)的布線37
的局部的開口部40。從布線37的開口部40露出的部分起著作為焊盤的作用。
在氮化硅膜39上形成有聚酰亞胺樹脂膜41。在聚酰亞胺樹脂膜41內(nèi)形 成有于焊盤部104內(nèi)與開口部40相匹配的開口部42。
而且，在作為布線37的焊盤起作用的部分，經(jīng)由開口部42及41與外部 電路(未圖示)電連接。
此外，在焊盤部104內(nèi)以環(huán)狀形成布線及接觸孔的一部分，而且該部分 作為抗?jié)癍h(huán)42發(fā)揮作用。
接下來，說明第一實(shí)施方式的半導(dǎo)體器件的制造方法。圖3A至圖3Y是 按工序順序表示本發(fā)明第一實(shí)施方式的鐵電存儲器(半導(dǎo)體器件)的制造方 法的剖視圖。
首先，如圖3A所示，在硅襯底等半導(dǎo)體襯底1表面，形成劃定元件區(qū) 域的元件分離區(qū)域2。接著，在元件分離區(qū)域2所劃定的元件區(qū)域內(nèi)形成阱 la。然后，在阱la上，形成具有柵絕緣膜3、柵電極4、蓋絕緣膜5、側(cè)壁 絕緣膜6、低濃度擴(kuò)散層7以及高濃度擴(kuò)散層8的晶體管。此時(shí)，柵絕緣膜3 的厚度例如為6 7nm左右。將柵電極4的結(jié)構(gòu)設(shè)定成，例如由厚度為50nm 左右的多晶硅膜以及形成在其上且厚度為150nm左右的硅化鎢膜等金屬硅化 物膜構(gòu)成的多晶硅-金屬硅化物結(jié)構(gòu)。形成例如厚度為45nm左右的氧化硅膜 來作為蓋絕緣膜5。而且，將柵極長度設(shè)定為例如360nm左右。
其后，如圖3B所示，例如通過等離子體CVD法形成將晶體管覆蓋的 SiON膜9。例如將SiON膜9的厚度設(shè)定為200nm左右。接著，例如通過將 TEOS作為原料氣體的等離子體CVD法，在SiON膜9上形成氧化硅膜(NSG 膜)10。例如將氧化硅膜10的厚度設(shè)定為600nm。然后，例如通過CMP (chemical mechanical polishing:化學(xué)機(jī)械研磨)法將氧化硅膜10的表面研 磨200nm左右，從而使其表面平坦。
接下來，如圖3C所示，例如通過將TEOS作為原料氣體的等離子體CVD 法，在氧化硅膜10上形成氧化硅膜(NSG膜)11。例如將氧化硅膜ll的厚 度設(shè)定為100nm。其后，在一氧化氮(N20)或氮(N2)的環(huán)境中，例如以 650°C、 30分鐘的條件對氧化硅膜11進(jìn)行熱處理。其結(jié)果，使氧化硅膜11 進(jìn)行了脫水處理，而且使氧化硅膜11的表面略微被氮化。在該熱處理過程中， 例如以20升/分的流量供給氮。
接著，在氧化硅膜11上形成阻擋膜12。通過PVD (physical vapor deposition:物理氣相沉積)法形成例如20nm左右厚度的氧化鋁膜來作為阻 擋膜12。然后，通過RTA (快速熱退火Rapid Thermal Anneal)法，在650 'C的條件下進(jìn)行60秒鐘的熱處理(退火處理)。在該熱處理中，例如以2 升/分的流量供給氧。
接下來，如圖3D所示，在阻擋膜12上形成下部電極膜13。通過PVD 法形成例如厚度為155nm左右的Pt膜來作為下部電極膜13。其后，在下部 電極膜13上形成鐵電膜14。通過PVD法形成例如厚度為150 200nm左右 的PZT膜來作為鐵電膜14。然后，例如通過RTA法，在585'C的條件下進(jìn) 行90秒鐘的熱處理(退火處理)。在該熱處理中，例如以0.025升/分的流量 供給氧。
接著，在鐵電膜14上形成上部電極膜15。當(dāng)形成上部電極膜15時(shí)，例 如通過PVD法形成IrOx膜之后，例如通過PVD法在IrOx膜上形成M)y膜。 例如，將IrOx膜及IrOY膜的厚度分別設(shè)定為50nm左右及200nm左右。而且， 在形成IrOx膜和形成IrOY膜之間，例如通過RTA法在725'C的條件下進(jìn)行 20秒鐘的熱處理(退火處理)。在該熱處理中，例如以0.025升/分的流量供 給氧。
接下來，如圖3E所示，通過使用抗蝕圖案(未圖示)對上部電極15進(jìn) 行圖案成形，從而形成上部電極15a。其后，對鐵電膜14在650'C的條件下 進(jìn)行60分鐘的還原退火處理。在該還原退火處理中，例如以20升/分的流量 向立式爐內(nèi)供給氧。
接著，通過使用其它抗蝕圖案(未圖示)對鐵電膜14進(jìn)行圖案成形，從 而形成電容絕緣膜。在本說明書中，將該電容絕緣膜表示為鐵電膜14a。然 后，對鐵電膜14a在35(TC的條件下進(jìn)行60分鐘的還原退火處理。在該還原 退火處理中，例如以20升/分的流量向立式爐內(nèi)供給氧。
接下來，如圖3F所示，形成將上部電極15a及鐵電膜14a的上表面及側(cè) 表面覆蓋的阻擋膜16。通過PVD法形成例如厚度為50nm左右的氧化鋁膜來 作為阻擋膜16。其后，例如在立式爐內(nèi)，在550。C的條件下進(jìn)行60分鐘的還 原退火處理。在該還原退火處理中，例如以20升/分的流量供給氧。
接下來，如圖3G所示，通過使用另外其它的抗蝕圖案(未圖示)對下
部電極13及阻擋膜16圖案成形，從而形成下部電極13a。由下部電極13a、 鐵電膜14a及上部電極15a構(gòu)成鐵電電容器。接著，例如在立式爐內(nèi)，在650 。C的情況下進(jìn)行60分鐘的還原退火處理。在該還原退火處理中，例如以20 升/分的流量供給氧。然后，形成將鐵電電容器及阻擋膜16覆蓋的阻擋膜17。 通過PVD法形成例如厚度為20nm左右的氧化鋁膜來作為阻擋膜17。其后， 例如在立式爐內(nèi)，在55(TC的條件下進(jìn)行60分鐘的還原退火處理。在該還原 退火處理中，例如以20升/分的流量供給氧。
接下來，如圖3H所示，形成完全覆蓋鐵電電容器及阻擋膜17的層間絕 緣膜18。例如通過將TEOS作為原料氣體的等離子體CVD法形成氧化硅膜 (NSG膜)來作為層間絕緣膜18。例如將層間絕緣膜18的厚度設(shè)定為 1500nm。接著，例如通過CMP法研磨層間絕緣膜18的表面使其平坦。然后， 例如在CVD裝置內(nèi)進(jìn)行使用N20等離子體的等離子體退火處理，由此使層 間絕緣膜18的表面被氮化。該等離子體退火處理例如在350'C的條件下進(jìn)行 2分鐘。
接下來，如圖3I所示，使用形成了規(guī)定圖案的抗蝕掩模19并對層間絕 緣膜18、阻擋膜17、阻擋膜12、氧化硅膜ll、氧化硅膜10及SiON膜9進(jìn) 行圖案成形，從而形成到達(dá)至高濃度擴(kuò)散層8的接觸孔20。
接著，例如通過PVD法在整個(gè)面依次形成厚度為20nm左右的Ti膜及 厚度為50nm左右的TiN膜來作為阻擋金屬膜(未圖示)。然后，例如通過 CVD法，在整個(gè)面形成厚度為500nm左右的鎢膜。接著，例如通過CMP法 研磨鎢膜、TiN膜及Ti膜直到層間絕緣膜18露出為止。其結(jié)果，接觸孔20 內(nèi)殘留鎢膜，如圖3J所示，由該鎢膜構(gòu)成了導(dǎo)體插塞21。其后，例如在CVD 裝置內(nèi)進(jìn)行使用N20等離子體的等離子體退火處理，由此使層間絕緣膜18 的表面被氮化。該等離子體退火處理例如在35(TC的條件下進(jìn)行2分鐘。接 著，例如通過等離子體CVD法，在層間絕緣膜18上形成厚度為100nm左右 的SiON膜22。
接下來，如圖3K所示，使用形成了規(guī)定圖案的抗蝕圖案(未圖示)， 對SiON膜22、層間絕緣膜18、阻擋膜17以及阻擋膜12進(jìn)行圖案成形，從 而形成到達(dá)至上部電極15a的接觸孔23t及到達(dá)至下部電極13a的接觸孔23b。 接著，例如在立式爐內(nèi)，在50(TC的條件下進(jìn)行60分鐘的還原退火處理。在
該還原退火處理中，例如以20升/分的流量供給氧。
其后，如圖3L所示，通過蝕刻工藝除去(回蝕)SiON膜22。
接下來，如圖3M所示，例如通過PVD法形成導(dǎo)體膜24。當(dāng)形成導(dǎo)體 膜24時(shí)，例如依次形成厚度為150nm的TiN膜、厚度為550nm的AlCu合 金膜、厚度為5nm的Ti膜及厚度為150nm的TiN膜。
接下來，如圖3N所示，使用形成了規(guī)定圖案的抗蝕圖案(未圖示)， 對導(dǎo)體膜24進(jìn)行圖案成形，從而形成布線24a。接著，例如在立式爐內(nèi)，在 350。C的條件下進(jìn)行30分鐘的熱處理(退火處理)。在該熱處理中，例如以 20升/分的流量供給氧。
其后，如圖30所示，形成將布線24a覆蓋的阻擋膜25。通過PVD法形 成例如厚度為20nm左右的氧化鋁膜來作為阻擋膜25。
接下來，如圖3P所示，形成填埋相鄰布線24a之間的間隙的氧化硅膜 26。例如通過將TEOS作為原料氣體的CVD法形成NSG膜來作為氧化硅膜 26。
接下來，如圖3Q所示，例如通過CMP法研磨氧化硅膜26直到阻擋膜 25的表面露出為止。其后，例如在CVD裝置內(nèi)進(jìn)行使用N20等離子體等離 子體退火處理，從而使氧化硅膜26的表面被氮化。該退火處理例如在350°C 的條件下進(jìn)行4分鐘。在該等離子體退火處理中，也進(jìn)行了對氧化硅膜26 的脫水處理。
接下來，如圖3R及圖4所示，在阻擋膜25及氧化硅膜26上形成阻擋 膜27。通過PVD法形成例如厚度為50nm左右的氧化鋁膜來作為阻擋膜27。
其后，如圖3S所示，在阻擋膜27上形成氧化硅膜28。例如通過將TEOS 作為原料氣體的等離子體CVD法形成NGS膜來作為氧化硅膜28。而且，氧 化硅膜28的厚度例如為2600nm左右。接著，例如在CVD裝置內(nèi)進(jìn)行使用 N20等離子體的等離子體退火處理，由此使氧化硅膜28的表面被氮化。該退 火處理例如在350"C的條件下進(jìn)行4分鐘。在該等離子體退火處理中，也進(jìn) 行了對氧化硅膜28的脫水處理。
接著，在氧化硅膜28上形成氧化硅膜29。例如通過將TEOS作為原料 氣體的等離子體CVD法形成NGS膜而作為氧化硅膜29。而且，氧化硅膜29 的厚度例如為100nm左右。接著，例如在CVD裝置內(nèi)進(jìn)行使用N20等離子
體的等離子體退火處理，由此使氧化硅膜29的表面的被氮化。該退火處理例
如在35(TC的條件下進(jìn)行4分鐘。在該等離子體退火處理中，也進(jìn)行了對氧 化硅膜29的脫水處理。
接下來，如圖3T所示，使用形成了規(guī)定抗蝕圖案(未圖示)，對氧化硅 膜29、氧化硅膜28、阻擋膜27以及阻擋膜25進(jìn)行圖案成形，由此形成到達(dá) 至布線24a的接觸孔30。
接著，例如通過PVD法在整個(gè)面形成作為阻擋膜(未圖示)的厚度為 50nm左右的TiN膜。然后，例如通過CVD法，在整個(gè)面形成厚度為650nm 左右的鎢膜。接著，例如通過CMP法研磨鎢膜、TiN膜直到氧化硅膜29露 出為止。其結(jié)果，接觸孔30內(nèi)殘留鎢膜，而且如圖3U所示，由該鎢膜構(gòu)成 了導(dǎo)體插塞31。然后，例如通過PVD法形成導(dǎo)體膜32。當(dāng)形成導(dǎo)體膜32 吋，例如，依次形成厚度為550nm的AlCu合金膜、厚度為5nm的Ti膜以及 厚度為150nm的TiN膜。
接下來，如圖3V所示，使用形成了規(guī)定圖案的抗蝕圖案(未圖示)， 對導(dǎo)體膜32進(jìn)行圖案成形，由此形成布線32a。接著，形成將布線32a覆蓋 的氧化硅膜33 。例如通過將TEOS作為原料氣體的等離子體CVD法形成NSG 膜而作為氧化硅膜33。而且，例如將氧化硅膜33的厚度設(shè)定為2200nm。接 著，例如通過CMP法研磨氧化硅膜33的表面，使其平坦。然后，例如在CVD 裝置內(nèi)進(jìn)行使用N20等離子體的等離子體退火處理，由此使氧化硅膜33的 表面被氮化。該等離子體退火處理例如在35(TC的條件下進(jìn)行4分鐘。
接著，在氧化硅膜33上，形成例如厚度為100nm左右的氧化硅膜34。 例如通過將TEOS作為原料氣體的等離子體CVD法形成NGS膜而作為氧化 硅膜34。然后，例如在CVD裝置內(nèi)進(jìn)行使用N20等離子體的等離子體退火 處理，使氧化硅膜33的表面被氮化。該等離子體退火處理例如在35(TC的條 件下進(jìn)行2分鐘。
接下來，如圖3W所示，使用形成了規(guī)定圖案的抗蝕圖案(未圖示)， 對氧化硅膜34及33進(jìn)行圖案成形，由此形成到達(dá)至布線32a的接觸孔35。 其后，例如通過PVD法，在整個(gè)面形成作為阻擋金屬膜(未圖示)的厚度為 50nm左右的TiN膜。接著，例如通過CVD法，在整個(gè)面形成厚度為650nm 左右的鎢膜。然后，例如通過CMP法研磨鎢膜及TiN膜直到氧化硅膜34露
出為止。其結(jié)果，在接觸孔35內(nèi)殘留鎢膜，由該鎢膜構(gòu)成了導(dǎo)體插塞36。 接著，例如通過PVD法形成布線37。當(dāng)形成布線37時(shí)，例如依次形成厚度 為500nm的AlCu合金膜及厚度為150nm的TiN膜，并對這些膜進(jìn)行圖案成
形工藝。
接下來，如圖3X所示，形成將布線37覆蓋的氧化硅膜38。例如通過將 TEOS作為原料氣體的等離子體CVD法形成NSG膜而作為氧化硅膜38。例 如將氧化硅膜38的厚度設(shè)定為100nm左右。接著，例如在CVD裝置內(nèi)進(jìn)行 使用N20等離子體的等離子體退火處理，由此使氧化硅膜38的表面被氮化。 該等離子體退火處理例如在35(TC的條件下進(jìn)行2分鐘。
接著，例如通過等離子體CVD法，在氧化硅膜38上形成厚度為350nm 左右的氮化硅膜39。氧化硅膜38及氮化硅膜39起到鈍化(passivation)膜 的作用。
接下來，如圖3Y所示，使用形成了規(guī)定圖案的抗蝕圖案(未圖示)， 對氮化硅膜39及氧化硅膜38進(jìn)行圖案成形，由此在焊盤部104內(nèi)形成露出 布線37—部分的開口部40。此外，在該圖案成形過程中，也將構(gòu)成布線37 的TiN膜除去。
其后，通過涂敷感光性聚酰亞胺，在氮化硅膜39上形成厚度為3^im左 右的保護(hù)膜41。接著，通過對保護(hù)膜41進(jìn)行曝光及顯影，在焊盤部104內(nèi) 形成露出開口部40的開口部42。
然后，例如在臥式爐內(nèi)，在31(TC的條件下進(jìn)行40分鐘的熱處理。在該 熱處理中，例如以100升/分的流量供給氮。其結(jié)果，由感光性聚酰亞胺形成 的保護(hù)膜41硬化。
如上所述，在參考例中，如圖5B所示，在氧化硅膜1060及1061上存 在著阻擋膜1062，而且阻擋膜1062阻礙氧化硅膜1060及1061中的水分向 上方脫離。因此，能夠阻礙水分經(jīng)由接觸孔1068而脫離，.并且能夠阻礙阻擋 金屬膜及鉤膜的形成。
相對于此，在第一實(shí)施方式中，如圖5A所示，形成完接觸孔30之后， 在氧化硅膜28及29的上方不存在阻礙水分脫離的物體。因此，如果在形成 阻擋金屬膜及鎢膜的過程中進(jìn)行加熱，則在氧化硅膜28及29中的水分幾乎 都從氧化硅膜29的表面脫離到外邊。S卩，經(jīng)由接觸孔30而脫離的水分極少。
從而，形成良好的阻擋金屬膜及鎢膜來穩(wěn)定特性。 (第二實(shí)施方式)
接下來，說明本發(fā)明的第二實(shí)施方式。圖6A至圖6B是按工序順序表示
本發(fā)明第二實(shí)施方式的鐵電存儲器(半導(dǎo)體器件)的制造方法的剖視圖。 當(dāng)制造第二實(shí)施方式的鐵電存儲器時(shí)，首先，與第一實(shí)施方式同樣地，
如圖3P所示，進(jìn)行至形成氧化硅膜26為止的處理。
接下來，如圖6A所示，例如通過CMP法研磨氧化硅膜26及阻擋膜25 直到布線24a的表面露出為止。其后，例如在CVD裝置內(nèi)進(jìn)行使用N20等 離子體的等離子體退火處理，由此使氧化硅膜26的表面被氮化。該等離子體 退火處理例如在35(TC的條件下進(jìn)行4分鐘。在該等離子體退火處理中，也 進(jìn)行了對氧化硅膜26的脫水處理。
接下來，如圖6B所示，在布線24a、阻擋膜25及氧化硅膜26上形成阻 擋膜27。通過PVD法形成例如厚度為50nm左右的氧化鋁膜來作為阻擋膜 27。
其后，與第一實(shí)施方式一樣，進(jìn)行形成了氧化硅膜28之后的處理。 根據(jù)這種第二實(shí)施方式，如圖7所示，除了阻擋膜27不通過阻擋膜25
而直接與布線24a的表面接觸之外，具有與第一實(shí)施方式相同的結(jié)構(gòu)。
從而，與第一實(shí)施方式一樣，形成了接觸孔30之后，水分能夠從氧化硅
膜29的表面脫離。因此，能夠獲得與第一實(shí)施方式相同的效果。 (第三實(shí)施方式)
接下來，說明第三實(shí)施方式。圖8是表示本發(fā)明第三實(shí)施方式的鐵電存 儲器(半導(dǎo)體器件)的剖視圖。
在本實(shí)施方式中，在相鄰布線32a之間形成有氧化硅膜61，并且在氧化 硅膜61及布線32a上形成有阻擋膜62。而且，在阻擋膜62上形成有氧化硅 膜63。 g卩，代替第一實(shí)施方式中的氧化硅膜33而形成有氧化硅膜61、阻擋 膜62及氧化硅膜63。
當(dāng)制造這種第三實(shí)施方式的鐵電存儲器時(shí)，首先，與第一實(shí)施方式相同 地，進(jìn)行至形成布線32a為止的處理。然后，形成將布線32a覆蓋的氧化硅 膜61，并例如通過CMP法對其進(jìn)行平坦化處理直到布線32a露出為止。例 如通過將TEOS作為原料氣體的等離子體CVD法形成NGS膜而作為氧化硅
膜61。其后，例如在CVD裝置內(nèi)進(jìn)行使用N20等離子體的等離子體退火處
理，由此使氧化硅膜61的表面被氮化。接著，在布線32a上形成阻擋膜62。 例如通過PVD法形成氧化鋁膜而作為阻擋膜62。接著，在阻擋膜62上形成 氧化硅膜63并對其進(jìn)行平坦化處理。例如通過將TEOS作為原料氣體的等離 子體CVD法形成NGS膜而作為氧化硅膜63。其后，例如在CVD裝置內(nèi)進(jìn) 行使用N20等離子體的等離子體退火處理，由此使氧化硅膜63的表面被氮 化。
然后，與第一實(shí)施方式一樣地，進(jìn)行形成氧化硅膜34之后的處理。 在這種第三實(shí)施方式中，由于附加了平坦的阻擋膜62，因此與第一實(shí)施 方式相比能夠更加可靠地防止水分侵入。而且，由于阻擋膜62與布線32a的 表面相接觸，因此當(dāng)形成導(dǎo)體插塞36時(shí)，氧化硅膜63及34中的水分能夠從 氧化硅膜34的表面脫離。從而，不阻礙形成導(dǎo)體插塞36。 (第四實(shí)施方式)
接下來，說明本發(fā)明的第四實(shí)施方式。圖9是表示本發(fā)明第四實(shí)施方式 的鐵電存儲器(半導(dǎo)體器件)的剖視圖。
在第四實(shí)施方式中，代替第二實(shí)施方式中的氧化硅膜33，形成有氧化硅 膜61、阻擋膜62及氧化硅膜63。從而，在得到第二實(shí)施方式的效果的同時(shí) 還能夠得到第三實(shí)施方式的效果。
此外，在本發(fā)明中，阻擋膜不僅限于氧化鋁膜，如金屬氧化膜或者金屬 氮化膜等的至少能夠防止氫及水分?jǐn)U散的膜即可。例如，能夠使用氧化鈦膜、 氮化鋁膜、氮氧化鋁膜、氧化鉭膜、氮化鉭膜、氧化鋯膜及氮氧化硅膜等。 由于金屬氧化膜致密，因此即使較薄的情況下也能夠可靠地防止氫擴(kuò)散。因 此，從將其作成微細(xì)化的觀點(diǎn)來看，優(yōu)選使用金屬氧化膜作為阻擋膜。
而且，構(gòu)成鐵電膜的物質(zhì)的晶體結(jié)構(gòu)不僅限于鈣鈦礦型結(jié)構(gòu)，例如也可 以為Bi層狀結(jié)構(gòu)。而且，對構(gòu)成鐵電膜的物質(zhì)的組成也沒有特別限定。例如， 作為受體(acceptor)元素可以含有Pb (鉛)、Sr (鍶)、Ca (轉(zhuǎn))、Bi (鉍)、 Ba (鋇)、Li (鋰)及/或者Y (釔)，并且，作為施體(donor)元素可以含 有Ti (鈦)、Zr (鋯)、Hf (鉿)、V (釩)、Ta (鉭)、W (鴇)、Mn (錳)、 Al (鋁)、Bi (鉍)及/或者Sr (鍶)。
作為構(gòu)成鐵電膜的物質(zhì)的化學(xué)式，例如可列舉Pb(Zr， Ti)03、 (Pb， Ca)(Zr，Ti)03、 (Pb， Ca)(Zr， Ti， Ta)03、 (Pb， Ca)(Zr, Ti， W)03、 (Pb， Sr)(Zr， Ti)03、 (Pb， Sr)(Zr， Ti， W)03、 (Pb， Sr)(Zr， Ti， Ta)03、 (Pb， Ca， Sr)(Zr， Ti)03、 (Pb， Ca， Sr)(Zr， Ti， W)03、 (Pb， Ca， Sr)(Zr， Ti， Ta)03、 SrBi^TaxNbkhO" SrBi2Ta209、 Bi4Ti2012、 Bi4Ti309以及BaBi2Ta209，并且不僅限于這些。而且， 也可以向這些中添加Si。
而且，本發(fā)明不僅僅適用于鐵電存儲器，例如也可以適用于DRAM (動(dòng) 態(tài)隨機(jī)存取存儲器)等。在適用于DRAM的情況下，代替鐵電膜，只要使用 例如(BaSr) TiCb膜(BST膜)、SrTiOj莫(STO膜)、丁3205膜等的高電 介質(zhì)膜即可。此外，所謂高電介質(zhì)膜是指介電常數(shù)比二氧化硅的介電常數(shù)大 的電介質(zhì)膜。
而且，對于上部電極及下部電極的組成沒有特別地限定。下部電極例如 可以由Pt (鉑)、Ir (銥)、Ru (釕)、Rh (銠)、Re (錸)、Os (鋨)及 /或者Pd (鈀)組成，也可以由它們的氧化物組成。位于上部電極的貴金屬蓋 膜下方的層例如可以由Pt、 Ir、 Ru、 Rh、 Re、 Os及/或者Pd的氧化物組成。 而且，也可以層疊多個(gè)膜構(gòu)成上部電極。
進(jìn)而，鐵電存儲器的單元結(jié)構(gòu)不僅限于1T1C型結(jié)構(gòu)，也可以為2T2C型 結(jié)構(gòu)。而且，在鐵電存儲器中，鐵電電容器本身的結(jié)構(gòu)可以為共用記憶部及 轉(zhuǎn)換(switching)部的結(jié)構(gòu)。在此情況下，其結(jié)構(gòu)成為代替MOS晶體管柵電 極而形成了鐵電電容器的結(jié)構(gòu)。B卩，在半導(dǎo)體襯底上隔著柵絕緣膜形成了鐵 電電容器。
而且，形成鐵電膜的方法沒有特別限定。例如，能夠采用溶膠-凝膠法、 金屬有機(jī)物分解(Metallo Organic Decomposition: MOD)法、CSD (Chemical Solution Deposition:化學(xué)溶液沉積)法、化學(xué)氣相沉積(CVD)法、外延(epitaxy) 生長法、濺射法、MOCVD (Metal Organic Chemical Vapor Deposition:金屬
有機(jī)化學(xué)氣相沉積)法等。
而且，在上述實(shí)施方式中，雖然將鐵電電容器的結(jié)構(gòu)設(shè)定為平板結(jié)構(gòu)， 但是也可以采用堆疊結(jié)構(gòu)的鐵電電容器。
產(chǎn)業(yè)中可利用性
如上所述地，根據(jù)本發(fā)明，由于形成有表面平坦的阻擋膜，因此能夠獲 得高的阻擋能力。而且，阻擋層直接覆蓋第一布線，因此該阻擋層也不阻礙
位于第二布線和第一布線之間層間絕緣膜中的水分的脫離。從而，能夠以良 好狀態(tài)保持第一布線和第二布線之間的電連接。進(jìn)而，在第二布線上設(shè)置了 阻擋膜(第三阻擋膜)的情況下，例如即使阻擋層及阻擋膜兩者都發(fā)生缺陷， 在大部分情況下，這些位置相錯(cuò)位。因此，至少能夠由其中的一個(gè)來防止氫 及水分侵入。即，能夠比一層結(jié)構(gòu)更加可靠地確保阻擋能力。
權(quán)利要求
1.一種半導(dǎo)體器件，其特征在于，具有鐵電電容器，其形成在半導(dǎo)體襯底的上方，并且具有下部電極、鐵電膜以及上部電極；第一布線，其形成在所述鐵電電容器的上方，并且所述第一布線的一部分與所述上部電極和下部電極中的至少一個(gè)連接；阻擋層，其直接覆蓋所述第一布線，用于防止氫或者水分的擴(kuò)散，而且所述阻擋層的表面平坦；層間絕緣膜，其形成在所述阻擋層上；第二布線，其形成在所述層間絕緣膜上，并且所述第二布線的一部分與所述第一布線連接。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述阻擋層具有 第一阻擋膜，其覆蓋所述第一布線的側(cè)表面及上表面； 第二阻擋膜，其形成在所述第一阻擋膜上且平坦。
3. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述阻擋層具有 第一阻擋膜，其覆蓋所述第一布線的側(cè)表面；第二阻擋膜，其覆蓋所述第一布線的上表面且平坦。
4. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，在所述阻擋層與 所述第二布線之間，不存在防止氫或者水分的擴(kuò)散的膜。
5. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，具有第三阻擋膜， 所述第三阻擋膜直接覆蓋所述第二布線，用于防止氫或者水分的擴(kuò)散，而且 所述第三阻擋膜的表面平坦。
6. 根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其特征在于，所述第一及第二 阻擋膜分別為金屬氧化膜。
7. 根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其特征在于，所述第一及第二 阻擋膜分別為金屬氧化膜。
8. 根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其特征在于，所述第一及第二 阻擋膜分別為氧化鋁膜或者氧化鈦膜。
9. 根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其特征在于，所述第一及第二 阻擋膜分別為氧化鋁膜。
10. —種半導(dǎo)體器件的制造方法，其特征在于，包括在半導(dǎo)體襯底的上方形成鐵電電容器的工序，所述鐵電電容器具有下部 電極、鐵電膜以及上部電極；在所述鐵電電容器的上方形成第一布線的工序，所述第一布線的一部分與所述上部電極和所述下部電極中的至少一個(gè)連接；形成阻擋層的工序，所述阻擋層直接覆蓋所述第一布線，用于防止氫或者水分的擴(kuò)散，而且所述阻擋層的表面平坦； 在所述阻擋層上形成層間絕緣膜的工序；在所述層間絕緣膜上形成第二布線的工序，所述第二布線的一部分與所述第一布線連接。
11. 根據(jù)權(quán)利要求10所述的半導(dǎo)體器件的制造方法，其特征在于，形 成所述阻擋層的工序包括形成第一阻擋膜的工序，所述第一阻擋膜覆蓋所述第一布線的側(cè)表面及上表面；在所述第一阻擋膜上形成平坦的第二阻擋膜的工序。
12. 根據(jù)權(quán)利要求11所述的半導(dǎo)體器件的制造方法，其特征在于，在 形成所述第一阻擋膜的工序和形成所述第二阻擋膜的工序之間包括在所述第一阻擋膜上形成絕緣膜的工序；對所述絕緣膜進(jìn)行平坦化處理直到所述第一阻擋膜的上表面露出為止的工序。
13. 根據(jù)權(quán)利要求10所述的半導(dǎo)體器件的制造方法，其特征在于，形成所述阻擋層的工序包括形成第一阻擋膜的工序，所述第一阻擋膜覆蓋所述第一布線的側(cè)表面； 形成第二阻擋膜的工序，所述第二阻擋膜覆蓋所述第一布線的上表面且平坦。
14. 根據(jù)權(quán)利要求13所述的半導(dǎo)體器件的制造方法，其特征在于，形 成所述第一阻擋膜的工序包括形成所述第一阻擋膜的原料膜的工序，所述第一阻擋膜的原料膜覆蓋所 述第一布線的側(cè)表面及上表面；在所述原料膜上形成絕緣膜的工序，- 對所述絕緣膜及原料膜進(jìn)行平坦化處理直到所述第一布線的表面露出 為止的工序。
15. 根據(jù)權(quán)利要求10所述的半導(dǎo)體器件的制造方法，其特征在于，在 形成所述層間絕緣膜的工序和形成所述第二布線的工序之間包括-在所述層間絕緣膜及所述阻擋層形成到達(dá)至所述第一布線的接觸孔的工序；在所述接觸孔內(nèi)形成導(dǎo)體插塞的工序。
16. 根據(jù)權(quán)利要求10所述的半導(dǎo)體器件的制造方法，其特征在于，在 形成所述阻擋層的工序和形成所述第二布線的工序之間，不形成用于防止氫 或者水分的擴(kuò)散的膜。
17. 根據(jù)權(quán)利要求10所述的半導(dǎo)體器件的制造方法，其特征在于，在 形成所述第二布線的工序之后，包括形成第三阻擋膜的工序，所述第三阻擋 膜直接覆蓋所述第二布線，用于防止氫或者水分的擴(kuò)散，而且該第三阻擋膜 的表面平坦。
18. 根據(jù)權(quán)利要求11所述的半導(dǎo)體器件，其特征在于，分別形成作為 所述第一及第二阻擋膜的金屬氧化膜。
19. 根據(jù)權(quán)利要求13所述的半導(dǎo)體器件，其特征在于，分別形成作為 所述第一及第二阻擋膜的金屬氧化膜。
全文摘要
本發(fā)明提供一種半導(dǎo)體器件及其制造方法。在半導(dǎo)體襯底(1)的上方，形成了鐵電電容器之后，形成布線(24a)。形成將布線(24a)覆蓋的阻擋膜(25)。形成氧化硅膜(26)，該氧化硅膜(26)填埋相鄰布線(24a)之間的間隙。通過CMP法研磨氧化硅膜(26)，直到阻擋膜(25)的表面露出為止。在阻擋膜(25)及氧化硅膜(26)上形成阻擋膜(27)。形成作為阻擋膜(25、27)的氧化鋁膜。
文檔編號H01L21/8246GK101351880SQ20058005244
公開日2009年1月21日 申請日期2005年12月28日 優(yōu)先權(quán)日2005年12月28日
發(fā)明者永井孝一, 菅原弘紀(jì) 申請人:富士通株式會社