專利名稱：制造精密含硅電阻器的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路(IC)，尤其涉及制造高精密含硅電阻器的方法，其中所述電阻器形成為在低溫互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)工藝中集成的分立器件(discrete divece)。
背景技術(shù)：
多晶硅電阻器(polycrystalline resistor，polysilicon resistor，polySi resistor)已經(jīng)在電子電路行業(yè)使用多年。根據(jù)其摻雜和摻雜水平，可以制造p+、n+、p-和n-多晶硅電阻器。包括p+多晶硅的電阻器由于其理想的品質(zhì)因數(shù)而特別有利于在模擬電路設(shè)計(jì)中使用。通常，p+多晶硅電阻器用于模擬和混合信號(hào)電路設(shè)計(jì)中，因?yàn)樗鼈兡芴峁┖罄m(xù)電阻器(subsequent resistor)的精確匹配、低的電阻溫度系數(shù)、低的電阻電壓系數(shù)、以及低的寄生電容。
盡管多晶硅電阻器廣泛用于模擬電路設(shè)計(jì)中，但是這樣的電阻器通常具有高的薄膜電阻公差(sheet resistance tolerance)，其在15-20％的范圍。這意味著薄膜電阻變化+/-15至20％。在當(dāng)前模擬和混合信號(hào)應(yīng)用中，為了滿足嚴(yán)格的電路性能要求，電路設(shè)計(jì)者需要多晶硅電阻器的更低公差。
在當(dāng)前技術(shù)水平下，通過在源極/漏極(S/D)注入步驟和/或發(fā)射極(emitter)注入步驟期間將摻雜劑離子注入到多晶硅層中來制造多晶硅電阻器。各區(qū)域中注入的摻雜劑然后利用快速熱退火工藝被激活。接著，電介質(zhì)層例如氮化物應(yīng)用到多晶硅電阻器的本體(body)從而保護(hù)多晶硅電阻器的本體免于在后續(xù)的硅化(silicidation)步驟中被硅化。
然后，多晶硅電阻器的末端通常被暴露且通過采用傳統(tǒng)硅化工藝被硅化，該傳統(tǒng)硅化工藝包括沉積金屬在暴露的多晶硅端部上且退火。根據(jù)所沉積金屬的類型，在形成硅化物中可使用單步或兩步退火工藝。兩步退火通常包括硅化形成退火和硅化轉(zhuǎn)變退火。在退火步驟期間，多晶硅電阻器的電阻通常改變，使得電阻值不再滿足預(yù)定和要求的電阻值。
除了硅化退火(例如形成退火和轉(zhuǎn)變退火)之外其它的熱周期(thermalcycle)也會(huì)負(fù)面影響多晶硅電阻器的電阻。例如，用于激活源極/漏極區(qū)域內(nèi)的摻雜劑的退火、在摻雜的多晶硅層上沉積各種材料的溫度、以及柵極側(cè)壁氧化也能改變?cè)撾娮柚?，使得它不再滿足預(yù)定規(guī)格。
共同受讓且共同未決的2003年9月30日提交的美國申請(qǐng)序列號(hào)為10/605439的申請(qǐng)描述了用于制造高精密多晶硅電阻器的工藝，其能避免一些所述問題，特別是上述熱周期導(dǎo)致的電阻改變。特別地，在申請(qǐng)No.10/605439的實(shí)施例中，通過在具有部分形成的帶多晶硅層的多晶硅電阻器的晶片或芯片上進(jìn)行用于發(fā)射極/FET激活工藝的快速熱退火、在多晶硅層上沉積保護(hù)層從而保護(hù)多晶硅層免受后續(xù)硅化物處理的影響、穿過所述保護(hù)層將摻雜劑離子注入到多晶硅層中、以及進(jìn)行硅化物處理從而形成精密多晶硅電阻器。
關(guān)于申請(qǐng)No.10/605439所公開的此實(shí)施例，該現(xiàn)有技術(shù)要求多晶硅層中所注入的摻雜劑通過硅化退火被激活。當(dāng)硅化物退火在大于700℃的溫度下進(jìn)行時(shí)，利用申請(qǐng)No.10/605439中公開的第二方法，多晶硅層內(nèi)摻雜劑的激活(activation)是可行的。然而，對(duì)于其中退火溫度低于700℃且優(yōu)選低于400℃的低溫硅化工藝，申請(qǐng)No.10/605439中公開的方法不是很有效地起作用，因?yàn)榈凸杌瘻囟炔荒芡耆せ疃嗑Ч鑼觾?nèi)的摻雜劑。因此，所得電阻器將表現(xiàn)出由其它熱處理導(dǎo)致的一些電阻變化。
考慮到制造含Si電阻器例如多晶硅或多晶硅鍺(polySiGe)的現(xiàn)有技術(shù)工藝的上述缺點(diǎn)，尤其是控制電阻器的電阻方面的困難，需要開發(fā)新的改進(jìn)的方法，其中能夠制造包括多晶硅或多晶硅鍺電阻器的電阻器，所述電阻器與傳統(tǒng)多晶硅電阻器相比表現(xiàn)出更小的薄膜電阻變化。

發(fā)明內(nèi)容
本發(fā)明提供制造高精密含硅電阻器的方法，其中電阻器利用低溫硅化物工藝(約700℃或更低)形成為在互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)工藝中集成的分立器件。本發(fā)明的該方法克服了現(xiàn)有技術(shù)工藝中提到的缺點(diǎn)，包括上面結(jié)合申請(qǐng)No.10/605439提到的問題。因此，在一些方面，本發(fā)明改進(jìn)了申請(qǐng)No.10/605439中公開的方法。
根據(jù)本發(fā)明的第一方法，可利用如下工藝步驟制造高精密含Si電阻器提供結(jié)構(gòu)，其包括至少一個(gè)電阻器器件區(qū)域和至少一個(gè)其它類型的器件區(qū)域，其中所述至少一個(gè)電阻器器件區(qū)域包括含Si層且所述至少一個(gè)其它類型的器件區(qū)域具有形成在其中的激活的摻雜劑區(qū)域；以約1E14(1014)原子/cm2或更大的離子劑量將第一導(dǎo)電類型摻雜劑注入到所述含Si層中；以及在所述至少一個(gè)電阻器器件區(qū)域中所述含Si層上在激活所述含Si層內(nèi)所述第一導(dǎo)電類型摻雜劑的溫度下形成保護(hù)性電介質(zhì)層。
在形成保護(hù)性電介質(zhì)層之后可進(jìn)行硅化工藝。在一些實(shí)施例中，可利用硅化工藝來部分地激活含Si層內(nèi)的摻雜劑。在本發(fā)明該方法的一實(shí)施例中，如果使用高度摻雜的原位含Si層，則高離子劑量注入步驟可被避免且因此被消除。術(shù)語“高度摻雜”表示約1020(即1E20)原子/cm3或更大的摻雜劑濃度。
本發(fā)明的第二方法包括步驟提供結(jié)構(gòu)，其包括至少一個(gè)電阻器器件區(qū)域和至少一個(gè)其它類型的器件區(qū)域，其中所述至少一個(gè)電阻器器件區(qū)域包括含Si層且所述至少一個(gè)其它類型的器件區(qū)域具有形成在其中的激活的摻雜劑區(qū)域；在所述至少一個(gè)電阻器器件區(qū)域中所述含Si層上形成保護(hù)性電介質(zhì)層；將第一導(dǎo)電類型摻雜劑注入到所述含Si層中；對(duì)所述含Si層進(jìn)行激活退火；以及在約700℃或更低的溫度下進(jìn)行硅化物工藝。
在第二方法的一個(gè)實(shí)施例中，所述硅化物工藝是在約400℃或更低的溫度下進(jìn)行的NiSi工藝。
本發(fā)明的第三方法包括步驟提供結(jié)構(gòu)，其包括至少一個(gè)電阻器器件區(qū)域和至少一個(gè)其它類型的器件區(qū)域，其中所述至少一個(gè)電阻器器件區(qū)域包括含Si層且所述至少一個(gè)其它類型的器件區(qū)域具有未激活的摻雜劑區(qū)域；以約1E16原子/cm2或更大的離子劑量將第一導(dǎo)電類型摻雜劑注入到所述含Si層中；以及使所述結(jié)構(gòu)經(jīng)歷激活退火，其中所述激活退火激活所述含Si層內(nèi)的所述第一導(dǎo)電類型摻雜劑和所述未激活的摻雜劑區(qū)域。
在本發(fā)明第三方法中可在該激活退火步驟之后進(jìn)行保護(hù)性電介質(zhì)層和硅化工藝。


圖1A-1D是示出本發(fā)明的第一方法中采用的基本處理步驟的圖形表示(通過橫截面圖)；圖2A-2D是示出在本發(fā)明的第二方法中采用的基本處理步驟的圖形表示(通過橫截面圖)；圖3A-3D是示出在本發(fā)明的第三方法中采用的基本處理步驟的圖形表示(通過橫截面圖)；圖4是利用本發(fā)明的第三方法獲得的整個(gè)晶片％標(biāo)準(zhǔn)偏差與硼注入劑量的關(guān)系圖。
具體實(shí)施例方式
現(xiàn)在將參照本申請(qǐng)的各附圖更詳細(xì)地描述本發(fā)明，本發(fā)明提供用于制造精密含Si電阻器的工藝，所述含Si電阻器與傳統(tǒng)含Si電阻器相比表現(xiàn)出更小的薄膜電阻變化。這里提供附圖是以示例為目的，因此它們不符合比例。
另外，本發(fā)明的附圖示出半導(dǎo)體晶片或芯片的片斷(fragment)，其中僅示出一個(gè)電阻器器件區(qū)域。盡管附圖僅示出單個(gè)電阻器器件區(qū)域的存在，但是本工藝可用于在單個(gè)半導(dǎo)體芯片或晶片的表面上在不同的電阻器器件區(qū)域形成多個(gè)電阻器。包括雙極晶體管和/或CMOS器件諸如FET的其它器件區(qū)域可形成到本申請(qǐng)的附圖所示的電阻器器件區(qū)域的外圍(periphery)。不同類型的器件區(qū)域通常通過隔離區(qū)(isolgtion region)例如溝槽隔離區(qū)彼此隔離。
首先參照?qǐng)D1A所示的初始結(jié)構(gòu)10(即部分電阻器)。初始結(jié)構(gòu)10包括半導(dǎo)體襯底12、位于半導(dǎo)體襯底12上的可選的第一電介質(zhì)層14、位于可選的第一電介質(zhì)層14或者半導(dǎo)體襯底12上的多晶硅(polySi)或多晶硅鍺(polySiGe)(下文稱為含Si)層16、以及位于含Si層16上的第二電介質(zhì)層18。
圖1A所示的初始結(jié)構(gòu)10的半導(dǎo)體襯底12包括任何半導(dǎo)體材料，所述任何半導(dǎo)體材料包括但不限于Si、Ge、SiGe、SiC、SiGeC、Ga、GaAs、InAs、InP、絕緣體上硅、絕緣體上SiGe和所有其它III/V化合物半導(dǎo)體。這些半導(dǎo)體材料中，高度優(yōu)選的是半導(dǎo)體襯底12由含Si半導(dǎo)體構(gòu)成。
半導(dǎo)體襯底12可以是摻雜的、未摻雜的或者其中含有摻雜和未摻雜的區(qū)域。半導(dǎo)體襯底可以是受應(yīng)力的(strained)、不受應(yīng)力的或其結(jié)合。另外，半導(dǎo)體襯底12可具有任何晶體學(xué)取向例如(100)、(111)或(110)。半導(dǎo)體襯底12可包括有源器件區(qū)域和/或嵌入(embed)其表面中的器件隔離區(qū)域。為清楚起見，圖1A中未示出這些區(qū)域，但半導(dǎo)體襯底12中可以存在這些區(qū)域。例如，含Si層16可直接形成在存在于襯底12內(nèi)或上的隔離區(qū)域例如溝槽隔離區(qū)域或場氧化物區(qū)域上。在這樣的實(shí)施例中，可選的第一電介質(zhì)層14通常不形成在隔離區(qū)域上。
當(dāng)存在時(shí)，可選的第一電介質(zhì)層14由能夠用作半導(dǎo)體襯底12與后面將形成的激活的電阻器區(qū)域16a之間的絕緣體的任何材料構(gòu)成。因此本發(fā)明考慮使用無機(jī)和有機(jī)電介質(zhì)材料作為可選的第一電介質(zhì)層14。用作可選的第一電介質(zhì)層14的合適的電介質(zhì)材料包括但不限于SiO2、Si3N4、諸如鈦酸鍶鋇的鈣鈦礦型氧化物、金剛石、類金剛石碳、聚酰亞胺、含硅聚合物以及其它類似的電介質(zhì)材料。上述電介質(zhì)材料中，高度優(yōu)選的是可選的第一電介質(zhì)層14由SiO2或Si3N4構(gòu)成。
可選的第一電介質(zhì)層14通過利用熱生長工藝生長電介質(zhì)層或通過利用沉積技術(shù)沉積電介質(zhì)層形成在半導(dǎo)體襯底12的表面上，所述沉積技術(shù)例如為化學(xué)氣相沉積(CVD)、等離子體輔助化學(xué)氣相沉積、旋涂(spin-oncoating)、浸涂(dip coating)和本領(lǐng)域技術(shù)人員公知的其它沉積工藝。雖然對(duì)于本發(fā)明來說并不嚴(yán)格，但是可選的第一電介質(zhì)層14的最終厚度通常為從約100至約3000。如果需要，包含半導(dǎo)體襯底12和可選的第一電介質(zhì)層14的結(jié)構(gòu)可利用本領(lǐng)域技術(shù)人員公知的平坦化技術(shù)例如化學(xué)機(jī)械拋光(CMP)或研磨被平坦化。
接著，含Si層16利用本領(lǐng)域技術(shù)人員公知的沉積技術(shù)形成在可選的第一電介質(zhì)層14或半導(dǎo)體襯底12(當(dāng)可選的第一電介質(zhì)層14不存在時(shí))的表面上。例如，化學(xué)氣相沉積、等離子體輔助化學(xué)氣相沉積或?yàn)R鍍可用于形成含Si層16。供選地，含Si層16可通過外延生長工藝形成。如上所述，術(shù)語“含Si層”指的是多晶硅或多晶硅鍺。在本發(fā)明的一個(gè)實(shí)施例中，優(yōu)選的是含Si層16含有多晶硅。
形成在電阻器器件區(qū)域外的含Si層16可被用于形成雙極晶體管的發(fā)射極或基極、和/或CMOS器件的柵極導(dǎo)體。在那些區(qū)域中，且在本發(fā)明的第一方法中，其它器件區(qū)域已經(jīng)被處理至這樣的情況，即其中摻雜劑區(qū)域，尤其是源極/漏極摻雜劑，通過利用熱退火工藝?yán)缈焖贌嵬嘶?RTA)已經(jīng)被激活。標(biāo)準(zhǔn)快速熱退火通常在900℃或以上進(jìn)行30秒或更短。
用于沉積含Si層16的高度優(yōu)選的方法是通過有或沒有鍺源時(shí)硅烷在低溫例如600℃至750℃之間的熱分解(pyrolysis)。含Si層16的厚度通常為從約500至約3000，對(duì)本發(fā)明來說該厚度并不嚴(yán)格。
然后，包括無機(jī)電介質(zhì)例如氧化物、氮化物、氧氮化物或其任意組合的第二電介質(zhì)層18形成在含Si層16上。第二電介質(zhì)層18優(yōu)選是氧化物例如SiO2。第二電介質(zhì)層18利用上面在形成可選的第一電介質(zhì)層14中提到的技術(shù)之一形成。
然后，如圖1B所示，摻雜劑離子20通過第二電介質(zhì)層18注入到每個(gè)電阻器器件區(qū)域的含Si層16中。在本發(fā)明的此方法中，摻雜劑離子20利用約1014(即1E14)原子/cm2或更大的離子劑量注入，從約1015至約2×1016原子/cm2的離子劑量是更普通的。摻雜劑離子20被注入從而在每個(gè)電阻器器件區(qū)域中含Si層16內(nèi)提供從約1018至約1021原子/cm3的摻雜劑濃度。可以選擇特定的摻雜劑濃度從而為含Si層16提供預(yù)定和期望的電阻值。
在本發(fā)明的此階段可使用任何傳統(tǒng)的n或p型摻雜劑離子。因此，本發(fā)明能夠形成p-、p+、n-、或n+電阻器。優(yōu)選地，本發(fā)明中形成p+電阻器，尤其是多晶硅。普通p型摻雜劑包括元素周期表IIIA族中的元素，普通n型摻雜劑包括元素周期表VA族中的元素。
在本發(fā)明第一方法的實(shí)施例中，如果使用高摻雜的原位含Si層，則上述高離子劑量注入步驟可被避免且因此被消除。術(shù)語“高摻雜”表示約1020原子/cm3或更大的摻雜劑濃度。因此，在該第一方法中，可以形成原位摻雜的含Si層代替未摻雜的含Si層16。原位摻雜的含Si層利用本領(lǐng)域技術(shù)人員公知的任何原位摻雜沉積工藝形成。
返回參照?qǐng)D1A-1D所示的基本工藝流程，每個(gè)電阻器器件區(qū)域內(nèi)含Si層16的摻雜之后，含Si層16內(nèi)的摻雜劑被激活。根據(jù)本發(fā)明的第一方法，含Si層16內(nèi)的摻雜劑通過將保護(hù)性電介質(zhì)層22沉積在摻雜的含Si層16的表面上而被激活。圖1C示出保護(hù)性電介質(zhì)層22的沉積之后的結(jié)構(gòu)。注意在該結(jié)構(gòu)中，含Si層內(nèi)的摻雜劑被激活。圖中，附圖標(biāo)記16a表示激活的含Si層。
因此根據(jù)本發(fā)明第一方法，保護(hù)性電介質(zhì)層22的沉積在將激活含Si層16內(nèi)的摻雜劑的溫度下這樣進(jìn)行。具體地，保護(hù)性電介質(zhì)層22的沉積在約700℃或更高的溫度下進(jìn)行，從約700℃至約800℃的溫度是更普通的。因此可以采用在上述溫度范圍內(nèi)能形成保護(hù)性電介質(zhì)層22的任何沉積技術(shù)。例如，可以利用快速熱化學(xué)氣相沉積工藝。供選地，可以利用低壓化學(xué)氣相沉積來沉積保護(hù)性電介質(zhì)層22，同時(shí)激活含Si層16內(nèi)的摻雜劑。
保護(hù)性電介質(zhì)層22通常由不同于第二電介質(zhì)層18的無機(jī)電介質(zhì)構(gòu)成。特別地，保護(hù)性電介質(zhì)層22由氧化物、氮化物、氧氮化物或其任何組合構(gòu)成，其包括多層。保護(hù)性電介質(zhì)層22通常是氮化物例如SiN。保護(hù)性電介質(zhì)層22的厚度可根據(jù)形成其所采用的材料類型和沉積工藝而變化。通常，保護(hù)性電介質(zhì)材料具有從約10至約1000的厚度。
在本發(fā)明第一方法的一些實(shí)施例中，第二電介質(zhì)層18和保護(hù)性電介質(zhì)層22然后通過光刻被構(gòu)圖且被蝕刻從而暴露摻雜的含Si層16a的末端表面區(qū)域。然后導(dǎo)電金屬形成在每個(gè)暴露的末端表面區(qū)域上，所述導(dǎo)電金屬通過與下面的且接觸的激活的含Si層16a反應(yīng)而能夠轉(zhuǎn)化成硅化物。本發(fā)明中能夠采用的導(dǎo)電金屬的示例包括但不限于Ni、Ti、W、Co、以及其它類似金屬，包括其合金。高度優(yōu)選的金屬包括Ni和Co。在本發(fā)明的此階段形成的導(dǎo)電金屬的厚度可以變化。導(dǎo)電金屬的通常厚度范圍是從約100至約500。
導(dǎo)電金屬通常利用本領(lǐng)域技術(shù)人員公知的任何沉積工藝形成?？捎糜谛纬蓪?dǎo)電金屬的合適的沉積工藝的說明性示例包括但不限于濺鍍、原子層沉積、蒸鍍、化學(xué)氣相沉積、化學(xué)溶液沉積和其它類似沉積工藝。
導(dǎo)電金屬沉積之后，該結(jié)構(gòu)經(jīng)歷硅化退火，該硅化退火可包括一步或兩步退火。硅化退火條件可根據(jù)先前沉積的導(dǎo)電金屬而改變。這樣的退火條件對(duì)本領(lǐng)域技術(shù)人員來說是公知的。硅化退火也可用來輔助摻雜的含Si層16內(nèi)摻雜劑的激活。
硅化物退火是在氣體氣氛例如He、Ar、Ne、N2和/或形成氣體中進(jìn)行的自對(duì)準(zhǔn)工藝。該硅化物退火步驟可使用不同的氣氛或者該退火步驟可在相同的氣氛中進(jìn)行。例如，He可以用在兩個(gè)退火步驟中，或者He可用在第一退火步驟中且形成氣體(forming gas)可用在第二退火步驟中。
一步退火在約300℃至約800℃的溫度下進(jìn)行。更優(yōu)選地，一步退火在約500℃至約700℃的溫度下進(jìn)行。當(dāng)使用Ni作為導(dǎo)電金屬時(shí)通常使用一步退火且可以利用低至300℃的溫度。蝕刻步驟可接著一步硅化物退火從而從該結(jié)構(gòu)去除任何未反應(yīng)的金屬。
兩步退火工藝包括第一退火步驟和第二退火步驟。蝕刻步驟通常在兩退火之間進(jìn)行從而去除任何未反應(yīng)的金屬。通常，形成高電阻硅化物相材料的第一退火步驟利用連續(xù)加熱方式或各種上升和保持(ramp and soak)加熱周期在從約400至約600℃的溫度下進(jìn)行。更優(yōu)選地，第一退火步驟在從約450℃至約550℃的溫度下進(jìn)行。第二退火步驟利用連續(xù)加熱方式或各種上升和保持加熱周期在從約600℃至約900℃的溫度下進(jìn)行。更優(yōu)選地，第二退火步驟在從約700℃至約800℃的溫度進(jìn)行，用于鈷到最終的低電阻率CoSi2相的轉(zhuǎn)化。第二退火將高電阻硅化物轉(zhuǎn)變成低電阻硅化物相，且對(duì)于各種導(dǎo)電金屬這些溫度是本領(lǐng)域技術(shù)人員公知的。
進(jìn)行硅化物退火之后的所得結(jié)構(gòu)例如在圖1D中被示出。附圖標(biāo)記24表示利用上述步驟形成的硅化物接觸區(qū)域。精密電阻器包括層18、16a、以及12。
根據(jù)所制造的器件，利用公知的FEOL(生產(chǎn)線前端，front-end-of-the-line)工藝在硅化物形成之后完成雙極晶體管和/或CMOS器件的形成。另外，在本發(fā)明的此階段可采用傳統(tǒng)BEOL(生產(chǎn)線后端，back-end-of-the-line)工藝從而將電阻器的硅化物接觸區(qū)域連接至外部金屬線(external wire)。
圖2A-2D示出本發(fā)明的第二方法。本發(fā)明的第二方法開始于提供圖2A所示的結(jié)構(gòu)50。具體地，結(jié)構(gòu)50包括半導(dǎo)體襯底12、位于半導(dǎo)體襯底12的表面上的可選的第一電介質(zhì)14、位于可選的第一電介質(zhì)層14或半導(dǎo)體襯底12的表面上的含Si層16、位于含Si層16上的第二電介質(zhì)層18、以及位于第二電介質(zhì)層上的保護(hù)性電介質(zhì)層22。包括層12、14、16和18的結(jié)構(gòu)50利用上面關(guān)于第一方法描述的處理步驟形成；特別參見圖1A和相關(guān)文字。電介質(zhì)保護(hù)層22可利用第一方法中描述的工藝形成。供選地，包括低沉積技術(shù)的其它沉積工藝可用于形成保護(hù)性電介質(zhì)層22。在此實(shí)施例中，其它器件區(qū)域的摻雜劑區(qū)域即源極/漏極擴(kuò)散區(qū)域在形成保護(hù)性電介質(zhì)層22之前被激活。
然后，參見圖2B，摻雜劑離子20通過保護(hù)性電介質(zhì)層22和第二電介質(zhì)層18注入到含Si層16中。在本發(fā)明的此方法中，摻雜劑離子20利用約1014至約2×1016原子/cm2的離子劑量注入，從約1015至約2×1016原子/cm2的離子劑量是更普通的。摻雜劑離子20被注入從而在每個(gè)電阻器器件區(qū)域中含Si層16內(nèi)提供從約1018至約1021原子/cm3的摻雜劑濃度?？梢赃x擇特定的摻雜劑濃度從而為含Si層16提供預(yù)定和期望的電阻值。
在本發(fā)明的此階段可以使用任何常規(guī)的n或p型摻雜劑離子。這樣，本發(fā)明能夠形成p-、p+、n-、或n+電阻器。優(yōu)選地，本發(fā)明中形成p+電阻器，尤其是多晶硅。普通的p型摻雜劑包括元素周期表IIIA族中的元素，普通的n型摻雜劑包括元素周期表VA族中的元素。
然后利用單獨(dú)退火(separate anneal)來激活含Si層16內(nèi)的摻雜劑，在本發(fā)明第二方法的此階段通常利用熔爐退火(furnace anneal)或快速熱退火(RTA)來進(jìn)行此退火。通常，該退火步驟在不活潑氣體(inert gas)氣氛例如He、Ar、Ne和/或N2中進(jìn)行，所述不活潑氣體可與小于約10％的氧氣混合。也可以在電阻器的該退火期間利用氧化環(huán)境代替不活潑氣體氣氛。
退火的確切溫度和時(shí)間根據(jù)所用的退火技術(shù)以及層16中的摻雜劑類型而變化。例如，當(dāng)采用熔爐退火且使用硼作為摻雜劑種類時(shí)，退火在約900℃的溫度下進(jìn)行約20分鐘的時(shí)段。對(duì)于相同的摻雜劑種類，RTA在約950℃進(jìn)行約7秒。另一方面，當(dāng)As作為摻雜劑種類時(shí)，熔爐退火在約750℃進(jìn)行約20分鐘。當(dāng)RTA用于激活A(yù)s時(shí)可以使用減少的退火時(shí)間?？偟膩碚f，單獨(dú)激活退火在約600℃至800℃的溫度下進(jìn)行從而限制此額外熱周期對(duì)已經(jīng)形成在襯底上的任何其它器件例如晶體管、電容器、二極管或者甚至其它電阻器的影響。注意，可以利用的最高溫度完全取決于已經(jīng)形成在襯底上的其它器件例如晶體管、電容器、二極管或者甚至其它電阻器的溫度敏感度。該敏感度趨于將此額外退火的最高溫度降低至約800℃。
包括激活的含Si層16a的所得結(jié)構(gòu)示于圖2C中。在本發(fā)明的一些實(shí)施例中，保護(hù)性電介質(zhì)層22和第二電介質(zhì)層18然后通過光刻被構(gòu)圖且被蝕刻從而暴露激活的含Si層16a的末端表面區(qū)域。然后在每個(gè)暴露的末端表面區(qū)域上形成導(dǎo)電金屬例如上面在本發(fā)明第一方法中描述的那些，所述導(dǎo)電金屬通過與下面的且接觸的激活的含Si層16a反應(yīng)而能夠被轉(zhuǎn)化為硅化物。
導(dǎo)電金屬沉積之后，該結(jié)構(gòu)經(jīng)歷硅化退火，如上所述，該硅化退火可包括一步或兩步退火。進(jìn)行硅化物退火之后的所得結(jié)構(gòu)示于例如圖2D中。附圖標(biāo)記24表示利用上述步驟形成的硅化物接觸區(qū)域。精密電阻器包括層18、16a、以及12。
根據(jù)所制造的器件，可以在硅化物形成之后利用公知的FEOL工藝完成雙極晶體管和/或CMOS器件的形成。另外，在本發(fā)明的此階段可采用傳統(tǒng)BEOL工藝來將電阻器的硅化物接觸區(qū)域連接至外部金屬線。
圖3A-3D示出本發(fā)明的第三方法。與上述兩種方法不同，其它器件區(qū)域內(nèi)的摻雜劑區(qū)域在含Si層的注入期間是未激活的(inactivated)。圖3A示出包括半導(dǎo)體襯底12、可選的第一電介質(zhì)層14、含Si層16、以及第二電介質(zhì)層18的初始結(jié)構(gòu)60。結(jié)構(gòu)60如本發(fā)明第一方法中所描述的那樣形成；特別參見圖1A和相關(guān)文字。
然后如圖3B所示，含Si層16利用約1E16原子/cm2或更大的離子劑量被摻雜以摻雜劑離子20，從約1E16至約4E16原子/cm2的離子劑量是更普通的。摻雜劑離子20被注入從而在每個(gè)電阻器器件區(qū)域中含Si層16內(nèi)提供從約1020至約1022原子/cm3的摻雜劑濃度?？梢赃x擇特定的摻雜劑濃度從而為含Si層16提供預(yù)定和期望的電阻值。
在本發(fā)明的此階段可以使用任何傳統(tǒng)的n型或p型摻雜劑離子。因此，本發(fā)明能夠形成p+或n+電阻器。優(yōu)選地，本發(fā)明中形成p+電阻器，尤其是多晶硅。普通的p型摻雜劑包括元素周期表IIIA族中的元素，常見的n型摻雜劑包括元素周期表VA族中的元素。
然后利用單獨(dú)退火(separate anneal)激活含Si層16內(nèi)的摻雜劑以及其它器件區(qū)域內(nèi)的未激活的摻雜劑，在本發(fā)明第三方法的此階段通常利用熔爐退火或快速熱退火(RTA)來實(shí)施該退火。通常，該退火步驟在不活潑氣體(inert gas)氣氛例如He、Ar、Ne和/或N2中進(jìn)行，所述不活潑氣體可與小于約10％的氧氣混合。也可以在電阻器的該退火期間利用氧化環(huán)境代替不活潑氣體氣氛。
退火的確切溫度和時(shí)間根據(jù)所用的退火技術(shù)以及在層16中發(fā)現(xiàn)的摻雜劑的類型而變化。例如，當(dāng)采用熔爐退火且使用硼作為摻雜劑種類時(shí)，退火在約900℃的溫度下進(jìn)行約20分鐘的時(shí)段。對(duì)于相同的摻雜劑種類，RTA在約950℃進(jìn)行約7秒。另一方面，當(dāng)As作為摻雜劑種類時(shí)，熔爐退火在約750℃進(jìn)行約20分鐘。當(dāng)RTA用于激活A(yù)s時(shí)可以使用減少的退火時(shí)間。總的來說，單獨(dú)激活退火在約600℃或以上的溫度下進(jìn)行圖3C示出可選的保護(hù)性電介質(zhì)層22形成在現(xiàn)已激活的含Si層16a的表面上之后的結(jié)構(gòu)，圖3D示出硅化激活的含Si層16a的末端之后的結(jié)構(gòu)。該硅化物區(qū)域由附圖標(biāo)記24表示。
圖4是利用本發(fā)明第三方法獲得的整個(gè)晶片％標(biāo)準(zhǔn)偏差(Across Wafer％Standard Deviation)與硼注入劑量的關(guān)系圖。此圖示出隨著注入劑量增加觀察到更好的整個(gè)晶片偏差。這與更好的公差控制相關(guān)。x軸上的最小劑量是3E15且最大劑量是1E16原子/cm2。該結(jié)果產(chǎn)生在包含2000多晶硅層的晶片上，該多晶硅層中硼注入在30keV進(jìn)行。硼注入之后，采用退火(988℃，5秒)來激活硼摻雜劑。在整個(gè)晶片的49個(gè)位置上進(jìn)行標(biāo)準(zhǔn)4點(diǎn)探針電阻測量。
盡管參照其優(yōu)選實(shí)施例描述和顯示了本發(fā)明，但是本領(lǐng)域技術(shù)人員將理解，在不脫離本發(fā)明的精神和范圍情況下可以進(jìn)行形式和細(xì)節(jié)上的上述和其它改變。因此，本發(fā)明不局限于所描述和顯示的具體形式，而是落在所附權(quán)利要求的范圍內(nèi)。
權(quán)利要求
1.一種制造精密含Si電阻器的方法，包括提供結(jié)構(gòu)，其包括至少一個(gè)電阻器器件區(qū)域和至少一個(gè)其它類型的器件區(qū)域，其中所述至少一個(gè)電阻器器件區(qū)域包括含Si層且所述至少一個(gè)其它類型的器件區(qū)域具有形成在其中的激活的摻雜劑區(qū)域；以約1E14原子/cm2或更大的離子劑量將第一導(dǎo)電類型摻雜劑注入到所述含Si層中；以及在所述至少一個(gè)電阻器器件區(qū)域中所述含Si層上在激活所述含Si層內(nèi)的所述第一導(dǎo)電類型摻雜劑的溫度下形成保護(hù)性電介質(zhì)層。
2.如權(quán)利要求1所述的方法，其中所述含Si層包括多晶硅或多晶硅鍺中的至少一種。
3.如權(quán)利要求1所述的方法，其中所述第一導(dǎo)電類型摻雜劑是p型摻雜劑。
4.如權(quán)利要求1所述的方法，其中所述離子劑量為從約1E15至約2E16原子/cm2。
5.如權(quán)利要求1所述的方法，其中形成所述保護(hù)性電介質(zhì)層的所述溫度為約700℃或更高。
6.如權(quán)利要求5所述的方法，其中所述形成所述保護(hù)性電介質(zhì)層包括快速熱化學(xué)氣相沉積工藝。
7.如權(quán)利要求1所述的方法，還包括使所述結(jié)構(gòu)經(jīng)歷硅化步驟。
8.如權(quán)利要求1所述的方法，其中所述含Si層通過原位摻雜沉積工藝形成且因而消除所述注入步驟。
9.一種制造精密含Si電阻器的方法，包括提供結(jié)構(gòu)，其包括至少一個(gè)電阻器器件區(qū)域和至少一個(gè)其它類型的器件區(qū)域，其中所述至少一個(gè)電阻器器件區(qū)域包括含Si層且所述至少一個(gè)其它類型的器件區(qū)域具有形成在其中的激活的摻雜劑區(qū)域；在所述至少一個(gè)電阻器器件區(qū)域中所述含Si層上形成保護(hù)性電介質(zhì)層；將第一導(dǎo)電類型摻雜劑注入到所述含Si層中；對(duì)所述含Si層進(jìn)行激活退火；以及在約700℃或更低的溫度下實(shí)施硅化物工藝。
10.如權(quán)利要求9所述的方法，其中所述含Si層包括多晶硅或多晶硅鍺中的至少一種。
11.如權(quán)利要求9所述的方法，其中所述第一導(dǎo)電類型摻雜劑是p型摻雜劑。
12.如權(quán)利要求9所述的方法，其中所述注入包括從約1E14至約2E16原子/cm2的離子劑量。
13.如權(quán)利要求9所述的方法，其中進(jìn)行所述激活退火包括約600℃或更高的溫度。
14.如權(quán)利要求9所述的方法，其中所述硅化物工藝是在約400℃或更低的溫度下進(jìn)行的NiSi工藝。
15.一種制造精密含Si電阻器的方法，包括提供結(jié)構(gòu)，其包括至少一個(gè)電阻器器件區(qū)域和至少一個(gè)其它類型的器件區(qū)域，其中所述至少一個(gè)電阻器器件區(qū)域包括含Si層且所述至少一個(gè)其它類型的器件區(qū)域具有未激活的摻雜劑區(qū)域；以約1E16原子/cm2或更大的離子劑量將第一導(dǎo)電類型摻雜劑注入到所述含Si層中；以及使所述結(jié)構(gòu)經(jīng)歷激活退火，其中所述激活退火激活所述含Si層內(nèi)所述第一導(dǎo)電類型摻雜劑和所述未激活的摻雜劑區(qū)域。
16.如權(quán)利要求15所述的方法，其中所述含Si層包括多晶硅或多晶硅鍺中的至少一種。
17.如權(quán)利要求15所述的方法，其中所述第一導(dǎo)電類型摻雜劑是p型摻雜劑。
18.如權(quán)利要求15所述的方法，其中所述注入包括從約1E16至約4E16原子/cm2的離子劑量。
19.如權(quán)利要求15所述的方法，還包括形成保護(hù)性電介質(zhì)層的步驟。
20.如權(quán)利要求15所述的方法，還包括在所述激活退火之后使所述結(jié)構(gòu)經(jīng)歷硅化工藝的步驟。
全文摘要
本發(fā)明提供制造高精密含硅電阻器的各種方法，其中電阻器利用低溫硅化形成為在互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)工藝中集成的分立器件。在一些實(shí)施例中，含Si層在激活之前被注入有高劑量離子。通過保護(hù)性電介質(zhì)層的沉積、或單獨(dú)激活退火可以進(jìn)行該激活。在另一實(shí)施例中，利用高度摻雜的原位含Si層從而消除對(duì)注入含Si層的需要。
文檔編號(hào)H01L21/82GK1828867SQ200610004530
公開日2006年9月6日 申請(qǐng)日期2006年1月27日 優(yōu)先權(quán)日2005年1月27日
發(fā)明者羅伯特·M·拉塞爾, 道格拉斯·D·庫爾鮑, 約翰·E·弗洛基 申請(qǐng)人:國際商業(yè)機(jī)器公司