專利名稱：使用物理改性層的晶體管及其操作和制造方法
技術領域：
本發(fā)明涉及一種半導體器件和制造該器件的方法，更具體而言，涉及一種使用物理改性層的晶體管，操作該晶體管的方法和制造該晶體管的方法。
背景技術：
隨著半導體技術的發(fā)展，半導體器件的集成度提高很快。隨著半導體器件的集成度的提高，半導體元件如構成半導體器件的場效應晶體管(FET)的尺寸減小。當FET的尺寸減小時，源電極和漏電極之間的溝道長度變短了，結果出現了所謂的短溝道效應。由于短溝道效應，FET的閾值電壓顯著降低且載流子遷移率減低。而且，由于漏致勢壘降低(drain induced barrierlowering，DIBL)，FET的特性退化了。

發(fā)明內容
本發(fā)明提供一種使用物理改性(physical property-changing)層的晶體管，該晶體管能夠在低電壓下操作并減低短溝道效應。
本發(fā)明還提供一種操作這種晶體管的方法。
本發(fā)明還提供一種制造這種晶體管的方法。
根據本發(fā)明的一個方面，提供了一種晶體管包括形成在襯底上的絕緣層；在該絕緣層上彼此分隔開的第一導電層圖案和第二導電層圖案；形成在第一和第二導電層圖案之間的絕緣層上的物理改性層；堆疊在該物理改性層上的高介電層；和形成在該高介電層上的柵電極。
物理改性層可以是這樣的材料層，其具有根據第一和第二導電層圖案之間的電位差而從金屬轉變成半導體或從半導體轉變成金屬的物理性質。物理改性層可以是從由硫屬化物(chalcogenide)材料層、過渡金屬氧化物層、包含過渡金屬氧化物的合成金屬層、氧化鋁層和包含氧化鋁的合成金屬層所組成的組中挑選的一種。
構成過渡金屬氧化物層的金屬可以是從由鈦(Ti)、釩(V)、鐵(Fe)、鎳(Ni)、鈮(Nb)和鉭(Ta)所組成的組中挑選的一種。
高介電層可以是Al2O3層、HfO2層和ZrO2層之一。
第一和第二導電層圖案可以是金屬層和硅化物層之一，其能夠與物理改性層形成肖特基結。
根據本發(fā)明的另一個方面，提供了一種操作晶體管的方法包括保持第一和第二導電層圖案之間的電位差并施加0V電壓或不同于0V電壓的電壓到柵電極。
不同的電壓可以是大于0V電壓的電壓。
電位差可以小于當0V施加到柵電極時施加在第一和第二導電層圖案之間以把物理改性層變成金屬層的最小電位差。
根據本發(fā)明的再一個方面，提供了一種制造晶體管的方法包括在襯底上形成絕緣層；在絕緣層上形成彼此分隔開的第一導電層圖案和第二導電層圖案；在絕緣層上順序堆疊覆蓋所述第一和第二導電層圖案的物理改性層、高介電層和柵電極；且順序刻蝕部分柵電極、高介電層和物理改性層以暴露部分第一和第二導電層圖案。
第一和第二導電層圖案的形成可以包括形成掩模，其暴露出將在其中形成第一和第二導電層圖案的絕緣層區(qū)域；在絕緣層的暴露區(qū)域上形成導電層；和移除該掩模。
物理改性層可以是這樣的材料層，其根據第一和第二導電層圖案之間的電位差而從金屬轉變成半導體或從該半導體轉變成該金屬。材料層可以是從由硫屬化物材料層、過渡金屬氧化物層、包含過渡金屬氧化物的合成金屬層、氧化鋁層和包含氧化鋁的合成金屬層所組成的組中挑選的一種。
根據本發(fā)明，晶體管可以在低電壓下操作，使得熱輻射和功耗能夠減少。而且，短溝道效應能夠減低。


通過參照附圖的有關具體實施例的詳細描述，本發(fā)明的上述和其他特點和優(yōu)點將更為明顯，在附圖中圖1是根據本發(fā)明一個實施例的晶體管的剖面圖；圖2到4是圖示出圖1的晶體管的操作的剖面圖；
圖5是圖示出電流-電壓特性的曲線圖，該電流-電壓特性是從用于測試并為了檢查圖1的晶體管的操作特性而制造的晶體管測量的；和圖6到圖8是逐步圖示出制造圖1的晶體管的方法的剖面圖。
具體實施例方式
現將參照其中示出了本發(fā)明的具體實施例的附圖更充分地描述本發(fā)明。在附圖中，為了清楚起見，夸大了層和區(qū)域的厚度。
根據本發(fā)明的晶體管將描述如下。
參照圖1，絕緣層42堆疊在襯底40上。襯底40可以是摻雜有預定導電雜質的半導體襯底，例如可以是摻雜有n型雜質的硅襯底。例如，絕緣層42可以是熱氧化物層。第一導電層圖案44a和第二導電層圖案44b形成在絕緣層42上。第一導電層圖案44a和第二導電層圖案44b彼此分隔預定的距離。第一和第二導電層圖案44a和44b之一用作源電極且另一個用作漏電極。第一和第二導電層圖案44a和44b可以是能與物理改性層46形成肖特基結的金屬層或硅化物層。金屬層可以由鋁(Al)、鈦(Ti)或金(Au)形成。硅化物層可以是PtSi層或NiSi2層。物理改性層46形成在第一和第二導電層圖案44a和44b之間的絕緣層部分上。物理改性層46向上延伸到第一和第二導電層圖案44a和44b的上表面。物理改性層46是金屬半導體(絕緣體)轉化(metal-semiconductor-changing)材料層，其根據施加在第一和第二導電層圖案44a和44b之間的電壓強度變成金屬或半導體(絕緣體)。物理改性層46可以是硫屬化物材料層、過渡金屬氧化物層或包括幾種過渡金屬氧化物的合成材料層。同樣，物理改性層46可以是氧化鋁層或其合成材料層。構成過渡金屬氧化物層的過渡金屬可以是例如鈦(Ti)、釩(V)、鐵(Fe)、鎳(Ni)、鈮(Nb)或鉭(Ta)。高介電層48形成在物理改性層46上。高介電層48可以是具有相應于物理改性層46的低活性并能夠被超薄薄膜加工(film-processed)的材料層(例如Al2O3層、HfO2層和ZrO2層)。柵電極50形成在高介電層48上。
在操作中，參照圖2，當施加到柵電極的電壓Vg(稱為柵電壓)保持在0V且第一和第二導電層圖案44a和44b之間的電位差Vd保持低于第一和第二導電層圖案44a和44b之間的閾值電壓Vth時，第一和第二導電層圖案44a和44b之間的物理改性層46保持半導體或絕緣體的特性。所以，溝道不形成在第一和第二導電層圖案44a和44b之間。
相反，參照圖3，當柵電壓Vg保持在0V且第一和第二導電層圖案44a和44b之間的電位差Vd保持大于閾值電壓Vth(Vd＞Vth)時，第一和第二導電層圖案44a和44b之間的物理改性層46具有金屬特性。所以，溝道C形成在第一和第二導電層圖案44a和44b之間且電流在其間(therebetween)流動。
參照圖4，當柵電壓Vg大于0V時，位于第一和第二導電層圖案44a和44b之間的物理改性層46的底部的空穴濃度‘h’增大了。從而，即使第一和第二導電層圖案44a和44b之間的電位差Vd小于閾值電壓Vth，溝道‘C1’形成在物理改性層46中。上述結果意味著當柵電壓Vg大于0V時，第一和第二導電層圖案44a和44b之間的閾值電壓Vth減低。
為了確認上述理論結果，本申請人已經制造用于測試用的晶體管并在圖2到4中示出的條件下使用該測試用晶體管測量了Vd和Vg。
在測試用的晶體管中分別相應于第一和第二導電層圖案44a和44b的源電極和漏電極已經由鉑(Pt)形成為具有30μm×30μm大小。同樣，物理改性層46已經由TiAlOx形成為具有50nm厚度。
圖5是圖示出從測試用的晶體管測量的電流電壓特性的曲線圖。
圖5顯示，當源電極和漏電極之間的電位差是1.6V和2V時，晶體管中在源電極和漏電極之間流動的電流急劇地增大。當柵電壓Vg是0V時，源電極和漏電極之間2V的電壓差是閾值電壓(下文中稱為第一閾值電壓)。同樣，源電極和漏電極之間1.6V的電壓差是另一個閾值電壓(下文中稱為第二閾值電壓)，其在大于0V的預定柵電壓施加到晶體管的柵電極時已經降低。所以，當源電極和漏電極之間的電位差保持一個介于第一閾值電壓和第二閾值電壓之間的電壓如1.8V時，測試用的晶體管在大于0V的預定電壓施加到柵電極的情況下導通，并在0V施加到柵電極的情況下截止。所以，該晶體管可以用做開關器件。
根據本發(fā)明具體實施例的晶體管的制造方法將參照圖6到8描述。
參照圖6，在襯底40上形成絕緣層42。在絕緣層42上形成第一和第二導電層圖案44a和44b。第一和第二導電層圖案44a和44b彼此分隔預定的距離?？梢酝ㄟ^光刻(photolithography)和刻蝕工藝形成第一和第二導電層圖案44a和44b。同樣，可以使用剝離(lift-off)方法形成第一和第二導電層圖案44a和44b，該方法在第一和第二導電層圖案44a和44b之間的絕緣層42上形成光敏層圖案(未示出)、在將要形成第一和第二導電層圖案44a和44b的位置上堆疊導電層、并移除光敏層圖案。
襯底40可以由摻雜有預定導電雜質的半導體襯底形成，例如，摻雜有n+型雜質的硅襯底。絕緣層42可以由熱氧化物層形成，例如，二氧化硅(SiO2)層，但它也能由其它絕緣層諸如HfO2層和SiNx層形成。同樣，第一和第二導電層圖案44a和44b可以是金屬層或硅化物層，其能與將在后續(xù)工藝中形成的物理改性層形成肖特基結。金屬層可以由Al、Ti或Au形成，且硅化物層可以由PtSi層或NiSi2層形成。
下一步，參照圖7，在絕緣層42上形成覆蓋第一和第二導電層圖案44a和44b的物理改性層46。物理改性層46可以由這樣的材料層形成，其具有根據第一和第二導電層圖案44a和44b之間的電位差而從金屬變成半導體或從半導體變成金屬的物理性質。物理改性層46可以由硫屬化物材料層、過渡金屬氧化物層或包括幾種過渡金屬氧化物的合成材料層形成。用作過渡金屬氧化物層的過渡金屬可以是鈦(Ti)、釩(V)、鐵(Fe)、鎳(Ni)、鈮(Nb)或鉭(Ta)。同樣，物理改性層46可以由氧化鋁層或其合成材料層形成。
隨后，在物理改性層46上順序形成高介電層48和柵電極50。高介電層48可以由具有相應于物理改性層46的低活性并能夠被超薄薄膜加工(ultra film-processed)的材料層形成(例如Al2O3層、HfO2層或ZrO2層)。接著，在柵電極50上形成光敏層圖案PR。PR覆蓋第一和第二導電層圖案44a和44b之間的分隔部分并覆蓋部分第一和第二導電層圖案44a和44b。第一和第二導電層圖案44a和44b的暴露區(qū)域由PR決定。在PR形成之后，使用PR作為掩?？涛g柵電極50的暴露區(qū)域?？涛g一直進行到暴露出第一和第二導電層圖案44a和44b。作為刻蝕的結果，如圖8所示暴露了第一和第二導電層圖案44a和44b。當PR在刻蝕之后移除時，最終制造了圖1的晶體管。
雖然在以上描述中已經描述了很多細節(jié)，但是它們應被理解為本發(fā)明的優(yōu)選實施例，而不是限制本發(fā)明的范圍。例如，代替形成絕緣層42，熟悉本領域的人員可以僅在源電極和漏電極之間形成物理改性層46并可以以預定的厚度氧化襯底40的表面。同樣，高介電層48可以形成在雙層結構中。同樣，第一和第二導電層圖案44a和44b可以由具有在其上形成硅化物層的表面的金屬形成。所以，本發(fā)明的范圍不應由所描述的實施例決定，而是由附加權利要求限定的精神決定。
如上描述，通過施加預定電壓到柵電極，所發(fā)明的晶體管可以降低晶體管的操作所要求的源電極和漏電極之間的最小電壓。所以，由于晶體管可以在低電壓下操作，減少熱輻射和功耗是可能的。同樣，由于物理改性層用來做源電極和漏電極之間的溝道，短溝道效應可以減少。
雖然已經參照其具體實施例具體示出和描述了本發(fā)明，但本領域普通技術人員將會理解的是，在不偏離由以下權利要求限定的本發(fā)明的精神和范圍的前提下，可以對本發(fā)明進行形式和細節(jié)上的各種變化。
權利要求
1.一種晶體管，包括襯底；絕緣層，形成在所述襯底上；第一導電層圖案和第二導電層圖案，在所述絕緣層上彼此分隔開；物理改性(physical property-changing)層，形成在所述第一和第二導電層圖案之間的絕緣層上；高介電層，堆疊在所述物理改性層上；和柵電極，形成在所述高介電層上。
2.根據權利要求1所述的晶體管，其中所述物理改性層是這樣的材料層，其具有根據所述第一和第二導電層圖案之間的電位差而從金屬轉變成半導體或從半導體轉變成金屬的物理性質。
3.根據權利要求1所述的晶體管，其中所述物理改性層是從由硫屬化物(chalcogenide)材料層、過渡金屬氧化物層、包含過渡金屬氧化物的合成金屬層、氧化鋁層和包含氧化鋁的合成金屬層所組成的組中挑選的一種。
4.根據權利要求3所述的晶體管，其中構成所述過渡金屬氧化物層的金屬是從由鈦(Ti)、釩(V)、鐵(Fe)、鎳(Ni)、鈮(Nb)和鉭(Ta)所組成的組中挑選的一種。
5.根據權利要求1所述的晶體管，其中所述高介電層是Al2O3層、HfO2層和ZrO2層之一。
6.根據權利要求1所述的晶體管，其中所述第一和第二導電層圖案是金屬層和硅化物層之一，其與所述物理改性層形成肖特基結。
7.根據權利要求6所述的晶體管，其中所述金屬層是鋁(Al)層、鈦(Ti)層和金(Au)層之一。
8.根據權利要求6所述的晶體管，其中所述硅化物層是PtSi層和NiSi2層之一。
9.一種操作包括襯底、形成在所述襯底上的絕緣層、在所述絕緣層上彼此分隔開的第一導電層圖案和第二導電層圖案、形成在所述第一和第二導電層圖案之間的絕緣層上的物理改性層、堆疊在所述物理改性層上的高介電層、和形成在所述高介電層上的柵電極的晶體管的方法，所述方法包括保持第一和第二導電層圖案之間的電位差并施加0V電壓或不同于該0V電壓的電壓到所述柵電極。
10.根據權利要求9所述的方法，其中所述不同的電壓是比所述0V電壓大的電壓。
11.根據權利要求9所述的方法，其中所述電位差小于當0V施加到柵電極時施加在所述第一和第二導電層之間以把物理改性層轉變?yōu)榻饘賹拥淖钚‰娢徊睢?br> 12.根據權利要求9所述的方法，其中所述物理改性層是從由硫屬化物材料層、過渡金屬氧化物層、包含過渡金屬氧化物的合成金屬層、氧化鋁層和包含氧化鋁的合成金屬層所組成的組中挑選的一種。
13.根據權利要求12所述的方法，其中所述構成所述過渡金屬氧化物層的金屬是從由鈦(Ti)、釩(V)、鐵(Fe)、鎳(Ni)、鈮(Nb)和鉭(Ta)組成的組挑選的一種。
14.根據權利要求9所述的方法，其中所述第一和第二導電層圖案是金屬層和硅化物層之一，其與所述物理改性層形成肖特基結。
15.根據權利要求14所述的方法，其中所述金屬層是鋁(Al)層、鈦(Ti)層和金(Au)層之一。
16.根據權利要求14所述的方法，其中所述硅化物層是PtSi層和NiSi2層之一。
17.一種制造晶體管的方法包括在襯底上形成絕緣層；在所述絕緣層上形成彼此分隔開的第一導電層圖案和第二導電層圖案；在所述絕緣層上順序堆疊覆蓋所述第一和第二導電層圖案的物理改性層、高介電層和柵電極；和順序刻蝕部分所述柵電極、所述高介電層和所述物理改性層以暴露部分所述第一和第二導電層圖案。
18.根據權利要求17所述的方法，其中所述第一和第二導電層圖案的形成包括形成掩模，其暴露出將要在其中形成所述第一和第二導電層圖案的絕緣層的區(qū)域；在所述絕緣層的暴露區(qū)域上形成導電層；和移除該掩模。
19.根據權利要求17所述的方法，其中所述物理改性層是金屬層，其具有根據所述第一和第二導電層圖案之間的電位差而從金屬轉變?yōu)榘雽w或者從半導體轉變?yōu)榻饘俚奈锢硇再|。
20.根據權利要求19所述的方法，其中所述材料層是從由硫屬化物材料層、過渡金屬氧化物層、包含過渡金屬氧化物的合成金屬層、氧化鋁層和包含氧化鋁的合成金屬層所組成的組中挑選的一種。
21.根據權利要求20所述的方法，其中構成所述過渡金屬氧化物層的金屬是從由鈦(Ti)、釩(V)、鐵(Fe)、鎳(Ni)、鈮(Nb)和鉭(Ta)所組成的組中挑選的一種。
22.根據權利要求17所述的方法，其中所述高介電層是Al2O3層、HfO2層和ZrO2層之一。
23.根據權利要求17所述的方法，其中所述第一和第二導電層圖案是金屬層和硅化物層之一，其與所述物理改性層形成肖特基結。
全文摘要
本發(fā)明提供了一種使用物理改性層的晶體管，一種操作該晶體管的方法，和一種制造該晶體管的方法。該晶體管包括在襯底上形成的絕緣層、第一和第二導電層圖案、物理改性層、高介電層、和柵電極。第一和第二導電層圖案在所述絕緣層上彼此分隔開。所述物理改性層形成在第一和第二導電層圖案之間的絕緣層部分上。所述高介電層堆疊在物理改性層上，且所述柵電極形成在所述高介電層上。
文檔編號H01L29/02GK1832198SQ200610019859
公開日2006年9月13日 申請日期2006年3月1日 優(yōu)先權日2005年3月2日
發(fā)明者趙重來, 柳寅儆, 趙成逸 申請人:三星電子株式會社