專利名稱：非易失性存儲器件及其制造方法
技術(shù)領(lǐng)域：
本申請涉及半導體器件及其制造方法，更具體涉及非易失性存儲器件及其制造方法。
背景技術(shù)：
用于存儲不同類型數(shù)據(jù)的半導體存儲器件通常分為易失性和非易失性。當施加到其的電源中斷時，易失性存儲器件丟失存儲在其中的數(shù)據(jù)。與此相反，即使當施加到其的電源中斷時，非易失性存儲器件保持它們的數(shù)據(jù)。因此，非易失性存儲器件對斷續(xù)地連接到電源的例如移動電話的應用有用，即，電池在充電該設(shè)備或插入該設(shè)備之前用盡。
非易失性存儲器件的類型包括閃速存儲器件、鐵電存儲器件、相位可變的存儲器件、磁性存儲器件等。閃速存儲器件可用于增強集成度，因為它們使用與金屬氧化物半導體(MOS)晶體管相似的單位單元，而不需要用于存儲信息的其他元件。根據(jù)存儲單元的結(jié)構(gòu)特征，閃速存儲器件可被分類為浮置柵和浮置帶類型。浮置柵閃速存儲器件具有浮置柵，該浮置柵由在半導體襯底和控制柵之間的絕緣膜絕緣，通過注入電荷將數(shù)據(jù)存儲在該浮置柵中。浮置阱(trap)閃速存儲器件通過將電荷注入阱中來存儲數(shù)據(jù)，該阱形成在半導體襯底和柵電極之間的非導電電荷存儲膜中。
參照圖1，將討論說明浮置阱存儲器件的傳統(tǒng)單元晶體管的截面圖。參照圖1，將N型雜質(zhì)注入P型半導體襯底1的區(qū)域，分別形成源區(qū)和漏區(qū)S和D。在源區(qū)S和漏區(qū)D之間分別形成單元柵絕緣膜3和單元柵導電膜4。單元柵絕緣膜3包括隧道絕緣膜3a、電荷存儲膜3b、以及阻擋絕緣膜3c。
在半導體襯底1、隧道絕緣膜3a、電荷存儲膜3b、阻擋絕緣膜3c、以及單元柵導電膜4中的界面上有勢壘。在存儲數(shù)據(jù)時，從源區(qū)S朝向漏區(qū)D電子被加速。在穿過隧道絕緣層3a的勢壘之后，由電荷存儲膜3b捕獲加速的電子。與此相反，在擦除數(shù)據(jù)時，由電荷存儲膜3b捕獲的電子被推動穿透隧道絕緣膜3a。在讀取數(shù)據(jù)時，測量所選擇單元晶體管的閾值電壓。該閾值電壓根據(jù)是否捕獲了電荷而變化。
這種閃速存儲器件具有用于驅(qū)動存儲單元的外圍電路。外圍電路可包括操作于讀模式的低壓晶體管和操作于編程/擦除模式的高壓晶體管。圖2是說明包括有外圍電路的傳統(tǒng)浮置阱存儲器件的截面圖。
參照圖2，單元場區(qū)(cell field region)Cell、高壓場區(qū)Hv以及低壓場區(qū)Lv分別表示形成單元晶體管、高壓晶體管以及低壓晶體管的區(qū)域。如圖2所示，器件隔離膜2形成在半導體襯底1中，以在其中限定有源區(qū)。單元柵絕緣膜3和單元柵導電膜4形成在單元場區(qū)Cell中；高壓柵絕緣膜5和高壓柵導電膜6形成在高壓場區(qū)Hv中；以及低壓柵絕緣膜7和低壓柵導電膜8形成在低壓場區(qū)Lv中。單元柵絕緣膜3包括隧道絕緣膜3a、電荷存儲膜3b、以及阻擋絕緣膜3c。高壓柵絕緣膜5和低壓柵絕緣膜7包括單層。高壓柵絕緣膜5比低壓柵絕緣膜7要厚，以增強電壓耐受性能，因為高壓晶體管操作于從外部源電壓的增強的電壓。在高壓場區(qū)Hv的器件隔離膜2的下面形成溝道停止區(qū)9，雜質(zhì)已經(jīng)注入該溝道停止區(qū)9。為了保持晶體管之間的絕緣狀態(tài)的目的而提供溝道停止區(qū)9，考慮到在高壓場區(qū)Hv的相鄰晶體管之間形成高壓差。
傳統(tǒng)閃速存儲器件具有與制造工藝相關(guān)的問題。例如，由于柵絕緣膜3、5和7具有不同的厚度并且在單元場區(qū)Cell、低壓場區(qū)Lv和高壓場區(qū)Hv中使用該結(jié)構(gòu)，制造在圖2中說明的閃速存儲器件的處理步驟將是復雜的。例如，在半導體襯底1上形成高壓柵絕緣膜5；從單元和低壓場區(qū)中除去高壓柵絕緣膜5，同時阻擋高壓場區(qū)；在單元和低壓場區(qū)中形成低壓柵絕緣膜7；從單元場區(qū)中除去低壓柵絕緣膜7，同時阻擋低和高壓場區(qū)；以及在半導體襯底1上淀積單元柵絕緣膜3之后，從高和低壓場區(qū)中除去單元柵絕緣膜3。此外，對于溝道停止區(qū)9或?qū)τ陂撝惦妷嚎刂谱⑷腚s質(zhì)。通過高壓場區(qū)Hv中的器件隔離膜2注入用于溝道停止區(qū)9的雜質(zhì)，導致制造過程復雜。
此外，類似使用傳統(tǒng)方法制造的圖2的器件的傳統(tǒng)閃速存儲器件可以被認為是不足的或者具有不足的操作特性。例如，在高度集成的器件中，對應于圖2中的晶體管的溝道寬度的器件隔離膜2之間的距離將變得更加狹窄。溝道寬度的減少可導致在操作晶體管期間的電流總量減少。而且，由于器件的尺寸減少，源區(qū)S和漏區(qū)D之間的溝道寬度也逐漸減少。這可導致其中的短溝道效應。

發(fā)明內(nèi)容
本發(fā)明的某些實施例提供非易失性存儲器件及其制造方法。提供具有單元場區(qū)和高壓場區(qū)的半導體襯底。在襯底上提供器件隔離膜。器件隔離膜限定襯底的有源區(qū)。在包括器件隔離膜的襯底的單元場區(qū)上提供單元柵絕緣膜和單元柵導電膜。在包括器件隔離膜的襯底的高壓場區(qū)上提供高壓柵絕緣膜和高壓柵導電膜。襯底的高壓場區(qū)的器件隔離膜至少部分地凹陷，以在其中提供溝槽。
在本發(fā)明的其他實施例中，溝槽的深度可大于高壓柵絕緣膜的厚度。在單元場區(qū)中的器件隔離膜的上表面可以凹陷。單元柵絕緣膜可包括襯底上的隧道絕緣膜、隧道絕緣膜上的電荷存儲膜以及電荷存儲膜上的阻擋絕緣膜?？稍诟邏簴艑щ娔ず蛦卧獤艑щ娔ど显O(shè)置公共柵導電膜。
在本發(fā)明的還一個實施例中，高壓柵絕緣膜的厚度小于器件隔離膜邊緣和溝槽之間的距離。高壓柵導電膜可包括溝槽上的開口以及可在溝槽和開口中設(shè)置公共柵導電膜?？稍跍喜酆烷_口的側(cè)壁以及公共柵導電膜之間形成單元柵絕緣膜。


圖1是說明傳統(tǒng)浮置阱存儲器件的單元晶體管的截面圖。
圖2是說明包括外圍電路的傳統(tǒng)浮置阱存儲器件的截面圖。
圖3A至3H是說明根據(jù)本發(fā)明的某些實施例的制造非易失性存儲器件的處理步驟的截面圖。
圖4A至4G是說明根據(jù)本發(fā)明的其他實施例的制造非易失性存儲器件的處理步驟的截面圖。
圖5是說明根據(jù)本發(fā)明的某些實施例的非易失性存儲器件的方面的截面圖。
具體實施例方式
參照附圖在下文更加全面地說明本發(fā)明，在附圖中示出了本發(fā)明的實施例。然而，本發(fā)明可以有許多不同的形式，并且不應該構(gòu)造為限制于在此闡述的實施例。而是，提供這些實施例以使得本公開是完全的和完整的，并且對本領(lǐng)域技術(shù)人員完全闡述本發(fā)明的范圍。在附圖中，為了清楚的目的可放大層和區(qū)域的尺寸和相對尺寸。應理解當元件或?qū)颖环Q為在其他元件或?qū)印爸稀被颉斑B接到”或“耦接到”其他元件或?qū)訒r，可以是直接地在其他元件或?qū)又匣蛑苯舆B接到或耦接到其他元件或?qū)?，或者存在中間元件或?qū)?。與此相反，當元件稱為“直接在其上”、“直接連接到”或“直接耦接到”其他元件或?qū)訒r，則沒有中間元件或?qū)?。如在此使用，術(shù)語“和/或”包括一個或多個相關(guān)列項的任何或所有組合。通篇中相似標號指代相似元件。
應理解，盡管在此使用術(shù)語第一和第二來說明各個區(qū)域、層和/或部分，這些區(qū)域、層和/或部分不應被這些術(shù)語限制。這些術(shù)語僅用于將一個區(qū)域、層或部分從另一個區(qū)域、層或部分中區(qū)分。因此，在下文說明的第一區(qū)域、層或部分可稱為第二區(qū)域、層或部分，相似地，第二區(qū)域、層或部分可稱為第一區(qū)域、層或部分，而不背離本發(fā)明的教導。
此外，相對術(shù)語，例如“下”或“底”以及“上”或“頂”在此用于說明一個元件與其他元件的關(guān)系，如圖所示。應理解相對術(shù)語旨在包括除了在圖中所描述的取向之外的器件的不同取向。例如，如果將圖中的器件翻轉(zhuǎn)，描述為在其他元件的“下”側(cè)的元件將位于該其他元件的“上”側(cè)。因此基于圖的特定取向，示例性術(shù)語“下”可包括“下”和“上”的取向。相似地，如果將圖中的一個器件翻轉(zhuǎn)，描述為在其他元件之“下”或“底下”的元件將位于該其他元件之“上”。因此示例性術(shù)語“下”或“底下”可包括上和下的取向。
參照截面圖在此說明本發(fā)明的實施例，該截面圖是本發(fā)明的理想化實施例的原理圖。這樣，期望由于例如制造工藝或容差的圖例的形狀的改變。因此，本發(fā)明的實施例不應被構(gòu)造為限制于在此說明的區(qū)域的特定形狀，而是包括由于例如制造導致的形狀的偏差。例如，說明為矩形的注入?yún)^(qū)將通常具有圓形的或曲線的特性和/或在其邊緣具有梯度的注入濃度，而不是從注入?yún)^(qū)到非注入?yún)^(qū)的二元變化。同樣，通過注入形成的掩埋區(qū)將導致掩埋區(qū)和通過其發(fā)生注入的表面之間的區(qū)域中的某些注入。因此，在附圖中能夠說明的區(qū)域是示意性的，并且它們不意圖說明器件的區(qū)域的準確形狀并且不意圖限制本發(fā)明的范圍。
在此使用的術(shù)語僅是為了描述特定實施例的目的，并不意在限制本發(fā)明。如在此使用，單數(shù)形式“a”、“an”和“the”也旨在包括復數(shù)形式，除非上下文清楚地指明。還應該理解，術(shù)語“包括”和/或“包含”當在此使用的時候，指所陳述的特性、整體、步驟、操作、元件和/或組件的存在，但并不包括一個或多個其他特性、整體、步驟、操作、元件、組件和/或其組的存在或增加。
除非特別限定，在此使用的所有術(shù)語(包括技術(shù)術(shù)語和科學術(shù)語)具有本發(fā)明所屬領(lǐng)域內(nèi)普通技術(shù)人員所通常理解的相同含義。還應理解例如在通常使用的字典中定義的術(shù)語應被理解為具有在相關(guān)技術(shù)上下文中一致的含義，并且不以理想化或過度形式化的概念來理解，除非在此明確限定。
首先參照圖3A至3H，截面圖說明了將討論的根據(jù)本發(fā)明的某些實施例的制造非易失性存儲器件的處理步驟。如在圖3A所說明，形成器件隔離膜20以在半導體襯底10中限定有源區(qū)。如所示，襯底具有其內(nèi)的單元場區(qū)Cell、高壓場區(qū)Hv、以及低壓場區(qū)Lv。在單元場區(qū)Cell中形成單元晶體管，以及在高壓和低壓場區(qū)中形成高壓和低壓晶體管?？梢允褂美鐪喜鄹綦x技術(shù)來完成器件隔離膜20。具體，在使用光刻工藝在襯底10中形成溝槽之后，可使用高濃度等離子淀積技術(shù)在溝槽中提供氧化膜，以形成器件隔離膜20。
現(xiàn)在參照圖3B，在半導體襯底10的高壓場區(qū)Hv上形成高壓柵絕緣膜50和高壓柵導電膜60。高壓柵絕緣膜50可包括硅氧化物膜并可通過例如熱氧化半導體襯底10而形成。高壓柵導電膜60可包括多晶硅，該多晶硅包含高濃度的雜質(zhì)，其可通過例如化學氣相淀積而形成。有多種方法在高壓場區(qū)Hv上形成高壓柵絕緣膜50和高壓柵導電膜60。例如，高壓柵絕緣膜50和高壓柵導電膜60可形成在高壓場區(qū)Hv、單元和低壓場區(qū)Cell和Lv上?？稍诟邏簴沤^緣膜50和高壓柵導電膜60上形成掩模，例如襯底的高壓場區(qū)上的掩模?？梢愿鶕?jù)掩模將膜50和60從單元場區(qū)和低壓場區(qū)中除去。
現(xiàn)在參考圖3C，可在半導體襯底10的單元場區(qū)Cell和低壓場區(qū)Lv上形成低壓柵絕緣膜70和低壓柵導電膜80。當高壓場區(qū)Hv覆蓋用于將膜50和60從襯底的單元場區(qū)和低壓場區(qū)中除去的掩模時，通過進行熱氧化和CVD在單元場區(qū)和低壓場區(qū)中形成低壓柵絕緣膜70和低壓柵導電膜80。
現(xiàn)在參考圖3D，在襯底的低壓場區(qū)上的低壓導電膜80上以及在襯底的高壓場區(qū)中的高壓柵導電膜60上形成掩模110。襯底的高壓場區(qū)上的掩模110部分地露出高壓場區(qū)Hv中的隔離膜20。在本發(fā)明的某些實施例中，可以通過例如淀積并構(gòu)圖光刻膠膜而形成掩模110。此外，掩模110可以是例如通過使用光刻膠膜構(gòu)圖硅氮化物膜而形成的硬掩模。
現(xiàn)在參照圖3E，將雜質(zhì)111注入襯底的單元場區(qū)上的低壓導電膜80以及根據(jù)掩模110注入襯底的高壓場區(qū)中的高壓柵導電膜60中。注入的雜質(zhì)區(qū)可固定高壓場區(qū)Hv中的器件隔離膜20下面的溝道停止區(qū)并可調(diào)整單元場區(qū)Cell中的閾值電壓。
由于施加到高壓晶體管的高電壓，形成通過在器件隔離膜20下面注入雜質(zhì)而形成的溝道停止區(qū)120。在本發(fā)明的某些實施例中，可使用掩模110將雜質(zhì)注入用于溝道停止功能的目標區(qū)域，該掩模110部分地露出襯底的高壓場區(qū)中的器件隔離膜20。此外，掩模110還用于將雜質(zhì)注入單元場區(qū)Cell，用于閾值電壓控制。將用于閾值電壓控制的雜質(zhì)注入單元晶體管的溝道區(qū)，調(diào)整單元晶體管的閾值電壓。對于閾值電壓控制和溝道停止，注入?yún)^(qū)的深度可以是不同的，其由離子注入能量控制。例如，當注入雜質(zhì)用于調(diào)整閾值電壓時，可控制能量以使得雜質(zhì)固定在半導體襯底10的表面上。由于由掩模110部分地露出器件隔離膜20，可將用于閾值電壓控制的雜質(zhì)注入高壓場區(qū)Hv中的器件隔離膜20。然而，這種在高壓場區(qū)Hv中的器件隔離膜20的表面上的雜質(zhì)不會影響高壓晶體管的操作特性，因此根據(jù)本發(fā)明的某些實施例不必使用高壓場區(qū)Hv中的額外的掩模來保護器件隔離膜20。
掩模110還用于將低壓柵絕緣膜70和低壓柵導電膜80從單元場區(qū)Cell和高壓場區(qū)中除去，如在下文所說明，以及用于注入雜質(zhì)，用于溝道停止區(qū)120和閾值電壓控制。換句話說，根據(jù)本發(fā)明的某些實施例，多次使用掩模110，其可以簡化整體制造工藝。
現(xiàn)在參考圖3F，除去柵導電膜60和80以及柵絕緣膜50和70。具體地，將低壓柵導電膜80和低壓柵絕緣膜70從單元場區(qū)Cell中除去，同時將高壓柵導電膜60和高壓柵絕緣膜50從部分高壓場區(qū)Hv中除去。如所示，在高壓場區(qū)上形成開口130，同時從中除去高壓柵導電膜50。在本發(fā)明的某些實施例中，使用熱氧化形成高壓柵絕緣膜50，而不在器件隔離膜20上形成高壓柵絕緣膜50。
在本發(fā)明的某些實施例中，可以按照處理順序，對于柵導電膜60和80以及柵絕緣膜50和70提供單獨的除去步驟，即，在除去柵導電膜60和80之后以及除去柵絕緣膜50和70之前執(zhí)行先前的離子注入步驟。在除去柵導電膜60和80之后的離子注入是有利的，因為正好提供用于溝道停止的雜質(zhì)以保持器件隔離膜20中的分離，并且不需要精確地控制離子注入?yún)^(qū)。否則，用于閾值電壓控制的雜質(zhì)可提供為直接調(diào)整單元場區(qū)的閾值電壓，因此不應該將它們注入半導體襯底10的表面上的溝道區(qū)中。因此，如果已經(jīng)除去了柵導電膜60和80，可以相對容易地注入離子，因為柵絕緣膜70僅出現(xiàn)在半導體襯底10的上表面上。此外，沒有柵導電膜60和80，由于通過柵導電膜60和80的厚度減少了離子注入的深度，可以減少離子注入的能量。
再次參考圖3F，在除去柵絕緣膜50和70之后，可以通過例如增加除去柵絕緣膜50和70期間的蝕刻時間，來使器件隔離膜20凹陷。如所示，在單元場區(qū)Cell中的器件隔離膜20沒有被覆蓋，而在高壓場區(qū)Hv中，器件隔離膜20被柵導電膜60和80部分地覆蓋。因此，在襯底的高壓場區(qū)的器間隔離膜20的區(qū)域中形成溝槽130。在本發(fā)明的某些實施例中，凹陷步驟增加高壓晶體管的溝道寬度，這可提供其改進的操作特性，如將在此深入討論。根據(jù)本發(fā)明的某些實施例，可使用如圖3D所示的單個掩模110順序執(zhí)行注入雜質(zhì)、除去柵導電膜和柵絕緣膜60、80、50和70、以及凹陷器件隔離膜20，這簡化了整體制造工藝。
現(xiàn)在參考圖3G，在單元場區(qū)Cell中形成單元柵絕緣膜30和單元柵導電膜40。單元柵絕緣膜30包括隧道絕緣膜31、電荷存儲膜32以及阻擋絕緣膜33。隧道絕緣膜31是在存儲器件的編程或擦除模式期間電子流過其的膜。隧道絕緣膜31可包括例如熱氧化膜(SiO2)，其通過氧化半導體襯底10而形成。提供電荷存儲膜32以通過隧穿捕獲電子。電荷存儲膜32可包括例如硅氮化物膜(Si3N4)，其具有高捕獲密度(trapping density)以及大于隧道絕緣膜31和阻擋絕緣膜33的電子吸引(electronic affinity)。提供阻擋絕緣膜33以將柵極從電荷存儲膜32隔離。阻擋絕緣膜33可包括例如硅氧化物膜或具有高介電常數(shù)和大能帶隙的高介電或金屬膜。單元柵導電膜40可包括在單元柵絕緣膜30上層疊的多晶硅。
在半導體襯底10上形成單元柵絕緣膜30和單元柵導電膜40之后，在單元場區(qū)Cell上的膜30和40上形成掩模。根據(jù)掩模，將單元柵絕緣膜30和單元導電膜40從低和高壓場區(qū)Lv和Hv除去。因此，單元柵絕緣膜30和單元柵導電膜40保留在單元場區(qū)Cell中。應理解單元柵絕緣膜30可以部分地保留在高壓場區(qū)Hv中的溝槽140中以及在開口130的側(cè)壁上，而不背離本發(fā)明的范圍。
現(xiàn)在參照圖3H，將公共柵導電膜100淀積在半導體襯底10上。因此，如圖3H所示，單元場區(qū)Cell包括單元柵絕緣膜30、單元柵導電膜40、以及公共柵導電膜100。低壓場區(qū)Lv包括低壓柵絕緣模70、低壓柵導電膜80、以及公共柵導電膜100。高壓場區(qū)Hv包括高壓柵絕緣模50、高壓柵導電膜60、以及公共柵導電膜100。特別地，在高壓場區(qū)Hv中，形成在器件隔離膜20上的溝槽140和開口130可包括公共柵導電膜100。
在形成柵絕緣膜30、50和70以及柵導電膜40、60、80和100之后，執(zhí)行處理步驟以構(gòu)圖膜并且注入雜質(zhì)。完成處理步驟時，如本領(lǐng)域技術(shù)人員將理解，形成源區(qū)和漏區(qū)以及柵電極。
考慮到制造過程的效率，可以變化形成柵絕緣膜30、40和70以及柵導電膜40、60、80和100的順序。此外，由于對于單元和高壓場區(qū)，閾值電壓控制和溝道停止區(qū)的條件不總是必須的，本發(fā)明的處理步驟可以是對其可適應的，而沒有單元、高壓和低壓場區(qū)中的區(qū)別。
此外，在上述參照圖3A至3H討論的制造存儲器件的處理步驟中，例如通過在柵絕緣膜30、40和70上淀積而形成柵導電膜40、60、80和100。在單元、高壓、和低壓場區(qū)上單獨形成柵絕緣膜30、40和70，因為它們在材料和/或厚度上彼此不同。然而，可以同時形成柵導電膜40、60、80和100，因為它們并非彼此非常不同。在本發(fā)明的某些實施例中，省略了單元柵導電膜40、高壓柵導電膜60以及低壓柵導電膜80，這將在下文說明。特別地，將討論僅具有公共柵導電膜100的本發(fā)明的某些實施例。
現(xiàn)在參照圖4A至4G，將討論根據(jù)本發(fā)明的其他實施例的制造存儲器件的處理步驟的截面圖。首先參照圖4A，器件隔離膜20限定半導體襯底10中的有源區(qū)。使用例如溝槽絕緣技術(shù)來限定有源區(qū)。襯底具有其內(nèi)的單元場區(qū)Cell、高壓場區(qū)Hv、以及低壓場區(qū)Lv。
現(xiàn)在參照圖4B，通過例如在半導體襯底10的高壓區(qū)Hv上淀積而形成高壓柵絕緣膜50。特別地，在半導體襯底10上形成高壓柵絕緣膜50之后，可形成掩模，以使得將高壓柵絕緣膜50從單元和低壓場區(qū)中除去。
現(xiàn)在參照圖4C，在半導體襯底10的單元場區(qū)Cell和低壓場區(qū)Lv上形成低壓柵絕緣膜70。用于除去過量的高壓柵絕緣膜50的該掩?？捎米饔糜谛纬傻蛪簴沤^緣膜70的掩模。因此，可以使用例如熱氧化工藝，僅在單元場區(qū)和低壓場區(qū)中形成低壓柵絕緣膜70。
參照圖4D，形成掩模110，通過該掩模110，在高壓場區(qū)Hv和單元場區(qū)Cell中至少部分地露出器件隔離膜20。例如通過淀積并構(gòu)圖光刻膠膜或使用光刻膠膜構(gòu)圖硅氮化物膜來形成掩模110。
現(xiàn)在參照圖4E，根據(jù)掩模110將雜質(zhì)111注入襯底。可提供這些雜質(zhì)111用于在高壓場區(qū)Hv中的器件隔離膜20的下面安置溝道停止區(qū)，或用于調(diào)節(jié)單元場區(qū)Cell中的閾值電壓。將用于閾值電壓調(diào)節(jié)的雜質(zhì)注入半導體襯底10的表面的溝道區(qū)中。在單元場區(qū)Cell中，可以相對容易地注入雜質(zhì)，因為單元柵絕緣膜30僅存在于從半導體襯底10到溝道區(qū)中。
現(xiàn)在參照圖4F，根據(jù)掩模110除去柵絕緣膜50和70。特別地，將低壓柵絕緣膜70從單元場區(qū)Cell中除去，以及將高壓柵絕緣膜50部分地從高壓場區(qū)Hv中除去，如圖所示。如果使用例如熱氧化形成高壓柵絕緣膜50，它將不形成在器件隔離膜20上。此外，還執(zhí)行凹陷步驟以在高壓場區(qū)Hv中的器件隔離膜20上形成溝槽140。將單元場區(qū)Cell的器件隔離膜20作為整體蝕刻。該步驟可增加高壓晶體管的溝道寬度，這可提供其改進的操作特性，如將在此討論。
現(xiàn)在參照圖4G，在單元場區(qū)Cell中形成單元柵絕緣膜30。單元柵絕緣膜30包括隧道絕緣膜31、電荷存儲膜32以及阻擋絕緣膜33。為了在單元場區(qū)Cell中排列單元柵絕緣膜30，在半導體襯底10上形成單元柵絕緣膜30之后，使用單元場區(qū)Cell上的掩模將柵絕緣膜30從低壓場區(qū)Lv和高壓場區(qū)Hv除去。
例如通過在半導體襯底10上淀積而形成公共柵導電膜100。因此，單元場區(qū)Cell包括單元柵絕緣膜30和公共柵導電膜100。低壓場區(qū)Lv包括低壓柵絕緣膜70和公共柵導電膜100。高壓場區(qū)Hv包括高壓柵絕緣膜50和公共柵導電膜100。特別地，在高壓場區(qū)Hv中，形成在器件隔離膜20上的溝槽140包括公共柵導電膜100。
隨后，執(zhí)行處理步驟以構(gòu)圖柵絕緣膜30、50和70、公共柵導電膜100并注入雜質(zhì)。當完成處理步驟時，如本領(lǐng)域技術(shù)人員所理解，在其中形成源區(qū)和漏區(qū)以及柵電極。
現(xiàn)在將說明在圖3H和4G中說明的非易失性存儲器件。圖3H中說明的存儲器件結(jié)構(gòu)基本上與圖4G的相似，除了圖3H中說明的存儲器件包括柵導電膜40、60和80之外。盡管將在此進一步說明圖4G的存儲器件，即不包括柵導電膜40、60和80，應理解可使用上述參照圖3A至3H、圖4A至4G說明的處理步驟或其組合來制造非易失性存儲器件，而不背離本發(fā)明的范圍。
再次參照圖4G，在半導體襯底10上形成限定有源區(qū)的器件隔離膜20，該半導體襯底10分為單元場區(qū)Cell、高壓場區(qū)Hv、和低壓場區(qū)Lv。在有源區(qū)上形成單元柵絕緣膜30、高壓柵絕緣膜50、以及低壓柵絕緣膜70。在柵絕緣膜30、50和70上形成公共柵導電膜100。器件隔離膜20的上表面部分地凹陷以在其上形成溝槽。在溝槽140中提供公共柵導電膜100。
現(xiàn)在參照圖5，將討論放大了高壓場區(qū)Hv的截面圖。如圖5所示，器件隔離膜20之間的空間對應于高壓晶體管的溝道寬度，其限定在源區(qū)和漏區(qū)之間(未示出)。在此，可理解除了器件隔離膜20之間的間隔之外，溝道寬度延伸到溝槽140的深度，使得通過溝槽140將公共柵導電膜100提供到溝道寬度的兩個側(cè)壁。因此，沿溝道流過的電流總量將增加。此外，由于高壓晶體管的溝道被公共柵導電膜100的三側(cè)環(huán)繞，可以由柵綜合地控制溝道。因此，可以減少或消除例如短溝道效應等的問題。
在本發(fā)明的某些實施例中，溝槽140的深度D可以大于高壓柵絕緣膜50的厚度T。這種排列來自于溝槽140的底面至少低于高壓柵絕緣膜50的底面，以使得公共柵導電膜100覆蓋溝道的兩側(cè)，因為在高壓柵絕緣膜50的下面設(shè)置溝道。此外，溝槽140可以不接近于器件隔離膜20的邊緣。器件隔離膜20還可用做溝槽140周圍的高壓柵絕緣膜50，即在從其邊緣達到溝槽140的區(qū)域。因此，在本發(fā)明的某些實施例中，從器件隔離膜20的邊緣到溝槽140的距離L可以至少大于高壓柵絕緣膜50的厚度，以提供對高壓的耐受力。
如從圖4G所示的單元場區(qū)Cell清楚可見，部分地凹陷單元場區(qū)Cell的器件隔離膜20。當在高壓場區(qū)Hv中形成溝槽140時，生成單元場區(qū)中的器件隔離膜20中的這些凹陷。盡管未在圖4G中說明，還可在溝槽140的側(cè)壁上形成單元柵絕緣膜30，因為在將單元柵絕緣膜140從其填充的溝槽140中除去之后，單元柵絕緣膜140可以保留在溝槽140的側(cè)壁上。
在參照圖4G和5的非易失性存儲器件的結(jié)構(gòu)中，在高壓場區(qū)中形成溝槽。然而，這些溝槽還適用于低壓場區(qū)或單元場區(qū)，因為在高壓場區(qū)中是有效的。
如上所述，根據(jù)本發(fā)明的某些實施例，可以簡化制造非易失性存儲器件的處理步驟。此外，可以擴展操作于單元、高壓、以及低壓場區(qū)中的晶體管的溝道寬度，這可以增加晶體管中的操作電流總量并克服由高級成密度導致的短溝道效應。
在附圖和說明書中，公開了本發(fā)明的典型優(yōu)選實施例，盡管使用了特定術(shù)語，僅以通用和描述的意義使用它們，而不是限制性的目的，在下面的權(quán)利要求書中闡述了本發(fā)明的范圍。
權(quán)利要求
1.一種非易失性存儲器件，包括半導體襯底，具有單元場區(qū)和高壓場區(qū)；襯底上的器件隔離膜，該器件隔離膜限定襯底的有源區(qū)；在包括器件隔離膜的襯底的單元場區(qū)上的單元柵絕緣膜和單元柵導電膜；以及在包括器件隔離膜的襯底的高壓場區(qū)上的高壓柵絕緣膜和高壓柵導電膜，其中襯底的高壓場區(qū)上的器件隔離膜至少部分地凹陷，以在其中提供溝槽。
2.如權(quán)利要求1的非易失性存儲器件，其中溝槽的深度大于高壓柵絕緣膜的厚度。
3.如權(quán)利要求2的非易失性存儲器件，其中在單元場區(qū)中的器件隔離膜的上表面凹陷。
4.如權(quán)利要求2的非易失性存儲器件，其中單元柵絕緣膜包括襯底上的隧道絕緣膜、隧道絕緣膜上的電荷存儲膜、以及電荷存儲膜上的阻擋絕緣膜。
5.如權(quán)利要2的非易失性存儲器件，還包括單元柵導電膜和高壓柵導電膜上的公共柵導電膜，其中高壓柵導電膜包括溝槽上的開口以及在溝槽和開口中提供公共柵導電膜。
6.如權(quán)利要求1的非易失性存儲器件，其中高壓柵絕緣膜的厚度小于器件隔離膜的邊緣和溝槽之間的距離。
7.如權(quán)利要求6的非易失性存儲器件，其中單元場區(qū)中的器件隔離膜的上表面凹陷。
8.如權(quán)利要求6的非易失性存儲器件，其中單元柵絕緣膜包括襯底上的隧道絕緣膜、隧道絕緣膜上的電荷存儲膜、以及電荷存儲膜上的阻擋絕緣膜。
9.如權(quán)利要求6的非易失性存儲器件，還包括單元柵導電膜和高壓柵導電膜上的公共柵導電膜，其中高壓柵導電膜包括溝槽上的開口以及在溝槽和開口中提供公共柵導電膜。
10.如權(quán)利要求9的非易失性存儲器件，其中在溝槽和開口的側(cè)壁以及公共柵導電膜之間形成單元柵絕緣膜。
11.一種制造非易失性存儲器件的方法，該方法包括在具有單元場區(qū)、高壓場區(qū)和低壓場區(qū)的半導體襯底上形成器件隔離膜，該器件隔離膜限定襯底的有源區(qū)；在襯底的高壓場區(qū)上形成高壓柵絕緣膜和高壓柵導電膜；在襯底的單元場區(qū)和低壓場區(qū)中形成低壓柵絕緣膜和低壓柵導電膜；在襯底上形成掩模，其露出至少部分單元場區(qū)和高壓場區(qū)的器件隔離膜；根據(jù)掩模將雜質(zhì)注入襯底；根據(jù)掩模將低壓柵絕緣膜、低壓柵導電膜、高壓柵絕緣膜、以及高壓柵導電膜從襯底除去；以及在單元場區(qū)中形成單元柵絕緣膜和單元柵導電膜。
12.如權(quán)利要求11的方法，其中在除去之后根據(jù)掩模蝕刻高壓場區(qū)的器件隔離膜和單元場區(qū)的器件隔離膜。
13.如權(quán)利要求11的方法，其中在形成單元柵絕緣膜和單元柵導電膜之后，在襯底上形成公共柵導電膜。
14.如權(quán)利要求11的方法，其中注入雜質(zhì)包括注入離子以控制單元場區(qū)中的閾值電壓和高壓場區(qū)中的溝道停止。
15.如權(quán)利要求11的方法，其中在注入雜質(zhì)之前，根據(jù)掩模將低壓柵導電膜或者高壓柵導電膜從襯底除去。
16.如權(quán)利要求11的方法，其中單元柵絕緣膜包括襯底上的隧道絕緣膜、隧道絕緣膜上的電荷存儲膜、以及電荷存儲膜上的阻擋絕緣膜。
17.一種制造非易失性存儲器件的方法，該方法包括在具有單元場區(qū)、高壓場區(qū)和低壓場區(qū)的半導體襯底上形成器件隔離膜，該器件隔離膜限定襯底的有源區(qū)；在襯底的高壓場區(qū)上形成高壓柵絕緣膜；在襯底的單元場區(qū)和低壓場區(qū)上形成低壓柵絕緣膜；在襯底上形成掩模，其露出至少部分單元場區(qū)和高壓場區(qū)的器件隔離膜；根據(jù)掩模將雜質(zhì)注入襯底；根據(jù)掩模將低壓柵絕緣膜和高壓柵絕緣膜從襯底除去；在襯底的單元場區(qū)上形成單元柵絕緣膜；以及在襯底上形成公共柵導電膜。
18.如權(quán)利要求17的方法，其中在除去之后，根據(jù)掩模蝕刻高壓場區(qū)的器件隔離膜和單元場區(qū)的器件隔離膜。
19.如權(quán)利要求17的方法，其中注入雜質(zhì)包括注入離子以控制單元場區(qū)中的閾值電壓和高壓場區(qū)中的溝道停止。
20.一種制造非易失性存儲器件的方法，該方法包括在具有單元場區(qū)和高壓場區(qū)的襯底上形成器件隔離膜，該器件隔離膜限定襯底的有源區(qū)；在包括器件隔離膜的襯底的單元場區(qū)上形成單元柵絕緣膜和單元柵導電膜；以及在包括器件隔離膜的襯底的高壓場區(qū)上形成高壓柵絕緣膜和高壓柵導電膜，其中在襯底的高壓場區(qū)上的器件隔離膜至少部分地凹陷以在其中提供溝槽。
21.如權(quán)利要求20的方法，其中溝槽的深度大于高壓柵絕膜的厚度。
22.如權(quán)利要求21的方法，其中單元場區(qū)中的器件隔離膜的上表面凹陷。
23.如權(quán)利要求21的方法，其中單元柵絕緣膜包括襯底上的隧道絕緣膜、隧道絕緣膜上的電荷存儲膜、以及電荷存儲膜上的阻擋絕緣膜。
24.如權(quán)利要求21的方法，還包括在高壓柵導電膜和單元柵導電膜上形成公共柵導電膜，其中高壓柵導電膜包括溝槽上的開口以及在溝槽和開口中提供公共柵導電膜。
25.如權(quán)利要求20的方法，其中高壓柵絕緣膜的厚度小于器件隔離膜的邊緣和溝槽之間的距離。
全文摘要
提供了非易失性存儲器件及其制造方法。提供了具有單元場區(qū)和高壓場區(qū)的半導體襯底。在襯底上提供器件隔離膜。器件隔離膜限定襯底的有源區(qū)。在包括器件隔離膜的襯底的單元場區(qū)上提供單元柵絕緣膜和單元柵導電膜。在具有器件隔離膜的襯底的高壓場區(qū)上提供高壓柵絕緣膜和高壓柵導電膜。襯底的高壓場區(qū)上的器件隔離膜至少部分地凹陷以在其中提供溝槽。
文檔編號H01L21/8247GK1855512SQ20061007351
公開日2006年11月1日 申請日期2006年4月12日 優(yōu)先權(quán)日2005年4月12日
發(fā)明者申有哲, 崔正達 申請人:三星電子株式會社