專利名稱：具有垂直定向的柵電極的場(chǎng)效應(yīng)晶體管及其制造方法
技術(shù)領(lǐng)域：
本申請(qǐng)涉及半導(dǎo)體器件，更具體涉及薄體(thin body)晶體管及其制造方法。
近年來，半導(dǎo)體器件變得高度集成，以獲得高性能、高速度、以及經(jīng)濟(jì)有效的結(jié)合。然而，由于半導(dǎo)體器件變得愈發(fā)高度集成，出現(xiàn)各種操作和結(jié)構(gòu)的問題。例如，由于典型平面場(chǎng)效應(yīng)晶體管的溝道長(zhǎng)度變得越來越短，會(huì)出現(xiàn)例如擊穿的短溝道效應(yīng)，在結(jié)區(qū)和襯底之間的寄生電容，例如結(jié)電容將增加，并且漏電流會(huì)增加。
為了解決上述問題，提出了使用絕緣體上硅(SOI)技術(shù)的薄體場(chǎng)效應(yīng)晶體管。然而，這種器件易受浮置體效應(yīng)的影響，這可通過在器件操作和/或高能量熱載流子的積聚期間所生成的熱所導(dǎo)致。此外，由于絕緣體層，不能施加反向偏壓以補(bǔ)償閾值電壓中的變化，因此將影響器件性能。同樣，將出現(xiàn)關(guān)于由于襯底和絕緣層之間的熱膨脹系數(shù)的差異的應(yīng)力的問題。而且，由于SOI場(chǎng)效應(yīng)晶體管技術(shù)需要連接兩個(gè)襯底將增加處理成本，并且制造將變得相對(duì)復(fù)雜。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的某些實(shí)施例，在半導(dǎo)體襯底的有源區(qū)上的場(chǎng)效應(yīng)晶體管可包括半導(dǎo)體襯底的垂直突起的薄體部分，以及至少部分地在由襯底的垂直突起部分的相對(duì)側(cè)壁限定的空腔之內(nèi)的垂直定向的柵電極。在其它實(shí)施例中，晶體管可包括圍繞垂直定向的柵電極的上部的絕緣層，以及在絕緣層上并連接到垂直定向的柵電極的頂部的橫向定向的柵電極。垂直定向的柵電極可有硅化物構(gòu)成，而橫向定向的柵電極可以由多晶硅、金屬、以及金屬硅化物中的一種所構(gòu)成。此外，橫向定向的柵電極可具有大于垂直定向的柵電極的寬度。晶體管還可包括圍繞在垂直定向柵電極和絕緣層之間的垂直定向柵電極的隔片。
在其它實(shí)施例中，晶體管可包括在垂直定向的柵電極的底部和襯底之間的空腔內(nèi)的下絕緣層。同樣，垂直定向的柵電極可具有空腔內(nèi)的下部以及空腔外的上部，其中上部的寬度大于下部的寬度。
在根據(jù)本發(fā)明的某些實(shí)施例中，非易失性EPROM中的場(chǎng)效應(yīng)晶體管可包括T形柵電極，其具有半導(dǎo)體襯底的頂表面上的橫向部分并具有至少部分地在空腔內(nèi)的垂直部分，該空腔由襯底的垂直突起部分的相對(duì)側(cè)壁限定。在其它實(shí)施例中，T形柵電極可以是第一T形柵電極以及空腔可以是第一空腔。晶體管還可包括第二T形柵電極，其具有襯底的頂表面上的橫向部分并具有至少部分地在第二空腔內(nèi)的垂直部分，該第二空腔由襯底的垂直突起部分的相對(duì)側(cè)壁限定。第二T形柵電極的橫向部分可以基本上平行于第一T形柵電極的橫向部分，以及第二T形柵電極的垂直部分可以基本上平行于第一T形柵電極的垂直部分。
在其它實(shí)施例中，非易失性EPROM中的場(chǎng)效應(yīng)晶體管可包括垂直延伸的柵電極，該柵電極至少部分地被半導(dǎo)體襯底的薄體部分圍繞，在薄體部分處形成溝道。
在另外實(shí)施例中，非易失性EPROM中的場(chǎng)效應(yīng)晶體管可包括半導(dǎo)體襯底的U形薄體部分，其中形成溝道，以及在襯底的U形部分的相對(duì)內(nèi)側(cè)壁上的垂直延伸的柵電極。
根據(jù)本發(fā)明的進(jìn)一步實(shí)施例，一種在半導(dǎo)體襯底的有源區(qū)上形成場(chǎng)效應(yīng)晶體管的方法可包括在襯底的垂直突起薄體部分中形成空腔，并且填充該空腔以形成具有在空腔內(nèi)的至少一個(gè)下部的垂直定向的柵電極。由襯底的垂直突起部分的相對(duì)側(cè)壁限定該空腔。
在某些實(shí)施例中，該方法可包括形成圍繞垂直定向的柵電極的上部的絕緣層，并且在絕緣層上形成橫向定向的柵電極。橫向定向的柵電極可連接到垂直定向的柵電極的頂部。在其它實(shí)施例中，可以同時(shí)形成垂直定向的柵電極和橫向定向的柵電極。
在其它實(shí)施例中，填充空腔可包括使用多晶硅填充襯底的垂直突起部分中的空腔，在襯底表面形成熱阻金屬層，以及對(duì)襯底應(yīng)用熱處理工藝以形成具有空腔中的至少一個(gè)下部的垂直定向的柵電極。填充空腔還可包括控制熱阻金屬層的厚度和熱處理的持續(xù)時(shí)間，以在空腔中形成垂直定向的柵電極。
在某些實(shí)施例中，該方法可包括在溝道區(qū)中形成空腔之前，在襯底上形成隔片，以控制溝道區(qū)的寬度。該方法還可包括在垂直定向柵電極的底和襯底之間的空腔內(nèi)形成下絕緣層。此外，該方可包括在形成絕緣層之后執(zhí)行離子注入工序。
在其它實(shí)施例中，形成非易失性EPROM中的場(chǎng)效應(yīng)管的方法可包括形成T形柵電極，該T形柵電極具有半導(dǎo)體襯底的頂表面上的橫向部分并具有至少部分地在由襯底的相對(duì)側(cè)壁限定的空腔內(nèi)的垂直部分。
在垂直定向的薄體晶體管的特定應(yīng)用中，具有在相同半導(dǎo)體襯底上形成的平面型存儲(chǔ)器件和垂直定向的薄體器件是有益的。在存儲(chǔ)器件中，例如，期望具有器件的外圍區(qū)域中的平面型晶體管，以及在器件的單元區(qū)中的垂直定向的薄體晶體管器件。按這種方式，可以將每種類型器件的有利特性應(yīng)用到存儲(chǔ)器件的合適功能上。
在其他方面，本發(fā)明涉及半導(dǎo)體器件。該半導(dǎo)體器件包括半導(dǎo)體層和半導(dǎo)體層的第一區(qū)域內(nèi)的第一晶體管。第一晶體管包括在垂直方向上延伸到半導(dǎo)體層的柵電極；半導(dǎo)體層中的源區(qū)和漏區(qū)，在水平方向上設(shè)置在柵電極的相對(duì)側(cè)；以及在橫向方向上在柵電極一側(cè)的半導(dǎo)體層的橫向溝道區(qū)，其在源區(qū)和漏區(qū)之間的水平方向上延伸。第二晶體管也形成在半導(dǎo)體襯底的第二區(qū)域中，第二晶體管包括平面晶體管。
在一個(gè)實(shí)施例中，第二平面晶體管包括柵絕緣層上的柵電極；以及半導(dǎo)體層上的源區(qū)和漏區(qū)，在水平方向上設(shè)置在柵電極的相對(duì)側(cè)；以及半導(dǎo)體層中的第二溝道區(qū)，其位于柵電極的下面，而不在橫向方向上的柵電極的橫向側(cè)部分，其在源區(qū)和漏區(qū)之間的水平方向上延伸。
在另一實(shí)施例中，第一區(qū)域是半導(dǎo)體器件的存儲(chǔ)單元區(qū)，并且其中第二區(qū)域是半導(dǎo)體器件的外圍區(qū)。
在另一實(shí)施例中，半導(dǎo)體器件還包括第一晶體管和第二晶體管之間的隔離區(qū)。在其它實(shí)施例中，隔離區(qū)包括半導(dǎo)體層中的淺溝槽隔離(STI)結(jié)構(gòu)。
在另一實(shí)施例中，第一晶體管還包括下溝道區(qū)，其在第一晶體管的源區(qū)和漏區(qū)之間的柵電極之下延伸。
在另一實(shí)施例中，半導(dǎo)體層包括半導(dǎo)體襯底。在另一實(shí)施例中，半導(dǎo)體層選自包括SOI(絕緣體上硅)、SiGe(鍺化硅)和SGOI(絕緣體上鍺化硅)層的組中的其中之一。
在另一實(shí)施例中，橫向區(qū)域在垂直方向上具有約500埃和2000埃之間的范圍內(nèi)的高度，例如，在垂直方向上具有約1000埃和1500埃之間的范圍內(nèi)的高度。
在另一實(shí)施例中，橫向溝道區(qū)在橫向方向上具有小于約200埃的厚度，例如，在橫向方向上具有約10埃和150埃之間的范圍內(nèi)的厚度。
在另一實(shí)施例中，將橫向溝道區(qū)的厚度選擇為第一晶體管的期望閾值電壓的函數(shù)。
在另一實(shí)施例中，第一晶體管的橫向溝道區(qū)包括在柵電極的相對(duì)側(cè)的第一橫向溝道區(qū)和第二橫向溝道區(qū)，每個(gè)在源區(qū)和漏區(qū)之間的水平方向上延伸。
在另一實(shí)施例中，半導(dǎo)體器件還包括在第一晶體管的柵電極和源區(qū)及漏區(qū)之間以及在第一晶體管的柵電極和橫向溝道區(qū)之間的第一柵介質(zhì)。在另一實(shí)施例中，半導(dǎo)體器件還包括在第二晶體管的柵電極和溝道區(qū)之間的第二介質(zhì)，并且其中第二介質(zhì)與第一介質(zhì)厚度不同。在另一實(shí)施例中，半導(dǎo)體器件還包括在第二晶體管的柵電極和溝道區(qū)之間的第二介質(zhì)，并且其中第二介質(zhì)與第一介質(zhì)的材料不同。
在另一實(shí)施例中，柵電極包括第一部分和第二部分，該第一部分在垂直方向上延伸到半導(dǎo)體層，該第二部分在水平方向或橫向方向上在半導(dǎo)體層上延伸。在另一實(shí)施例中，第一部分由不同于第二部分的材料形成。在另一實(shí)施例中，柵電極具有T形橫截面。在另一實(shí)施例中，第一部分的材料對(duì)第一晶體管的閾值電壓具有直接影響。在另一實(shí)施例中，第一部分的材料和第二部分的材料分別包括金屬和多晶硅。
在另一實(shí)施例中，第一晶體管的閾值電壓和第二晶體管的閾值電壓不同。
在另一實(shí)施例中，半導(dǎo)體器件是DRAM存儲(chǔ)器件，以及第一晶體管的閾值電壓是大約0.7伏特，并且第二晶體管的閾值電壓在約0.3伏特至0.7伏特的范圍內(nèi)。
在另一實(shí)施例中，半導(dǎo)體器件是SRAM存儲(chǔ)器件，以及第一晶體管的閾值電壓是大約0.5伏特，并且第二晶體管的閾值電壓是大約0.7伏特。
在另一實(shí)施例中，兩個(gè)第一晶體管在第一區(qū)域的水平方向上彼此相鄰放置，并且其中兩個(gè)第一晶體管共用公共漏區(qū)。
在另一實(shí)施例中，與柵電極側(cè)相對(duì)的橫向溝道區(qū)的外表面與絕緣區(qū)相鄰。在另一實(shí)施例中，絕緣區(qū)包括溝槽隔離區(qū)。
在另一方面，本發(fā)明涉及形成半導(dǎo)體器件的方法。在半導(dǎo)體層的第一區(qū)域內(nèi)設(shè)置第一晶體管。提供空腔，其在半導(dǎo)體層中在垂直方向上延伸。在空腔的下部和內(nèi)側(cè)壁設(shè)置第一柵介質(zhì)。提供柵電極，其填充空腔的剩余部分，該柵電極在垂直方向上延伸。在半導(dǎo)體層中設(shè)置源區(qū)和漏區(qū)，其在水平方向上設(shè)置在柵電極的相對(duì)側(cè)。在橫向上在柵電極的一側(cè)設(shè)置半導(dǎo)體層的橫向溝道區(qū)，其在源區(qū)和漏區(qū)之間的水平方向上延伸。在半導(dǎo)體層的第二區(qū)域中設(shè)置第二晶體管，該第二晶體管包括平面晶體管。
在一個(gè)實(shí)施例中，提供第二晶體管包括在半導(dǎo)體層上提供第二柵介質(zhì)；在第二柵介質(zhì)上提供柵電極；以及在半導(dǎo)體層中提供第一溝道區(qū)，其位于柵電極的下面，但在橫向上不在柵電極的橫向側(cè)部分，其在源區(qū)和漏區(qū)之間在水平方向上延伸。
在另一實(shí)施例中，第一區(qū)域是半導(dǎo)體器件的存儲(chǔ)單元區(qū)，并且第二區(qū)域是半導(dǎo)體器件的外圍區(qū)。
在另一實(shí)施例中，該方法還包括在第一晶體管和第二晶體管之間提供隔離區(qū)。
在另一實(shí)施例中，該方法還包括在第一晶體管中提供下溝道區(qū)，其在第一晶體管的源區(qū)和漏區(qū)之間的柵電極之下延伸。
在另一實(shí)施例中，半導(dǎo)體層包括半導(dǎo)體襯底。在另一實(shí)施例中，半導(dǎo)體層選自包括SOI(絕緣體上硅)、SiGe(鍺化硅)和SGOI(絕緣體上鍺化硅)層的組中的其中之一。
在另一實(shí)施例中，提供橫向溝道區(qū)提供在垂直方向上具有約500埃和2000埃之間的范圍內(nèi)的高度的橫向溝道區(qū)，例如，在垂直方向上具有約1000埃和1500埃之間的范圍內(nèi)的高度。
在另一實(shí)施例中，提供橫向溝道區(qū)提供在橫向方向上具有小于約200埃的厚度的橫向溝道區(qū)，例如，在橫向方向上具有約10埃和150埃之間的范圍內(nèi)的厚度。
在另一實(shí)施例中，將橫向溝道區(qū)的厚度選擇為第一晶體管的期望閾值電壓的函數(shù)。
在另一實(shí)施例中，第一晶體管的橫向溝道區(qū)包括在柵電極的相對(duì)側(cè)的第一橫向溝道區(qū)和第二橫向溝道區(qū)，每個(gè)在源區(qū)和漏區(qū)之間的水平方向上延伸。
在另一實(shí)施例中，該方法還包括提供在第一晶體管的柵電極和源區(qū)及漏區(qū)之間以及在第一晶體管的柵電極和橫向溝道區(qū)之間的第一柵介質(zhì)。
在另一實(shí)施例中，該方法還包括提供在第二晶體管的柵電極和溝道區(qū)之間的第二介質(zhì)，并且其中第二介質(zhì)的厚度與第一介質(zhì)不同。
在另一實(shí)施例中，該方法還包括提供在第二晶體管的柵電極和溝道區(qū)之間的第二介質(zhì)，并且其中第二介質(zhì)與第一介質(zhì)的材料不同。
在另一實(shí)施例中，提供柵電極包括提供第一部分和第二部分，該第一部分在垂直方向上延伸進(jìn)入半導(dǎo)體層，該第二部分在水平方向或橫向方向上在半導(dǎo)體層上延伸。在另一實(shí)施例中，第一部分由不同于第二部分的材料形成。在另一實(shí)施例中，柵電極具有T形橫截面。在另一實(shí)施例中，第一部分的材料對(duì)于第一晶體管的閾值電壓具有直接影響。在另一實(shí)施例中，第一部分的材料和第二部分的材料分別包括金屬和多晶硅。
在另一實(shí)施例中，第一晶體管的閾值電壓和第二晶體管的閾值電壓不同。
在另一實(shí)施例中，半導(dǎo)體器件是DRAM存儲(chǔ)器件，以及第一晶體管的閾值電壓是大約0.7伏特，并且第二晶體管的閾值電壓在約0.3伏特至0.7伏特的范圍內(nèi)。
在另一實(shí)施例中，半導(dǎo)體器件是SRAM存儲(chǔ)器件，以及第一晶體管的閾值電壓是大約0.5伏特，并且第二晶體管的閾值電壓是大約0.7伏特。
在另一實(shí)施例中，該方法還包括提供兩個(gè)第一晶體管，其在第一區(qū)域中的水平方向上彼此相鄰設(shè)置，并且其中兩個(gè)第一晶體管共用公用漏區(qū)。
在另一實(shí)施例中，與柵電極側(cè)相對(duì)的橫向溝道區(qū)的外表面與絕緣區(qū)相鄰。在另一實(shí)施例中，絕緣區(qū)包括溝槽隔離區(qū)。
在另一方面，本發(fā)明涉及形成半導(dǎo)體器件的方法。該方法包括通過分別使用第一掩模層圖形和第二掩模層圖形限定公用半導(dǎo)體層的第一有源區(qū)和第二有源區(qū)。在第一有源區(qū)中蝕刻第一掩模層圖形，以在橫向中將第一掩模層圖形的寬度減少第一距離。在第一有源區(qū)上提供第三掩模層到至少第一掩模層圖形的水平(level)。在第一有源區(qū)中除去第一掩模層圖形。使用第三掩模層作為蝕刻掩模，在第一有源區(qū)中在半導(dǎo)體層的垂直方向上形成垂直開口，該垂直開口的側(cè)壁在水平方向上具有第一有源區(qū)的相鄰源區(qū)和漏區(qū)，并在橫向方向上具有沿垂直開口的側(cè)壁的第一有源區(qū)的至少一個(gè)相鄰的垂直定向的薄體溝道區(qū)。在第一有源區(qū)的垂直開口的底和側(cè)壁上提供第一柵介質(zhì)。在第一有源區(qū)的柵介質(zhì)上的開口的剩余部分中提供第一柵電極，以形成具有第一有源區(qū)中的垂直定向薄體溝道區(qū)的第一晶體管。除去第二掩模層以露出第二有源區(qū)中的半導(dǎo)體層的表面。在第二有源區(qū)中的半導(dǎo)體層上提供第二柵介質(zhì)。在第二有源區(qū)中的第二柵介質(zhì)上提供第二柵電極，以在第二有源區(qū)中形成第二晶體管，該第二晶體管包括平面晶體管。
在一個(gè)實(shí)施例中，該方法還包括在半導(dǎo)體層中形成溝槽，以限定第一有源區(qū)和第二有源區(qū)。
在另一實(shí)施例中，根據(jù)第一掩模層圖形的減少寬度的第一距離確定垂直定向的薄體溝道區(qū)的厚度。
在另一實(shí)施例中，在溝槽之一和垂直開口之間的半導(dǎo)體層的第一有源區(qū)中形成垂直定向的薄體溝道區(qū)。
在另一實(shí)施例中，該方法還包括摻雜垂直定向的薄體溝道區(qū)以形成橫向溝道區(qū)。
在另一實(shí)施例中，該方法還包括摻雜垂直開口之下的第一有源區(qū)，以形成下溝道區(qū)。
在另一實(shí)施例中，該方法還包括摻雜第一有源區(qū)的源區(qū)和漏區(qū)。
在另一實(shí)施例中，該方法還包括在半導(dǎo)體層和第一掩模圖形之間的第一有源區(qū)和第二有源區(qū)上形成緩沖層，并且其中在蝕刻第一掩模層圖形期間，緩沖層保護(hù)第一有源區(qū)的上表面。
在另一實(shí)施例中，蝕刻第一掩模層圖形還包括蝕刻第二有源區(qū)中的第一掩模層圖形。
在另一實(shí)施例中，提供垂直開口包括使用第二掩模層作為蝕刻掩模提供多個(gè)垂直開口。
在另一實(shí)施例中，提供第一柵電極包括提供第一部分和第二部分，該第一部分在垂直方向上延伸進(jìn)入半導(dǎo)體層，該第二部分在水平方向或橫向方向上在半導(dǎo)體層上延伸，并且其中第一部分由不同于第二部分的材料形成。
在另一實(shí)施例中，第一部分的材料對(duì)于第一晶體管的閾值電壓具有直接影響。
在另一實(shí)施例中，第一部分的材料和第二部分的材料分別包括金屬和多晶硅。
在另一實(shí)施例中，第一有源區(qū)是半導(dǎo)體器件的存儲(chǔ)單元區(qū)，并且其中第二有源區(qū)是半導(dǎo)體器件的外圍區(qū)。
在另一實(shí)施例中，半導(dǎo)體層包括半導(dǎo)體襯底。
在另一實(shí)施例中，半導(dǎo)體層選自包括SOI(絕緣體上硅)、SiGe(鍺化硅)和SGOI(絕緣體上鍺化硅)層的組中的其中之一。
在另一實(shí)施例中，將垂直定向的薄體溝道區(qū)的厚度選擇為第一晶體管的期望閾值電壓的函數(shù)。
在另一實(shí)施例中，第一晶體管的垂直定向的薄體溝道區(qū)包括在橫向上在柵電極的相對(duì)側(cè)的第一橫向溝道區(qū)和第二橫向溝道區(qū)，每個(gè)在源區(qū)和漏區(qū)之間的水平方向上延伸。
在另一實(shí)施例中，第二柵介質(zhì)的厚度與第一柵介質(zhì)的不同。
在另一實(shí)施例中，第二柵介質(zhì)的材料與第一柵介質(zhì)的不同。
在另一實(shí)施例中，第一晶體管的閾值電壓與第二晶體管的閾值電壓不同。
在另一實(shí)施例中，該方法還包括提供兩個(gè)第一晶體管，其在第一區(qū)域中的水平方向上彼此相鄰放置，并且其中兩個(gè)第一晶體管共用公共漏區(qū)。


從參照

的本發(fā)明的優(yōu)選實(shí)施例的更具體說明中，本發(fā)明的上述和其他目標(biāo)、特性和優(yōu)勢(shì)將變得顯而易見，在整個(gè)不同附圖中相似參考標(biāo)號(hào)指代相同部件。附圖不必是按比例的，而更強(qiáng)調(diào)說明本發(fā)明的原理。
圖1A是根據(jù)本發(fā)明的某些實(shí)施例的半導(dǎo)體器件的透視圖；圖1B是根據(jù)本發(fā)明的某些實(shí)施例的半導(dǎo)體器件的沿著圖1A的線I-I所取的截面圖；圖1C是根據(jù)本發(fā)明的某些實(shí)施例的半導(dǎo)體器件的沿著圖1A的線II-II所取的截面圖；圖2A至11A是說明根據(jù)圖1A所示的本發(fā)明的某些實(shí)施例的半導(dǎo)體器件的制造方法的透視圖；圖2B至11b是說明沿圖1A的線I-I所取的根據(jù)對(duì)應(yīng)于圖2A至11A的本發(fā)明的某些實(shí)施例的半導(dǎo)體器件的制造方法的截面圖；圖2C至11C是說明沿圖1A的線II-II所取的根據(jù)對(duì)應(yīng)于圖2A至11A的本發(fā)明的某些實(shí)施例的半導(dǎo)體器件的制造方法的截面圖；以及圖12A至19A是說明用于制造根據(jù)本發(fā)明的其他實(shí)施例的半導(dǎo)體器件的方法的俯視圖；圖12B至19B是說明沿圖12A的線I-I所取的根據(jù)對(duì)應(yīng)于圖12A至19A的本發(fā)明的某些實(shí)施例的半導(dǎo)體器件的制造方法的截面圖；以及圖12C至19C是說明沿圖12A的線II-II所取的根據(jù)對(duì)應(yīng)于圖12A至19A的本發(fā)明的某些實(shí)施例的半導(dǎo)體器件的制造方法的截面圖；圖20是根據(jù)本發(fā)明的半導(dǎo)體器件的另一實(shí)施例的透視圖。圖21A是圖20的半導(dǎo)體器件的頂視圖。圖21B是圖20的半導(dǎo)體器件的沿圖20的線B-B’的截面圖。圖21C是圖20的半導(dǎo)體器件的沿圖20的線C-C’的截面圖。
圖22A至32A是制造圖20和21A至21C的半導(dǎo)體器件的方法的頂視圖。圖22B至32B以及圖22C至32C是對(duì)應(yīng)于圖22A至32A的截面圖，分別沿著圖20的半導(dǎo)體器件的線B-B’和線C-C’所取。
圖33是根據(jù)本發(fā)明的半導(dǎo)體器件的另一實(shí)施例的透視圖。圖34A是圖33的半導(dǎo)體器件的頂視圖。圖34B是圖33的半導(dǎo)體器件的沿圖33的線B-B’的截面圖。圖34C是圖33的半導(dǎo)體器件的沿圖33的線C-C’的截面圖。
圖35A至38A是制造圖33和34A至34C的半導(dǎo)體器件的方法的頂視圖。圖35B至38B以及圖35C至38C是分別沿著圖33的半導(dǎo)體器件的線B-B’和線C-C’所取的對(duì)應(yīng)于圖35A至38A的截面圖。
圖39是根據(jù)本發(fā)明的半導(dǎo)體器件的另一實(shí)施例的透視圖。圖40A是圖39的半導(dǎo)體器件的頂視圖。圖40B是圖39的半導(dǎo)體器件的沿圖39的線B-B’的截面圖。圖40C是圖39的半導(dǎo)體器件的沿圖39的線C-C’的截面圖。
圖41A至43A是制造圖39和40A至40C的半導(dǎo)體器件的方法的頂視圖。圖41B至43B以及圖41C至43C是分別沿著圖39的半導(dǎo)體器件的線B-B’和線C-C’所取的對(duì)應(yīng)于圖41A至43A的截面圖。
具體實(shí)施例方式
將在下文參照附圖更完整地說明本發(fā)明，在附圖中說明了本發(fā)明的優(yōu)選實(shí)施例。然而，本發(fā)明可以以許多不同的形式實(shí)施，而不應(yīng)該由在此闡述的實(shí)施例所限制，而是，提供這些實(shí)施例使得本公開是完全和完整的，并將本發(fā)明的范圍完全表述給本領(lǐng)域技術(shù)人員。在附圖中，為了清楚起見放大了層和區(qū)域的厚度。應(yīng)理解，當(dāng)例如層、區(qū)域或襯底的元件被稱為在其他元件“之上”時(shí)，它可以直接在其他元件之上也可以有中間元件。應(yīng)理解，當(dāng)例如層、區(qū)域或襯底的元件被稱為在其他元件“之下”時(shí)，它可以直接在其他元件之下也可以有中間元件。應(yīng)理解，在此使用的術(shù)語“和/或”表示包括一個(gè)或多個(gè)相關(guān)列項(xiàng)的任何和所有的可能組合。
此外，在此使用的例如在下面的相對(duì)術(shù)語用來描述圖示的一個(gè)層或區(qū)域與另一個(gè)層或區(qū)域的關(guān)系。應(yīng)理解這些術(shù)語旨在包括除了圖示的取向的之外的器件的不同取向。例如，如果將圖中的器件翻轉(zhuǎn)，描述為在其他層或區(qū)域“下面”的層或區(qū)域現(xiàn)在將定向?yàn)樵谶@些其他層或區(qū)域的“上面”。在這種情況下，術(shù)語“下面”旨在包括上面以及下面。相似標(biāo)號(hào)始終指代相似元件。
在本發(fā)明的說明中使用的術(shù)語僅僅是為了描述特定實(shí)施例的目的，而不旨在限制本發(fā)明。如在本發(fā)明的說明和權(quán)利要求中所使用，單數(shù)形式“a”、“an”和“the”也旨在包括復(fù)數(shù)形式，除非上下文明確指示。還應(yīng)理解術(shù)語“comprises”和/或“comprising”當(dāng)用在該說明書中時(shí)，特指所述特性、整體、步驟、操作、單元和/或組件的存在，而不包括其一個(gè)或多個(gè)其他特型、整體、步驟、操作、單元和/或組件的存在。
參照為本發(fā)明的理想化實(shí)施例(以及中間結(jié)構(gòu))的示意說明的截面圖說明，在此描述本發(fā)明的實(shí)施例。這樣，期望由于例如制造技術(shù)和/或容差所導(dǎo)致的說明的形狀的變化。因此，不應(yīng)將本發(fā)明的實(shí)施例構(gòu)建為限制于在此說明的區(qū)域的特定形狀，而是包括由于例如制造所導(dǎo)致的形狀變形。例如，說明為矩形的注入?yún)^(qū)通常具有圓形或曲線的特性和/或在其邊緣有注入濃度的梯度，而不是從注入到未注入的二元變化。同樣，由注入形成的掩埋區(qū)可導(dǎo)致掩埋區(qū)和通過其執(zhí)行注入的表面之間的區(qū)域中的某些注入。因此，圖示的這些區(qū)域是說明性的以及它們的形狀不旨在說明器件的區(qū)域的實(shí)際形狀并且不旨在限制本發(fā)明的范圍。
除非另外限定，在此用于公開本發(fā)明的實(shí)施例的所有術(shù)語，包括技術(shù)的和科學(xué)的，具有本領(lǐng)域所屬普通技術(shù)人員所通常理解的相同含義，而不必要限制于在本發(fā)明公開時(shí)所知的特定定義。因此，這些術(shù)語可以包括在該時(shí)間之后創(chuàng)造的等同術(shù)語。引入在此提及的所有出版物、專利申請(qǐng)、專利、以及其他參考的整體，作為參考。
本發(fā)明涉及場(chǎng)效應(yīng)晶體管，更具體涉及沒有SOI襯底的薄體晶體管。SOI襯底上的傳統(tǒng)薄體晶體管可具有水平溝道，并可包括在襯底上順序?qū)盈B的掩埋氧化物層(BOX)、薄體、以及柵電極。然而，根據(jù)本發(fā)明的某些實(shí)施例的薄體晶體管具有垂直溝道(即，垂直薄體)，并具有使得部分柵電極垂直定向以填充部分垂直薄體之間的區(qū)域(即，垂直薄體圍繞柵電極)的結(jié)構(gòu)。換句話說，至少部分垂直定向的柵電極在薄體內(nèi)的空腔中。在其他實(shí)施例中，柵電極可包括水平或橫向定向部分和垂直定向部分(形成T形)，以及垂直薄體可圍繞柵電極的垂直定向部分。
將參照

根據(jù)本發(fā)明的某些實(shí)施例的垂直薄體晶體管。圖1A是說明根據(jù)本發(fā)明的某些實(shí)施例的場(chǎng)效應(yīng)晶體管的透視圖。圖1B和1C是說明根據(jù)沿著圖1A的線I-I所取的說明圖1A的場(chǎng)效應(yīng)晶體管的截面圖。
參照?qǐng)D1A至1C，根據(jù)本發(fā)明的某些實(shí)施例的晶體管包括柵極線130和半導(dǎo)體襯底100的垂直突起的薄體部分106a，在其中形成反轉(zhuǎn)層溝道。柵極線130包括橫向定向部分128和垂直定向部分126，形成T形。通過相對(duì)設(shè)置襯底100的垂直突起部分的側(cè)壁，在垂直薄體106a內(nèi)限定第一開口或空腔116。換句話說，由襯底100的U形部分限定第一開口或空腔116。在垂直薄體106a上形成上絕緣層112和108a。上絕緣層112和108a具有第二開口114，與第一開口或空腔116對(duì)準(zhǔn)。上絕緣層108a可以是器件隔離層。柵極線130的垂直定向部分126至少部分由垂直薄體106a和上絕緣層112和108a圍繞。換句話說，柵極線130的垂直延伸部分126填充垂直薄體106a中的第一開口或空腔116以及上絕緣層112和108a中的第二開口114。柵極線130的垂直定向部分126的上部可以高于垂直薄體106a。同樣，柵極線130的垂直定向部分126的上部的寬度可大于開口或空腔116內(nèi)的柵極線130的垂直定向部分126的下部。柵極線130的橫向定向部分128覆蓋柵極線130的垂直定向部分126，并且在上絕緣層112和108a的頂表面上穿過。
柵極線130的垂直定向部分126可由硅化物或多晶硅構(gòu)成。柵極線130的橫向定向部分128可由多晶硅、金屬(例如鎢)或硅化物構(gòu)成。硅化物包括例如硅化鎢、硅化鎳、硅化鈦、硅化鉻等。
此外，柵極線130的橫向定向部分128的寬度大于柵極線130的垂直定向部分126的寬度。
在第一開口或空腔116的底和內(nèi)側(cè)壁上形成柵絕緣層120。
在一個(gè)實(shí)施例中，在柵極線130的垂直延伸部分126的底和第一開口或空腔116的底上的柵絕緣膜120’之間形成可選的下絕緣膜118。在該情況下，鄰近于柵極線130的垂直延伸部分126的側(cè)壁的薄體106a的上部區(qū)域提供一區(qū)域，其中當(dāng)晶體管配置為正向?qū)üぷ髂Ｊ綍r(shí)，可形成反轉(zhuǎn)層溝道。然而，由于下絕緣層118，不在薄體106a的下部形成反轉(zhuǎn)層溝道。
現(xiàn)在參照?qǐng)D2A至11A、圖2B至11B以及圖2C至11C，將說明制造在圖1A至1C中說明的根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體器件的方法。圖2B至11B以及圖2C至11C是分別沿圖1A中的線I-I和線II-II取向的對(duì)應(yīng)于圖2A至11A的截面圖。
參照?qǐng)D2A至2C，在半導(dǎo)體襯底100上形成掩模圖形102。然后使用掩模圖形102作為蝕刻掩模來蝕刻露出的襯底，以形成溝槽104并限定有源區(qū)106，其中將形成薄體溝道區(qū)。盡管僅示出了一個(gè)有源區(qū)，可以在襯底100上以預(yù)設(shè)排列同時(shí)形成多個(gè)有源區(qū)。此外，即使有源區(qū)106的頂部示為矩形，頂部可以形成為各種形狀。
可以通過層疊硅氧化物層和硅氮化物層形成掩模圖形102。在這種情況下，可以通過熱氧化襯底而形成硅氧化物層，以及使用化學(xué)汽相淀積(CVD)形成硅氮化物層。參照?qǐng)D3A至3C，除去部分掩模圖形102以形成縮小的掩模圖形102a，露出有源區(qū)106的頂表面的邊緣106se。邊緣106se的寬度可確定薄體的寬度(即，溝道的寬度)。換句話說，可除去掩模圖形102的預(yù)設(shè)部分以形成襯底100的具有期望厚度的薄體部分。例如，使用蝕刻劑，可除去部分掩模圖形102。磷酸溶液可用于除去硅氮化物層，以及氟酸溶液可用于除去硅氧化物層。還可以使用對(duì)本領(lǐng)域技術(shù)人員熟知的其他蝕刻劑。
參照?qǐng)D4A至4C，使用絕緣材料填充溝槽104，以形成器件隔離層108。更具體，在形成絕緣材料以填充溝槽104之后，除去絕緣材料直到露出縮小的掩模圖形102a，例如，通過例如化學(xué)機(jī)械拋光(CMP)的平整化工序。絕緣材料可以是硅氧化物。盡管未在圖中示出，熱氧化工藝可用于修復(fù)對(duì)襯底的蝕刻損害，以及在使用絕緣材料填充溝槽之前，在溝槽的內(nèi)側(cè)壁上形成硅氮化物層作為氧化阻擋層。
參照?qǐng)D5A至5C，構(gòu)圖器件隔離層108和縮小的掩模圖形102a來形成有源區(qū)106之上的虛擬柵極線110。更具體，在器件隔離層108和縮小的掩模圖形102a上形成限定虛擬柵極線110的蝕刻掩模(未示出)。蝕刻由蝕刻掩模露出的部分器件隔離層108和縮小的掩模圖形102a，直到露出有源區(qū)106的頂表面106sj。虛擬柵極線110包括構(gòu)圖的縮小掩模圖形102b和構(gòu)圖的器件隔離層108a(即，在有源區(qū)106上延伸的部分器件隔離層108)。在隨后的工序中在有源區(qū)106的露出頂部分106sj形成晶體管的源區(qū)/漏區(qū)。
在除去用于限定虛擬柵極線110的蝕刻掩模之后，形成絕緣層112以填充虛擬柵極線110之間的間隔111，如圖6A至6C所示。更具體，在襯底100上的虛擬柵極線110上面形成絕緣材料，以填充虛擬柵極線110之間的間隔111，然后執(zhí)行平整化工序直到露出縮小的掩模圖性102b。絕緣層112可由硅氧化物形成。這樣，虛擬柵極線110的縮小的掩模圖形102b部分保留在有源區(qū)106的頂表面上，并由構(gòu)圖的器件隔離層108a和絕緣層112圍繞。在隨后的用于形成源區(qū)/漏區(qū)的離子注入工序中，絕緣層112可用做緩沖層。
參照?qǐng)D7A至7C，在執(zhí)行離子注入工序之后，除去虛擬柵極線110的縮小的掩模圖形102部分。絕緣層112和器件隔離層108a由此限定第二開口114。第二開口114露出有源區(qū)106的部分頂表面。
參照?qǐng)D8A至8C，將由第二開口114限定的有源區(qū)106蝕刻至預(yù)設(shè)深度以形成圍繞第一開口或空腔116的襯底100的薄體部分106a。換句話說，由襯底100的垂直突起部分的相對(duì)側(cè)壁在垂直薄體106a內(nèi)限定第一開口或空腔116。所得薄體106a的寬度取決于除去的掩模圖形102的量。換句話說，可以調(diào)節(jié)除去的掩模圖形102的量，使得可以將薄體形成為期望的寬度。
在除去了縮小的掩模圖形102b之后或者在形成第一開口或空腔116之后，可選地執(zhí)行離子注入過程。
參照?qǐng)D9A至9C，在第一開口或空腔116中形成柵絕緣層120’和120(即，分別在第一開口或空腔116的底116b和側(cè)壁116w上)，以及在第一開口或空腔116的底116b的柵絕緣層120’上可選地形成下絕緣層118。下絕緣層118可以填充第一開口或空腔116的下部。這樣，由于下部絕緣層118，薄體溝道區(qū)106a的下部將不用做溝道。換句話說，下部絕緣層118可防止在薄體溝道區(qū)106a的下部形成反轉(zhuǎn)層溝道。下部絕緣層118可以由硅氮化物層、未摻雜的硅層或硅氧化物層構(gòu)成。
更具體，在形成第一開口或空腔116之后，執(zhí)行熱氧化步驟以在第一開口或空腔116中形成硅氧化物120’(即，在第一開口或空腔116的側(cè)壁和底)。然后在第一開口或空腔116中的絕緣層112、器件隔離層108a和硅氧化物層120’上形成下絕緣材料，使得填充第一開口或空腔116和第二開口114。然后，選擇性地除去下絕緣材料(即，在第一開口或空腔116中凹陷下絕緣材料)以形成填充部分第一開口或空腔116的下絕緣層118。例如，可施加回蝕過程以選擇性地蝕刻下絕緣材料，以在第一開口或空腔116的底形成下絕緣層118。然后除去由下絕緣層118露出的第一開口或空腔116的側(cè)壁上的硅氧化物層120’，在下絕緣層118之下剩余部分硅氧化物層120’。
還參照?qǐng)D9A至9C，在有源區(qū)106中的第一開口或空腔116的露出側(cè)壁上形成柵絕緣層120。可以通過熱氧化工序形成柵絕緣層120。如果下絕緣層118由硅氧化物構(gòu)成，當(dāng)凹陷下絕緣材料時(shí)可以除去第一開口或空腔116的側(cè)壁上的硅氧化物層120’。
在其他實(shí)施例中，不在第一開口或空腔116的底形成下絕緣層118。在該情況下，在形成第一開口或空腔116之后可執(zhí)行熱氧化工序，以在第一開口或空腔116的底和側(cè)壁上形成柵絕緣層120。
參照?qǐng)D10A至10C，形成多晶硅層122以填充第一開口或空腔116和第二開口114，以及在襯底的整個(gè)表面上形成熱阻金屬層124。熱阻金屬層124可包括例如鎳、鉻、鈦等。
參照?qǐng)D11A至11C，應(yīng)用熱處理工序以在第一和第二開口116和114中形成硅化物層，形成柵極線130的垂直定向部分126。然后除去熱阻金屬層124。通過控制熱處理工序(例如，熱阻金屬層124的厚度、處理持續(xù)時(shí)間等)，可僅在第一開口或空腔116中，或者在第一和第二開口116和114中形成硅化物層。
然后形成并構(gòu)圖導(dǎo)電層以形成柵極線130的橫向定向部分128，如圖1A至1C所示。導(dǎo)電層可以由多晶硅、熱阻金屬、或鎢構(gòu)成。
在下面的工序中執(zhí)行離子注入工序以形成源區(qū)/漏區(qū)。
在上述方法中，可以使用化學(xué)汽相淀積(CVD)來形成硅化物層，該硅化物層形成柵極線130的垂直定向部分126。更具體，可以首先形成柵絕緣層，然后使用化學(xué)汽相淀積形成硅化物層以填充第一和第二開口。在替換實(shí)施例中，柵極線130可由具有單層結(jié)構(gòu)的多晶硅構(gòu)成。在該情況下，在器件隔離層108a和絕緣層112上形成多晶硅層，以填充第一個(gè)第二開口116和114。然后構(gòu)圖多晶硅層以同時(shí)形成垂直定向部分和橫向定向部分。然后，形成并構(gòu)圖鎢或熱阻金屬層以形成柵極線130。
當(dāng)柵極線130的垂直定向部分126由硅化物構(gòu)成時(shí)，潛在的優(yōu)勢(shì)是可以不需要用于形成p型晶體管或n型晶體管的柵極摻雜工序。
現(xiàn)在參照?qǐng)D12A至18A，圖12B至18B以及圖12C至18C，將描述根據(jù)本發(fā)明的其他實(shí)施例的制造半導(dǎo)體器件的方法。圖12A至18A是頂視圖，以及圖12B至18B和圖12C至18C是分別沿圖12A的線I-I和線II-II所取的對(duì)應(yīng)于圖12A至18A的截面圖。
首先，參照?qǐng)D12A至12C，使用相似于參照?qǐng)D2A至2C所解釋方法的方法在襯底200上形成的掩模圖形202，將襯底蝕刻至預(yù)設(shè)深度，以形成溝槽并限定有源區(qū)206，在其中將形成薄體溝道區(qū)。在形成有源區(qū)206之后，形成器件隔離層208，填充溝槽并電絕緣有源區(qū)。
參照?qǐng)D13A至13C，構(gòu)圖器件隔離層208和掩模圖形202，直到露出有源區(qū)的頂部分206sj，由此形成虛擬柵極線210。有源區(qū)206的露出的頂部分206sj可以是在后續(xù)工序中形成源區(qū)/漏區(qū)的位置。
參照?qǐng)D14A至14C，形成絕緣層212以填充虛擬柵極線210之間的區(qū)域。這樣，由絕緣層212和器件隔離層208a圍繞虛擬柵極線210的掩模圖形202a部分，在有源區(qū)206上限定“島”。在該情況下，絕緣層212可用做在用于形成源區(qū)/漏區(qū)的隨后的離子注入工序中的緩沖層。
參照?qǐng)D15A至15C，在執(zhí)行離子注入工序之后，除去殘留的掩模圖形202a以形成第二開口214，露出有源區(qū)206的頂表面206s。由絕緣層212和器件隔離層208a限定第二開口214。
如在圖16A至16C所示，然后在第二開口214的側(cè)壁上形成隔片215，由此減少第二開口214的尺寸并形成更小的第二開口214’。隔片215的寬度確定將在隨后工序中形成的溝道寬度(即，薄體溝道區(qū)的寬度)。因此，通過調(diào)整隔片215的寬度，可以將薄體溝道區(qū)形成為期望的寬度?？梢酝ㄟ^使用薄膜淀積技術(shù)形成硅氮化物層并回蝕硅氮化物層來形成隔片215。隔片215可以由相對(duì)于硅具有蝕刻選擇性的材料構(gòu)成，例如硅氮化物或硅氧化物。
參照?qǐng)D17A至17C，將由更小的第二開口214’露出的有源區(qū)206蝕刻至預(yù)設(shè)深度。這樣，有源區(qū)206包括第一開口或空腔216，并且形成襯底200的薄體部分206a。在除去掩模圖形202a之后或者在形成第一開口或空腔216之后，執(zhí)行離子注入工序。
參照?qǐng)D18A至18C，在第一開口或空腔216的側(cè)壁216w和底216b上形成柵絕緣層220?？墒褂脽嵫趸ば蛐纬蓶沤^緣層220。
接下來，參照?qǐng)D19A至19C，形成柵極線230。柵極線230跨越(即，在其頂上形成)絕緣層212和器件隔離層208a，填充第一開口或空腔216以及更小的第二開口214’。
在根據(jù)本發(fā)明的其他實(shí)施例中，可在第一開口或空腔216的底形成下絕緣層。更具體，在形成第一和第二開口216和214’之后，執(zhí)行熱氧化工序，然后形成下絕緣材料以填充第一和第二開口216和214’。然后回蝕下絕緣層以填充第一和第二開口216的底。然后除去形成在第一和第二開口216的側(cè)壁上的熱氧化物層，并在其上形成柵絕緣層。
根據(jù)本發(fā)明的實(shí)施例，不需要使用SOI襯底，而是使用傳統(tǒng)溝槽隔離技術(shù)來形成垂直導(dǎo)向的薄體晶體管。與SOI襯底相比，可以簡(jiǎn)化制造工序、降低成本并且減小短溝道效應(yīng)。此外，可以抑制浮置體效應(yīng)并可施加反向偏壓。而且，可以控制掩模圖形的尺寸或隔片的寬度，以形成具有期望厚度的垂直定向的薄體。
基于上述討論，根據(jù)本發(fā)明的閃速存儲(chǔ)器件可具有改進(jìn)的數(shù)據(jù)加載速度以及減少的功率損失和減少的電流消耗，由于可以通過I/O焊盤選擇輸入數(shù)據(jù)，使得可以編程數(shù)據(jù)加載通路，同時(shí)禁用將擦除的數(shù)據(jù)加載通路。
在垂直導(dǎo)向的薄體晶體管的特定應(yīng)用中，具有在相同襯底上形成的平面型存儲(chǔ)器件和垂直定向的薄體晶體管是有益的。例如，在存儲(chǔ)器件中，期望在器件的外圍區(qū)中具有平面型晶體管，以及在器件的單元區(qū)中具有垂直定向的薄體晶體管。這樣，可以將每種類型器件的優(yōu)勢(shì)特性應(yīng)用于存儲(chǔ)器件的合適功能上。
圖20是根據(jù)本發(fā)明的半導(dǎo)體器件的另一實(shí)施例的透視圖。圖21A是圖20的半導(dǎo)體器件的頂視圖。圖21B是沿圖20中的B-B’線所取的圖20的半導(dǎo)體器件的截面圖。圖21C是沿圖20中的C-C’線所取的圖20的半導(dǎo)體器件的截面圖。為了下文的討論，在透視圖20中，垂直方向是Z軸的方向，水平方向是X軸的方向，以及橫向是Y軸的方向。
參照?qǐng)D20和21A至21C，根據(jù)本發(fā)明的該實(shí)施例的半導(dǎo)體器件包括形成在器件的第一區(qū)域上的垂直定向的薄體晶體管1096、以及形成在器件第二區(qū)域上的傳統(tǒng)平面型晶體管1098。在一個(gè)實(shí)施例中，半導(dǎo)體器件包括存儲(chǔ)器件，第一區(qū)域包括存儲(chǔ)器件的單元區(qū)以及第二區(qū)域包括存儲(chǔ)器件的外圍區(qū)。
在單元區(qū)上形成的垂直定向的薄體晶體管1096和在外圍區(qū)上形成的平面晶體管1098都位于公用半導(dǎo)體襯底1105上。在單元區(qū)中，根據(jù)上述的制造方法形成例如上述類型的垂直導(dǎo)向薄晶體管。垂直定向的薄體晶體管1096包括垂直定向柵部分1160a，其延伸到在襯底1105中形成的垂直定向的空腔中。在垂直定向柵部分1160a的相對(duì)側(cè)壁上形成源區(qū)和漏區(qū)S和D。在垂直定向柵部分1160a和襯底1105的體之間提供柵絕緣層1150。溝槽隔離區(qū)1125限定其間的有源區(qū)。上絕緣層1130a位于所得結(jié)構(gòu)上，并且橫向定向柵部分1160b位于上絕緣層上。同時(shí)，垂直定向柵部分1160a和橫向定向柵部分1160b形成T形結(jié)構(gòu)。橫向定向柵部分1160b以及其他橫向定向線1160c用做器件的單元區(qū)中的晶體管的柵和其他區(qū)域的互連線。
在外圍區(qū)中，提供平面晶體管1098。平面晶體管1098包括橫向定向柵部分1160b’，其在襯底1105上橫向延伸。在相鄰溝槽隔離區(qū)1125之間限定的襯底1105的有源區(qū)1110’中，在柵1160b’的相對(duì)側(cè)上形成源區(qū)和漏區(qū)S’和D’。在導(dǎo)電柵1160b’和襯底1105的體之間提供柵絕緣層1150，該襯底1105的體在源S’和漏D’之間的器件的溝道區(qū)上面。上絕緣層1130a位于襯底1105和溝槽隔離區(qū)1125上面。
在單元區(qū)的垂直定向的薄體晶體管1096中，柵的垂直定向部分1160a至少部分地被襯底1105的垂直薄體1110a圍繞。垂直薄體1110a在柵1160a的前、后、或前和后側(cè)上形成器件的溝道區(qū)。響應(yīng)于在柵1160a的垂直定向部分中存在的電荷級(jí)而控制垂直定向薄體1110a的導(dǎo)電性。在這里將這些溝道區(qū)稱為“橫向溝道區(qū)”。在柵1160a的前和/或后側(cè)的垂直薄體1110a的厚度d1控制橫向溝道區(qū)的尺寸，并且因此影響所得器件的操作特性。在柵1160a下面的位置處，在襯底中還提供額外的可選溝道區(qū)1110b。該溝道區(qū)稱為“下溝道區(qū)”，以及充分地研究了這種溝道區(qū)的操作，并在文獻(xiàn)中記錄。例如，下溝道區(qū)以與包括溝槽型柵電極的凹陷溝道陣列晶體管(RCAT)型器件的溝道區(qū)幾乎相同的方式操作，如在美國(guó)專利No.6,063,669中所公開。
現(xiàn)在，參照?qǐng)D22A至32A、圖22B至32B以及圖22C至32C，說明根據(jù)在圖20和圖21A至21C中說明的本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法。圖22A至32A是制造圖20和圖21A至21C的實(shí)施例的方法的頂視圖。圖22B至32B以及圖22C至32C分別是沿圖20中的線B-B’和線C-C’所取的對(duì)應(yīng)于圖22A至31A的截面圖。
參照?qǐng)D22A至22C，在半導(dǎo)體襯底1105上提供緩沖層。在一個(gè)實(shí)施例中，緩沖層包括緩沖氧化物，例如SiO2，使用熱氧化形成為100至500埃的厚度。在緩沖層上提供第一掩模層。在一個(gè)實(shí)施例中，第一掩模層包括由SiN構(gòu)成的硬掩模層，使用化學(xué)汽相淀積(CVD)將該硬掩模層形成為800至2000埃的厚度。構(gòu)圖并蝕刻硬掩模層和緩沖層以形成硬掩模層圖形1115、緩沖層圖形1113以及溝槽1120，該溝槽1120在器件的單元區(qū)和外圍區(qū)上限定半導(dǎo)體襯底1105的有源區(qū)1110和1110’。在一個(gè)實(shí)施例中，將溝槽形成為1500至3500埃的深度。在替換實(shí)施例中，半導(dǎo)體襯底可包括半導(dǎo)體層，例如絕緣體上硅(SOI)層、鍺化硅層(SiGe)或絕緣體上鍺化硅(SGOI)層。
參照?qǐng)D23A至23C，在“后拉(pull-back)”工序中除去部分第一掩模圖形1115以在器件的單元區(qū)和外圍區(qū)中形成第二縮小的掩模圖形1115a。在一個(gè)實(shí)例中，在各向同性蝕刻步驟或毯式蝕刻(b1anketetch)步驟中，使用磷酸H3PO4執(zhí)行后拉工序。在后拉步驟期間，緩沖層圖形1113保護(hù)在下襯底不被蝕刻。在一個(gè)實(shí)例中，在60至80C，例如70C的低溫下以低蝕刻速率使用各向同性蝕刻執(zhí)行后拉操作。蝕刻的程度控制在第二掩模圖形1115的前和后側(cè)的除去部分的寬度d1(見圖23C)。所得寬度d1直接限定所得器件的橫向溝道區(qū)1110a的厚度，如上所述。
參照?qǐng)D24A至24C，在器件的單元區(qū)和外圍區(qū)中進(jìn)行絕緣材料的淀積，以在有源區(qū)1110和1110’之間的溝槽1120中形成淺溝槽隔離(STI)結(jié)構(gòu)1125。在一個(gè)實(shí)例中，高密度等離子(HDP)氧化物或O3TEOS的淀積進(jìn)行到高于第二掩模圖形1115a的水平。然后例如使用化學(xué)機(jī)械拋光(CMP)或回蝕工序，使用第二掩模圖形1115a的硬掩模做為蝕刻停止層，在所得結(jié)構(gòu)上執(zhí)行平整化，使得絕緣材料的上部1125b與第二掩模圖形1115a的上部水平。
參照?qǐng)D25A至25C，在單元區(qū)中第二次蝕刻第二掩模圖形1115a和絕緣材料1125b，以形成第三掩模圖形1115b和第二絕緣材料圖形1125a。相似地蝕刻在下緩沖層圖形1113以形成第二緩沖層圖形1113b。在一個(gè)實(shí)例中，使用標(biāo)準(zhǔn)光刻技術(shù)和干法蝕刻工序來執(zhí)行蝕刻步驟。優(yōu)選地控制蝕刻率，使得將被除去的絕緣材料1125b和部分硬掩模1115a的蝕刻率基本相同。在一個(gè)實(shí)施例中，執(zhí)行蝕刻步驟直到露出襯底1105的頂，如圖25A至25C所示。然而，該方法可導(dǎo)致對(duì)露出的襯底的上表面的表面損壞，在該情況下可以應(yīng)用氫氣的高溫處理來修復(fù)該頂表面。在另一實(shí)施例中，執(zhí)行蝕刻步驟到的大約接近硬掩模圖形1115b的底的程度。在該方法中，緩沖層1113保留在襯底上以防止在隨后的層淀積和除去步驟期間，襯底的在下表面被損壞。
參照?qǐng)D26A至26C，執(zhí)行絕緣材料的淀積以涂敷在器件的單元區(qū)和外圍區(qū)中的所得結(jié)構(gòu)。在一個(gè)實(shí)例中，高密度等離子(HDP)氧化物或O3TEOS的淀積進(jìn)行到高于第三掩模圖形1115b的水平。然后例如使用化學(xué)機(jī)械拋光(CMP)或回蝕工序，使用第三掩模圖形1115b的硬掩模做為蝕刻停止層，在所得結(jié)構(gòu)上執(zhí)行平整化，以導(dǎo)致形成第二絕緣材料層1130，其上部在與器件單元區(qū)和外圍區(qū)中的第三掩模圖形1115b的上部水平。
參照?qǐng)D27A至27C，在器件的外圍區(qū)中形成第二掩模層1135。第二掩模層1135包括光刻膠材料或適宜的硬掩模材料。接下來在單元區(qū)中除去第一掩模層的第三圖形1115b和在下緩沖層圖形1113b。在一個(gè)實(shí)例中，使用磷酸執(zhí)行該除去工序以除去SiN硬掩模圖形1115b，以及使用氫氟酸溶液來除去在下氧化物緩沖層圖形1113b。
參照?qǐng)D28A至28C，接下來將單元區(qū)的有源區(qū)1110蝕刻至預(yù)設(shè)深度，例如至在約500和2000埃之間的范圍內(nèi)的深度，并優(yōu)選地在1000和1500埃之間的范圍。由此形成垂直定向的開口1140，其在前和后側(cè)具有薄體部1110a，通過襯底1105的垂直突起部分形成該薄體部1110a。如上所述，薄體部1110a將用做器件溝道區(qū)的功能，其厚度在確定器件的所得操作特性中是重要的參數(shù)。如上所述，薄體部1110a的厚度是在后拉步驟期間薄體部1110a減少量的深度d1的直接結(jié)果，如參照?qǐng)D23A至23C所示及所描述。在一個(gè)實(shí)例中，將薄體部1110a的最大厚度控制為小于400埃，并且優(yōu)選在30和150埃之間的范圍內(nèi)。通過以這種方式控制薄體部1110a的厚度，從后來形成的相鄰源區(qū)和漏區(qū)的雜質(zhì)的擴(kuò)散是最小的，因此消除了短溝道效應(yīng)。
當(dāng)形成垂直定向的開口1140以及薄體部1110a時(shí)，在器件的單元區(qū)中執(zhí)行溝道區(qū)離子注入，以在薄體部1110a中和在垂直定向的開口1140的下部1110b下面的區(qū)域中形成溝道區(qū)。
參照?qǐng)D29A至29C，在外圍區(qū)中除去第二掩模層1135，并將第三掩模層施加到單元區(qū)。在圖36A至36C中示出了施加到單元區(qū)的掩模層的實(shí)例。在一個(gè)實(shí)例中，第三掩模層包括光刻膠層。在外圍區(qū)中除去第一掩模層的第三圖形1115b以及在下緩沖層圖形1113b。在一個(gè)實(shí)例中，使用磷酸執(zhí)行該除去工序以除去SiN硬掩模圖形1115b，以及使用氫氟酸溶液來除去在下氧化物緩沖層圖形1113b。當(dāng)除去第三掩模圖形1115b和緩沖層圖形1113b時(shí)，在器件的外圍區(qū)執(zhí)行溝道區(qū)離子注入。
參照?qǐng)D30A至30C，接下來在所得結(jié)構(gòu)的單元區(qū)和外圍區(qū)中提供柵介質(zhì)1150。在單元區(qū)中，柵介質(zhì)1150包括第一部分1146以及第二部分1144，該第一部分1146在垂直定向的開口1140的底形成，該第二部分1144在垂直定向的開口1140的側(cè)壁上形成。在外圍區(qū)，在半導(dǎo)體襯底有源區(qū)1110’的露出部分上形成柵介質(zhì)1150。在一個(gè)實(shí)施例中，在選擇性的生長(zhǎng)工序中，在半導(dǎo)體襯底的露出部分上形成柵介質(zhì)1150，如圖30A至30C所示。在另一實(shí)施例中，使用原子層淀積形成柵介質(zhì)作為覆蓋半導(dǎo)體器件的整個(gè)所得結(jié)構(gòu)的層。
接下來在所得結(jié)構(gòu)上提供柵電極材料層1160。柵電極材料層1160填充單元區(qū)中的垂直定向的開口1140以及外圍區(qū)中的絕緣層1130中的開口。柵電極材料層包括例如多晶硅、W、Pt、TiN、Ta、TaN、Cr或其組合或合金，或其他適宜的材料。
參照?qǐng)D31A至31C，接下來構(gòu)圖柵電極材料層1160以形成單元區(qū)中的柵電極的橫向定向部分1160b、外圍區(qū)中的橫向定向的柵電極1160b’以及形成器件的互連的其他導(dǎo)電線1160c。在一個(gè)實(shí)施例中，通過將SiN層圖形1165應(yīng)用到柵電極材料層1160，以及使用SiN圖形作為蝕刻掩模蝕刻?hào)烹姌O材料層1160而執(zhí)行構(gòu)圖。
參照?qǐng)D32A至32C，通過在所得結(jié)構(gòu)上提供介質(zhì)層而在所得結(jié)構(gòu)上形成側(cè)壁隔片1171，以及執(zhí)行各向異性蝕刻以形成隔片1171。在形成隔片之前或之后執(zhí)行離子注入工序，使用柵電極1160b和1160b’和導(dǎo)電線1160c以及相關(guān)的SiN層圖形1165做為蝕刻掩模，形成源區(qū)和漏區(qū)S和D。具體地，在離子注入期間，柵電極的橫向部分1160b的存在防止薄體區(qū)1110a被注入或摻雜。優(yōu)選將源區(qū)/漏區(qū)形成為在約400和800埃之間的深度，到小于垂直定向的開口的深度，以消除或防止短溝道效應(yīng)。
參照?qǐng)D22至32所述的方法導(dǎo)致上述在圖20和21所示并說明的半導(dǎo)體器件結(jié)構(gòu)。具體，根據(jù)本發(fā)明的該實(shí)施例的半導(dǎo)體器件包括在例如器件的單元區(qū)的第一區(qū)域中形成的垂直定向的薄體晶體管1096，以及在例如器件的外圍區(qū)的第二區(qū)域中形成的傳統(tǒng)平面型晶體管1098。以這種方式，每種類型晶體管的優(yōu)勢(shì)特性可以應(yīng)用到它們最適宜的晶體管的區(qū)域中。
圖33是根據(jù)本發(fā)明的半導(dǎo)體器件的另一實(shí)施例的透視圖，圖34A是圖33的半導(dǎo)體器件的頂視圖。圖34B是沿圖33中的線B-B’所取的圖33的半導(dǎo)體器件的截面圖。圖34C是沿圖33中的線C-C’所取的圖33的半導(dǎo)體器件的截面圖。
參照?qǐng)D33和圖34A至34C，根據(jù)本發(fā)明的該實(shí)施例的半導(dǎo)體器件包括在器件的第一區(qū)域中形成的垂直定向的薄體晶體管1096，以及在器件的第二區(qū)域中形成的傳統(tǒng)平面型晶體管1098。在一個(gè)實(shí)施例中，半導(dǎo)體器件包括存儲(chǔ)器件，第一區(qū)域包括存儲(chǔ)器件的單元區(qū)以及第二區(qū)域包括存儲(chǔ)器件的外圍區(qū)。
在結(jié)構(gòu)上本實(shí)施例基本上相似于圖20和21的實(shí)施例的上述實(shí)施例，以及其方法基本上相似于上述圖22至32的實(shí)施例的方法。因?yàn)榇嗽?，在此不重?fù)實(shí)施例的相似部分及其形成方法的詳細(xì)討論。然而，在本實(shí)施例中，垂直定向柵部分1360和橫向定向柵部分1380a不形成為圖21C所示的單個(gè)單一的層(在圖21C中垂直部分1160a和橫向部分1160b是單一的)，而是由于在下面描述的原因，在不同時(shí)間，以不同材料，形成為獨(dú)立的部分，例如，為垂直定向部分1360和橫向定向部分1380a。
現(xiàn)在，參照?qǐng)D35A至38A、圖35B至38B以及圖35C至38C，將說明根據(jù)本發(fā)明的實(shí)施例在圖33和34A至34C中說明的半導(dǎo)體器件的制造方法。圖35A至圖38A是用于制造圖33和34A至34C的實(shí)施例的方法的頂視圖。圖35B至38B以及圖35C至38C分別是沿圖33的線B-B’和C-C’所取的對(duì)應(yīng)于圖35A至38A的截面圖。
根據(jù)本發(fā)明的本實(shí)施例的用于形成半導(dǎo)體器件的過程中的初始步驟基本上相似于上述參照?qǐng)D22至28說明的那些步驟。因?yàn)樵撛?，在此將不重?fù)這些步驟的詳細(xì)說明。
參照?qǐng)D35A至35C，在該實(shí)施例中，在該步驟第二掩模層1135保留在外圍區(qū)中。接下來在所得結(jié)構(gòu)的單元區(qū)中提供柵介質(zhì)1350。在單元區(qū)中，柵介質(zhì)1350包括第一部分1146和第二部分1144，該第一部分1146形成在垂直定向的開口1140的底上，該第二部分1144形成在垂直定向開口1140的側(cè)壁上?？梢允褂眠x擇生長(zhǎng)工序形成柵介質(zhì)，或作為所得結(jié)構(gòu)上的層，如上所述。
接下來在所得結(jié)構(gòu)上提供柵電極材料層的第一應(yīng)用。柵電極材料的第一應(yīng)用填充單元區(qū)中的垂直定向的開口1140，以形成垂直柵的垂直定向柵部分1360。第一柵電極材料層1360包括例如多晶硅、W、Pt、TiN、Ta、TaN、Cr或其組合或合金，或其他適宜的材料，如上所述。使用第二絕緣材料層1130作為蝕刻停止，將蝕刻步驟應(yīng)用到第一柵電極材料層。
參照?qǐng)D36A至36C，除去外圍區(qū)中的第二掩模層1135并在單元區(qū)中應(yīng)用第三掩模層1365。第三掩模層1365包括例如適宜的光刻膠材料或其他適宜的硬掩模材料。然后以上述的方式，在外圍區(qū)中除去第一掩模層的第三圖形1115b以及在下緩沖層圖形1113b。以上述的方式執(zhí)行溝道區(qū)的離子注入。
接下來在所得結(jié)構(gòu)的外圍區(qū)中的有源區(qū)1110’的露出上表面上提供第二柵介質(zhì)1370。例如使用基團(tuán)生長(zhǎng)(radical growth)工序形成第二柵介質(zhì)1370。形成第二柵介質(zhì)1370的其他工序?qū)τ诒景l(fā)明等同可用。與單元區(qū)的第一柵介質(zhì)1350相比，第二柵介質(zhì)1370可使用不同的工序，由不同的材料形成為不同的厚度。結(jié)果，外圍區(qū)中的晶體管與單元區(qū)中的晶體管的特性可以適用于它們特定的需要。
參照?qǐng)D37A至37C，除去單元區(qū)中的第三掩模層1365，并將第二柵電極材料層施加到所得結(jié)構(gòu)。構(gòu)圖第二電極材料層以形成單元區(qū)中的薄體晶體管的垂直柵1360的橫向定向的第二部分1380a。同時(shí)形成外圍區(qū)中的平面晶體管的導(dǎo)電線1380b和柵1380a’。在一個(gè)實(shí)施例中，通過在第二柵電極材料層1380上施加SiN層圖形1165執(zhí)行構(gòu)圖，并使用SiN圖形作為蝕刻掩模來蝕刻?hào)烹姌O材料層1380。
參照?qǐng)D38A至38C，通過在所得結(jié)構(gòu)上提供介質(zhì)層并執(zhí)行各向異性蝕刻以形成隔片1171，在所得結(jié)構(gòu)上形成側(cè)壁隔片1171。在形成隔片1171之前或之后執(zhí)行離子注入工序，使用柵電極1160b、1160b’以及導(dǎo)電線1160c作為蝕刻掩模，形成源區(qū)和漏區(qū)S和D。
結(jié)合附圖35至38所說明的方法導(dǎo)致如圖33和34所示的上述半導(dǎo)體器件結(jié)構(gòu)。特別地，本發(fā)明的該實(shí)施例在單元區(qū)中提供具有多層電極的垂直定向的薄體晶體管1096以及在外圍區(qū)中提供具有單層電極的傳統(tǒng)平面晶體管1098。例如，在一個(gè)實(shí)施例中，第一導(dǎo)電材料層1360包括金屬以及第二導(dǎo)電金屬層1380包括多晶硅。在另一實(shí)施例中，第一導(dǎo)電材料層1360包括多晶硅以及第二導(dǎo)電材料層1380包括金屬。在另一實(shí)施例中，第一導(dǎo)電材料層1360包括第一類型的金屬以及第二導(dǎo)電材料層1380包括第二類型的金屬。
已知柵極材料的功函對(duì)結(jié)果晶體管的閾值電壓具有直接影響。因此，選擇薄體晶體管1196的垂直柵1360的柵極材料，其導(dǎo)致增大的閾值電壓和低的溝道摻雜劑濃度。特別地，在DRAM和SRAM器件中，單元區(qū)晶體管的期望的閾值電壓與外圍區(qū)晶體管的不同。為了獲得該更高的閾值電壓，可以增加溝道區(qū)的摻雜劑濃度。然而，使用雜質(zhì)濃度來精確地控制晶體管的結(jié)果閾值電壓是非常困難的，以及由于溝道區(qū)中的雜質(zhì)散射，該方法還導(dǎo)致晶體管的Q性能降低。
此外，在本發(fā)明的該實(shí)施例中，與單元區(qū)中的垂直定向的薄體晶體管的柵介質(zhì)1350相比，外圍區(qū)中的平面晶體管的柵介質(zhì)1370可以由不同的材料形成為不同的厚度。結(jié)果，外圍區(qū)中的晶體管與單元區(qū)中的晶體管的特性可以適用于它們特定的需要。
例如，在一個(gè)實(shí)例中，半導(dǎo)體器件是DRAM存儲(chǔ)器件，并且垂直定向的薄體晶體管的閾值電壓是約0.7伏特以及平面晶體管的閾值電壓在約0.3至0.7伏特的范圍內(nèi)。在另一施例中，半導(dǎo)體器件是SRAM存儲(chǔ)器件，并且垂直定向的薄體晶體管的閾值電壓是約0.5伏特以及平面晶體管的閾值電壓是約0.7伏特。
圖39是根據(jù)本發(fā)明的另一實(shí)施例的透視圖。圖40A是圖39的半導(dǎo)體器件的頂視圖。圖40B是沿圖39中的線B-B’所取的圖39的半導(dǎo)體器件的截面圖。圖40C是沿圖39中的線C-C’所取的圖39的半導(dǎo)體器件的截面圖。
參照?qǐng)D40B，根據(jù)本發(fā)明的該實(shí)施例的半導(dǎo)體器件包括柵介質(zhì)1250和1250’，其在器件的單元區(qū)和外圍區(qū)中的襯底的露出表面上同時(shí)淀積為層或者生長(zhǎng)。該實(shí)施例消除了在襯底表面上形成第二絕緣材料層1130的需要，如上參照?qǐng)D26A至26C所示。
在結(jié)構(gòu)上，本實(shí)施例基本上相似于圖20和21以及圖33和34的上述實(shí)施例，以及其方法基本上相似于上述圖22至32以及圖35至38的實(shí)施例的方法。因?yàn)榇嗽?，在此不重?fù)實(shí)施例的相似部分及其形成方法的詳細(xì)討論。
現(xiàn)在，參照?qǐng)D41A至43A、圖41B至43B以及圖41C至43C，將說明根據(jù)本發(fā)明的實(shí)施例在圖39和40A至40C中說明的半導(dǎo)體器件的制造方法。圖41A至圖43A是用于制造圖39和40A至40C的實(shí)施例的方法的頂視圖。圖41B至43B以及圖41C至43C分別是沿圖39的線B-B’和C-C’所取的對(duì)應(yīng)于圖41A至43A的截面圖。
現(xiàn)在，參照?qǐng)D41A至41C，在該實(shí)施例中，在單元區(qū)和外圍區(qū)中提供柵介質(zhì)1250和1250’。在單元區(qū)中，柵介質(zhì)1250包括第一部分1146、第二部分1144以及第三部分1142，該第一部分1146在垂直定向的開口1140的底形成，該第二部分1144在垂直定向的開口1140的側(cè)壁上形成，該第三部分1142在露出的半導(dǎo)體襯底有源1110的上表面形成。還在外圍區(qū)中形成柵介質(zhì)1250’?？梢允褂眠x擇生長(zhǎng)工序來形成柵介質(zhì)，或作為所得結(jié)構(gòu)上的層，如上所述。
參照?qǐng)D42A至42C，接下來在所得結(jié)構(gòu)上提供柵電極材料層1260。柵電極材料層1260的垂直部分1260a填充單元區(qū)中的垂直定向的開口1140。柵電極材料層1260包括例如多晶硅、W、Pt、TiN、Ta、TaN、Cr或其組合或合金，或其他適宜的材料。
參照?qǐng)D43A至43C，接下來構(gòu)圖柵電極材料層1260以在單元區(qū)中形成柵電極的橫向定向部分1260b、外圍區(qū)中的橫向定向的柵電極1260b’以及形成器件的互連的其他導(dǎo)電線1260e。在一個(gè)實(shí)施例中，通過將SiN層圖形1265施加到柵電極材料層1260，以及使用SiN圖形作為蝕刻掩模蝕刻?hào)烹姌O材料層1260而執(zhí)行構(gòu)圖。
返回圖39和圖40A至40C，通過在所得結(jié)構(gòu)上提供介質(zhì)層以及執(zhí)行各向異性蝕刻以形成隔片1171，而在所得結(jié)構(gòu)上形成側(cè)壁隔片1171。使用柵電極1260b和1260b’和導(dǎo)電線1260c作為蝕刻掩模，在形成隔片之前或之后執(zhí)行離子注入工序，形成源區(qū)和漏區(qū)S和D。具體地，在離子注入期間，柵電極的橫向部分1260b的存在防止薄體區(qū)1110a被注入或摻雜。
參照?qǐng)D41至43所述的方法導(dǎo)致上述在圖39和40所說明的半導(dǎo)體器件結(jié)構(gòu)。具體地，本發(fā)明的該實(shí)施例減小制造所需要的處理步驟的數(shù)量。
雖然參考其優(yōu)選實(shí)施例具體示出并說明了本發(fā)明，本領(lǐng)域技術(shù)人員將理解，在此可以做出各種形式和細(xì)節(jié)上的變化，而不背離由權(quán)利要求書所限定的本發(fā)明的精神和范圍。
權(quán)利要求
1.一種半導(dǎo)體器件，包括半導(dǎo)體層；半導(dǎo)體層的第一區(qū)域中的第一晶體管，該第一晶體管包括柵電極，在垂直方向延伸到半導(dǎo)體層；半導(dǎo)體層中的源區(qū)和漏區(qū)，在水平方向上設(shè)置在柵電極的相對(duì)側(cè)；以及半導(dǎo)體層的橫向溝道區(qū)，在橫向方向上在柵電極的側(cè)面，其在源區(qū)和漏區(qū)之間的水平方向上延伸；以及半導(dǎo)體層的第二區(qū)域中的第二晶體管，該第二晶體管包括平面晶體管。
2.如權(quán)利要求1的半導(dǎo)體器件，其中第二平面晶體管包括柵絕緣層上的柵電極；半導(dǎo)體層中的源區(qū)和漏區(qū)，在水平方向上設(shè)置在柵電極的相對(duì)側(cè)；半導(dǎo)體層中的第二溝道區(qū)，位于柵電極之下并且在橫向方向上不在柵電極的橫向側(cè)部分，其在源區(qū)和漏區(qū)之間的水平方向上延伸。
3.如權(quán)利要求1的半導(dǎo)體器件，其中第一區(qū)域是半導(dǎo)體器件的存儲(chǔ)單元區(qū)，并且其中第二區(qū)域是半導(dǎo)體器件的外圍區(qū)。
4.如權(quán)利要求1的半導(dǎo)體器件，還包括第一晶體管和第二晶體管之間的隔離區(qū)。
5.如權(quán)利要求4的半導(dǎo)體器件，其中隔離區(qū)包括半導(dǎo)體層中的淺溝道隔離(STI)結(jié)構(gòu)。
6.如權(quán)利要求1的半導(dǎo)體器件，其中第一晶體管還包括下溝道區(qū)，其在第一晶體管的源區(qū)和漏區(qū)之間的柵電極之下延伸。
7.如權(quán)利要求1的半導(dǎo)體器件，其中半導(dǎo)體層包括半導(dǎo)體襯底。
8.如權(quán)利要求1的半導(dǎo)體器件，其中半導(dǎo)體層選自包括SOI(絕緣體上硅)、SiGe(鍺化硅)和SGOI(絕緣體上鍺化硅)層的組中的其中之一。
9.如權(quán)利要求1的半導(dǎo)體器件，其中橫向溝道區(qū)在垂直方向上的高度在約500和2000埃之間的范圍內(nèi)。
10.如權(quán)利要求9的半導(dǎo)體器件，其中橫向溝道區(qū)在垂直方向上的高度在約1000和1500埃之間的范圍內(nèi)。
11.如權(quán)利要求1的半導(dǎo)體器件，其中橫向溝道區(qū)在橫向上的厚度小于約200埃。
12.如權(quán)利要求11的半導(dǎo)體器件，其中橫向溝道區(qū)在橫向上的厚度在約10和150埃之間的范圍內(nèi)。
13.如權(quán)利要求1的半導(dǎo)體器件，其中將橫向溝道區(qū)的厚度選擇作為第一晶體管的期望閾值電壓的函數(shù)。
14.如權(quán)利要求1的半導(dǎo)體器件，其中第一晶體管的橫向溝道區(qū)包括在柵電極的相對(duì)側(cè)的第一橫向溝道區(qū)和第二橫向溝道區(qū)，每個(gè)在源區(qū)和漏區(qū)之間的水平方向上延伸。
15.如權(quán)利要求1的半導(dǎo)體器件，還包括第一晶體管的柵電極和源區(qū)及漏區(qū)之間以及第一晶體管的柵電極和橫向溝道區(qū)之間的第一柵介質(zhì)。
16.如權(quán)利要求15的半導(dǎo)體器件，還包括第二晶體管的柵電極和溝道區(qū)之間的第二介質(zhì)，以及其中第二介質(zhì)的厚度與第一介質(zhì)不同。
17.如權(quán)利要求15的半導(dǎo)體器件，還包括第二晶體管的柵電極和溝道區(qū)之間的第二介質(zhì)，以及其中第二介質(zhì)的材料與第一介質(zhì)不同。
18.如權(quán)利要求1的半導(dǎo)體器件，其中柵電極包括第一部分和第二部分，該第一部分在垂直方向上延伸到半導(dǎo)體層，該第二部分在水平或橫向方向上在半導(dǎo)體層上延伸。
19.如權(quán)利要求18的半導(dǎo)體器件，其中第一部分的材料與第二部分的不同。
20.如權(quán)利要求18的半導(dǎo)體器件，其中第一部分的材料對(duì)第一晶體管的閾值電壓有直接影響。
21.如權(quán)利要求18的半導(dǎo)體器件，其中第一部分的材料和第二部分的材料分別包括金屬和多晶硅。
22.如權(quán)利要求1的半導(dǎo)體器件，其中第一晶體管的閾值電壓和第二晶體管的閾值電壓不同。
23.如權(quán)利要求19的半導(dǎo)體器件，其中柵電極具有T形截面。
24.如權(quán)利要求1的半導(dǎo)體器件，其中在第一區(qū)域中兩個(gè)第一晶體管在水平方向上彼此相鄰設(shè)置，并且其中兩個(gè)第一晶體管共用公共漏區(qū)。
25.如權(quán)利要求1的半導(dǎo)體器件，其中與柵電極側(cè)相對(duì)的橫向溝道區(qū)的外表面與絕緣區(qū)相鄰。
26.如權(quán)利要求25的半導(dǎo)體器件，其中絕緣區(qū)包括溝槽隔離區(qū)。
27.一種半導(dǎo)體器件的制造方法，包括在半導(dǎo)體層的第一區(qū)域中提供第一晶體管，包括在半導(dǎo)體層中提供在垂直方向上延伸的空腔；在空腔的下部和內(nèi)側(cè)壁提供第一柵介質(zhì)；提供填充空腔的剩余部分的柵電極，該柵電極在垂直方向上延伸；在半導(dǎo)體層中提供源區(qū)和漏區(qū)，其在水平方向上設(shè)置在柵電極的相對(duì)側(cè)；以及提供在橫向上在柵電極側(cè)的半導(dǎo)體層的橫向溝道區(qū)，其在源區(qū)和漏區(qū)之間的水平方向上延伸；以及在半導(dǎo)體層的第二區(qū)域中提供第二晶體管，該第二晶體管包括平面晶體管。
28.如權(quán)利要求27的方法，其中提供第二晶體管包括在半導(dǎo)體層上提供第二柵介質(zhì)；在第二柵介質(zhì)上提供柵電極；以及在半導(dǎo)體層上提供第一溝道區(qū)，位于柵電極之下，并且在橫向上不在柵電極的橫向側(cè)部分，其在源區(qū)和漏區(qū)之間的水平方向上延伸。
29.如權(quán)利要求27的方法，其中第一區(qū)域是半導(dǎo)體器件的存儲(chǔ)單元區(qū)，并且其中第二區(qū)域是半導(dǎo)體器件的外圍區(qū)。
30.如權(quán)利要求27的方法，還包括提供第一晶體管和第二晶體管之間的隔離區(qū)。
31.如權(quán)利要求27的方法，還包括在第一晶體管中提供下溝道區(qū)，其在第一晶體管的源區(qū)和漏區(qū)之間的柵電極之下延伸。
32.如權(quán)利要求27的方法，其中半導(dǎo)體層包括半導(dǎo)體襯底。
33.如權(quán)利要求27的方法，其中半導(dǎo)體層選自包括SOI(絕緣體上硅)、SiGe(鍺化硅)和SGOI(絕緣體上鍺化硅)層的組中的其中之一。
34.如權(quán)利要求27的方法，其中提供橫向溝道區(qū)提供在垂直方向上具有在約500和2000埃之間范圍內(nèi)的高度的橫向溝道區(qū)。
35.如權(quán)利要求27的方法，其中提供橫向溝道區(qū)提供在垂直方向上具有在約1000和1500埃之間范圍內(nèi)的高度的橫向溝道區(qū)。
36.如權(quán)利要求27的方法，其中提供橫向溝道區(qū)提供在橫向上的厚度小于約200埃的橫向溝道區(qū)。
37.如權(quán)利要求27的方法，其中提供橫向溝道區(qū)提供在橫向上具有在約10和150埃之間范圍內(nèi)的厚度的橫向溝道區(qū)。
38.如權(quán)利要求27的方法，其中將橫向溝道區(qū)的厚度選擇作為第一晶體管的期望閾值電壓的函數(shù)。
39.如權(quán)利要求27的方法，其中第一晶體管的橫向溝道區(qū)包括在柵電極的相對(duì)側(cè)的第一橫向溝道區(qū)和第二橫向溝道區(qū)，每個(gè)在源區(qū)和漏區(qū)之間的水平方向上延伸。
40.如權(quán)利要求27的方法，還包括提供第一晶體管的柵電極和源區(qū)及漏區(qū)之間以及第一晶體管的柵電極和橫向溝道區(qū)之間的第一柵介質(zhì)。
41.如權(quán)利要求40的方法，還包括提供第二晶體管的柵電極和溝道區(qū)之間的第二介質(zhì)，以及其中第二介質(zhì)的厚度與第一介質(zhì)不同。
42.如權(quán)利要求40的方法，還包括提供第二晶體管的柵電極和溝道區(qū)之間的第二介質(zhì)，以及其中第二介質(zhì)的材料與第一介質(zhì)不同。
43.如權(quán)利要求27的方法，其中提供柵電極包括提供第一部分和第二部分，該第一部分在垂直方向上延伸到半導(dǎo)體層，該第二部分在水平或橫向方向上在半導(dǎo)體層上延伸。
44.如權(quán)利要求43的方法，其中第一部分的材料與第二部分的不同。
45.如權(quán)利要求44的方法，其中第一部分的材料對(duì)第一晶體管的閾值電壓有直接影響。
46.如權(quán)利要求43的方法，其中第一部分的材料和第二部分的材料分別包括金屬和多晶硅。
47.如權(quán)利要求27的方法，其中第一晶體管的閾值電壓和第二晶體管的閾值電壓不同。
48.如權(quán)利要求27的方法，其中柵電極具有T形截面。
49.如權(quán)利要求27的方法，還包括提供在第一區(qū)域中在水平方向上彼此相鄰設(shè)置的兩個(gè)第一晶體管，并且其中該兩個(gè)第一晶體管共用公共漏區(qū)。
50.如權(quán)利要求27的方法，其中與柵電極側(cè)相對(duì)的橫向溝道區(qū)的外表面與絕緣區(qū)相鄰。
51.如權(quán)利要求50的方法，其中絕緣區(qū)包括溝槽隔離區(qū)。
52.一種形成半導(dǎo)體器件的方法，包括通過使用第一掩模層圖形和第二掩模層圖形，分別限定公共半導(dǎo)體層第一有源區(qū)和第二有源區(qū)；蝕刻第一有源區(qū)中的第一掩模層圖形，以在橫向上將第一掩模層圖形的寬度減少第一距離；在第一有源區(qū)上提供第三掩模層到至少第一掩模層圖形的水平；除去第一有源區(qū)中的第一掩模層圖形；使用第三掩模層作為蝕刻掩模，在第一有源區(qū)中的半導(dǎo)體層的垂直方向上形成垂直開口，該垂直開口的側(cè)壁在水平方向上具有第一有源區(qū)的相鄰源區(qū)和漏區(qū)，并在橫向方向上沿垂直開口的側(cè)壁具有第一有源區(qū)的至少一個(gè)相鄰垂直定向的薄體溝道區(qū)；在第一有源區(qū)中在垂直開口的底和側(cè)壁上提供第一柵介質(zhì)；在第一有源區(qū)中的柵介質(zhì)上的開口的剩余部分中提供第一柵電極，以在第一有源區(qū)中形成具有垂直定向的薄體溝道區(qū)的第一晶體管；除去第二掩模層以露出第二有源區(qū)中的半導(dǎo)體層的表面；在第二有源區(qū)中的半導(dǎo)體層上提供第二柵介質(zhì)；以及在第二有源區(qū)中的第二柵介質(zhì)上提供第二柵電極，以在第二有源區(qū)中形成第二晶體管，該第二晶體管包括平面晶體管。
53.如權(quán)利要求52的方法，其中根據(jù)第一掩模層圖形的減少寬度的第一距離確定垂直定向的薄體溝道區(qū)的厚度。
54.如權(quán)利要求52的方法，還包括在半導(dǎo)體層中形成溝槽，以限定第一有源區(qū)和第二有源區(qū)。
55.如權(quán)利要求54的方法，其中在一個(gè)溝槽和垂直開口之間的半導(dǎo)體層的第一有源區(qū)中形成垂直定向的薄體溝道區(qū)。
56.如權(quán)利要求52的方法，還包括摻雜垂直定向的薄體溝道區(qū)以形成橫向溝道區(qū)。
57.如權(quán)利要求52的方法，還包括摻雜垂直開口之下的第一有源區(qū)以形成下溝道區(qū)。
58.如權(quán)利要求52的方法，還包括摻雜第一有源區(qū)的源區(qū)和漏區(qū)。
59.如權(quán)利要求52的方法，還包括在半導(dǎo)體層和第一掩模圖形之間的第一有源區(qū)和第二有源區(qū)上形成緩沖層，以及其中緩沖層在蝕刻第一掩模層圖形期間保護(hù)第一有源區(qū)的上表面。
60.如權(quán)利要求52的方法，其中蝕刻第一緩沖層圖形還包括蝕刻第二有源區(qū)中的第一掩模層圖形。
61.如權(quán)利要求52的方法，其中提供垂直開口包括使用第二掩模層作為蝕刻掩模提供多個(gè)垂直開口。
62.如權(quán)利要求52的方法，其中提供第一柵電極包括提供第一部分和提供第二部分，該第一部分在垂直方向上延伸到半導(dǎo)體層，該第二部分在水平或橫向方向上在半導(dǎo)體層上延伸，并且其中第一部分的材料與第二部分的不同。
63.如權(quán)利要求62的方法，其中第一部分的材料與第二部分的不同。
64.如權(quán)利要求62的方法，其中第一部分的材料對(duì)第一晶體管的閾值電壓有直接影響。
65.如權(quán)利要求62的方法，其中第一部分的材料和第二部分的材料分別包括金屬和多晶硅。
66.如權(quán)利要求52的方法，其中第一柵電極具有T形截面。
67.如權(quán)利要求52的方法，其中第一有源區(qū)是半導(dǎo)體器件的存儲(chǔ)單元區(qū)，并且其中第二有源區(qū)是半導(dǎo)體器件的外圍區(qū)。
68.如權(quán)利要求52的方法，其中半導(dǎo)體層包括半導(dǎo)體襯底。
69.如權(quán)利要求52的方法，其中半導(dǎo)體層選自包括SOI(絕緣體上硅)、SiGe(鍺化硅)和SGOI(絕緣體上鍺化硅)層的組中的其中之一。
70.如權(quán)利要求52的方法，其中將垂直定向的薄體溝道區(qū)的厚度選擇為第一晶體管的期望閾值電壓的函數(shù)。
71.如權(quán)利要求52的方法，其中第一晶體管的垂直定向的薄體溝道區(qū)包括在橫向上在柵電極的相對(duì)側(cè)的第一橫向溝道區(qū)和第二橫向溝道區(qū)，每個(gè)在源區(qū)和漏區(qū)之間的水平方向上延伸。
72.如權(quán)利要求52的方法，其中第二柵介質(zhì)的厚度與第一柵介質(zhì)不同。
73.如權(quán)利要求52的方法，其中第二柵介質(zhì)的材料與第一柵介質(zhì)不同。
74.如權(quán)利要求52的方法，其中第一晶體管的閾值電壓與第二晶體管的閾值電壓不同。
75.如權(quán)利要求52的方法，還包括提供在第一區(qū)域中在水平方向上彼此相鄰設(shè)置的兩個(gè)第一晶體管，并且其中該兩個(gè)第一晶體管共用公共漏區(qū)。
全文摘要
在半導(dǎo)體器件及其制造方法中，在公用半導(dǎo)體層上形成平面型存儲(chǔ)器件和垂直定向薄體器件。例如，在半導(dǎo)體器件中，期望具有器件的外圍區(qū)中的平面型晶體管和單元區(qū)中的垂直定向薄體晶體管器件。以這種方式，可以將每種類型的器件的優(yōu)勢(shì)應(yīng)用到存儲(chǔ)器件的適宜功能中。
文檔編號(hào)H01L21/82GK1855495SQ20061007354
公開日2006年11月1日 申請(qǐng)日期2006年4月10日 優(yōu)先權(quán)日2005年4月9日
發(fā)明者金成玟, 樸東建, 金洞院, 金旻相, 尹恩貞 申請(qǐng)人:三星電子株式會(huì)社