專利名稱：：薄膜熔絲相變隨機存取存儲器及其制造方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種應(yīng)用存儲器材料的高密度相變化存儲器元件，包括硫族化合物(chalcogenide)材料或其他種材料，以及關(guān)于制造這種元件的方法。
背景技術(shù)：
：以相變化為基礎(chǔ)的存儲器材料被廣泛的應(yīng)用在讀寫光碟上，這些材料有至少兩種固相，包括一般非結(jié)晶的和一般結(jié)晶的固相。在讀寫光碟中，使用激光脈沖讓兩個相之間彼此轉(zhuǎn)換，并且在相變化之后讀取該材料的光學(xué)性質(zhì)。以相變化為基礎(chǔ)的存儲器材料，像是以硫族化合物為主的材料和類似的材料，也可使用程度相當?shù)碾娏鱽硎辜呻娐樊a(chǎn)生相變化。一般非結(jié)晶狀態(tài)具有比一般結(jié)晶狀態(tài)的電阻率高的特征，因而可較易于被檢測以顯示數(shù)據(jù)。這些特性有利于使用可控式電阻材料來形成非揮發(fā)性存儲器電路，而可被隨機存取的讀和寫。從非結(jié)晶狀態(tài)轉(zhuǎn)變成結(jié)晶狀態(tài)，一般來說是一較低電流操作。而從結(jié)晶狀態(tài)轉(zhuǎn)變成非結(jié)晶狀態(tài)，稱之為重設(shè)，一般來說便是以一較高電流操作，包括用一短且高的電流密度脈沖去熔化或破壞結(jié)晶結(jié)構(gòu)，當相變化材料快速冷卻之后，停止相變化過程，讓至少一部份的相變化結(jié)構(gòu)在非結(jié)晶狀態(tài)下安定。把相變化材料從結(jié)晶狀態(tài)轉(zhuǎn)變成非結(jié)晶狀態(tài)時，期望能將重設(shè)的電流強度最小化，可藉由減少存儲單元中相變化材料元件的大小以及兩個電極和相變化材料間接觸面積的大小，來降低這個重設(shè)電流的強度，這樣便可達成電流絕對值小且密度較高的電流流經(jīng)相變化材料元件。一發(fā)展趨勢是朝向形成小的孔洞在集成電路結(jié)構(gòu)中，并且使用少量的可控式電阻材料來填充這些小孔洞。發(fā)展這些小孔洞的專利有Ovshinsky，“MultibitSingleCellMemoryElementHavingTaperedContact，”U.S.Pat.No.5,687,112，issuedNovember11，1997；Zahoriketal.，“MethodofMakingChalogenide[sic]MemoryDevice，”U.S.Pat.No.5,789,277，issuedAugust4，1998；Doanetal.，“ControllableOvonicPhase-ChangeSemiconductorMemoryDeviceandMethodofFabricatingtheSame，“U.S.Pat.No.6,150,253，issuedNovember21，2000.欲制造這種裝置的極小尺寸時會有問題產(chǎn)生，且欲符合大規(guī)模存儲器裝置所需的嚴謹規(guī)格時，其變化過程也會產(chǎn)生問題。因此希望能有小尺寸且重設(shè)電流低的存儲單元結(jié)構(gòu)，以及能符合大規(guī)模存儲器裝置所需的嚴謹工藝變化規(guī)格之此種結(jié)構(gòu)的制造方法，更進一步期望能提供一制造過程和結(jié)構(gòu)，使其與同一集成電路的周邊電路之制造可相容。
發(fā)明內(nèi)容一相變化隨機存取存儲器PCRAM裝置，使用于大規(guī)模集成電路中。此技術(shù)包括一存儲器元件，包含一有一頂端的第一電極、有一頂端的第二電極以及一個在第一電極和第二電極之間的絕緣構(gòu)件，該絕緣構(gòu)件于第一電極頂端與第二電極頂端附近，在第一電極和第二電極之間有一厚度。一薄膜電橋越過該絕緣構(gòu)件，在第一電極和第二電極之間，穿過絕緣構(gòu)件形成一電極間路徑。此越過絕緣構(gòu)件的電極間路徑，路徑長度由絕緣成份的寬度來決定。為易于說明，這個電橋可被想象成類似保險絲的結(jié)構(gòu)，但對相變存儲器來說，這個電橋并不像保險絲，它包含了有至少兩種固相的存儲器材料，像是以硫族化合物為主的材料或其他相關(guān)的材料，用一電流流經(jīng)該材料或于第一和第二電極施加電壓，這兩個固相便可誘導(dǎo)可逆轉(zhuǎn)換。相變化存儲器材料的體積可以非常小，由絕緣構(gòu)件的厚度(x方向的路徑長)、形成電橋之薄膜的厚度(y方向)、以及與路徑長成直角之電橋的寬度(z方向)來決定。絕緣構(gòu)件的厚度，和用來形成電橋之存儲器材料的薄膜的厚度，由薄膜厚度技術(shù)的具體實施來決定，該薄膜厚度不限于制造存儲單元時使用的兩方向工藝。電橋的寬度也比一最小特征尺寸F小，這個尺寸F在本發(fā)明的具體實施例中，在微影圖案化材料層時使用的顯影過程中會詳細說明。在一具體實施例中，使用光阻修整技術(shù)來決定電橋?qū)挾?，使用光罩模式來決定晶片上的一顯影光阻結(jié)構(gòu)，該晶片即有該最小尺寸F，且該光阻結(jié)構(gòu)藉由等向蝕刻來修整，達到一小于F的尺寸。此修整后的光阻結(jié)構(gòu)便被用來顯影地將較窄的模型轉(zhuǎn)印到存儲器材料層上。同樣地，其他技術(shù)也可在集成電路上被用來形成材料層的窄線。于是，一結(jié)構(gòu)簡單的相變存儲單元，可達成極小重設(shè)電流和低電力消耗量，并且易于制造。在此所敘述之技術(shù)的具體實施例中，提供一存儲單元陣列，在此陣列中，多個電極構(gòu)件和其間的絕緣構(gòu)件在集成電路上形成一電極層。該電極層有一頂端表面，在本發(fā)明的幾個實施例中，其大致上為平面。多個對應(yīng)的薄膜電橋跨越一對電極構(gòu)件之間的絕緣構(gòu)件，該電極層的頂端表面上含有存儲器元件。在陣列中的每一個存儲單元建造一電流路徑，使其經(jīng)由電極層頂端表面的薄膜電橋，自電極層中的第一電極流向第二電極。在此所敘述之集成電路上電極層下方的電路，可被實施于使用熟知技術(shù)，例如互補金屬氧化物半導(dǎo)體技術(shù)(CMOS)，作為邏輯電路或存儲器陣列電路。在一實施例中，一絕緣元件，例如晶體管，在一對電極中至少一個第二電極的下方有端點，且在陣列中的存儲單元，一導(dǎo)體在此晶體管端點和第二電極間形成通路。根據(jù)代表實施例，該電極層下方的電路包含多個偏壓線，一第二端點，以及一導(dǎo)體延伸在第二端點和存儲器陣列電極層中的第一電極之間。此外，多個字元線在電極層下方的電路中，多個字元線與存儲單元之絕緣元件沿著陣列中的各列相結(jié)合，如此一來字元線上之控制信號便控制著存儲單元，沿著各列與多個中的一個偏壓線相接。在一陣列實施例中，偏壓線被安排與陣列中的一對列前后相接，并且在多個絕緣裝置中的一對絕緣元件與前述之一對存儲單元相連接，結(jié)合成多個偏壓線中的一共有偏壓線。同樣地，在一陣列實施例中，電極層上方的電路包含多個偏壓線。在敘述有偏壓線位于電極層上方的實施例中，電極層中作為存儲單元之第一電極的電極構(gòu)件被共用，以致于一單獨電極構(gòu)件成為陣列中一縱列上的兩個存儲單元之第一電極。同樣地，在一具體實施例中，偏壓線被安排沿著陣列中的縱列，和兩個前后相接的存儲單元，共用一接點結(jié)構(gòu)與前述之第一電極接觸。同時也揭露一制造存儲器裝置之方法。此方法包含在含有電路之基材上形成電極層，此電路為使用前段工藝所制造。此方法所制之電極層有一頂端表面。為形成每一個相變存儲單元，該電極層含有一個第一電極和一個第二電極，以及一位于第一電極和第二電極之間的絕緣構(gòu)件。第一、第二電極和絕緣構(gòu)件，延伸至電極層頂端表面，且該絕緣構(gòu)件在第一和第二電極頂端表面之間有一寬度，如上所述與相變存儲單元結(jié)構(gòu)相連接。此方法也包含在電極層頂端表面形成一存儲器材料電橋，在形成每一存儲單元時跨越絕緣構(gòu)件。該電橋包含一存儲器材料膜，有第一面和第二面，并以第一面與第一、第二電極接觸，該電橋界定了第一和第二電極間的路徑，跨越絕緣構(gòu)件且其路徑長度由絕緣構(gòu)件的寬度來決定。在此方法的實施例中，藉由于前述電橋上形成一微影圖案化導(dǎo)電層，制造一位于電極層上的存取結(jié)構(gòu)，并且在前述之第一電極和圖案化導(dǎo)電層之間形成接點。在一制造方法的實施例中，該電極層由包含下列幾個步驟的工藝來制造在基材上形成一介電層；在該介電層上形成一第一導(dǎo)電層；在該第一導(dǎo)電層上蝕刻一圖案，該圖案包含的區(qū)域介于基材疊層間，且基材上的疊層包含介電層的剩余部分及第一導(dǎo)電層的剩余部分，該疊層有側(cè)壁；在疊層上形成一側(cè)壁介電層，并且蝕刻該側(cè)壁介電層使其在疊層側(cè)壁上形成側(cè)壁間隔層；在疊層、側(cè)壁間隔層和疊層之間的區(qū)域上形成一第二導(dǎo)電層；并且用化學(xué)機械拋光或其他方式研磨第二導(dǎo)電層，來界定第二電極，側(cè)壁間隔層于頂端表面露出作為絕緣成份，在頂端表面露出的疊層中第一導(dǎo)電層的部分則作為第一電極，在疊層之間頂端表面露出之第二導(dǎo)電層的部分，作為第二電極。在一制造方法的實施例中，存儲器材料電橋，由包含下列幾個步驟的工藝來制造在電極層頂端表面形成一層存儲器材料；在該層存儲器材料上形成一層電阻材料；圖案化該層電阻材料，使用顯影工藝來決定線條；修整條紋寬度，使存儲器材料層上的電阻材料線條較窄；蝕刻那些未被較窄線條電阻材料所保護的存儲器材料層，形成存儲器材料條紋；且圖案化該存儲器材料條紋，來界定前述之電橋。這里所述的在相變存儲器中存儲單元所使用的形成電橋之方法，在其他用途亦可被用來制造極小電橋。納米科技裝置之極小電橋結(jié)構(gòu)所使用的除了相變材料，還有像是金屬、介電質(zhì)、有機物質(zhì)、半導(dǎo)體等材料。附圖簡單說明圖1顯示一薄膜電橋相變存儲器元件的具體實施例；圖2顯示一如圖1之薄膜電橋相變存儲器元件中的電流路徑；圖3顯示一如圖1之薄膜電橋相變存儲器元件中的相變活化區(qū)；圖4顯示如圖1之薄膜電橋相變存儲器元件的范圍；圖5顯示一對相變存儲器元件的結(jié)構(gòu)，其于電極層下方有存取電路，于電極層上方有位元線；圖6顯示如圖5結(jié)構(gòu)之規(guī)劃平面圖；圖7為一包含相變存儲器元件之存儲器陣列的簡圖；圖8為一包含薄膜熔絲相變存儲器陣列及其他電路的集成電路裝置之塊狀圖；圖9為一包含由前端工藝形成之存取電路的結(jié)構(gòu)剖面圖，其在制造以圖5所示結(jié)構(gòu)為基礎(chǔ)之相變存儲器裝置的過程中產(chǎn)生；圖10為一剖面圖，顯示如圖5所示結(jié)構(gòu)之電極層組成的初始步驟；圖11A和圖11B顯示圖10模型結(jié)構(gòu)之規(guī)劃剖面圖，在如圖5之電極層結(jié)構(gòu)形成電極疊層；圖12顯示于圖11B之電極疊層上，形成側(cè)壁絕緣層之對應(yīng)步驟剖面圖；圖13顯示于圖12結(jié)構(gòu)上，形成一層導(dǎo)電材料之對應(yīng)步驟剖面圖；圖14顯示研磨圖13結(jié)構(gòu)中導(dǎo)電材料和側(cè)壁絕緣體之對應(yīng)步驟剖面圖；圖15顯示于圖14結(jié)構(gòu)上，形成一相變材料薄膜層及保護罩層之對應(yīng)步驟剖面圖；圖16A和16B顯示圖案化圖15的相變材料薄膜層之規(guī)劃剖面圖，在該相變材料上形成光阻條紋；圖17A和17B顯示圖案化圖15的相變材料薄膜層之規(guī)劃剖面圖，蝕刻圖16A和16B的光阻條紋后，形成光阻窄紋；圖18A和18B顯示，依據(jù)圖17A和17B所示之光阻模型，經(jīng)過蝕刻相變材料薄膜層后的相變材料條紋之規(guī)劃剖面圖；圖19A和19B顯示圖案化圖18A和18B的相變材料條紋之規(guī)劃剖面圖，用來形成電極層上的相變材料電橋；圖20A和20B顯示，依據(jù)圖19A和19B之模型，經(jīng)過蝕刻后的相變材料電橋之規(guī)劃剖面圖；圖21顯示在如圖20A和20B所示結(jié)構(gòu)上，形成一介電填充層之對應(yīng)步驟剖面圖，包含電極層和相變材料電橋；圖22A和圖22B顯示在介電填充層中形成導(dǎo)電栓塞后之規(guī)劃剖面圖，其與如圖21所示結(jié)構(gòu)之相變材料電橋相接；圖23在如圖22A和22B所示結(jié)構(gòu)上，形成一圖案化導(dǎo)電層之對應(yīng)步驟剖面圖；圖24A-24E說明一研磨電極層之替代工藝，對應(yīng)參照圖14說明之工藝；圖25A-25B說明一套制造自我校準存儲器電橋，以及以光罩修整為基礎(chǔ)之電極結(jié)構(gòu)步驟的第一步；圖26A-26B說明一套制造自我校準存儲器電橋，以及以光罩修整為基礎(chǔ)之電極結(jié)構(gòu)步驟的第二步；圖27A-27B說明一套制造自我校準存儲器電橋，以及以光罩修整為基礎(chǔ)之電極結(jié)構(gòu)步驟的第三步；圖28A-28B說明一套制造自我校準存儲器電橋，以及以電橋側(cè)壁光罩為基礎(chǔ)之電極結(jié)構(gòu)步驟的第一步；圖29A-29B說明一套制造自我校準存儲器電橋，以及以電橋側(cè)壁光罩為基礎(chǔ)之電極結(jié)構(gòu)步驟的第二步；圖30A-30B說明一套制造自我校準存儲器電橋，以及以電橋側(cè)壁光罩為基礎(chǔ)之電極結(jié)構(gòu)步驟的第三步；圖31A-31B說明一套制造自我校準存儲器電橋，以及以電橋側(cè)壁光罩為基礎(chǔ)之電極結(jié)構(gòu)步驟的第四步；圖32A-32B說明一套制造自我校準存儲器電橋，以及以電橋側(cè)壁光罩為基礎(chǔ)之電極結(jié)構(gòu)步驟的第五步；圖33說明一套制造自我校準存儲器電橋，以及以電橋側(cè)壁光罩為基礎(chǔ)之電極結(jié)構(gòu)步驟的第六步；圖34A-34B說明一套使用鑲嵌工藝來制造存儲器材料電橋之步驟的第一步；圖35A-35B說明一套使用鑲嵌工藝來制造存儲器材料電橋之步驟的第二步；圖36說明一套使用鑲嵌工藝來制造存儲器材料電橋之步驟的第三步；圖37說明一套使用鑲嵌工藝來制造存儲器材料電橋之步驟的第四步；圖38說明一套使用鑲嵌工藝來制造存儲器材料電橋之步驟的第五步；圖39A和39B說明一套使用鑲嵌工藝來制造存儲器材料電橋之步驟的第六步；圖40說明一套使用替代鑲嵌工藝的方法來制造存儲器材料電橋之步驟的第一步；圖41A-41B說明一套使用替代鑲嵌工藝的方法來制造存儲器材料電橋之步驟的第二步；圖42A-42B說明一套使用替代鑲嵌工藝的方法來制造存儲器材料電橋之步驟的第三步；圖43A-43B說明一套使用替代鑲嵌工藝的方法來制造存儲器材料電橋之步驟的第四步；圖44A-44B說明一套使用替代鑲嵌工藝的方法來制造存儲器材料電橋之步驟的第五步；圖45說明一套使用替代鑲嵌工藝的方法來制造存儲器材料電橋之步驟的第六步；圖46說明一套使用替代鑲嵌工藝的方法來制造存儲器材料電橋之步驟的第七步；圖47說明以雙面?zhèn)缺诠庹止に嚍榛A(chǔ)，形成狹窄電橋材料之工藝的第一步；圖48說明以雙面?zhèn)缺诠庹止に嚍榛A(chǔ)，形成狹窄電橋材料之工藝的第二步；圖49說明以雙面?zhèn)缺诠庹止に嚍榛A(chǔ)，形成狹窄電橋材料之工藝的第三步；圖50說明以雙面?zhèn)缺诠庹止に嚍榛A(chǔ)，形成狹窄電橋材料之工藝的第四步；圖51說明以雙面?zhèn)缺诠庹止に嚍榛A(chǔ)，形成狹窄電橋材料之工藝的第五步；圖52說明以雙面?zhèn)缺诠庹止に嚍榛A(chǔ)，形成狹窄電橋材料之工藝的第六步；圖53說明以雙面?zhèn)缺诠庹止に嚍榛A(chǔ)，形成狹窄電橋材料之工藝的第七步；圖54A-54B說明以雙面?zhèn)缺诠庹止に嚍榛A(chǔ)，形成狹窄電橋材料之工藝的第八步；圖55說明在一雙鑲嵌工藝中，用來形成上述存儲器裝置之電極層的第一步；圖56說明在一雙鑲嵌工藝中，用來形成上述存儲器裝置之電極層的第二步；圖57說明在一雙鑲嵌工藝中，用來形成上述存儲器裝置之電極層的第三步；圖58說明在一雙鑲嵌工藝中，用來形成上述存儲器裝置之電極層的第四步；圖59說明在一雙鑲嵌工藝中，用來形成上述存儲器裝置之電極層的第五步；圖60說明在一雙鑲嵌工藝中，用來形成上述存儲器裝置之電極層的第六步；圖61說明在一雙鑲嵌工藝中，用來形成上述存儲器裝置之電極層的第七步；圖62說明在一雙鑲嵌工藝中，用來形成上述存儲器裝置之電極層的第八步；圖63說明在一雙鑲嵌工藝中，用來形成上述存儲器裝置之電極層的第九步；圖64說明在一雙鑲嵌工藝中，用來形成上述存儲器裝置之電極層的第十步；圖65說明在一雙鑲嵌工藝中，用來形成上述存儲器裝置之電極層的第十一步；圖66提供如圖65所示結(jié)構(gòu)之另一透視圖；圖67說明形成與上述完成之存儲器架構(gòu)自我校準接觸的前段工藝之第一步；圖68說明形成與上述完成之存儲器架構(gòu)自我校準接觸的前段工藝之第二步；圖69說明形成與上述完成之存儲器架構(gòu)自我校準接觸的前段工藝之第三步；圖70說明形成與上述完成之存儲器架構(gòu)自我校準接觸的前段工藝之第四步；圖71說明形成與上述完成之存儲器架構(gòu)自我校準接觸的前段工藝之第五步；圖72顯示一使用圖71結(jié)構(gòu)之存儲器裝置的陣列架構(gòu)。附圖標記說明10存儲單元11、218、511、513、672、673電橋12、514第一電極13、515、516第二電極14、163、164、420、421、674絕緣構(gòu)件12a、13a、14a頂端表面15電流路徑16活化通道20、600半導(dǎo)體基材23、24字元線25、26、27電極28、106、821、822、831、832源極線29、30、38、110、112、113、114、240、241、242、676、823、824、825、826、827、833-837栓塞31、664電極層32、33、34、160、161、162電極構(gòu)件35a、35b、402、403柵欄36、37薄膜電橋39、401底部40、121、150、250、261導(dǎo)電材料層41、42、677位元線45、46、66方塊50、51、52、53存取晶體管60存儲器陣列61、63解碼器62多個字元線64多個位元線65、67匯排流68偏壓配置供應(yīng)電壓69偏壓配置狀態(tài)機器71數(shù)據(jù)輸入線72數(shù)據(jù)輸出線74、75集成電路99前段工藝后之結(jié)構(gòu)101、102、225、226、227、455、656、657、658、662、663溝渠103、104、105、807-813摻雜區(qū)域107、111、117、118多晶硅108硅化物覆蓋材料120、500、512介電層130、131、132堆疊133、134、140、141、142、143、438、507、454、606、607側(cè)壁170薄膜層171、201、407、437、501、669保護罩層180、190、210、211、408、502、652、659光阻層180a、180b、190a、190b、200a、200b、507、508條紋210a、210b、211a、211b、212a、212b光阻結(jié)構(gòu)215、400第一電極構(gòu)件216、404、405第二電極構(gòu)件217第三電極構(gòu)件220、220a、220b、221a、221b、222a、222b單元結(jié)構(gòu)230、260、440、441、464、820介電填充層270、272頂端271填充構(gòu)件290、291、292毛邊300大致上平坦表面409、452較窄遮罩430較窄光阻圖案406、436、460、509、601、609、651、668存儲器材料層450、602、604犧牲層451、603、670、671遮罩453犧牲電橋461、462留下部分503、653、654、655、660、661位置506、605突出物520光罩608尾端610表面651雙溝渠層665、666、667電極結(jié)構(gòu)801-806導(dǎo)電線具體實施方式薄膜熔絲相變記憶單元，此存儲單元陣列和制造方法之詳細說明，參照圖1至圖72。圖1說明一存儲單元10的基本結(jié)構(gòu)，包含一存儲器材料電橋11，位于一電極層上，該電極層包含一第一電極12、一第二電極13及介于第一電極及第二電極之間的絕緣構(gòu)件14。第一電極12及第二電極13分別具有頂端表面12a及13a，同樣地，絕緣構(gòu)件14有頂端表面14a。在說明的實施例中，電極層中結(jié)構(gòu)的頂端表面12a、13a和14a界定電極層之一大致平坦的頂端表面，而存儲器材料電橋11則在電極層之平坦的頂端表面上，因此，第一電極及電橋11間之接觸，以及第二電極13及電橋11間之接觸系位于電橋11之底部。圖2顯示存儲單元結(jié)構(gòu)所形成之第一電極12、電橋11及第二電極13之間的電流路徑15?？梢詧?zhí)行存取電路使第一電極12及第二電極13在各種組態(tài)下接觸，來控制存儲單元的操作，使得藉由使用存儲器材料，可以按程序來設(shè)定電橋11為兩種固相之一，并可反向執(zhí)行。舉例來說，使用一硫族化合物(chalcogenide)為主的相變存儲器材料，此存儲單元可被設(shè)定在一相對高的電阻狀態(tài)，使其在電流路徑中至少一部份的電橋為非結(jié)晶狀態(tài)，且設(shè)定在一相對低的電阻狀態(tài)時，電流路徑中大部分的電橋為結(jié)晶狀態(tài)。圖3顯示位于電橋11中的活化通道16為材料導(dǎo)入的區(qū)域，用來轉(zhuǎn)換至少兩個固相?？梢詫⒋嘶罨ǖ?6在所述結(jié)構(gòu)中制造地極小，以降低引發(fā)相變化所需的電流強度。圖4說明存儲單元10的重要尺寸，活化通道的長度L(在x方向)，系由第一電極12及第二電極13間絕緣構(gòu)件14(在圖中稱為通道介電質(zhì))的寬度所界定。在存儲單元實施例中，藉由控制絕緣構(gòu)件14的寬度來控制長度L。在不同的實施例中，可使用薄膜沉積技術(shù)來建立絕緣構(gòu)件14之寬度，以在一電極堆疊之側(cè)邊形成一薄側(cè)壁介電質(zhì)。因此，在存儲單元實施例中，其具有小于100納米的通道長度L；于其他實施例中，有約40納米或更少的通道長度L；在其他實施例中，具有小于20納米的通道長度?？梢粤私獾氖牵粢榔渌囟☉?yīng)用所需，可以使用如原子層沉積及其他類似的薄膜沉積技術(shù)，使通道長度L甚至小于20納米。同樣地，在存儲單元的實施例中，電橋的厚度T(y方向)可以非常小，可以使用薄膜沉積技術(shù)在第一電極12、絕緣構(gòu)件14及第二電極13的頂端表面建立電橋的厚度。因此，在存儲單元的實施例中，電橋厚度T約50納米或更少；于其他實施例中，電橋的厚度T約20納米或更少；在其他實施例中，電橋的厚度T約10納米或更少?？梢粤私獾氖?，若依其他特定應(yīng)用所需，可以使用如原子層沉積及類似的薄膜沉積技術(shù)，使電橋的厚度T甚至小于10納米，只要使得電橋的厚度足夠長，得以執(zhí)行其作為存儲器元件的目的，即具有至少兩固相，可藉由電流或施加電壓在第一電極及第二電極來轉(zhuǎn)換。如圖4所示，電橋的寬度W(z方向)同樣地非常小。在最佳實施例中實施使電橋的寬度W小于100納米。在一些實施例中，電橋的寬度W約40納米或更小。存儲單元的實施例包含相變式存儲器材料，包含硫族化合物為主的材料及其他材料，用于電橋11。硫族化合物包含這四種中的任一種元素氧(O)、硫(S)、硒(Se)及碲(Te)，形成周期表中的VI族部分。硫族化合物包含有多正電或自由基的硫?qū)僭?chalcogen)之化合物。硫族化合物合金包含硫族化合物與其他材料如過渡金屬之組合物。硫族化合物合金通常含有元素周期表第六欄之一或多個元素，如鍺(Ge)和錫(Sn)。硫族化合物合金常常包含銻(Sb)、鎵(Ga)、銦(In)及銀(Ag)之一或多種。許多以相變?yōu)榛A(chǔ)的存儲器材料已被描述于技術(shù)文獻中，其包含鎵/銻(Ga/Sb)、銦/銻(In/Sb)、銦/硒(In/Se)、銻/碲(Sb/Te)、鍺/碲(Ge/Te)、鍺/銻/碲(Ge/Sb/Te)、銦/銻/碲(In/Sb/Te)、鎵/硒/碲(Ga/Se/Te)、錫/銻/碲(Sn/Sb/Te)、銦/銻/鍺(In/Sb/Ge)、銀/銦/銻/碲(Ag/In/Sb/Te)、鍺/錫/銻/碲(Ge/Sn/Sb/Te)、鍺/銻/硒/碲(Ge/Sb/Se/Te)及碲/鍺/銻/硫(Te/Ge/Sb/S)。在鍺/銻/碲(Ge/Sb/Te)合金一族中，一大范圍內(nèi)的合金組合物是可以使用的，此組成物可以是TeaGebSb100-(a+b)，一研究員曾說一最好用的合金，碲(Te)在沉積材料中之濃度最好低于70％，典型小于60％，一般范圍在23％至約58％，且較佳為具有48％至58％的碲(Te)。鍺(Ge)在材料中的濃度約5％以上，且范圍從約8％至30％，一般仍會低于50％。最佳的情況是鍺(Ge)的濃度從約8％至約40％。在此組成物中的其余主要建構(gòu)元件為銻(Sb)。這些比例為在建構(gòu)元件的原子總量百分比中原子所占的比例(見Ovshinsky專利號′112，第10-11欄)。由另一研究員所估計的特定合金包含Ge2Sb2Te5、GeSb2Te4及GeSb4Te7(NoboruYamada發(fā)表于SPIE第3109期，第28-37頁(1997)之「高數(shù)據(jù)記錄速度的鍺-銻-碲相變化光碟機之潛能(″PotentialofGe-Sb-TePhase-ChangeOpticalDisksforHigh-Data-RateRecording″)」。一般而言，一過渡金屬，如鉻(Cr)、鐵(Fe)、鎳(Ni)、鈮(Nb)、鈀(Pd)及鉑(Pt)及其混合物或合金可以與鍺/銻/碲(Ge/Sb/Te)組合，以形成具有可程序規(guī)劃的電阻特性之相變合金，其可用的存儲器材料的例子系說明于Ovshinsky專利號′112，第10-11欄中，在此參考之。相變合金可以在材料為一般非結(jié)晶固相之第一結(jié)構(gòu)狀態(tài)及存儲單元之活化通道區(qū)域中，局部之材料為一般結(jié)晶固相之第二狀態(tài)間轉(zhuǎn)換，這些合金至少是雙穩(wěn)定(bistable)?！阜墙Y(jié)晶」一詞在此系指一相對不整齊的結(jié)構(gòu)，較單一結(jié)晶無次序，其可知之特征如相較于結(jié)晶狀態(tài)具有較高的電阻。「結(jié)晶」在此系指一相對整齊的結(jié)構(gòu)，較非結(jié)晶結(jié)構(gòu)整齊，其可知之特征如相較于非晶狀態(tài)具有較低的電阻。相變材料典型地可在跨越完全非結(jié)晶及結(jié)晶的狀態(tài)間光譜的局部區(qū)域，以電性的方式在不同而可檢測的狀態(tài)間轉(zhuǎn)換。受非結(jié)晶相及結(jié)晶相變化影響的其他材料之特征包含原子價數(shù)、自由電子密度及活化能。材料可能轉(zhuǎn)換至不同的相或轉(zhuǎn)換為兩種或多種固相之混合狀態(tài)中，形成介于完全非結(jié)晶相及完全結(jié)晶相間之間的灰色程度，而材料之電性也可能因此而變化。相變合金可以藉由使用電子脈沖讓其從一相狀態(tài)變?yōu)榱硪幌酄顟B(tài)。已經(jīng)可觀察到較短、較高振幅脈沖傾向?qū)⑾嘧儾牧献優(yōu)橐话惴墙Y(jié)晶狀態(tài)，而較長、較低振幅的脈沖傾向?qū)⑾嘧儾牧献優(yōu)橐话憬Y(jié)晶狀態(tài)。對于較短、較高振幅脈沖，其能量高到足夠使結(jié)晶結(jié)構(gòu)之鍵結(jié)斷裂，且短到足以避免原子重新編組成結(jié)晶狀態(tài)?？梢詻Q定適當?shù)拿}沖輪廓，無須過度的實驗，特別適于特定的相變合金。在下列揭露之段落，相變材料是指GST，而且可理解為其他種類的相變材料也可被使用。描述于此且用于相變存儲器(PCRAM)實施之可用材料為Ge2Sb2Te5。圖5描述一相變存儲單元之結(jié)構(gòu)。該單元形成于半導(dǎo)體基材20之上。如淺溝渠絕緣體STI介電層(未顯示)之隔離結(jié)構(gòu)，隔離同一列的一對存儲單元存取晶體管，此存取晶體管系由p型基材20中作為共同源極區(qū)域的n型電極26及作為漏極區(qū)域之p型電極25及27所形成。多晶硅字元線23及24形成存取晶體管的柵極。一介電填充層(未說明)系形成于多晶硅字元線上，此層為圖案化且導(dǎo)電之結(jié)構(gòu)，包含共同源極線28及形成的栓塞結(jié)構(gòu)29及30。此導(dǎo)電材料可以是鎢或其他材料，及適于栓塞及線結(jié)構(gòu)之組合物。共同源極線28與源極區(qū)域26接觸，且沿陣列中之列作為共同源極線。此栓塞結(jié)構(gòu)29及30分別與漏極電極25及26接觸。填充層(未顯示)、共同源極線28及栓塞結(jié)構(gòu)29及30具有大致平坦的頂端表面，適于形成電極層31。電極層31包含電極構(gòu)件32、33及34，各自以絕緣構(gòu)件分隔，絕緣構(gòu)件包含如下描述之側(cè)壁制作過程所形成之柵欄(fence)35a及35b及底部39。在一實施例中，底部39可較結(jié)構(gòu)實施例中之柵欄35a及35b厚，且分隔電極構(gòu)件33與共同源極線28。舉例來說，底部可以具有如80至140納米厚，而柵欄則窄許多，如所需地降低源極線28及電極構(gòu)件33之間的電容匹配。于一實施例中，柵欄35a及35b包含位于電極構(gòu)件32、34側(cè)壁的薄膜介電材料，其在電極層31之表面有一厚度，將由側(cè)壁上的薄膜厚度決定之。存儲器材料如GST的一薄膜電橋36，覆蓋在橫跨柵欄構(gòu)件35a之一側(cè)上之電極31上，形成一第一存儲單元，而存儲器材料如GST的一薄膜電橋37，覆蓋在橫跨柵欄部35b之另一側(cè)上之電極31上，形成一第二存儲單元。介電填充層(未顯示)覆蓋在薄膜電橋36、37上，此介電填充層包含二氧化硅、一聚亞醯氨、氮化硅或其他介電填充材料。在實施例中，此填充層包含對于熱及電性而言相當佳的絕緣體，提供電橋?qū)岷碗娭^緣。鎢栓塞38與電極構(gòu)件33接觸。一圖案化導(dǎo)電層40包含金屬或其他導(dǎo)電材料，并包含在一陣列結(jié)構(gòu)中的位元線，覆蓋于介電填充層上，且與栓塞38接觸，以對應(yīng)于薄膜電橋36及薄膜電橋37，建立存儲單元之存取。圖6顯示上述圖5之半導(dǎo)體基材層20之結(jié)構(gòu)的規(guī)劃設(shè)計圖。字元線23及24配置為沿著那些陣列中的存儲單元，大致平行于共同源極線28。栓塞29及30分別接觸半導(dǎo)體基材中的存取晶體管之電極及電極構(gòu)件32及34。存儲器材料之薄膜電橋36及37覆蓋在電極構(gòu)件32、33及34上，且絕緣柵欄35a、35b分隔電極構(gòu)件。栓塞38接觸電橋36及37間之電極構(gòu)件33及圖案化導(dǎo)電層40中的金屬位元線41下方(圖6中透明部分)。金屬位元線42(非透明部分)亦于圖6中指出，以強調(diào)本結(jié)構(gòu)之陣列設(shè)計。在操作時，可藉由對字元線23施加一可控式信號以完成對應(yīng)于電橋36存取存儲單元，字元線23透過電極25、栓塞及電極構(gòu)件32，而連接共同源極線28及薄膜電橋36。電極構(gòu)件33藉由接觸栓塞而與圖案化的導(dǎo)電層40連接。同樣地，藉由對字元線24施加一可控信號以完成對應(yīng)于電橋37存取存儲單元。可了解的是有多種材料可用于實施說明于圖5及圖6中的結(jié)構(gòu)。舉例來說，可以使用金屬化銅。另一金屬化的類型，亦可使用包含鋁、氮化鈦及鎢為主的材料。也可以使用非金屬、導(dǎo)電材料，如摻雜的多晶硅。在說明的實施例中，較佳的電極材料為氮化鈦(TiN)或氮化鉭(TaN)。電極也可能是氮化鋁鈦(TiAlN)或氮化鋁鉭(TiAlN)，或可能包含進一步的例式選自鈦(Ti)、鎢(W)、鉬(Mo)、鋁(Al)、鉭(Ta)、銅(Cu)、鉑(Pt)、銥(Ir)、鑭(La)、鎳(Ni)、釕(Ru)及其合金所組成之群組之元素。電極間之柵欄部35a、35b可能為硅的氧化物、硅的氮氧化物、氮化硅、三氧化二鋁或其他低介電常數(shù)(lowK)的介電質(zhì)。電極間之絕緣層可能包含選自硅(Si)、鈦(Ti)、鋁(Al)、鉭(Ta)、氮(N)、氧(O)、碳(C)之一或多元素。圖7為存儲器陣列之示意說明，其可一并參照前述之圖5及圖6來實施。因此，圖7之元件的元件代號與圖5及圖6之結(jié)構(gòu)的元件相配?？梢粤私獾氖菆D7所述之陣列結(jié)構(gòu)可以使用其他存儲單元結(jié)構(gòu)來實施。在圖7的示意說明中，共同源極線28、字元線23及字元線24大致在y方向平行排列。位元線41及42大致在x方向平行排列。因此，在方塊45中的一Y解碼器及一字元線驅(qū)動器與字元線23、24連接，在方塊46中的一X解碼器及一組檢測放大器與位元線41及42相連接。共同源極線28與存取晶體管50、51、52及53之源極電極連接。存取晶體管50之柵極柵極與字元線23連接。存取晶體管51之柵極與字元線24連接。存取晶體管52之柵極與字元線23連接。存取晶體管53之柵極與字元線24連接。存取晶體管50之源極與電橋36之電極構(gòu)件32連接，其之后將與電極構(gòu)件34連接。相同地，存取晶體管51之源極與電橋37之電極構(gòu)件33連接，其之后將與電極構(gòu)件34連接。電極構(gòu)件34與位元線41連接。為了圖示說明，電極構(gòu)件34圖示于位元線上之分開位置?？梢粤私獾氖窃谄渌麑嵤├校珠_的電極構(gòu)件可以用在分開的存儲單元電橋。存取晶體管52及53系對應(yīng)于存儲單元在線42上連接。可見到共同源極線28由兩列的存儲單元所共用，此處之列為圖中的Y方向。相同地，電極構(gòu)件34由陣列中一行的兩個存儲單元所共用，此處之行為圖中的X方向。圖8為根據(jù)本發(fā)明之一實施例，一集成電路的簡單方塊圖。集成電路74包含位于一半導(dǎo)體基材、使用薄膜熔絲相變存儲單元所實施的一存儲器陣列60。一列解碼器61與多個字元線62連接，且沿存儲器陣列60的列排列。一行解碼器63與多個位元線64連接，且沿存儲器陣列60的行排列，以讀取及程序化來自陣列60中多個柵極存儲單元之數(shù)據(jù)。在匯排流65上提供位置至行解碼器63及列解碼器61。在方塊66中的檢測放大器及數(shù)據(jù)輸入結(jié)構(gòu)藉由數(shù)據(jù)匯排流67而與行解碼器63連接。從集成電路75上之輸入/輸出埠通過數(shù)據(jù)輸入線71，或從其他數(shù)據(jù)來源內(nèi)部或外部至集成電路75，而將數(shù)據(jù)提供至方塊66之數(shù)據(jù)輸入結(jié)構(gòu)。在說明的實施例，在集成電路上也可以包含其他電路，如一般目的的處理器或特定目的的應(yīng)用電路，或提供晶片上系統(tǒng)功能之模組的結(jié)合，其中晶片上系統(tǒng)功能系由薄膜熔絲相變存儲單元陣列所提供。將數(shù)據(jù)方塊66的檢測放大器數(shù)據(jù)經(jīng)由數(shù)據(jù)輸出線72提供給集成電路75上之輸入/輸出部，或給其他數(shù)據(jù)目標于內(nèi)部或外部至集成電路75。實施在本例中的控制器系使用偏壓配置狀態(tài)機器69，以控制施加偏壓配置供應(yīng)電壓68，如讀取、程序化、抹除、抹除確認及程序化確認電壓。可以使用先有技術(shù)中所知之特定目的邏輯電路來實施此控制器。在另一實施例中，此控制器包含一般目的處理器，可能可以實施于同一集成電路上，其可執(zhí)行一電腦化程序以控制元件的操作。于另一實施例中，將特定目的的邏輯電路與一般目的的處理器結(jié)合，可以用于實施控制器。圖9說明在一實施例中，前段工藝后之結(jié)構(gòu)99，對應(yīng)于圖7所示陣列中的位元線、源極線及存取晶體管，形成標準互補式金屬氧化半導(dǎo)體結(jié)構(gòu)(CMOS)。在圖9中，源極線106覆蓋在半導(dǎo)體基材中的摻雜區(qū)域103上，其中摻雜區(qū)域103系對應(yīng)于圖中左側(cè)第一存取晶體管之源極電極及圖中右側(cè)之第二存取晶體管。在此實施例中，此源極線106延伸至結(jié)構(gòu)99之頂端表面。于另一實施例中，此源極線并未延伸至表面的各個方向。摻雜區(qū)域104對應(yīng)于第一存取晶體管之漏極電極。包含多晶硅107及硅化金屬罩蓋108的字元線作為第一存取晶體管的柵極。介電層109覆蓋在多晶硅107及硅化物覆蓋材料108。栓塞110與摻雜區(qū)域104接觸，且提供至結(jié)構(gòu)99之表面的一導(dǎo)電途徑，供下述之存儲單元電極接觸。藉由摻雜區(qū)域105來提供第二存取晶體管之漏極電極。包含多晶硅線111及硅化物覆蓋材料(未標示)的一字元線作為第二晶體管的柵極。栓塞112與摻雜區(qū)域105接觸，且提供至結(jié)構(gòu)99之頂端表面的一導(dǎo)電途徑，供與下述之存儲單元電極接觸。絕緣溝渠101及102將連接至栓塞110及112的兩晶體管結(jié)構(gòu)從相鄰的兩晶體管結(jié)構(gòu)分隔。在左側(cè)顯示字元線多晶硅117及栓塞114。在右側(cè)，顯示字元線多晶硅118及栓塞113。說明于圖9之結(jié)構(gòu)99提供一基材供形成存儲單元組件，其包含第一及第二電極，及存儲器材料電橋，將于下詳細描述。圖10說明此工藝的下一個階段，其中在結(jié)構(gòu)99之表面形成包含氮化硅或其他材料之薄介電層120。然后一導(dǎo)電材料層121，如氮化鈦之層形成于介電層120之上。圖11A及圖11B說明此工藝的下一個階段，圖案化導(dǎo)電極層121及介電層120以在結(jié)構(gòu)99的表面介定電極堆疊130、131及132。在此實施例中，藉由一光罩微影步驟界定電極堆疊，包含產(chǎn)生一圖案化光阻層，后續(xù)進行先有技術(shù)的尺寸測量及確認步驟，以及之后蝕刻氮化鈦及氮化硅，以形成層121及層120。此堆疊結(jié)構(gòu)具有側(cè)壁133及134。圖12說明此工藝的下一個階段，在堆疊130、131、132的側(cè)壁形成介電側(cè)壁140、141、142及143，此步驟藉由在堆疊及堆疊的側(cè)壁形成一薄膜介電層(未顯示)，之后進行非等向性蝕刻此薄膜介電層，以移除堆疊間及堆疊表面的薄膜介電層，剩下位于側(cè)壁上的薄膜介電層。在此工藝的實施例中，用于形成側(cè)壁140、141、142及143的材料包含氮化硅及其他介電材料，如二氧化硅、氮氧化硅、氧化鋁及類似者。圖13說明此工藝的下一個階段，在堆疊130、131、132及側(cè)壁140、141、142、143上形成一第二電極材料層150。此電極材料層150包含氮化鈦或其他適當?shù)膶?dǎo)電材料，如氮化鉭、鋁合金、銅合金、摻雜的多晶硅等。圖14說明此工藝的下一個階段，蝕刻并平坦化第二電極材料層150、側(cè)壁140、141、142、143及疊層130、131、132，以在結(jié)構(gòu)99提供的基材上界定一電極層。研磨工藝的實施例包含化學(xué)機械研磨工藝，之后進行先有技術(shù)中的擦拭清潔及液體或氣體清潔步驟。此電極層包含電極構(gòu)件160、161、162，以及介于其中的絕緣構(gòu)件163及164。在此說明的實施例中，該電極層具有大致上平坦的頂端表面。如所揭露的實施例，絕緣構(gòu)件163及164包含在電極構(gòu)件161下方延伸的部份結(jié)構(gòu)，將它與源極線隔離。于其他實施例中，電極構(gòu)件及絕緣構(gòu)件可能使用不同的材料。圖15說明此工藝的下一個階段，在電極層之大致平坦的頂端表面上形成相變式存儲器材料之薄膜層170。此存儲器材料系在約攝氏250度使用無須瞄準的濺鍍沉積。如此當使用Ge2Sb2Te5作為相變存儲器材料時，將產(chǎn)生具有約60納米或更少的薄膜層。實施例包含濺鍍整個晶圓至平坦的表面上形成40納米的厚度。在一些實施例中，此薄膜層170具有小于100納米的厚度，且較佳為40納米或更少。在存儲器元件的實施例中，薄膜層170具有小于20納米的厚度，如10納米。在形成薄膜層170之后，形成一保護罩層171。此保護罩層171包含在薄膜層170上形成的低溫沉積之二氧化硅或其他介電材料。此保護罩層171較佳為良好電絕緣體及良好熱絕緣體，且保護存儲器材料以免于之后的步驟的損害，例如可能損害材料的光阻剝除步驟。此工藝包含使用低于約攝氏200度之處理溫度，形成低溫內(nèi)襯介電層，如氮化硅層或氧化硅層。亦可使用其他適當?shù)墓に嚾缡褂秒姖{加強式化學(xué)氣相沉積(PECVD)形成二氧化硅。在形成保護罩層171之后，可以使用較高溫的工藝，如高密度電漿(HDP)化學(xué)氣相沉積(CVD)來形成一介電填充層于存儲器材料上。圖16A及圖16B說明此工藝的下一個階段，在一光罩微影工藝中形成且圖案化一光阻層180，以在薄膜層170及保護罩層171上界定條紋180a、180b。如圖16A所示，絕緣構(gòu)件163及164在光阻條紋180a、180b之間露出。根據(jù)所應(yīng)用的顯影工藝，將形成盡可能窄的光阻條紋。舉例來說，條紋之寬度與顯影工藝所用之最小特征尺寸F相等，其中在目前光罩微影工藝中，處理的最小特征尺寸可能在0.2微米(200納米)，0.14微米或0.09微米的等級。很明顯當微影工藝晉升時，處理的實施例可能適于更窄的最小特征尺寸。圖17A及圖17B說明此工藝的下一個階段，將圖16A中的光阻條紋180a、180b修整，以形成較窄光阻條紋190a、190b。如圖17B所示，此修整后光阻190較圖16B中的光阻層180薄。在一實施例中，使用反應(yīng)性離子蝕刻工藝或其他方法之非等向性蝕刻來修整光阻條紋。蝕刻將光阻條紋修整為更窄的線寬。較窄光阻條紋190a、190b之實施例為少于100納米寬。在其他實施例中，較窄光阻條紋190a、190b為40納米或更窄的寬度。光阻的修整系藉由使用一氧化電漿來進行非等向性蝕刻此光阻，如在0.09微米(90納米)的最小特征尺寸微影工藝環(huán)境下，修整光阻的寬度及厚度至約為40納米。在另一實施例中，將一硬遮罩層，如氮化硅或二氧化硅的低溫沉積層置于光阻圖案的底部，以避免在光阻剝除處理期間，蝕刻損害存儲器材料。圖18A及圖18B說明此工藝的下一個階段，將較窄光阻條紋190a、190b作為蝕刻遮罩，蝕刻存儲器材料的薄膜層，以微影的方式界定存儲器材料的條紋200a、200b，在此可能有或沒有保護罩層201。如所示，條紋200a、200b跨越絕緣構(gòu)件163、164及電極層的電極構(gòu)件。存儲器材料的處理之實施例包含一GST硫族化合物為主的材料，且以如氯為主或氟為主的反應(yīng)性離子蝕刻處理予以蝕刻。圖19A及圖19B說明此處理的下一個階段，形成且圖案化另一光阻層210、211，以界定光阻結(jié)構(gòu)210a、210b、211a、211b、212a及212b。此單元結(jié)構(gòu)對應(yīng)于存儲單元，將于下詳述。此單元結(jié)構(gòu)較存儲器材料之條紋200a、200b寬，這是因為其寬度等同于在處理中使用微影工藝，如光罩式微影工藝所達到的，且無修整的寬度。因此，在一些實施例中，此寬度等同于形成此層所使用之微影工藝之最小特征尺寸F。圖20A及圖20B說明此工藝的下一個階段，光阻結(jié)構(gòu)210a、210b、211a、211b、212a及212b作為蝕刻遮罩，藉由蝕刻溝渠225、226至結(jié)構(gòu)99中的絕緣介電結(jié)構(gòu)，以界定單元結(jié)構(gòu)220a、220b、221a、221b、222a及222b，且在單元之行間的溝渠227垂直于字元線。此單元結(jié)構(gòu)220a包含第一電極構(gòu)件215、第二電極構(gòu)件216及第三電極構(gòu)件217。絕緣構(gòu)件163分隔第一電極構(gòu)件215及第二電極構(gòu)件216。絕緣構(gòu)件164分隔第一電極構(gòu)件215及第三電極構(gòu)件217。存儲器材料電橋218覆蓋電極構(gòu)件215、216及217及絕緣構(gòu)件163、164，以在結(jié)構(gòu)220上建立兩個存儲單元。圖21說明此工藝的下一個階段，有平坦頂端表面的介電填充層230在電極結(jié)構(gòu)上形成，且將其間之縫隙及溝渠填充。在一實施例中，此填充層230系由高密度電漿(HDP)化學(xué)氣相沉積(CVD)所形成，之后以化學(xué)機械研磨及清洗。此介電填充層可能包含硅的氧化物、硅的氮化物及其他絕緣材料，較佳微具有良好的熱絕緣及電絕緣特性。在一些實施例中，提供一結(jié)構(gòu)供電橋之熱絕緣，除了有或可代替介電填充層。在一實施例中，在介電層填充前，藉由在電橋(218)上及選擇性地在電極層上提供一熱絕緣材料之罩蓋層以形成熱絕緣結(jié)構(gòu)。熱絕緣材料層代表性的材料包含元素硅(Si)、碳(C)、氧(O)、氟(F)及氫(H)的組合物?？捎糜跓峤^緣罩蓋層的熱絕緣材料之候選者包含二氧化硅、硅碳氧化物(SICOH)、聚醯胺及碳氟聚合物。其他可用于熱絕緣罩蓋層的熱絕緣材料之候選者包含氟化二氧化硅(fluorinatedSiO2)、倍半硅氧烷(silsesquioxane)、聚亞芳香醚(Polyaryleneether)、聚對二甲苯(Parylene)、氟聚合物(fluoro-polymer)、氟化非晶硅碳(fluorinatedamorphouscarbon)、類鉆碳(diamondlikecarbon)、中孔徑硅土、多孔倍半硅氧烷、多孔聚亞醯胺及多孔聚亞芳香醚。在其他實施例中，此熱絕緣結(jié)構(gòu)包含，在電橋218上形成之介電填充層中之氣體填充(gas-filled)縫隙，以供熱絕緣。單層或多層皆可作為熱絕緣及電絕緣體。圖22A及圖22B說明此工藝的下一個階段，通過存儲器材料及填充材料，蝕刻介電層230至電極材料以形成通道(未顯示)。此通道蝕刻工藝可能為對填充及存儲器材料進行單一非等向性蝕刻，或分為兩步驟，先以第一蝕刻化學(xué)蝕刻填充材料，再以第二蝕刻化學(xué)蝕刻存儲器材料。在形成通道之后，以鎢或其他導(dǎo)電材料填充通道，以形成接觸電極結(jié)構(gòu)中之第一電極構(gòu)件(如電極構(gòu)件215)的栓塞240、241及242，以供電極層上具有電路的之電通訊。在處理的實施例中，此通道與先有技術(shù)中的擴散阻障層且/或粘著層對齊，且以鎢或其他導(dǎo)電材料填充。之后此結(jié)構(gòu)藉由化學(xué)機械研磨予以平坦化并清潔之。最后，實施一「清潔(cleanup)」蝕刻，產(chǎn)生的結(jié)構(gòu)便可被清潔。圖23說明此工藝之下一個階段，在填充層上形成與栓塞接觸的圖案化導(dǎo)電層250，提供位元線及其他存儲器元件之導(dǎo)體，產(chǎn)生圖5所說明及描述之結(jié)構(gòu)。在工藝的實施例中，使用銅合金鑲嵌金屬化工藝，其中沉積氟硅玻璃(FSG)于暴露的表面，之后依所需在圖案中形成光阻圖案，以形成圖案化光阻層。實施蝕刻，以移除暴露的氟硅玻璃，且之后沉積內(nèi)里及晶種層(seedlayer)于圖案中。之后實施銅電鍍，以填充此圖案。在電鍍后，實施退火步驟，接著為研磨步驟。于其他實施例中，可以使用標準的鋁-銅工藝或其他先有技術(shù)中的金屬化工藝。圖24A至圖24E說明另一研磨圖13之結(jié)構(gòu)以獲得圖14之結(jié)構(gòu)的工藝。如圖24A所示，圖13之結(jié)構(gòu)系由一填充層260，如電阻或多晶硅所覆蓋，其覆蓋第二電極材料層150。圖24A亦說明工藝對存儲器陣列外周邊電路的效應(yīng)。尤其是除了周邊電路由任一側(cè)邊所覆蓋之外，第一電極材料層261覆蓋周邊電路。同樣地，填充層260覆蓋層261。圖24B說明此流程的下一個階段，藉由化學(xué)機械研磨及其方法蝕刻及平坦化填充層260，直到跨越陣列及周邊電路的第二電極材料層150之頂端270、272，并在第二電極材料層150之突出部分間留下填充構(gòu)件271。圖24C說明此流程的下一個階段，選擇性地非等向性回蝕第二電極材料層(此例為氮化鈦)至約所期待的電極層之表面的程度，并留下填充構(gòu)件271及電極材料的毛邊于填充構(gòu)件的側(cè)邊及絕緣構(gòu)件之上。之后，如圖24D所示，此填充材料被選擇性地蝕刻，并留下毛邊290、291、292在第二電極材料中。圖24E說明此流程的下一個階段，實施化學(xué)研磨步驟以平坦化此結(jié)構(gòu)，留下實質(zhì)上平坦表面300于陣列區(qū)域中及留下實質(zhì)上平坦的表面于邊緣區(qū)域中，如圖14之結(jié)構(gòu)。圖14所使用的元件符號與圖24E之結(jié)構(gòu)所包含之元件符號相似，在此不再贅述。參考形成電極結(jié)構(gòu)及存儲器材料電橋的圖16A、16B至圖20A-20B，圖25A-25B和圖26A-26B說明另一技術(shù)。顯示于圖25B之結(jié)構(gòu)包含有半導(dǎo)體基材中的源極區(qū)域104、105之前段存取電路組件、在半導(dǎo)體基材中的共同源極區(qū)域103、覆蓋在半導(dǎo)體基材中的通道之字元線106、107、接觸共同源極區(qū)域103的金屬源極線111，以及延伸在電極層中存儲單元的源極電極104、105及第二電極之間的接觸栓塞110、112，于以上已詳細描述。根據(jù)說明的工藝，電極系在電極層圖案化，且存儲器材料電橋系在自我校準工藝中圖案化。因此，在圖25A-25B的制備步驟中，參考前述之圖14或其他方法形成電極層。在此步驟中的電極層包含第一電極構(gòu)件400，其在條紋中沿基材周邊延伸至在絕緣構(gòu)件的底部401上排列的頁。同樣地，在此階段的電極層包含兩個第二電極構(gòu)件404、405，其在平行的條紋中沿基材周邊至延伸至絕緣柵欄402、403外的頁，且以其分隔第一及第二電極構(gòu)件。在形成電極層之后，參考圖15所述，形成存儲器材料層406及保護罩蓋層407。接下來如所述，沉積并圖案化光阻層408，以界定兩存儲單元組(圖25A)的圖案，其在中心包含由構(gòu)件400所形成的第一電極，以及構(gòu)件404所形成在左側(cè)的第二電極，以及由構(gòu)件405所形成在右側(cè)的第二電極。使用說明于圖25A之圖案，蝕刻罩蓋層407、存儲器材料層408及電極層以界定堆疊，其中留下的部分電極層(404、400、405)系與存儲器材料層406對齊。圖26A-26B所述之下一個步驟，實施光阻修整處理，為等向性地蝕刻圖25A的光阻408，以形成較窄蝕刻遮罩409于存儲器材料層及保護罩蓋層407上。圖27A-27B所述之下一個步驟，根據(jù)較窄蝕刻遮罩409而蝕刻罩蓋層407及存儲器材料層406。之后將光阻剝除，留下存儲器材料之窄橋，其具有次微影寬度且與電極構(gòu)件400、404、405自我校準。圖25A-B到圖27A-B所述之工藝可用于其他上下文中產(chǎn)生自我校準窄線結(jié)構(gòu)?？蓪⑵渌夹g(shù)、自對準、次微影(sub-lithographic)電橋?qū)嵤┰谒袌D28A-28B至圖33的描述中。圖28A-28B說明此工藝的第一步驟，相似于圖25A和圖25B說明的步驟。相同的元件符號可以使用，不再贅述其組件。在圖28A-28B中，將此透視圖展開，以顯示存儲單元對中的絕緣構(gòu)件420、421，及說明光阻圖案408中的代號。因此，如所示，此光阻層系使用微影工藝圖案化以界定在電極層上之存儲器材料電橋的部分。在下一個步驟，如圖29A-29B所示，使光阻圖案408經(jīng)等向性蝕刻以修整其寬度為更窄的圖案430。接著，蝕刻存儲器材料層406及罩蓋層407，而以圖案430所界定之更窄的蝕刻遮罩保護，且將光阻剝除，留下如圖30A-30B所示之結(jié)構(gòu)。如圖30A-30B所示，包含存儲器材料層436及罩層437的堆疊之窄橋，系位于第一電極構(gòu)件400之上，且第二電極構(gòu)件402位于其左側(cè)，而第二電極構(gòu)件405位于其右側(cè)。此橋延伸跨越絕緣構(gòu)件404及403。在下一個步驟，如圖31A-31B所示，側(cè)壁結(jié)構(gòu)438形成于存儲器材料436及罩蓋層437之堆疊上，其系藉由沉積如氮化硅之材料層于基材上，及之后非等向性蝕刻此層，留下側(cè)壁438。存儲器材料436及罩層437之堆疊與側(cè)壁438結(jié)合而形成電極層之一新的蝕刻遮罩，此電極較電橋?qū)捛遗c之自我校準。如圖32A-32B所示，使用此側(cè)壁蝕刻遮罩以蝕刻電極層，移除材料至介電填充層440且留下電極層之電極結(jié)構(gòu)，其與窄存儲器材料電橋、以及絕緣構(gòu)件403和404自我校準。如圖33所示，使用一介電填充441于結(jié)構(gòu)上，將電極結(jié)構(gòu)間的溝渠及存儲器材料電橋填充。產(chǎn)生的結(jié)構(gòu)可用于形成接觸電極層之通道及栓塞的處理及金屬化。圖34A-34B至圖46說明另一實施在電極層上之存儲器材料電橋的工藝，其基于鑲嵌技術(shù)，可以避免存儲器材料暴露在光阻和光阻剝除工藝。第一鑲嵌技術(shù)系由圖34A-34B所開始之工藝予以說明。圖34A-34B說明圖14的結(jié)構(gòu)，其包含前段結(jié)構(gòu)(標示為103-107，110-112，420、421)且該電極層包含一第一電極構(gòu)件400，且第二電極構(gòu)件404于其左，第二電極構(gòu)件405于其右，其在條紋中沿基材周邊至頁延伸，如前所詳細描述。根據(jù)鑲嵌技術(shù)的第一實施例，如二氧化硅的介電層500形成于電極層上，且如氮化硅的罩層501覆蓋介電層500。將光阻502圖案化以界定溝渠之位置503，使其在層500、501中被蝕刻，并暴露罩層501的表面且橫跨存儲單元的絕緣柵欄402、403。在下一個步驟，說明于圖35A-35B，蝕刻層500、501且將光阻剝除，留下溝渠于層500及501，且延伸至電極層的表面。接著，如圖36所示，以選擇蝕刻介電層500之方式蝕刻第圖35B的結(jié)構(gòu)，在介電層500中的側(cè)壁507之上留下罩層501的突出物。二氧化硅層500與氮化硅層501的選擇性蝕刻例如可包含，將之浸在稀釋或緩沖的氫氟酸(HF)中。之后，如圖37所示，在結(jié)構(gòu)上沉積一存儲器材料層，在溝渠中留下條紋508及位于罩層501上的層509。因為有突出物506，使得存儲器材料層不會形成在側(cè)壁507上。在下一個步驟，將罩層501頂上的存儲器材料的部分509及罩層501移除，且將溝渠以介電材料填充以覆蓋存儲器材料之條紋507，且平坦化結(jié)構(gòu)以形成如圖38所示之介電層512。圖39A-39B說明下一個步驟，其中將光阻涂布于介電層512上，且圖案化以界定第一電極514、第二電極515、516及存儲器材料電橋511、513的布局。根據(jù)光罩520之圖案而蝕刻介電填充420下方的介電層512、存儲器材料及電極金屬層。實施之后的步驟以填充環(huán)繞電極所產(chǎn)生的溝渠、形成第一電極514的接觸以及形成位元線位于此結(jié)構(gòu)上方，如圖21-23所示之工藝。圖40說明形成存儲器材料電橋的另一種鑲嵌技術(shù)的起始步驟。此工藝開始于形成前段結(jié)構(gòu)(標示為103-107，110-112，420、421)及有第一電極構(gòu)件400，第二電極構(gòu)件404于其左，第二電極構(gòu)件405于其右，其在條紋中沿基材周邊垂直延伸至頁的電極層，如前所詳細描述。在此實施例中，在電極層上沉積多晶硅的犧牲層450或其他材料。如圖41A-41B所示，涂布一光阻層且圖案化以界定遮罩451，其位于將由電極構(gòu)件400、404、405形成的電極結(jié)構(gòu)之上。之后等向性蝕刻此光阻層以形成較窄遮罩結(jié)構(gòu)452，如圖42A-42B所示。此較窄遮罩結(jié)構(gòu)452之后作為蝕刻遮罩，以在電極層上界定更窄的犧牲材料之犧牲電橋453，如圖43A-43B所示。之后，在犧牲電橋453上施加一側(cè)壁結(jié)構(gòu)454，其作為電極層中電極結(jié)構(gòu)之蝕刻遮罩，其包含電極構(gòu)件400、404、405，及絕緣構(gòu)件402、403。圖44A-44B說明蝕刻電極層的結(jié)果，其使用由犧牲電橋453及側(cè)壁454所形成的蝕刻遮罩，產(chǎn)生介電填充440下的溝渠455，且隔離電極結(jié)構(gòu)。在蝕刻之后，將犧牲材料電橋453移除，留下側(cè)壁結(jié)構(gòu)454，且在此技術(shù)中在溝渠455中形成覆蓋側(cè)壁結(jié)構(gòu)454的存儲器材料層460，如圖45所示。如圖46所示，研磨產(chǎn)生的結(jié)構(gòu)以移除層460之頂部，留下電極結(jié)構(gòu)上的部分461及溝渠455中的部分462。實施一介電填充層464且將其平坦化以形成如圖46的結(jié)構(gòu)，其可用于形成通道、接觸栓塞之工藝及金屬化，如前所述。圖47至圖54A-54B說明在基材上形成金屬窄線的另一技術(shù)，如此所述，其可用于制造電極層上的存儲器材料電橋。如圖47所示，此工藝起始于提供具有材料層601，如前述之存儲器材料的基材600。層601可能包含一罩蓋層。一犧牲層602形成于層601上，其材料如二氧化硅、氮化硅、多晶硅及類似者。涂布光阻層且圖案化以在犧牲層602上提供一蝕刻遮罩603。在一實施例中，如前所述之制造存儲器材料電橋，蝕刻遮罩603可被界定一具有垂直頁面的寬度，此寬度等同于電極上橋的材料的的長度。此蝕刻遮罩603用于犧牲層602蝕刻的期間，且之后被剝除，以形成圖48所示之結(jié)構(gòu)，其中層601具有由蝕刻遮罩603界定圖案的犧牲層604，并具有一突出物605。圖49顯示下一步驟，在圖案化犧牲層604上和層601上，形成一材料如氮化硅、二氧化硅或多晶硅之側(cè)壁層606。接著，如圖50所示，非等向性蝕刻側(cè)壁材料606且選擇性地形成側(cè)壁607。之后蝕刻層601，其系使用與側(cè)壁蝕刻的相同蝕刻步驟，或使用其他具選擇性蝕刻化學(xué)的蝕刻暴露，對層601及其有的任何罩蓋層蝕刻，停在基材600上，使得層601的尾端608系在側(cè)壁結(jié)構(gòu)607的下方，且延伸越過圖案化犧牲層604中的突出物605。圖51顯示下一個步驟，層609，其材料如用于形成側(cè)壁結(jié)構(gòu)607的材料，形成于產(chǎn)生的結(jié)構(gòu)之上。接著實施平坦化技術(shù)，以移除覆蓋在犧牲層604上的部分層609，并暴露犧牲層604的表面610，如圖52所示，以繼續(xù)后續(xù)的蝕刻步驟。如所示，在層609所包含之材料實質(zhì)上并在層609仍存在的部份中，層601的尾端608系位于留存的側(cè)壁的下方。沉積及平坦化層609之步驟可以選擇性地略過，且根據(jù)圖53所述移除犧牲層604之后，留存?zhèn)缺诮Y(jié)構(gòu)607作為遮罩。圖53說明選擇性蝕刻犧牲層604、留下側(cè)壁結(jié)構(gòu)607且(選擇性地)留下部分層609之結(jié)果，其中層601在側(cè)壁下延伸，該側(cè)壁在層609留存部分之邊緣上。圖54A-54B說明由側(cè)壁遮罩技術(shù)形成材料窄線608的下一個步驟。在移除不被材料層609保護的層601后，圖54A中顯示層609與材料薄線608，從邊緣下方之層601的俯視圖(事實上它是在層609之邊緣下方，如圖54B所示)。圖54B說明一側(cè)面圖，層601的尾端608被基材600上的材料層609所保護。用此方法便可形成一窄線材料，如使用于上述存儲單元結(jié)構(gòu)中之電橋的存儲器材料窄線，其具有次微影寬度和次微影厚度，兩者皆可由薄膜厚度來界定。圖55-65說明使用雙鑲嵌結(jié)構(gòu)為基礎(chǔ)之電極層的結(jié)構(gòu)和工藝，在雙鑲嵌結(jié)構(gòu)中，一介電層在兩平面圖案下形成，第一平面圖案定義出導(dǎo)電線之溝渠，第二平面圖案定義出與下層結(jié)構(gòu)接通的介層孔。單一金屬沉積步驟，可同時被用來形成導(dǎo)電線，并沉積材料于介層孔中使導(dǎo)電線與下層結(jié)構(gòu)相通。此介層孔和溝渠可使用兩個微影步驟來界定。溝渠典型地被蝕刻成一第一深度，而介層孔被蝕刻至一第二深度以開啟與下層結(jié)構(gòu)之接觸。在蝕刻介層孔和溝渠之后，一沉積步驟將介層孔和溝渠用金屬或其他導(dǎo)電材料填充，填充之后多余而沉積于溝渠外的材料，可用化學(xué)機械拋光(CMP)工藝移除，達成平坦、雙鑲嵌結(jié)構(gòu)的導(dǎo)電鑲嵌物。如圖55所示，在一雙鑲嵌工藝中，一材料層651，通常為介電層，在前段結(jié)構(gòu)上形成，作為一鑲嵌電極于內(nèi)的層。此鑲嵌工藝包含一壓在層651上的第一圖案化光阻層652，如圖56全部所示。第一圖案化光阻層652界定溝渠在層651中被蝕刻的位置653、654、655，對應(yīng)于鑲嵌電極結(jié)構(gòu)中的電極構(gòu)件。使用圖案化光阻層652作為一遮罩，層651被蝕刻至第一深度，以致于不完全穿過層651而形成較淺的溝渠656、657、658，如圖57所示。接下來，第二圖案化光阻層659在層651上形成。第二圖案化光阻層659界定經(jīng)由電極構(gòu)件與栓塞110、112接觸的位置660、661。使用第二圖案化光阻層659作為一遮罩，層651被蝕刻至完全通到栓塞110、112，形成在較淺溝渠656、657、658中的較深溝渠662、663，如圖59所示。產(chǎn)生的雙溝渠層651，用如銅或銅合金的金屬填充，用習(xí)之技術(shù)中適當?shù)恼掣胶蜄艡趯觼硇纬扇鐖D60所說明之層664。如圖61所示，使用化學(xué)機械拋光或其他步驟移除介電層651下面部分的金屬層664，產(chǎn)生一有雙鑲嵌結(jié)構(gòu)的電極層，其有電極結(jié)構(gòu)665、666、667。電極結(jié)構(gòu)665和667往下延伸至栓塞110和112而相接，同時電極結(jié)構(gòu)666與源極線106隔離。在下一步驟中，如圖62所示，一存儲器材料層668和一保護罩層669于電極層651上形成。含有遮罩670和671之圖案化光阻層形成于層669上，如圖63所示。該遮罩670和671界定存儲單元之存儲器材料電橋的位置。然后使用一蝕刻步驟來移除未在遮罩670、671遮蓋區(qū)域內(nèi)的層669和存儲器材料層668，留下存儲器材料電橋672、673。電橋672自電極結(jié)構(gòu)665，跨越一絕緣構(gòu)件674延伸至電極結(jié)構(gòu)666。絕緣構(gòu)件674之寬度界定了經(jīng)由存儲器材料電橋672的電極間路經(jīng)長度。電橋673自電極結(jié)構(gòu)667，跨越一絕緣構(gòu)件675延伸至電極結(jié)構(gòu)666。絕緣構(gòu)件675之寬度界定了經(jīng)由存儲器材料電橋673的電極間路經(jīng)長度。如圖65中所說明，界定電橋672、673之后，介電填充(未顯示)被使用及平坦化。然后電極構(gòu)件666上的介電填充中之通道被蝕刻，此通道被如鎢的栓塞填充，形成導(dǎo)電栓塞676。一金屬層被圖案化以界定與栓塞676接觸之位元線677，且安排其沿著存儲單元對中的行，如圖65所示之結(jié)構(gòu)。圖66說明雙鑲嵌電極層處理所產(chǎn)生的結(jié)構(gòu)之透視圖，移除圖65所示之層651的介電材料，便可看見電極結(jié)構(gòu)665和667向下延伸至接觸鎢栓塞110和112，同時電極結(jié)構(gòu)666與源極線106隔離。圖66中亦說明單元尺寸的規(guī)劃設(shè)計圖?；A(chǔ)雙存儲單元結(jié)構(gòu)，依據(jù)這個制造工藝可被設(shè)計在8F×2F的區(qū)域范圍內(nèi)，F(xiàn)為顯影工藝中的最小特征尺寸，此工藝將微影圖案自遮罩轉(zhuǎn)至被制造的裝置，且用來制造該裝置，同時界定電極層間絕緣構(gòu)件厚度的限制以及跨越電極層之電橋的寬度。設(shè)計中長度8F的一重要性為需滿足制造栓塞110、112的對準誤差(alignmenttolerance)。圖67-72說明一制造具有自我校準接觸通道，以與電極層接通之前段結(jié)構(gòu)的另一方法，使存儲單元設(shè)計為較小使用量(footprint)。此工藝包括規(guī)劃出多個平行的導(dǎo)電線，例如使用有硅化物覆蓋材料之多晶硅來制造，并且形成提供介于平行導(dǎo)電線之間源極和漏極的植入。這些步驟產(chǎn)生之結(jié)構(gòu)剖面圖如圖67所示，平行的導(dǎo)電線801-806橫躺于半導(dǎo)體基材上，有著摻雜區(qū)域807-813界定導(dǎo)電線801-806之間的源極端和漏極端。在所述具體實施例中，導(dǎo)電線802、803和805、806作為存取晶體管的字元線。導(dǎo)電線801和804作為偏壓線，分別防止在源極端和漏極端807、809和811、812之間的反轉(zhuǎn)。因此導(dǎo)電線801、804為絕緣晶體管的絕緣線，取代前述實施例中的絕緣溝渠。因此如所述，基礎(chǔ)雙存儲單元結(jié)構(gòu)的規(guī)劃長度可被減少至約6F，使用如圖68-71所示之自我校準接觸結(jié)構(gòu)處理。所述自我校準接觸結(jié)構(gòu)處理實施例中的第一步，為在平行導(dǎo)電線801-806上形成一填充層820，如圖68所示。接著使用顯影工藝蝕刻填充層820，以界定源極線821、822和栓塞823、824、825、826、827的位置。任何顯影過程中對準誤差之偏差，藉由先有技藝中的平行導(dǎo)電線自我校準蝕刻光罩來補正。介電填充層820中的溝渠用導(dǎo)電性材料填充之，例如鎢栓塞材料，以界定如圖70所示之栓塞833-837和源極線831、832。接著，如圖71所示，使用如上述圖11A-11B實施例開始時之工藝形成電極層，形成圖案化之結(jié)構(gòu)包含一氮化硅層120以及一氮化鈦層121于上端，提供一與源極線831隔離的電極結(jié)構(gòu)。圖71說明包含層120和121之電極結(jié)構(gòu)的尺寸介于2F和3F之間，使存儲單元結(jié)構(gòu)有較小的規(guī)劃。形成電極層和存儲器材料電橋的大部分過程已于上述程序中完成。圖72為一存儲器陣列的圖示說明，就像是圖7再添加絕緣線，可參考圖5和圖6所述來實施，由圖71之自我校準接觸結(jié)構(gòu)來修正。因此圖72之元件圖號參照對應(yīng)圖7結(jié)構(gòu)之元件。圖72說明之陣列結(jié)構(gòu)可被理解為可使用其他單元結(jié)構(gòu)來實施。在圖72的圖示說明中，共同源極線28，字元線23和字元線24被安排大致平行于Y方向。絕緣接地線801和804也與Y方向平行。位元線41和42被安排于X方向平行。因此，一Y解碼器和一字元線驅(qū)動器與字元線23、24相連接。一偏壓源與絕緣線801、804連接，應(yīng)用接地電位或其他電位，來絕緣雙單元結(jié)構(gòu)。一X解碼器和一套檢測放大器與位元線41和42相連接。共同源極線28與存取晶體管50、51、52和53之源極端相連接。存取晶體管50之柵極與字元線23相連。存取晶體管51之柵極與字元線24相連。存取晶體管52之柵極與字元線23相連。存取晶體管53之柵極與字元線24相連。存取晶體管50之漏極端與電橋35之電極構(gòu)件32相連接，并依次與電極構(gòu)件34相連。同樣地，存取晶體管51之漏極端與電橋36之電極構(gòu)件33相連接，并依次與共同電極構(gòu)件34相連。電極構(gòu)件34與位元線41相連。為圖示之目的，電極構(gòu)件34被圖示于字元線41上方分離的位置?？芍谄渌麑嵤├?，分離的電極構(gòu)件能用來分隔存儲單元電橋。存取晶體管52和53亦與相對應(yīng)之存儲單元于字元線42上連接?？煽匆姽餐礃O線28被兩列存儲單元共用，此說明圖示中之列為Y方向。同樣地，電極構(gòu)件34被陣列中同一行的兩個存儲單元共用，此說明圖示中之行為X方向。絕緣接地線801、804加偏壓于晶體管50、51、52、53在一切斷狀態(tài)，防止相鄰存儲單元之漏極端間電流的流動。大部分的相變存儲單元所知的應(yīng)用為，藉由相變材料的填充形成小孔，且頂端和底部電極均接觸該相變材料，小孔結(jié)構(gòu)被用來降低可控電流。本發(fā)明則不需形成小孔便可降低電流，因而能較佳控制工藝。此外，在單元上沒有頂端電極，避免形成頂端電極之工藝可能會對相變材料造成的傷害。一個上述的單元，包含兩個底部電極，其之間有介電隔離層，且一相變材料電橋于電極頂端跨越隔離層。在前段工藝互補金屬氧化半導(dǎo)體技術(shù)(CMOS)邏輯結(jié)構(gòu)或其他功能電路結(jié)構(gòu)上的一電極層中，形成底部電極和介電隔離層，提供一結(jié)構(gòu)使其易于支持在單一晶片上嵌進的存儲器和功能電路，例如參照晶片上系統(tǒng)(SOC)裝置之晶片。此述具體實施例的優(yōu)點，包括于介電隔離層上方電橋的中心發(fā)生相變，而非發(fā)生于與電極的介面，因而有較佳穩(wěn)定性。同時，使用于重設(shè)與程序化之電流，被限制在一小體積，使高電流密度和局部熱能產(chǎn)生是在較低的重設(shè)電流和重設(shè)電量程度。此述具體實施例中的結(jié)構(gòu)，讓單元的兩個方向由薄膜厚度來界定，達成在納米規(guī)模中能有較佳的工藝控制。單元只有一個方向會被使用修整光罩層的顯影工藝來界定，可避免更多復(fù)雜的縮小技術(shù)。本發(fā)明之揭露參照前述之詳細具體實施例，可理解的是這些實施例是為了說明之用而無限定之意。值得注意的是，對于這些技藝的修改或結(jié)合，均不會脫離本發(fā)明之精神及下列申請專利范圍。權(quán)利要求1.一種存儲器元件，包含一第一電極有著一頂端表面；一第二電極有著一頂端表面；一絕緣構(gòu)件，介于該第一電極和該第二電極之間，該絕緣構(gòu)件在該第一電極和該第二電極之間的頂端表面附近有一厚度；以及一電橋，該電橋越過該絕緣構(gòu)件，該電橋有一第一面和一第二面，并以該第一面與該第一電極和該第二電極的該頂端表面接觸，并且界定了該第一電極和該第二電極間跨越該絕緣構(gòu)件的路徑，此電極間路徑之長度由絕緣構(gòu)件的寬度來界定，其中該電橋包含了有至少兩種固相的存儲器材料。2.如權(quán)利要求1之元件，其中該絕緣構(gòu)件之厚度約50nm或更小，且該電橋包含一薄膜，其厚度約50nm或更小，寬度約50nm或更小。3.如權(quán)利要求1之元件，其中該絕緣構(gòu)件之厚度約20nm或更小，且該電橋包含一薄膜，其厚度約20nm或更小，寬度約20nm或更小。4.如權(quán)利要求1之元件，其中該電橋包含一薄膜，其厚度約10nm或更小，寬度約10nm或更小。5.如權(quán)利要求1之元件，其中該第一、第二電極和絕緣構(gòu)件，包含單層材料的元素，且該電橋包含一頂端面和一底部面，前述的第一面即為該底部面。6.如權(quán)利要求1之元件，其中該第一、第二電極和絕緣成份，包含單層材料的元素，有一大致平坦的頂端表面，且該電橋包含一頂端面和一底部面，該底部面與該單層的大致平坦頂端表面接觸，前述的第一面即為該底部面。7.如權(quán)利要求1之元件，其中該兩個固相可用電流誘導(dǎo)可逆轉(zhuǎn)換。8.如權(quán)利要求1之元件，其中該兩個固相可用提供跨越第一和第二電極之電壓誘導(dǎo)可逆轉(zhuǎn)換。9.如權(quán)利要求1之元件，其中該至少兩種固相包含一般非結(jié)晶相與一般結(jié)晶相。10.如權(quán)利要求1之元件，其中該絕緣構(gòu)件包含氮化硅。11.如權(quán)利要求1之元件，其中該絕緣構(gòu)件之厚度，小于一用來形成元件之顯影過程的最小微影特征尺寸。12.如權(quán)利要求1之元件，其中該電橋介于第一和第二電極間之厚度，小于一用來形成元件之顯影過程的最小微影特征尺寸。13.如權(quán)利要求1之元件，其中該存儲器材料包含一合金，包括鍺(Ge)、銻(Sb)、碲(Ti)之結(jié)合。14.如權(quán)利要求1之元件，其中該存儲器材料包含一合金，包括兩種以上材料的結(jié)合，選自鍺(Ge)、銻(Sb)、碲(Ti)、硒(Se)、銦(In)、鈦(Ti)、鎵(Ga)、鉍(Bi)、錫(Sn)、銅(Cu)、鈀(Pd)、鉛(Pb)、銀(Ag)、硫(S)以及金(Au)。15.如權(quán)利要求1之元件，其中該第一和第二電極包含一元件，選自鈦(Ti)、鎢(W)、鉬(Mo)、鋁(Al)、鉭(Ta)、銅(Cu)、鉑(Pt)、銥(Ir)、鑭(La)、鎳(Ni)、釕(Ru)和其合金所組成之族群。16.如權(quán)利要求1之元件，其中該第一和第二電極包含鈦(Ti)和氮(N)。17.如權(quán)利要求1之元件，其中該第一和第二電極包含鉭(Ta)和氮(N)。18.一種存儲器元件，包含一基材；一電極層，該電極層在該基材上，該電極層包含電極對的陣列，該電極對有含一頂端表面之一第一電極，含一頂端表面之一第二電極；以及一介于該第一電極和該第二電極之間的絕緣成份；以及一分別跨越每一電極對之絕緣構(gòu)件的電橋陣列，這些電橋分別有各自的第一面和第二面，并以其第一面分別與每一電極對的該第一、該第二電極接觸，該電橋并包含有至少兩種固相的存儲器材料。19.如權(quán)利要求18之元件，其中該電極層包含一雙鑲嵌材料層。20.如權(quán)利要求18之元件，至少其中一電極對中的絕緣成份之厚度，約為50nm或更小，且所述之電橋包含一薄膜，其厚度約50nm或更小且寬度約50nm或更小。21.如權(quán)利要求18之元件，至少其中一電極對中的絕緣成份之厚度，約為20nm或更小，且所述之電橋包含一薄膜，其厚度約20nm或更小且寬度約20nm或更小。22.如權(quán)利要求18之元件，該電橋陣列中之電橋，分別有厚度約10nm或更小且寬度約10nm或更小。23.如權(quán)利要求18之元件，其中該電極層有一大致平坦頂端表面，且該電橋陣列中之電橋與此大致平坦頂端表面接觸。24.如權(quán)利要求18之元件，其中該兩個固相可用電流誘導(dǎo)可逆轉(zhuǎn)換。25.如權(quán)利要求18之元件，其中該兩個固相可用提供跨越該第一和該第二電極之電壓誘導(dǎo)可逆轉(zhuǎn)換。26.如權(quán)利要求18之元件，其中該至少兩種固相包含一般非結(jié)晶相與一般結(jié)晶相。27.如權(quán)利要求18之元件，其中在個別電極對之間電極層中的該絕緣構(gòu)件，包含氮化硅。28.如權(quán)利要求18之元件，其中該絕緣成份之厚度，小于一用來形成該電極層之顯影過程的最小微影特征尺寸。29.如權(quán)利要求18之元件，其中該電橋介于該第一和該第二電極間之厚度，小于一用來形成該電橋陣列之顯影過程的最小微影特征尺寸。30.如權(quán)利要求18之元件，其中該存儲器材料包含一合金，其包括鍺(Ge)、銻(Sb)、碲(Te)之結(jié)合。31.如權(quán)利要求18之元件，其中該存儲器材料包含一合金，其包括兩種以上材料的結(jié)合，選自鍺(Ge)、銻(Sb)、碲(Te)、硒(Se)、銦(In)、鈦(Ti)、鎵(Ga)、鉍(Bi)、錫(Sn)、銅(Cu)、鈀(Pd)、鉛(Pb)、銀(Ag)、硫(S)以及金(Au)。32.如權(quán)利要求18之元件，其中該電極對包含一元素，選自鈦(Ti)、鎢(W)、鉬(Mo)、鋁(Al)、鉭(Ta)、銅(Cu)、鉑(Pt)、銥(Ir)、鑭(La)、鎳(Ni)、釕(Ru)和其合金所組成之族群。33.如權(quán)利要求18之元件，其中該電極對包含鈦(Ti)和氮(N)。34.如權(quán)利要求18之元件，其中該電極對包含鉭(Ta)和氮(N)。全文摘要一種存儲器裝置，包含一個有一頂端面之第一電極、一個有一頂端面之第二電極，以及一介于第一電極和第二電極之間的絕緣構(gòu)件，該絕緣構(gòu)件在第一電極和第二電極之間的頂端表面附近有一厚度。一存儲器材料之電橋越過該絕緣構(gòu)件，在第一電極和第二電極之間穿過絕緣構(gòu)件形成一路徑。提供一這樣的存儲單元陣列，在此陣列中，多個電極元件和其間的絕緣構(gòu)件在集成電路上構(gòu)成一電極層。此存儲器材料電橋有次微影尺寸。文檔編號H01L27/24GK1881640SQ20061007365公開日2006年12月20日申請日期2006年4月18日優(yōu)先權(quán)日2005年6月17日發(fā)明者龍翔瀾,陳士弘申請人:旺宏電子股份有限公司