專利名稱：半導(dǎo)體封裝基板及具有該基板的半導(dǎo)體封裝件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種基板結(jié)構(gòu)設(shè)計，特別是關(guān)于一種用于封裝芯片的半導(dǎo)體封裝基板及具有該基板的半導(dǎo)體封裝件。
背景技術(shù)：
由于電子產(chǎn)品功能需求日益提升，且向輕薄短小的方向發(fā)展，除了要提升芯片的速度、容量等，也要將相同功能或不同功能的芯片封裝成一個電子元件，如美國專利第6,521,994號、第6,617,700號及第6,798,054號案即是多芯片模塊球柵陣列封裝(MCM Package)技術(shù)。
多芯片封裝技術(shù)的基板線路設(shè)計上是使用通孔(包括鍍通孔(PTH)、微孔(Via)或盲孔等)直接貫穿基板，并利用焊線機(Wire Bonder)以現(xiàn)有燒球技術(shù)在焊針(Capillary)尖端形成球形接點(Free Air Ball，F(xiàn)AB)，將該球形接點(Ball Bond)焊接至芯片I/O連接點上，再連接到基板的電性連接墊上，芯片信號從焊線、導(dǎo)電線路經(jīng)過通孔及接地層(或電源層)傳導(dǎo)到基板下方的焊球。
然而在進行焊線前，由于焊線機必須對芯片位置進行對位，故焊針此時會懸空等待，已形成的球形接點(FAB)會因成型過程中的高溫燒結(jié)而變硬。如此一來，在對芯片進行第一焊點的焊接時，會造成球形接點接觸不良，導(dǎo)致焊線脫落或虛焊等可靠性問題。
因此，如何有效解決上述封裝技術(shù)存在的問題，是目前業(yè)界亟待克服的一大課題。
發(fā)明內(nèi)容
為克服上述現(xiàn)有技術(shù)的缺點，本發(fā)明的主要目的在于提供一種半導(dǎo)體封裝基板及具有該基板的半導(dǎo)體封裝件，避免球形接點變硬造成焊線脫落或虛焊等問題。
本發(fā)明的另一目的在于提供一種半導(dǎo)體封裝基板及具有該基板的半導(dǎo)體封裝件，解決多了芯片封裝中芯片的第一焊點脫落或虛焊的問題。
為達成上揭及其它目的，本發(fā)明提供一種半導(dǎo)體封裝基板，半導(dǎo)體封裝基板包括基板本體，具有用于接置芯片的芯片預(yù)置區(qū)以及形成于各該芯片預(yù)置區(qū)周圍用于搭配焊線電性連接至對應(yīng)芯片的多條電性連接墊；至少一中繼焊接部，設(shè)置在基板本體上的芯片預(yù)置區(qū)外圍，進行芯片打線制程前可在對應(yīng)的中繼焊接部試焊，防止因打線過程延遲造成芯片第一焊點的球形接點變硬造成芯片焊線脫落及虛焊現(xiàn)象。
上述封裝基板中，該基板本體可具有多個芯片預(yù)置區(qū)，且各該芯片預(yù)置區(qū)是相互間隔設(shè)置。該中繼焊接部是設(shè)置在芯片預(yù)置區(qū)外圍鄰近于該芯片第一焊點的位置。
較佳地，該中繼焊接部是設(shè)在基板本體上對應(yīng)芯片預(yù)置區(qū)外圍的單一電性連接墊。該多條電性連接墊是環(huán)設(shè)在對應(yīng)的芯片預(yù)置區(qū)周圍。該基板本體是一單芯片球柵陣列(PBGA)基板，該基板本體也可以是一多芯片模塊球柵陣列式(Multi-Chip Module Ball Grid Array，MCMBGA)基板，該基板本體也可以是細微間距球柵陣列(Thin & Fine BGA，TFBGA)基板。
本發(fā)明還提供具有上述基板的半導(dǎo)體封裝件，該半導(dǎo)體封裝件包括基板，包括接置芯片的芯片預(yù)置區(qū)的基板本體以及設(shè)置在該基板本體上的芯片預(yù)置區(qū)外圍的至少一中繼焊接部，進行芯片打線制程前可在對應(yīng)的中繼焊接部試焊，防止因打線過程延遲造成芯片第一焊點球形接點變硬所造成的芯片焊線脫落及虛焊現(xiàn)象；以及封裝膠體，形成于該基板上并包覆該芯片。
其中該基板還包括形成于各該芯片預(yù)置區(qū)周圍用于搭配焊線電性連接至對應(yīng)芯片的多條電性連接墊。
本發(fā)明提供的半導(dǎo)體封裝基板及具有該基板的半導(dǎo)體封裝件，可在進行第一焊點焊接前，將已形成的球形接點打在中繼焊接部上，再接著進行焊線。如此，可在該中繼焊接部形成試焊用的球形接點，并且持續(xù)進行焊線動作，解決了現(xiàn)有技術(shù)球形接點變硬導(dǎo)致焊線脫落或虛焊等問題。
圖1是本發(fā)明半導(dǎo)體封裝基板實施例1的構(gòu)造示意圖；圖2A’、圖2A至圖2F是應(yīng)用實施例1的半導(dǎo)體封裝基板進行焊接的流程示意圖；圖2G是具有圖1基板的半導(dǎo)體封裝件的構(gòu)造示意圖；圖3是本發(fā)明半導(dǎo)體封裝件實施例2的構(gòu)造示意圖；以及圖4是本發(fā)明半導(dǎo)體封裝件實施例3的構(gòu)造示意圖。
具體實施例方式
實施例1請參閱圖1，本發(fā)明提供的半導(dǎo)體封裝基板1包括基板本體11以及至少一中繼焊接部13。該基板本體11具有用于接置芯片的芯片預(yù)置區(qū)111、113以及形成于各該芯片預(yù)置區(qū)111、113周圍用于搭配焊線電性連接至對應(yīng)芯片的多條電性連接墊1111、1131；該至少一中繼焊接部13，設(shè)置在基板本體11上的芯片預(yù)置區(qū)111、113外圍，進行芯片打線制程前可在對應(yīng)的中繼焊接部13試焊，防止因打線過程延遲所造成第一焊點的球形接點(FAB)變硬而導(dǎo)致焊線脫落及虛焊的現(xiàn)象。
該基板本體11是以一傳統(tǒng)單芯片球柵陣列(PBGA)基板為例，且由于球柵陣列基板的構(gòu)造是現(xiàn)有技術(shù)，故于此不多作說明。
本實施例在該基板本體11上僅顯示設(shè)置兩個芯片預(yù)置區(qū)111、113，各該芯片預(yù)置區(qū)111、113是相互間隔設(shè)置。該多條電性連接墊1111是環(huán)設(shè)在對應(yīng)的芯片預(yù)置區(qū)111周圍。
該中繼焊接部13可設(shè)置在該芯片預(yù)置區(qū)111、113外圍鄰近于該芯片的第一焊點的位置。如圖2A及圖2A’所示，該半導(dǎo)體封裝基板1分別在該芯片預(yù)置區(qū)111、113粘貼有第一芯片5及第二芯片7，且該第一芯片5及第二芯片7具有第一焊點131。同時，在本實施例中，該中繼焊接部13是設(shè)置在該芯片預(yù)置區(qū)111、113外圍左上角落端、鄰近于該芯片預(yù)置區(qū)111、113上這些芯片5、7第一焊點131的位置，且該中繼焊接部13是設(shè)在該基板本體11上對應(yīng)該芯片預(yù)置區(qū)111、113外圍的單一電性連接墊。
應(yīng)用該半導(dǎo)體封裝基板1進行焊線時，請參閱圖2A至圖2F。首先，如圖2A所示，可由焊線機(未標出)的焊針3先完成打線制程前的球形接點116。如圖2B所示，在進行該第一芯片5的第一焊點131焊接前，先將已形成的球形接點116打在該芯片預(yù)置區(qū)111外圍的中繼焊接部13上，再接著進行焊接該第一芯片5的第一焊點131。該球形接點116是以焊線材質(zhì)形成的焊球，且該焊球的材質(zhì)較佳為金(Gold)，但并非以此為限。
如圖2C所示，完成該第一芯片5的第一焊點131焊接形成一球形接點116后，再連接焊線至該基板本體11的電性連接墊1111上。接著，完成該電性連接墊1111的焊接后，該焊針3還在焊針尖端形成球形接點116，并持續(xù)進行焊接動作，完成該第一芯片5的所有焊接。之后，重復(fù)該第一芯片5的第一焊點131的作業(yè)，進行第二芯片的焊線作業(yè)，如圖2D所示，在該芯片預(yù)置區(qū)113外圍的中繼焊接部13進行試焊，將已硬化的球形接點116焊留在該中繼焊接部13上。接著，如圖2E所示，由該焊針3對第二芯片7的第一焊點131焊接形成一球形接點116后，再連接焊線至該基板本體11的電性連接墊1131上。接著，如圖2F所示，完成該電性連接墊1131的焊接后，該焊針3還在焊針尖端形成球形接點116，并持續(xù)進行焊接動作，完成該第二芯片7的所有焊接。最后，如圖2G所示，形成一封裝膠體9，包覆該基板1上的第一、第二芯片5、7，便可得到具有該基板1的半導(dǎo)體封裝件。
如圖2G所示，該半導(dǎo)體封裝件包括該基板1以及包覆該基板1上的第一、第二芯片5、7的封裝膠體9。
與現(xiàn)有技術(shù)相比，本發(fā)明是在基板本體11上的芯片預(yù)置區(qū)113外圍設(shè)置中繼焊接部13，在進行芯片打線制程前，可在對應(yīng)的中繼焊接部13進行試焊，借此可防止因打線過程延遲造成焊點的球形接點變硬導(dǎo)致脫落或虛焊現(xiàn)象，因此本實施例提供的半導(dǎo)體封裝基板1及具有該基板1的半導(dǎo)體封裝件可解決現(xiàn)有技術(shù)的缺失。
實施例2圖3是依照本發(fā)明的半導(dǎo)體封裝基板及具有該基板的半導(dǎo)體封裝件實施例2繪制的附圖，其中與上述實施例1相同或近似的元件是以相同或近似的元件符號表示，并省略詳細的敘述，使說明更清楚易懂。
本實施例2與實施例1最大的不同之處在于，實施例1是一具有單芯片的球柵陣列封裝件，該中繼焊接部是設(shè)置在芯片預(yù)置區(qū)外圍角落端、鄰近于芯片的第一焊點，實施例2是一多芯片模塊球柵陣列封裝件，且該中繼焊接部則是設(shè)置在遠離該芯片預(yù)置區(qū)外圍角落端的邊緣、鄰近于芯片的第一焊點。
如圖3所示，半導(dǎo)體封裝件2包括具有用于接置芯片5、7的芯片預(yù)置區(qū)211、213的基板本體21以及形成于各該芯片預(yù)置區(qū)211、213外圍角落端邊緣的中繼焊接部23。在本實施例中，該基板本體21是一多芯片模塊球柵陣列基板，該半導(dǎo)體封裝件2則是多芯片模塊球柵陣列封裝件。
應(yīng)用該基板本體21進行焊線時，可先分別將芯片5、7粘貼在各該芯片預(yù)置區(qū)211、213，并由焊線機的焊線頭在該中繼焊接部23進行試焊，再在該芯片預(yù)置區(qū)211完成該芯片5的焊接；之后，在該中繼焊接部23進行試焊；接著，由該焊線頭在該芯片預(yù)置區(qū)213完成該芯片7的焊接，將該芯片5、7與該基板本體21電性連接。
該中繼焊接部的設(shè)置位置并非局限于各該芯片預(yù)置區(qū)外圍角落端，也可設(shè)置在各該芯片預(yù)置區(qū)外圍角落端邊緣處，且也非以本實施例所述為限。如圖3所示，該中繼焊接部的設(shè)置位置231、232、233、234(僅顯示該芯片預(yù)置區(qū)213外圍的中繼焊接部)均是可能的位置，只要靠近要進行焊接芯片第一焊點73的位置即可。
由上可知，借由設(shè)計在基板本體上的芯片預(yù)置區(qū)外圍的中繼焊接部，可在焊針焊接芯片前進行試焊，使焊線過程能夠連續(xù)進行，避免焊接時因球形接點變硬造成脫落或虛焊現(xiàn)象，克服現(xiàn)有技術(shù)的缺失。
實施例3圖4是依照本發(fā)明實施例3繪制的附圖，其中與上述實施例相同或近似的元件是以相同或近似的元件符號表示，并省略詳細的敘述。
本實施例3與實施例2最大的不同之處在于，實施例2是一多芯片模塊球柵陣列封裝件，實施例3是一細微間距球柵陣列封裝件。
如圖4所示，半導(dǎo)體封裝件4包括具有用于接置芯片51至59的芯片預(yù)置區(qū)411至419的基板本體40以及形成于各該芯片預(yù)置區(qū)211、213外圍角落端邊緣的中繼焊接部41至49。在本實施例中，該基板本體40是細微間距球柵陣列基板，該半導(dǎo)體封裝件4則是具有細微間距球柵陣列封裝件。
因此，本發(fā)明利用設(shè)置在基板本體上的芯片預(yù)置區(qū)外圍的中繼焊接部，依序重復(fù)上述打線制程后，便可防止因打線過程延遲造成焊線脫落或虛焊等問題。同時，由于本發(fā)明可廣泛應(yīng)用于不同形式的基板及不同數(shù)量的芯片封裝，因此具有設(shè)計彈性，且具有高度的產(chǎn)業(yè)利用價值。
權(quán)利要求
1.一種半導(dǎo)體封裝基板，其特征在于，該半導(dǎo)體封裝基板包括基板本體，具有用于接置芯片的芯片預(yù)置區(qū)以及形成于各該芯片預(yù)置區(qū)周圍用于搭配焊線電性連接至對應(yīng)芯片的多條電性連接墊；至少一中繼焊接部，設(shè)置在基板本體上的芯片預(yù)置區(qū)外圍，進行芯片打線制程前可在對應(yīng)的中繼焊接部試焊，防止因打線過程延遲造成芯片第一焊點的球形接點變硬造成芯片焊線脫落及虛焊現(xiàn)象。
2.如權(quán)利要求1所述的半導(dǎo)體封裝基板，其特征在于，該基板本體具有多個芯片預(yù)置區(qū)，且各該芯片預(yù)置區(qū)是相互間隔設(shè)置。
3.如權(quán)利要求1所述的半導(dǎo)體封裝基板，其特征在于，該中繼焊接部是設(shè)置在芯片預(yù)置區(qū)外圍鄰近于該第一焊點的位置。
4.如權(quán)利要求1所述的半導(dǎo)體封裝基板，其特征在于，該球形接點是以焊線材質(zhì)所形成的焊球。
5.如權(quán)利要求4所述的半導(dǎo)體封裝基板，其特征在于，該焊球的材質(zhì)是金(Gold)。
6.如權(quán)利要求1所述的半導(dǎo)體封裝基板，其特征在于，該中繼焊接部是設(shè)在基板本體上對應(yīng)芯片預(yù)置區(qū)外圍的單一電性連接墊。
7.如權(quán)利要求1所述的半導(dǎo)體封裝基板，其特征在于，該多條電性連接墊是環(huán)設(shè)在對應(yīng)的芯片預(yù)置區(qū)周圍。
8.如權(quán)利要求1所述的半導(dǎo)體封裝基板，其特征在于，該基板本體是一單芯片球柵陣列(PBGA)基板。
9.如權(quán)利要求1所述的半導(dǎo)體封裝基板，其特征在于，該基板本體是一多芯片模塊球柵陣列(Multi-Chip Module Ball Grid Array，MCMBGA)基板。
10.如權(quán)利要求1所述的半導(dǎo)體封裝基板，其特征在于，該基板本體是一細微間距球柵陣列封裝(Thin&Fine BGA，TFBGA)基板。
11.一種半導(dǎo)體封裝件，其特征在于，該半導(dǎo)體封裝件包括基板，包括接置芯片的芯片預(yù)置區(qū)的基板本體以及設(shè)置在該基板本體上的芯片預(yù)置區(qū)外圍的至少一中繼焊接部，進行芯片打線制程前可在對應(yīng)的中繼焊接部試焊，防止因打線過程延遲造成芯片第一焊點球形接點變硬所造成的芯片焊線脫落及虛焊現(xiàn)象；以及封裝膠體，形成于該基板上并包覆該芯片。
12.如權(quán)利要求11所述的半導(dǎo)體封裝件，其特征在于，該基板還包括形成于各該芯片預(yù)置區(qū)周圍用于搭配焊線電性連接至對應(yīng)芯片的多條電性連接墊。
13.如權(quán)利要求12所述的半導(dǎo)體封裝件，其特征在于，該多條電性連接墊是環(huán)設(shè)在對應(yīng)的芯片預(yù)置區(qū)周圍。
14.如權(quán)利要求11所述的半導(dǎo)體封裝件，其特征在于，該基板本體具有多個芯片預(yù)置區(qū)，且各該芯片預(yù)置區(qū)是相互間隔設(shè)置。
15.如權(quán)利要求11所述的半導(dǎo)體封裝件，其特征在于，該中繼焊接部是設(shè)置在芯片預(yù)置區(qū)外圍鄰近于該第一焊點的位置。
16.如權(quán)利要求11所述的半導(dǎo)體封裝件，其特征在于，該球形接點是以焊線材質(zhì)所形成的焊球。
17.如權(quán)利要求16所述的半導(dǎo)體封裝件，其特征在于，該焊球的材質(zhì)是金(Gold)。
18.如權(quán)利要求11所述的半導(dǎo)體封裝件，其特征在于，該中繼焊接部是設(shè)在基板本體上對應(yīng)芯片預(yù)置區(qū)外圍的單一電性連接墊。
19.如權(quán)利要求11所述的半導(dǎo)體封裝件，其特征在于，該基板本體是一單芯片球柵陣列(PBGA)基板。
20.如權(quán)利要求11所述的半導(dǎo)體封裝件，其特征在于，該基板本體是一多芯片模塊球柵陣列(Multi-Chip Module Ball Grid Array，MCMBGA)基板。
21.如權(quán)利要求11所述的半導(dǎo)體封裝件，其特征在于，該基板本體是一細微間距球柵陣列封裝(Thin&Fine BGA，TFBGA)基板。
全文摘要
本發(fā)明公開一種半導(dǎo)體封裝基板及具有該基板的半導(dǎo)體封裝件，該半導(dǎo)體封裝件包括基板，包括接置芯片的芯片預(yù)置區(qū)的基板本體以及設(shè)置在該基板本體上的芯片預(yù)置區(qū)外圍的至少一中繼焊接部，進行芯片打線制程前可在對應(yīng)的中繼焊接部試焊，防止因打線過程延遲造成芯片第一焊點球形接點變硬所造成的芯片焊線脫落及虛焊現(xiàn)象；以及封裝膠體，形成于該基板上并包覆該芯片。本發(fā)明的半導(dǎo)體封裝基板及具有該基板的半導(dǎo)體封裝件，可在進行第一焊點焊接前，將已形成的球形接點打在中繼焊接部上，再接著進行焊線，如此在該中繼焊接部形成試焊用的球形接點，并且持續(xù)進行焊線動作，解決了現(xiàn)有技術(shù)球形接點變硬導(dǎo)致焊線脫落或虛焊等問題。
文檔編號H01L23/52GK101071798SQ200610077490
公開日2007年11月14日 申請日期2006年5月8日 優(yōu)先權(quán)日2006年5月8日
發(fā)明者張文亮, 陳昌福, 賴裕庭 申請人:矽品精密工業(yè)股份有限公司