專利名稱：半導(dǎo)體器件的柵圖案及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件的柵圖案及其制造方法；更為具體地，涉及線寬等于或小于約100nm的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)單元晶體管的凹陷柵圖案及其制造方法。雖然本發(fā)明已應(yīng)用于特定的存儲(chǔ)器器件，但是也可以有其它的應(yīng)用。
背景技術(shù)：
最近，因?yàn)榘雽?dǎo)體器件更需要低的電力和高的容量，使得半導(dǎo)體器件制造者一致投資制造更高度集成和更快速的半導(dǎo)體器件。因此，為了可以在有限的半導(dǎo)體器件芯片中集成更多的半導(dǎo)體器件，設(shè)計(jì)規(guī)則已持續(xù)地減小。
尤其，隨著動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)器件的集成規(guī)?？焖俑纳?，DRAM器件的尺寸已持續(xù)減小，因此，設(shè)計(jì)規(guī)則降低到低于100nm。然而，盡管單元器件制造工藝減小到低于100nm，但是更需要增加操作速度并改善半導(dǎo)體器件的性能，如低電力特性和刷新特性。
但是，隨著設(shè)計(jì)規(guī)則已降低到低于100nm，柵圖案的線寬也降低。因此，會(huì)導(dǎo)致如短溝道效應(yīng)的限制。于是，閾值電壓(Vth)降低而泄漏電流增加，因此，保留時(shí)間(retention time)或/和刷新時(shí)間會(huì)縮短。
因此，為了解決上述的限制，和柵圖案形成在襯底平面上的平面型不同，在本領(lǐng)域中，描述了一種凹陷柵結(jié)構(gòu)，在形成在襯底中的溝槽的內(nèi)表面之上形成所述凹陷柵結(jié)構(gòu)的柵絕緣層，然后用諸如多晶硅的導(dǎo)電層填入溝槽中。凹陷柵結(jié)構(gòu)可以增加溝道長(zhǎng)度，由此可以增加保留時(shí)間或/和刷新時(shí)間。
同時(shí)，為了減小在傳遞信號(hào)時(shí)由柵圖案即字線的高電阻所產(chǎn)生的延遲，柵圖案可以使用具有非常低的片電阻的硅化物層和多晶硅層的堆疊層(以下稱為多晶硅化物(polycide))，或使用由取代多晶硅所制成的單層的多晶硅層和金屬層的堆疊層(以下稱為多晶硅金屬(polymetal))形成。
圖1到圖5為圖示用于制造包括多晶硅金屬柵結(jié)構(gòu)的傳統(tǒng)凹陷柵圖案的方法的橫截面圖。
首先，如圖1所示，在襯底10的預(yù)定部分中形成溝槽12。
之后，如圖2所示，在包括溝槽12(參見圖1)的襯底10之上形成柵氧化物層14。
接著，如圖3所示，在柵氧化物層14之上沉積作為第一柵電極層的多晶硅層16，以填充溝槽12(參見圖1)。
接著，如圖4所示，在多晶硅層16之上形成作為第二柵電極層的金屬層18，然后在金屬層18之上沉積硬掩模20。
接著，如圖5所示，在硬掩模20(參見圖4)之上，形成預(yù)定光致抗蝕劑圖案(未示出)，之后，使用光致抗蝕劑圖案(未示出)蝕刻硬掩模20。結(jié)果，形成硬掩模圖案20A。
接著，通過使用硬掩模圖案20A執(zhí)行蝕刻工藝，由此順序地蝕刻金屬層18和多晶硅層16。此處，參考號(hào)18A和16A分別表示圖案化的金屬層和圖案化的多晶硅層。從而，形成了這種類型的凹陷柵圖案22，其預(yù)定部分突出在設(shè)置在其中沒有形成溝槽12的襯底10之上的柵氧化物層14上。典型地，圖案化的多晶硅層16突出在其中形成溝槽12的襯底10之上的高度范圍約為大約500到大約800。
但是，在柵圖案是使用多晶硅化物或多晶硅金屬形成的情形下，因?yàn)闁艌D案的線寬減小，柵圖案具有非常高的片電阻(Rs)，所以電阻-電容會(huì)被延遲。
結(jié)果，為減小片電阻(Rs)，就需要增加?xùn)艌D案的高度。
圖6為掃瞄電子顯微鏡(SEM)的顯微圖像，其圖示出具有高縱橫比的傳統(tǒng)柵圖案的堆疊結(jié)構(gòu)。
如果在因改進(jìn)的集成而使柵圖案的線寬降低的情況下柵圖案的高度增加，柵圖案的縱橫比會(huì)增加更多，如圖6所示。此外，最近，由于改進(jìn)的集成，不只減小了柵圖案的線寬，而且縮短了柵圖案之間的距離。因此，沉積在柵圖案間的層間絕緣層的空隙填充特性會(huì)退化，或在形成使襯底到后續(xù)的接觸塞接觸的連接塞(landing plug)期間，塞材料的空隙填充特性會(huì)退化。若通過后續(xù)的工藝在柵圖案的側(cè)壁上形成柵間隔物，則上述的限制會(huì)更變得嚴(yán)重。
結(jié)果，為了改善層間絕緣層的空隙填充特性，可提出一種在柵圖案的側(cè)壁上形成間隔物和形成預(yù)定厚度的連接塞后通過使用選擇性外延生長(zhǎng)(SEG)工藝形成層間絕緣層的方法。但是，SEG工藝提供高加熱費(fèi)用和低生產(chǎn)力，因此，上述的方法不適合改善空隙填充特性。
此外，可提出另一種通過形成金屬層代替在如多晶硅化物或多晶硅金屬的雙堆疊結(jié)構(gòu)中制作柵圖案，以減小柵圖案高度的方法。但是，因?yàn)闁叛趸飳拥目煽啃酝嘶?，所以此方法也不合適。即，在通過只使用金屬層形成柵圖案(以下稱為金屬柵圖案)的情形下，包括在沉積金屬層或金屬?gòu)?fù)合物期間所使用的前驅(qū)體中的如碳(C)、氯(Cl)、和氟(F)的雜質(zhì)，滲透到柵氧化物層中，因此，滲透的雜質(zhì)會(huì)使柵氧化物層的可靠性退化。此外，在金屬柵圖案和柵氧化物層之間的界面，會(huì)發(fā)生硅化物反應(yīng)。此硅化物反應(yīng)也會(huì)變成使柵氧化物層的可靠性退化的因素。

發(fā)明內(nèi)容
因此，本發(fā)明的一個(gè)目的是要提供一種半導(dǎo)體器件的柵圖案及其制造方法，當(dāng)柵圖案的線寬和柵圖案之間的距離減小時(shí)，該柵圖案能解決埋在柵圖案之間的層間絕緣層的空隙填充特性退化的限制。
此外，本發(fā)明的另一目的是要提供一種半導(dǎo)體器件的柵圖案及其制造方法，當(dāng)柵圖案的線寬和柵圖案之間的距離減小時(shí)，該柵圖案能解決形成使襯底連接到后續(xù)的接觸塞的連接塞的材料的空隙填充特性退化的限制。
根據(jù)本發(fā)明的一個(gè)方面，提供有一種半導(dǎo)體器件的柵圖案，其包括具有溝槽的襯底；柵絕緣層，形成在具有溝槽的襯底之上；埋入溝槽的第一柵電極層，其不突出于設(shè)置在沒有形成溝槽的襯底之上的柵絕緣層上；及第二柵電極層，形成在第一柵電極層之上，并具有與第一柵電極層接觸的預(yù)定部分。
根據(jù)本發(fā)明的另一個(gè)方面，提供有一種制造半導(dǎo)體器件的柵圖案的方法，其包括制備包括溝槽的襯底；在包括溝槽的襯底之上形成柵絕緣層；形成埋入溝槽的第一柵電極層，其不突出于設(shè)置在沒有形成溝槽的襯底之上的柵絕緣層上；及在第一柵電極層之上形成第二柵電極層，使第二柵電極層的預(yù)定部分與第一柵電極層接觸。


參考下面結(jié)合附圖給出的優(yōu)選實(shí)施例的描述，本發(fā)明上述的和其它的目與特征將會(huì)變得更好理解，其中圖1到圖5為圖示用于制造包括多晶硅金屬柵結(jié)構(gòu)的傳統(tǒng)凹陷柵圖案的方法的橫截面圖；圖6為圖示具有高縱橫比的傳統(tǒng)柵圖案的堆疊結(jié)構(gòu)的掃瞄電子顯微鏡(SEM)的顯微圖像；圖7為圖示根據(jù)本發(fā)明第一實(shí)施例形成的半導(dǎo)體器件的柵圖案的橫截面圖；圖8到圖13為圖示用于制造圖7所示的半導(dǎo)體器件柵圖案的方法橫截面圖；及圖14為圖示根據(jù)本發(fā)明第二實(shí)施例形成的半導(dǎo)體器件的柵圖案的橫截面圖。
具體實(shí)施例方式
下面，將參考附圖，詳細(xì)說明本發(fā)明的某些實(shí)施例。
此外，可將層和區(qū)的厚度放大以在附圖中清楚說明它們。如果描述了一層形成在襯底或不同的層之上，則該層可直接形成在其它層或襯底之上，或可將另一層插入在其它層和襯底之間。此外，在整個(gè)說明書當(dāng)中，相同的參考數(shù)字表示相同的構(gòu)成元件。
圖7為圖示根據(jù)本發(fā)明第一實(shí)施例形成的半導(dǎo)體器件的柵圖案的橫截面圖。
如圖7所示，根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件的柵圖案包括提供有溝槽112的襯底110；柵絕緣層114，形成在包括溝槽112的襯底110的上部之上；埋入溝槽112的第一柵電極層116A，其不突出于設(shè)置在沒有形成溝槽112的襯底110之上的柵絕緣層114的上部上；及形成在第一柵電極層116A之上的第二柵電極層120A，使第二柵電極層120A的預(yù)定部分與第一柵電極層116A接觸，并且與第一柵電極層116A一起形成柵圖案124。此外，還可以進(jìn)一步包括設(shè)置在沒有形成溝槽的襯底110之上的柵絕緣層114之上的多個(gè)蝕刻停止層118，及形成在第二柵電極層120A之上的硬掩模122A。
此處，第一柵電極層116A是使用多晶-SixGe1-x形成(此處，x表示原子比，范圍從約0.01到約0.99)，而第二柵電極層120A則是使用金屬層和硅化物層中之一形成。例如，第二柵電極層120A可以使用從由WSix、TiSix、NiSix、CoSix、TaSix、MoSix、HfSix、ZrSix、PtSix、W/WN、W/W-Si-N/WSix、W/TiN/TiSix、W/Ti-Si-N/TiSix、Ti-Si-N、Ti-Al-N、Ta-Si-N、MoN、HfN、TaN和TiN所構(gòu)成的組所選擇的一個(gè)來形成(此處，x表示原子比，范圍從約1.0到約3.0)。
此時(shí)，第一柵電極層116A接觸第二柵電極層120A的寬度W2比第一柵電極層116A的寬度W1小約5nm到約10nm的尺寸范圍。
每一個(gè)蝕刻停止層118都可形成在沒有形成溝槽112的襯底110之上設(shè)置的柵絕緣層之上，并且延伸在第一柵電極層116A不接觸第二柵電極層120A的部分之上。
蝕刻停止層118是使用從由基于氧化物的材料、基于氮化物的材料以及兩者的組合所構(gòu)成的組中選擇的材料形成。例如，基于氧化物的材料可以使用從由SiO2、SiOxNy、HfO2、HfSixOy和HfSixOyNz所構(gòu)成的組中選擇的一個(gè)來形成(此處，x、y和z表示原子比，范圍從約0.1到約3.0)，而基于氮化物的材料可以使用氮化硅(Si3N4)形成。
柵絕緣層114使用從由SiO2、SiOxNy、HfO2、HfSixOy和HfSixOyNz所構(gòu)成的組中選擇的一個(gè)來形成(此處，x、y和z表示原子比，范圍從約0.1到約3.0)。
圖8到圖13為圖示形成圖7所示的半導(dǎo)體器件柵圖案的方法橫截面圖。
首先，如圖8所示，在襯底110的預(yù)定部分中形成溝槽112。此時(shí)，襯底110可以為從由硅(Si)襯底、硅鍺(SiGe)襯底、應(yīng)變Si襯底、絕緣體上硅(SOI)襯底以及絕緣體上鍺(GOI)襯底所構(gòu)成的組中選擇的一個(gè)。
其次，如圖9所示，執(zhí)行氧化工藝，由此在包括溝槽112(參見圖8)的襯底110之上形成作為柵絕緣層的柵氧化物層114。此時(shí)，氧化工藝可以濕式氧化法執(zhí)行，其中在從約900℃到約1000℃的溫度范圍將在氧化氣體如蒸氣當(dāng)中的襯底110加熱；或是以干式氧化法執(zhí)行，其中在約1200℃的溫度通過使用純氧作為氧化氣體將襯底110加熱。在氧化工藝當(dāng)中，柵氧化物層114可以使用從由SiO2、SiOxNy、HfO2、HfSixOy和HfSixOyNz所構(gòu)成的組中選擇的材料來形成(此處，x、y和z表示原子比，范圍從約0.1到約3.0)。
接著，在柵氧化物層114之上沉積第一柵電極層116，例如摻雜雜質(zhì)的多晶硅層，以填充溝槽112(參見圖8)。例如，通過低壓化學(xué)氣相沉積(LPCVD)法沉積多晶硅或多晶-SixGe1-x(poly-SixGe1-x)，(此處，x的范圍從約0.01到約0.99)，以形成第一柵電極層116。上述的多晶硅或多晶-SixGe1-x可以通過使用三氫化磷(PH3)、PCl5、三氯化硼(BCl3)和乙硼烷(B2H6)中的一個(gè)混入硅烷(SiH4)所得到的氣體混合物的LPCVD法沉積。
接著，如圖10所示，執(zhí)行回蝕刻工藝或化學(xué)機(jī)械拋光(CMP)工藝，不使第一柵電極層116突出于設(shè)置在沒有形成溝槽112(參見圖8)的襯底110之上的柵氧化物層114的上部上，由此將第一柵電極層116平坦化。此處，平坦化的柵電極層以參考數(shù)字116A表示。例如，在執(zhí)行回蝕刻工藝的情形下，設(shè)置在沒有形成溝槽112的襯底110之上的柵氧化物層114用于作為蝕刻停止層。此外，在執(zhí)行CMP工藝的情形下，設(shè)置在沒有形成溝槽112的襯底110之上的柵氧化物層114用于作為平坦化停止層。
接著，如圖11所示，蝕刻停止層118沉積在包括平坦化的第一柵電極層116A的結(jié)果結(jié)構(gòu)之上。此時(shí)，蝕刻停止層118沉積的厚度范圍從約30到約300，以防止柵氧化物層114在包括光刻工藝、蝕刻工藝或清洗工藝的后續(xù)工藝期間退化。例如，蝕刻停止層118使用從由基于氧化物的材料、基于氮化物的材料和兩者的組合所構(gòu)成的組中選擇的材料形成。基于氧化物的材料可以使用從由SiO2、SiOxNy、HfO2、HfSixOy和HfSixOyNz所構(gòu)成的組中選擇的一個(gè)來形成，而基于氮化物的材料可以使用Si3N4形成。
接著，在蝕刻停止層118之上沉積光致抗蝕劑層(未示出)，然后，執(zhí)行使用光掩模(未示出)的曝光工藝和顯影工藝，由此形成光致抗蝕劑圖案(未示出)。之后，通過使用光致抗蝕劑圖案作為蝕刻掩模的蝕刻工藝，蝕刻蝕刻停止層118的預(yù)定部分。從而暴露平坦化的第一柵電極層116A的預(yù)定部分。
此時(shí)，平坦化的第一柵電極層116A的預(yù)定部分是設(shè)想與將通過后續(xù)工藝形成的第二柵電極層120(參見圖12)接觸的區(qū)，而且平坦化的第一柵電極層116A的暴露部分的寬度(W2)比平坦化的第一柵電極層116A的寬度W1小約5nm到約10nm的尺寸范圍。
接著，如圖12所示，執(zhí)行典型的剝離光致抗蝕劑工藝，由此去除光致抗蝕劑圖案(未示出)。
接著，上述的第二柵電極層120沉積在包括蝕刻停止層118的上述結(jié)果結(jié)構(gòu)之上。此時(shí)，第二柵電極層120使用金屬層或硅化物層形成。例如，第二柵電極層120可以使用從由WSix、TiSix、NiSix、CoSix、TaSix、MoSix、HfSix、ZrSix、PtSix、W/WN、W/W-Si-N/WSix、W/TiN/TiSix、W/Ti-Si-N/TiSix、Ti-Si-N、Ti-Al-N、Ta-Si-N、MoN、HfN、TaN和TiN所構(gòu)成的組中選擇的一個(gè)來形成(此處，x表示原子比，范圍從約1.0到約3.0)。此外，第二柵電極層120可以使用WSix形成。
接著，在第二柵電極層120之上形成硬掩模122。此處，沉積硬掩模120以在執(zhí)行后續(xù)的第二柵電極層120的蝕刻工藝期間使用硬掩模方案(hardmask scheme)。硬掩模方案是使用硬掩模圖案作為蝕刻掩模來蝕刻下部結(jié)構(gòu)的工藝。
接著，如圖13所示，在硬掩模122(參見圖12)之上沉積光致抗蝕劑層(未示出)，然后，執(zhí)行使用光掩模(未示出)的曝光工藝和顯影工藝，由此形成光致抗蝕劑圖案(未示出)。
接著，通過使用硬掩模方案蝕刻第二柵電極層120的預(yù)定部分。例如，硬掩模圖案122A通過使用光致抗蝕劑圖案作為蝕刻掩模的蝕刻工藝形成，之后，去除光致抗蝕劑圖案，從而使用硬掩模圖案122A作為蝕刻掩模來蝕刻第二柵電極層120。蝕刻第二柵電極層120，以使其與平坦化的第一柵電極層116A重疊。此處，參考數(shù)字120A表示圖案化的第二柵電極層。
通過這些步驟，可以形成具有凹陷結(jié)構(gòu)的柵圖案，其包括形成在襯底110的溝槽112(參見圖8)內(nèi)部的平坦化的第一柵電極層116A，和接觸第一柵電極層116A的預(yù)定部分的圖案化的第二柵電極層120A。
換言之，根據(jù)本發(fā)明的第一實(shí)施例，通過使埋入在襯底內(nèi)的溝槽的第一柵電極層不突出于沒有形成溝槽的襯底之上，可能減小柵圖案的高度。特別地，根據(jù)傳統(tǒng)的柵圖案，作為第一柵電極層的多晶硅突出于沒有形成溝槽的襯底之上的厚度范圍從約500到約800。但是，根據(jù)本發(fā)明的第一實(shí)施例，可以降低的柵圖案的高度的尺寸范圍從約500到約800。
因此，在形成具有凹陷結(jié)構(gòu)的柵圖案期間，可能減小柵電極層之間的空間的縱橫比。因此，可能改善埋在柵電極之間的層間絕緣層的空隙填充特性和連接塞材料的空隙填充特性。
本發(fā)明的第二實(shí)施例特征在于平坦化的第一柵電極層凹陷到范圍約5nm到約100nm的預(yù)定厚度，即在平坦化的第一柵電極層和第二柵電極層之間的接觸區(qū)，待凹陷的預(yù)定厚度小于溝槽的深度。因此，平坦化的第一柵電極層和第二柵電極層之間的接觸區(qū)通過凹陷的深度而增加，于是在電流平坦化的第一柵電極層和第二柵電極層之間可以很好地流動(dòng)。因此，根據(jù)本發(fā)明的第一實(shí)施例，在柵圖案內(nèi)部的接觸電阻可以減小得更多。結(jié)果，根據(jù)本發(fā)明的第二實(shí)施例，除了根據(jù)本發(fā)明的第一實(shí)施例所得到的效果的外，還可能得到減小柵圖案內(nèi)的接觸電阻的效果。
圖14為圖示根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件的柵圖案的橫截面圖。
如圖14所示，半導(dǎo)體器件的柵圖案包括提供有溝槽212的襯底210；柵絕緣層214，形成在包括溝槽212的襯底210之上；埋入溝槽212的第一柵電極層216A，其不突出于暴露在沒有形成溝槽212的襯底210之上的柵絕緣層214之上，并且具有凹陷到預(yù)定高度(H)的預(yù)定部分；及第二柵電極層220A，形成在凹陷的第一柵電極層216A之上，并且與第一柵電極層216A一起形成柵圖案224。
根據(jù)本發(fā)明第二實(shí)施例的圖14所示的半導(dǎo)體器件的柵圖案與根據(jù)本發(fā)明第一實(shí)施例的圖8到圖11所示的工藝幾乎相同。但是，只有通過使用蝕刻停止層218作為蝕刻掩模而執(zhí)行蝕刻工藝以將第一柵電極層216A的某個(gè)部分凹陷到預(yù)定高度(H)與本發(fā)明的第一實(shí)施例不同。因此，將省略關(guān)于在上述凹陷工藝之前所執(zhí)行的相同工藝的說明。
如上所述，根據(jù)本發(fā)明，通過使埋入在襯底內(nèi)的溝槽中的第一柵電極層不突出于沒有形成溝槽的襯底的上部之上，可能減小柵圖案的一般高度。因此，在形成具有凹陷結(jié)構(gòu)的柵圖案期間，可能減小柵圖案之間的空間縱橫比。由于減小的縱橫比，所以也可以改善埋在柵圖案之間的層間絕緣層的空隙填充特性，和連接塞材料的空隙填充特性。
此外，由于柵圖案的高度降低，可以減小由柵圖案和源/漏接觸塞之間或柵圖案之間的重疊所產(chǎn)生的寄生電容。因此，在DRAM器件的情形下，不僅可得到電阻-電容的延遲減小的效果，還可得到改善感測(cè)容限和保留特性的效果。
本申請(qǐng)書包含涉及2005年8月25日向韓國(guó)專利局提交的韓國(guó)專利申請(qǐng)NO.KR 2005-0078287的主題，所述專利申請(qǐng)的所有內(nèi)容通過引用結(jié)合于此。
本發(fā)明已對(duì)于某些特定實(shí)施例進(jìn)行了詳細(xì)說明，對(duì)那些本領(lǐng)域技術(shù)人員明顯的是，在不背離如以下權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下，可進(jìn)行各種修改和改型。
權(quán)利要求
1.一種半導(dǎo)體器件的柵圖案，包括具有溝槽的襯底；柵絕緣層，形成在具有所述溝槽的所述襯底之上；埋入所述溝槽的第一柵電極層，其不突出于設(shè)置在沒有形成所述溝槽的所述襯底之上的所述柵絕緣層上；及第二柵電極層，形成在所述第一柵電極層之上，而且具有與所述第一柵電極層接觸的預(yù)定部分。
2.如權(quán)利要求1的柵圖案，其中所述第一柵電極層在所述第一柵電極層和所述第二柵電極層之間的接觸區(qū)凹陷到預(yù)定深度，使得所述第一柵電極層接觸所述第二柵電極層。
3.如權(quán)利要求2的柵圖案，其中在所述第一柵電極層和所述第二柵電極層之間的接觸區(qū)的寬度比所述第一柵電極層的寬度小約5nm到約10nm的尺寸范圍。
4.如權(quán)利要求3的柵圖案，其中所述第一柵電極層包括多晶硅和多晶-SixGe1-x中之一，其中x表示原子比，范圍從約0.01到約0.99。
5.如權(quán)利要求1的柵圖案，其中所述第二柵電極層包括金屬層和硅化物層中之一。
6.如權(quán)利要求5的柵圖案，其中所述第二柵電極層包括從由WSix、TiSix、NiSix、CoSix、TaSix、MoSix、HfSix、ZrSix、PtSix、W/WN、W/W-Si-N/WSix、W/TiN/TiSix、W/Ti-Si-N/TiSix、Ti-Si-N、Ti-Al-N、Ta-Si-N、MoN、HfN、TaN和TiN所構(gòu)成的組中選擇的一個(gè)，其中x表示原子比，范圍從約1.0到約3.0。
7.如權(quán)利要求1的柵圖案，還包括蝕刻停止層，其形成于設(shè)置在沒有形成所述溝槽的所述襯底之上的所述柵絕緣層之上，并且延伸在所述第一柵電極層不接觸所述第二柵電極層的部分之上。
8.如權(quán)利要求7的柵圖案，其中所述蝕刻停止層包括從由基于氧化物的材料、基于氮化物的材料和兩者的組合所構(gòu)成的組中選擇的一個(gè)。
9.如權(quán)利要求8的柵圖案，其中所述基于氧化物的材料是從由SiO2、SiOxNy、HfO2、HfSixOy和HfSixOyNz所構(gòu)成的組中選擇的一個(gè)，其中x、y和z表示原子比，范圍約從0.1到約3.0，而所述基于氮化物的材料包括氮化硅(Si3N4)。
10.如權(quán)利要求7的柵圖案，其中所述柵絕緣層包括從由SiO2、SiOxNy、HfO2、HfSixOy和HfSixOyNz所構(gòu)成的組中選擇的一個(gè)，其中x、y和z表示原子比，范圍約從0.1到約3.0。
11.如權(quán)利要求7的柵圖案，還包括形成在所述第二柵電極層上的硬掩模。
12.一種用于制造半導(dǎo)體器件的柵圖案的方法，其包括制備包括溝槽的襯底；在包括所述溝槽的所述襯底之上形成柵絕緣層；形成埋入所述溝槽的第一柵電極層，其不突出于設(shè)置在沒有形成所述溝槽的所述襯底之上的所述柵絕緣層上；及在所述第一柵電極層之上形成第二柵電極層，使所述第二柵電極層的預(yù)定部分與所述第一柵電極層接觸。
13.如權(quán)利要求12的方法，其中埋入所述溝槽的所述第一柵電極層的形成包括在所述柵絕緣層之上形成所述第一柵電極層，以填充所述溝槽；及通過回蝕刻工藝和化學(xué)機(jī)械拋光(CMP)工藝之一將所述第一柵電極層蝕刻直到設(shè)置在沒有形成所述溝槽的所述襯底之上的所述柵絕緣層的上部。
14.如權(quán)利要求13的方法，在將所述第一柵電極層蝕刻直到設(shè)置在沒有形成所述溝槽的所述襯底之上的所述柵絕緣層的上部之后，還包括使所述第一柵電極層對(duì)應(yīng)所述第一柵電極層接觸所述第二柵電極層的接觸區(qū)的部分凹陷到預(yù)定深度。
15.如權(quán)利要求14的方法，其中所述接觸區(qū)具有比所述第一柵電極層小約5nm到約10nm的尺寸范圍的寬度。
16.如權(quán)利要求12的方法，在形成所述第一柵電極層后，還包括在所述第一柵電極層和所述柵絕緣層之上形成蝕刻停止層；及通過蝕刻所述蝕刻停止層的預(yù)定部分，暴露所述第一柵電極層的預(yù)定部分。
17.如權(quán)利要求16的方法，其中所述蝕刻停止層包括從由基于氧化物的材料、基于氮化物的材料和兩者的組合所構(gòu)成的組中選擇的一個(gè)。
18.如權(quán)利要求17的方法，其中所述基于氧化物的材料是從由SiO2、SiOxNy、HfO2、HfSixOy和HfSixOyNz所構(gòu)成的組中選擇的一個(gè)，其中x、y和z表示原子比，范圍從約0.1到約3.0，而所述基于氮化物的材料使用Si3N4形成。
19.如權(quán)利要求18的方法，其中所述第一柵電極層包括多晶硅和多晶-SixGe1-x中的一個(gè)，其中x表示原子比，范圍從約0.01到約0.99。
20.如權(quán)利要求12的方法，其中所述第二柵電極層包括所述金屬層和所述硅化物層中的一個(gè)。
21.如權(quán)利要求20的方法，其中所述第二柵電極層包括從由WSix、TiSix、NiSix、CoSix、TaSix、MoSix、HfSix、ZrSix、PtSix、W/WN、W/W-Si-N/WSix、W/TiN/TiSix、W/Ti-Si-N/TiSix、Ti-Si-N、Ti-Al-N、Ta-Si-N、MoN、HfN、TaN和TiN所構(gòu)成組中選擇的一個(gè)，其中x表示原子比，范圍從約1.0到約3.0。
22.如權(quán)利要求21的方法，其中所述第二柵電極層的形成包括在所述第一柵電極層和所述蝕刻停止層之上形成所述第二柵電極層；及蝕刻所述第二柵電極層的預(yù)定部分。
23.如權(quán)利要求22的方法，其中對(duì)所述第二柵電極層的預(yù)定部分的蝕刻使用硬掩模方案。
24.如權(quán)利要求21的方法，其中所述柵絕緣層包括從由SiO2、SiOxNy、HfO2、HfSixOy和HfSixOyNz所構(gòu)成的組中選擇的一個(gè)，其中x、y和z表示原子比，范圍從約0.1到約3.0。
全文摘要
提供一種半導(dǎo)體器件的柵圖案及其制造方法。該柵圖案包括具有溝槽的襯底、柵絕緣層、第一柵電極層以及第二柵電極層。柵絕緣層形成在具有溝槽的襯底之上。第一柵電極層埋入溝槽，其不突出于柵絕緣層上。第二柵電極層形成在第一柵電極層之上，而且具有與第一柵電極層接觸的預(yù)定部分。
文檔編號(hào)H01L21/336GK1921144SQ20061007892
公開日2007年2月28日 申請(qǐng)日期2006年4月27日 優(yōu)先權(quán)日2005年8月25日
發(fā)明者林寬容, 全潤(rùn)奭, 金賢貞, 成敏圭 申請(qǐng)人:海力士半導(dǎo)體有限公司