專利名稱：形成nand快閃存儲器的源接觸的方法
技術領域：
本發(fā)明通常涉及一種形成NAND快閃存儲器(NAND flash memory)的源接觸的方法，而更為具體地，本發(fā)明涉及一種形成NAND快閃存儲器的源接觸的方法，其中源線與柵形成工藝同時形成，籍此即使選擇晶體管的尺寸縮小，聚焦深度(DOF)也沒有減小。
背景技術：
由于快閃存儲器器件的線寬已變得更小、微小而接觸孔的深度已增加，因此接觸孔中上線和下線之間的電互連已變得更困難。
一般而言，在快閃存儲器器件中，打開區(qū)域(open area)存在于選擇晶體管之間以確保柵形成后形成與源線的間隔，所述選擇晶體管包括源選擇晶體管(SST)和漏選擇晶體管(DST)。
選擇晶體管基本上是決定快閃存儲器器件的小片(die)尺寸的重要因素。要減小單元尺寸，必需減小選擇晶體管的尺寸。
然而，因為寬的打開區(qū)域如上所述存在于選擇晶體管之間，所以如果選擇晶體管尺寸減小，則DOF就減小。相應地，出現(xiàn)了問題，因為難于把選擇晶體管的尺寸減小到特定的尺寸或更少。
換句話說，在通過光刻工藝(正如通常用于金屬線中)形成微小金屬線的情況下，因為光學系統(tǒng)有相對淺的DOF，通過層間絕緣層的拓撲結構的步驟在用于形成金屬接線或接觸孔的光刻工藝中引起散焦現(xiàn)象。結果，出現(xiàn)了產(chǎn)生圖案失效的問題。

發(fā)明內(nèi)容
在一個實施例中，本發(fā)明提供了一種形成NAND快閃存儲器的源接觸的方法，其中源線與柵形成工藝同時形成，籍此即使選擇晶體管的尺寸減小，聚焦深度(DOF)也不減小。
在另一個實施例中，本發(fā)明提供了一種形成NAND快閃存儲器的源接觸的方法，其中源線與柵形成工藝同時形成，籍此可省略用于形成源線的附加的金屬沉積或金屬拋光工藝，因而減小了成本，并且可解決相關技術中源接觸掩膜和柵選擇晶體管之間的未對準的問題。
根據(jù)本發(fā)明的一個實施例的一種形成NAND快閃存儲器器件的源接觸的方法包括以下步驟在半導體基片中形成隧道氧化物膜，然后去除源接觸將形成于其中的區(qū)的隧道氧化物膜；在整個結構上順序地形成第一多晶硅層和電介質(zhì)層，然后去除選擇晶體管將形成于其中的區(qū)的電介質(zhì)層；在已去除電介質(zhì)層的區(qū)上順序地形成第二多晶硅層，在第二多晶硅層上形成導電膜，以及在導電膜上形成硬掩膜；使用柵掩膜來執(zhí)行蝕刻工藝以便蝕刻單元區(qū)至電介質(zhì)層，并同時蝕刻其中將形成源接觸的區(qū)，直到隧道氧化物膜，從而形成源線；在暴露于源線兩側的半導體基片上執(zhí)行離子注入工藝；蝕刻單元區(qū)和選擇晶體管區(qū)的電介質(zhì)層、第一多晶硅層和隧道氧化物膜，形成單元柵(cell gate)和選擇晶體管柵；在單元柵和選擇晶體管柵以及源接觸之間掩埋絕緣層，然后在整個結構上形成層間絕緣層；以及蝕刻層間絕緣層的所需的區(qū)，以形成通過其暴露源線的接觸。


通過參照與附圖相結合的如下詳細描述，本發(fā)明的更完整理解及其許多附帶優(yōu)點將變得清楚明顯并更好理解，其中圖1a示出相關技術柵布局，而圖1b示出通過根據(jù)本發(fā)明一實施例的形成NAND快閃存儲器的源接觸的方法所形成的柵布局；以及圖2a到2f是圖解說明根據(jù)本發(fā)明一實施例的形成NAND快閃存儲器的源接觸的工藝步驟的截面視圖。
具體實施例方式
在以下詳述中，僅以圖解說明的形式示出并簡述本發(fā)明的某些示范性的實施例。
圖1a示出相關技術柵布局，而圖1b示出通過根據(jù)本發(fā)明一實施例的形成NAND快閃存儲器的源接觸的方法所形成的柵布局。
在該柵布局圖中，示出了多個選擇晶體管(“Select Tr”)和多個字線(“W0，W1，W2”)。如圖1a所示，在相關技術柵布局圖中，寬的打開區(qū)域存在于選擇晶體管之間。如果選擇晶體管的尺寸減小，在聚焦深度(DOF)減小。很難將選擇晶體管的尺寸減小到特定的尺寸或更少。
因此，根據(jù)如圖1b所示的本發(fā)明的實施例，如果源線與柵同時形成，則選擇晶體管之間的開口區(qū)域的尺寸減小。結果，即使選擇晶體管的尺寸縮小，DOF也不減小。
圖2a到2f是圖解說明根據(jù)本發(fā)明一實施例的形成NAND快閃存儲器的源接觸的工藝步驟的截面視圖。圖2a是NAND快閃存儲器的截面視圖，其中在由隔離膜分開的有源區(qū)的半導體基片上形成隧道氧化物膜后，去除源接觸將形成于其中的區(qū)的隧道氧化物膜，并且多晶硅層和電介質(zhì)層順序地形成于已去除了隧道氧化物膜的半導體基片的區(qū)中。
作為形成NAND快閃存儲器的源接觸的預備步驟，在半導體基片200上形成隧道氧化物膜202后，源接觸將形成于其中的區(qū)的隧道氧化物膜202通過隧道氧化物膜打開掩膜被去除。
第一多晶硅層204形成于隧道氧化物膜202及已去除隧道氧化物膜的半導體基片上。電介質(zhì)層206然后在整個結構上形成，所述整個結構包括第一多晶硅層204。
參考圖2b，去除選擇晶體管將形成于其中的區(qū)的電介質(zhì)層206。第二多晶硅層208在已去除電介質(zhì)層206的區(qū)上形成。
此后，由鎢(W)、鋁(Al)或其它合適的導電材料制成的導電膜210在第二多晶硅層208上形成。硬掩膜212如氮化物膜(N)，形成于導電膜210上。
參考圖2c，執(zhí)行使用柵掩膜的蝕刻工藝以使用電介質(zhì)層206作為蝕刻停止層來蝕刻單元區(qū)(cell region)，并蝕刻其中將形成源接觸的區(qū)，直到其中半導體基片200和隧道氧化物膜202同時形成的區(qū)，因此形成源線。
使用注入離子來執(zhí)行離子注入工藝，以便離子注入?yún)^(qū)在源線以下形成。然而，附圖中省略了離子注入?yún)^(qū)。
參考圖2d，光致抗蝕劑膜214在其中形成源線的區(qū)中形成。然后執(zhí)行通過其僅單元區(qū)被打開的自對準蝕刻(SAE)掩膜工藝。
如果執(zhí)行了圖2d的自對準蝕刻掩膜工藝，則順序地蝕刻單元區(qū)的電介質(zhì)層206和第一多晶硅層204。采用相似的方式，亦蝕刻了其中形成源線的區(qū)中剩余的隧道氧化物膜202。
這時，在形成于源線兩側的外圍晶體管(peripheral transistor)(單元柵和選擇晶體管柵)中，由于該工藝，電介質(zhì)層206剩余了小量。然而，即使電介質(zhì)層206未被完全去除也無關緊要，因為外圍晶體管的第一多晶硅層204和第二多晶硅層208變?yōu)閷щ姷摹?br> 參考圖2f，形成了絕緣層以便在外圍晶體管的柵中形成間隔，然后該絕緣層在圖2e的工藝步驟中被毯式蝕刻(blanket etch)。因為間隔窄，絕緣層填充于多個單元柵、外圍選擇晶體管柵和源接觸線之間。
此后，第一層間絕緣層216形成于整個結構上。形成第二層間絕緣層218后，在其中形成源線的區(qū)上執(zhí)行光刻工藝以將導電材料如鎢(W)或鋁(Al)填充于該區(qū)中。因此，所述區(qū)連接到源線的導電膜210以形成接觸。
如果完成了圖2a到2f的工藝，則將用于形成源接觸的線添加到柵掩膜中的選擇晶體管之間。因此，因為增加了選擇晶體管的DOF，所以可減小選擇晶體管的尺寸(“Select Tr Size”)。因此有可能通過小片尺寸的減小來降低成本，所述小片尺寸的減小取決于總單元尺寸的減小。
此外，因為源線與柵形成工藝同時形成，因此不需要用于形成源線的附加的金屬沉積步驟或金屬拋光工藝。這可節(jié)省成本，并且也可能消除相關技術中源接觸掩膜和柵選擇晶體管之間的未對準的問題。
根據(jù)本發(fā)明一實施例，因為在柵掩膜中的選擇晶體管之間添加了用于形成源接觸的線，所以增加了DOF。有可能縮短選擇晶體管尺寸。因此，可減小小片尺寸并節(jié)省成本，這取決于總單元尺寸的減小。
盡管已經(jīng)關于當前視為實用的示范性實施例描述了本發(fā)明，但是應當理解本發(fā)明不限于所公開的實施例，而是旨在覆蓋所附權利要求的精神和范圍內(nèi)囊括的各種改型和等效設置。
權利要求
1.一種形成NAND快閃存儲器的源接觸的方法，包括以下步驟在半導體基片之上形成隧道氧化物膜，及然后去除源接觸將形成于其中的區(qū)中的所述隧道氧化物膜；在整個結構上形成第一多晶硅層和電介質(zhì)層，及然后去除選擇晶體管將形成于其中的區(qū)的所述電介質(zhì)層；在已去除所述電介質(zhì)層的區(qū)之上形成第二多晶硅層，在所述第二多晶硅層之上形成導電膜；使用柵掩膜來執(zhí)行蝕刻工藝，以蝕刻單元區(qū)直至所述電介質(zhì)層，并同時蝕刻源接觸將形成于其中的區(qū)，直到所述隧道氧化物膜，從而形成源線；在暴露于所述源線兩側的所述半導體基片上執(zhí)行離子注入工藝；順序地蝕刻所述單元區(qū)和所述選擇晶體管區(qū)的所述電介質(zhì)層、所述第一多晶硅層和所述隧道氧化物膜，形成單元柵和選擇晶體管柵；將絕緣層掩埋在所述單元柵和所述選擇晶體管柵及所述源接觸之間，及然后在整個結構上形成層間絕緣層；以及蝕刻所述層間絕緣層的所需的區(qū)，以形成通過其暴露所述源線的接觸。
2.權利要求1的方法，其中所述導電膜包括鎢(W)或鋁(Al)。
3.權利要求1的方法，其中所述層間絕緣層包括第一層間絕緣層和第二層間絕緣層。
4.權利要求1的方法，其中所述接觸包括鎢(W)或鋁(Al)。
全文摘要
一種形成NAND快閃存儲器器件的源接觸的方法，包括在半導體基片上形成隧道氧化物膜，去除源接觸將形成其中的區(qū)的隧道氧化物膜；形成第一多晶硅層和電介質(zhì)層，去除選擇晶體管將形成其中的區(qū)的電介質(zhì)層；在該區(qū)上形成第二多晶硅層，在第二多晶硅層上形成導電膜，在導電膜上形成硬掩膜；用柵掩膜執(zhí)行蝕刻工藝以蝕刻單元區(qū)直至電介質(zhì)層，同時蝕刻其中將形成源接觸的區(qū)直到隧道氧化物膜以形成源線；在暴露于源線兩側的半導體基片上執(zhí)行離子注入工藝；蝕刻單元區(qū)和選擇晶體管區(qū)的電介質(zhì)層、第一多晶硅層和隧道氧化物膜，形成單元柵和選擇晶體管柵；在單元柵和選擇晶體管柵及源接觸之間掩埋絕緣層，以形成層間絕緣層；蝕刻層間絕緣層所需的區(qū)以形成接觸。
文檔編號H01L21/8247GK1877819SQ200610083689
公開日2006年12月13日 申請日期2006年6月2日 優(yōu)先權日2005年6月7日
發(fā)明者鄭宇榮 申請人:海力士半導體有限公司