專利名稱：布線電路基板及其制造方法
技術領域：
本發(fā)明涉及布線電路基板及其制造方法，尤其涉及安裝有電子元件的布線電路基板及該布線電路基板的制造方法。
背景技術：
撓性布線電路基板、附帶電路的懸掛基板等布線電路基板中，例如，在由聚酰亞胺樹脂等形成的絕緣基底層上形成了由銅箔等形成的導體圖案，為了覆蓋導體圖案，在絕緣基底層上形成由聚酰亞胺樹脂等形成的絕緣覆蓋層。這樣的布線電路基板被廣泛應用在各種電氣儀器、電子儀器領域中。
另外，在這種布線電路基板中安裝電子元件時，在該安裝工序中，有時會由靜電造成電子元件的破壞。
為此，例如有以下的提案，即，在撓性電路基板中，在基底膜或者覆蓋膜的表面通過蒸鍍法、濺射法、無電解鍍法等形成金屬層來將靜電接地或減少靜電(例如，參考日本專利特開平8-153940號公報)。
但是，在布線電路基板中，用于安裝電子元件的端子部將絕緣覆蓋層開口，作為從該開口部露出的導體圖案的露出部分被設置。
因此，在電子元件的安裝工序中，該端子部(就是導體圖案的露出部分)有時也帶一些靜電。如果在端子部帶靜電，仍然會有安裝的電子元件被靜電破壞的危險。
然而，在日本專利特開平8-153940號公報中記載的撓性回路基板，雖然可以除去形成有金屬層的基底膜或者覆蓋膜的靜電，但是不能除去端子部的靜電，因此，作為對靜電破壞敏感的電子元件的防止靜電破壞的對策，是不令人滿意的。
另外，在日本專利特開平8-153940號公報中記載的撓性回路基板中，由于在基底膜或者覆蓋膜的表面形成金屬層，因此如果該金屬層一部分脫離，則會有作為雜質從撓性回路基板飛散的危險。
發(fā)明內容
本發(fā)明的目的是提供布線電路基板，該基板是通過不僅除去絕緣基底層以及絕緣覆蓋層的靜電，而且還除去端子部的靜電，可有效地防止安裝部件的靜電破壞，還可以防止半導電性層的脫離的布線電路基板。
本發(fā)明的布線電路基板的特征在于，包括以下部分形成金屬支持基板、在上述金屬支持基板上形成的絕緣基底層、在上述絕緣基底層上形成的導體圖案、半導電性層、絕緣覆蓋層和端子部，上述半導電性層形成在從上述導體圖案露出的上述絕緣基底層上，且至少一部分與上述金屬支持基板以及上述導體圖案接觸，上述絕緣覆蓋層是形成在形成于上述絕緣基底層上的半導電性層上，且覆蓋上述導體圖案，上述端子部是由通過使上述絕緣覆蓋層開口而露出的導體圖案形成。
另外，在本發(fā)明的布線電路基板中，上述半導電性層較好以覆蓋上述導體圖案的上表面以及側面的形態(tài)形成。
另外，在本發(fā)明的布線電路基板中，上述半導電性層較好為氧化金屬層。
另外，本發(fā)明還包括布線電路基板的制造方法，該方法包括以下工序準備金屬支持基板的工序；在上述金屬支持基板的上表面，以圖案形成絕緣基底層的工序；在上述絕緣基底層的上表面形成導體圖案的工序；在上述導體圖案的上表面和側面、從上述導體圖案露出的上述絕緣基底層的上表面和側面以及從上述絕緣基底層露出的上述金屬支持基板的上表面，連續(xù)形成半導電性層的工序；在形成于上述絕緣基底層的上表面的半導電性層的表面，以形成露出形成于上述導體圖案的上表面的上述半導電性層的開口部的形態(tài)，形成覆蓋形成于上述導體圖案的上表面和側面的上述半導電性層的絕緣覆蓋層的工序，上述半導電性層的表面包括形成于上述絕緣基底層的上表面的半導電性層與形成于上述絕緣基底層的側面的半導電性層的連接部分；除去從上述開口部露出的上述半導電性層、在上述絕緣基底層的上表面形成的從上述絕緣覆蓋層露出的上述半導電性層以及在上述金屬支持基板的上表面形成的上述半導電性層，但需將在上述連接部分的上述絕緣基底層的側面形成的、與上述金屬支持基板的上表面相接觸的上述半導電性層殘留的工序。另外，本發(fā)明還包括如下的布線電路基板的制造方法，該方法還包括以下工序準備金屬支持基板的工序；在上述金屬支持基板的上表面，以圖案形成絕緣基底層的工序；上述絕緣基底層的上表面和側面以及從上述絕緣基底層露出的上述金屬支持基板的上表面，連續(xù)形成半導電性層的工序；在形成于上述絕緣基底層的上表面的上述半導電性層的表面，形成導體圖案的工序；在形成于上述絕緣基底層的上表面的半導電性層的表面，以形成露出上述導體圖案的上表面的開口部的形態(tài)，形成覆蓋上述導體圖案的上表面和側面的絕緣覆蓋層的工序，上述半導電性層的表面包括形成于上述絕緣基底層的上表面的半導電性層與形成于上述絕緣基底層的側面的半導電性層的連接部分；除去在上述絕緣基底層的上表面形成的從上述絕緣覆蓋層露出的上述半導電性層以及在上述金屬支持基板的上表面形成的上述半導電性層，但需將在上述連接部分的上述絕緣基底層的側面形成的、與上述金屬支持基板的上表面相接觸的上述半導電性層殘留的工序。另外，本發(fā)明還包括布線電路基板的制造方法，該布線電路基板的制造方法包括準備金屬支持基板的工序；在上述金屬支持基板的上表面，以圖案形成絕緣基底層的工序；在上述絕緣基底層的上表面和側面以及從上述絕緣基底層露出的上述金屬支持基板的上表面，連續(xù)形成導體薄膜的工序；在形成于上述絕緣基底層的上表面的上述導體薄膜的表面，形成導體圖案的工序；對從上述導體圖案露出的上述導體薄膜進行半導電性化處理，形成半導電性層的工序；在形成于上述絕緣基底層的上表面的半導電性層的表面，以形成露出上述導體圖案的上表面的開口部的形態(tài)，形成覆蓋上述導體圖案的上表面和側面的絕緣覆蓋層的工序，上述半導電性層的表面包括形成于上述絕緣基底層的上表面的半導電性層與形成于上述絕緣基底層的側面的半導電性層的連接部分；除去在上述絕緣基底層的上表面形成的從上述絕緣覆蓋層露出的上述半導電性層以及在上述金屬支持基板的上表面形成的上述半導電性層，但需將在上述連接部分的上述絕緣基底層的側面形成的、與上述金屬支持基板的上表面相接觸的上述半導電性層殘留的工序。
通過本發(fā)明的布線電路基板，即使金屬支持基板、絕緣基底層、絕緣覆蓋層以及端子部因靜電帶電，也可通過半導電性層除去它們的靜電。因此，可有效防止安裝的電子元件的靜電破壞。
而且，由于形成于絕緣基底層上的半導電性層被絕緣覆蓋層覆蓋，因此可防止半導電性層的脫離。因此可防止脫離的半導電性層飛散成為異物。
另外，通過本發(fā)明的布線電路基板的制造方法，可簡易且有效地制造上述布線電路基板。
圖1是顯示本發(fā)明的布線電路基板的一實施方式的附帶電路的懸掛基板的平面簡圖。
圖2是圖1所示的附帶電路的懸掛基板的沿長邊方向的部分截面圖(附帶電路的懸掛基板1A的部分截面圖)。
圖3是顯示圖2所示的附帶電路的懸掛基板的制造方法的制造工序圖(a)顯示了準備金屬支持基板的工序；(b)顯示了在金屬支持基板的上表面，以圖案形成絕緣基底層的工序；(c)顯示了在絕緣基底層的上表面，形成導體圖案的工序；(d)顯示了在導體圖案的上表面和側面、從導體圖案露出的絕緣基底層的上表面以及側面以及從絕緣基底層露出的金屬支持基板的上表面，形成半導電性層的工序；(e)顯示了在形成于絕緣基底層的上表面的半導電性層的表面，以圖案形成覆蓋形成于導體圖案的上表面以及側面的半導電性層的絕緣覆蓋層的工序。
(f)顯示了通過蝕刻除去從絕緣覆蓋層的開口部露出的半導電性層、在從絕緣覆蓋層露出的絕緣基底層的上表面形成的半導電性層以及在金屬支持基板的上表面形成的半導電性層的工序。
(g)顯示了在端子部的表面，形成金屬鍍層的工序。
圖4是圖1所示的附帶電路的懸掛基板的沿長邊方向的部分截面圖(附帶電路的懸掛基板1B的部分截面圖)。
圖5是顯示圖4所示的附帶電路的懸掛基板的制造方法的制造工序圖，(a)顯示了準備金屬支持基板的工序；(b)顯示了在金屬支持基板的上表面，以圖案形成絕緣基底層的工序；(c)顯示了在絕緣基底層的上表面以及側面、從絕緣基底層露出的金屬支持基板的上表面，形成半導電性層的工序；(d)顯示了在形成于絕緣基底層的上表面的半導電性層的表面形成導體圖案的工序；(e)顯示了在形成于絕緣基底層的上表面的半導電性層的表面，以圖案形成覆蓋導體圖案的上表面以及側面的絕緣覆蓋層的工序；(f)通過蝕刻除去在從絕緣覆蓋層露出的絕緣基底層的上表面形成的半導電性層以及在金屬支持基板的上表面形成的半導電性層的工序；(g)在端子部的表面形成金屬鍍層的工序。
圖6是圖1所示的附帶電路的懸掛基板的沿長邊方向的部分截面圖(附帶電路的懸掛基板1C的部分截面圖)。
圖7是顯示圖6所示的附帶電路的懸掛基板的制造方法的制造工序圖，(a)顯示了準備金屬支持基板的工序；
(b)顯示了在金屬支持基板的上表面，以圖案形成絕緣基底層的工序；(c)顯示了在絕緣基底層的上表面和側面以及從絕緣基底層露出的金屬支持基板的上表面，形成由依次層疊鉻薄膜與銅薄膜而成的導體薄膜的工序；(d)顯示了通過以與布線電路圖案相反的圖案形成抗鍍膜的工序；(e)顯示了在從抗鍍膜露出的導體薄膜的表面上，形成導體圖案的工序；(f)顯示了除去抗鍍膜的工序；(g)顯示了通過蝕刻除去從導體圖案露出的銅薄膜的工序；(h)顯示了半導電性化處理鉻薄膜，形成由氧化鉻層形成的半導電性層的工序；(i)顯示了在形成于絕緣基底層的上表面的半導電性層的表面，以圖案形成覆蓋導體圖案的上表面以及側面的絕緣覆蓋層的工序；(j)顯示了通過蝕刻除去在從絕緣覆蓋層露出的絕緣基底層的上表面形成的半導電性層以及在金屬支持基板的上表面形成的半導電性層的工序；(k)顯示了在端子部的表面形成金屬鍍層的工序。
圖8是顯示濺射裝置的一實施方式的大致構成圖。
具體實施例方式
圖1是顯示本發(fā)明的布線電路基板的一實施方式的附帶電路的懸掛基板的平面簡圖，圖2是圖1所示的附帶電路的懸掛基板的沿長邊方向的部分截面圖。
圖1中，將該附帶電路的懸掛基板1安裝在硬盤驅動器上，安裝磁頭，在支持該磁頭、并使該磁頭克服與磁盤之間相對移動時的空氣流、保持與磁盤之間的微小間隔的支持金屬支持基板2上將用于連接磁頭和讀寫基板的導體圖案4一體形成。
另外，圖1中，由于明確顯示了導體圖案4相對于金屬支持基板2的相對配置，因此省略后述的絕緣基底層3、絕緣覆蓋層5以及半導電性層7。
導體圖案4中，包括磁頭側連接端子部6A和外部側連接端子部6B，及用于連接該磁頭側連接端子部6A以及外部側連接端子部6B的布線17，它們是成連續(xù)一體的。
沿著金屬支持基板2的長邊方向設置多根布線17，且在寬度方向(與長邊方向相垂直的方向)上相互隔開并列配置。
將多個磁頭側連接端子部6A配置在金屬支持基板2的前端部，分別與各布線17的前端部連接。將磁頭的端子部(圖中未示)連接在該磁頭側連接端子部6A。
將多個外部側連接端子部6B配置在金屬支持基板2的后端部，分別與各布線17的后端部連接。將讀·寫基板的端子部(圖中未示)連接在該外部側連接端子部6B。
另外，在金屬支持基板2的前端部設置有用于安裝磁頭的萬向接頭18。萬向接頭18通過切削金屬支持基板2而形成，在長邊方向夾住磁頭側連接端子部6A。
如圖2所示，該附帶電路的懸掛基板1A具有金屬支持基板2、在金屬支持基板2上表面以圖案形成的絕緣基底層3、在絕緣基底層3上表面形成的導體圖案4以及在絕緣基底層3上表面以圖案形成的絕緣覆蓋層5，絕緣覆蓋層5覆蓋導體圖案4的上表面和側面。另外，在絕緣覆蓋層5中與配置磁頭側連接端子部6A或者外部側連接端子部6B的部分相對應的位置，形成貫穿厚度方向的開口部8，將從該開口部8露出的導體圖案4的露出部分作為磁頭側連接端子部6A或者外部側連接端子部6B(以下，統(tǒng)稱為端子部6)。另外，在圖2中，只顯示了磁頭側連接端子部6A以及外部側連接端子部6B中的某一方。
在該附帶電路的懸掛基板1A中，在由絕緣覆蓋層5覆蓋的絕緣基底層3的上表面和導體圖案4的側面以及上表面，連續(xù)形成半導電性層7，并使半導電性層7夾在絕緣覆蓋層5、絕緣基底層3或者導體圖案4之間。
另外，該半導電性層7在絕緣基底層3的側面也連續(xù)地形成，更具體為，從絕緣基底層3的上表面連續(xù)延伸至從絕緣基底層3露出的金屬支持基板2的上表面，與該金屬支持基板2的上表面相接觸，這樣來覆蓋絕緣基底層3的側面。
將在絕緣基底層3的側面形成的半導電性層7的表面(與絕緣基底層3相接觸的內側面相反側的外側面)露出，將絕緣覆蓋層5層疊在其上端面上，將其下端面與金屬支持基板2的上表面相接觸。
另外，根據需要，在端子部6的表面形成金屬鍍層11。
下面，參考圖3來說明該附帶電路的懸掛基板1A的制造方法。
如圖3(a)所示，該方法中，首先，準備金屬支持基板2。作為金屬支持基板2，可例舉如不銹鋼箔、42合金箔、鋁箔、銅-鈹箔以及磷青銅箔等。較好使用不銹鋼箔。另外，其厚度為5～100μm。
接著，如圖3(b)所示，該方法中在金屬支持基板2的上表面，將絕緣基底層3作為例如像將金屬支持基板2的上表面的外周邊緣部露出一部分那樣的圖案形成。
絕緣基底層3例如可由聚酰亞胺樹脂、聚酰胺酰亞胺樹脂、丙烯酸樹脂、聚醚腈樹脂、聚醚砜樹脂、聚對苯二甲酸乙二酯樹脂、聚萘二甲酸乙二酯樹脂、聚氯乙烯樹脂等樹脂膜形成。從耐熱性的觀點來看，較好為由聚酰亞胺樹脂形成。絕緣基底層3的厚度，例如為5～50μm，較好為10～30μm。
作為圖案的絕緣基底層3的形成沒有特別的限定，可使用公知的方法。例如，在金屬支持基板2的表面涂布感光性樹脂(感光性聚酰胺酸樹脂)的漆，將涂布的漆干燥形成基底膜。接著，通過光掩模將基底膜曝光后，根據需要加熱后，通過顯影使圖案形成。之后例如通過在減壓條件下、在大于等于250℃下加熱來使之固化(酰亞胺化)。
接著，該方法中如圖3(c)所示，在絕緣基底層3的上表面形成導體圖案4。導體圖案4由例如銅、鎳、金、焊錫，或者它們的合金等導體形成，較好為由銅形成。另外，導體圖案4的形成中，在絕緣基底層3的上表面，例如通過減成法、加成法等公知的形成圖案法，較好為通過加成法，作為上述的端子部6和布線17一體形成的布線電路圖案，形成導體圖案4。
在減成法中，首先，在絕緣基底層3的上表面，根據需要通過粘合劑層來層疊導體層，接著，在該導體層的上表面，形成與布線電路圖案為同一圖案的蝕刻抗蝕膜，以該蝕刻抗蝕膜作為抗蝕膜，蝕刻導體層后除去抗蝕膜。
另外，加成法中，首先，在絕緣基底層3的整面(上表面和側面)上，形成導體薄膜12。導體薄膜12通過濺射，較好為鉻濺射和銅濺射，層疊鉻薄膜和銅薄膜。
接著，在該導體薄膜12的上表面，以與布線電路圖案相反的圖案形成抗鍍膜之后，在從抗鍍膜露出的導體薄膜12的上表面，通過電解鍍形成導體圖案4作為布線電路圖案，之后除去抗鍍膜和層疊有該抗鍍膜的部分的導體薄膜12。
這樣形成的導體圖案4，其厚度，例如為3～50μm，較好為5～20μm，各布線17的寬度，例如10～200μm，各布線17之間的間隔，例如為10～200μm。
接著，該方法中，如圖3(d)所示，在導體圖案4的上表面和側面、從導體圖案4露出的絕緣基底層3的上表面和側面以及從絕緣基底層3露出的金屬支持基板2的上表面，遍及這些各面地連續(xù)形成半導電性層7。
半導電性層7沒有特別的限定，較好為由具有105～1011Ω/□的表面電阻值的樹脂層或金屬層形成，例如由分散有碳粒子、金屬粒子、氧化金屬粒子等導電性粒子的樹脂層、氧化金屬層等形成。較好為由氧化金屬層形成。
氧化金屬層例如由氧化鉻、氧化鎳、氧化銅、氧化鈦、氧化鋯、氧化銦、氧化鋁、氧化鋅等金屬氧化物形成。較好為由氧化鉻形成。氧化鉻可以形成具有即使在高溫高濕下也很少變化、穩(wěn)定的表面電阻值的氧化金屬層。
另外，氧化金屬層中的金屬的氧化程度根據下述的氧化金屬層的形成方法而不同，可以在厚度方向上使其均一氧化，也可以是最表面的氧化程度最高，從其最表面沿厚度方向向內，氧化程度逐漸降低。
氧化金屬層的形成沒有特別的限定，例如以金屬作為靶濺射之后，根據需要加熱氧化的方法、反應性濺射方法、以氧化金屬作為靶濺射的方法等。
以金屬作為靶濺射之后，根據需要，在加熱氧化的方法中，首先，在導體圖案4的上表面和側面、從導體圖案4露出的絕緣基底層3的上表面和側面以及從絕緣基底層3露出的金屬支持基板2的上表面，以金屬作為靶濺射。
濺射，例如使用圖8所示的濺射裝置。即，在圖8中，該濺射裝置中，在真空室21內，將靶22和接地電極23相互隔開并相對向配置。將電源24連接到靶22上，同時將等離子體發(fā)射控制器25以可以相對靶22等離子體發(fā)光配置。另外，對電源24沒有特別的限定，可使用脈沖電源、直流電源(DC)、交流電源(RF)等。
另外，將接地電極23接地的同時，還將基板26設置在其表面。(在此，基板26是圖3(c)所示的制造過程中的附帶電路的懸掛基板1A，按導體圖案4側與靶22相對的狀態(tài)設置)靶22，例如可使用鉻、鎳、銅、鈦、鋁、鉭、鉛、鋅、鋯、鎵、銦以及這些金屬的合金。較好使用鉻。
之后，在真空室21內，作為導入氣體導入氬等惰性氣體，從電源24施加電力，一邊用等離子體發(fā)射控制器25，保持等離子體的發(fā)光強度恒定，一邊濺射靶22規(guī)定時間。這樣，在導體圖案4的上表面和側面、從導體圖案4露出的絕緣基底層3的上表面和側面、從絕緣基底層3露出的金屬支持基板2的上表面，形成濺射膜。
另外，下面顯示了將這樣的金屬作為靶來濺射的濺射條件的一例。
極限真空度1.33×10-5～1.33×10-2Pa導入氣體流量(氬)1.2×10-3～4×10-3m3/h工作壓力(導入氣體導入后的真空度)1.33×10-2～1.33Pa接地電極溫度10～100℃功率100～2000W濺射時間1秒～15分鐘另外，這種濺射，更具體些可適當選擇直流濺射法、高頻濺射法、磁控濺射法或者這些方法的復合方法等公知的濺射法。
接著，根據需要對濺射膜進行的加熱氧化沒有特別的限定，例如可使用加熱爐等，在大氣中加熱。加熱溫度例如為50～400℃，較好為100～250℃，加熱時間例如為1分鐘～12小時。這樣，如圖3(d)所示，在導體圖案4的上表面和側面、從導體圖案4露出的絕緣基底層3的上表面和側面、從絕緣基底層3露出的金屬支持基板2的上表面形成由氧化金屬層形成的半導電性層7。
另外，將濺射膜暴露在空氣下進行自然氧化時，可不加熱，另外，在這種情況，為了形成穩(wěn)定的氧化金屬層，也可進行加熱。
另外，該氧化金屬層也可如下氧化最表面的氧化程度最高，從其最表面沿厚度方向向內，氧化程度逐漸降低。
反應性濺射方法中，在上述圖8所示的濺射裝置中，除了向真空室21內導入含有氧的導入氣體之外，使用了與上述濺射法相同的方法。
更具體來說是，作為靶22，使用與用于形成上述濺射膜的金屬相同的金屬，作為基板26，以導體圖案4側與靶22相向地配置圖3(c)所示的制造過程中的附帶電路的懸掛基板1A。
向真空室21內導入導入氣體，該導入氣體是必須含有氧，以任意比例混合氬或窒素的反應性氣體(例如，Ar/O2混合氣體、N2/O2混合氣體)，從電源24施加電力，一邊用等離子體發(fā)射控制器25，保持等離子體的發(fā)光強度恒定，一邊濺射靶22規(guī)定時間。
這樣，如圖3(d)所示，在導體圖案4的上表面和側面、從導體圖案4露出的絕緣基底層3的上表面和側面、從絕緣基底層3露出的金屬支持基板2的上表面形成由氧化金屬層形成的半導電性層7。另外，將該氧化金屬層在厚度方向上均一氧化。
另外，下面顯示了這樣的反應性濺射的濺射條件的一例。
極限真空度1.33×10-5～1.33×10-2Pa導入氣體流量Ar/O2混合氣體的情況Ar1.2×10-3～2.4×10-3m3/hO26×10-5～30×10-5m3/hN2/O2混合氣體的情況N21.2×10-3～2.4×10-3m3/h
O26×10-5～30×10-5m3/h工作壓力(導入氣體導入后的真空度)1.33×10-2～1.33Pa接地電極溫度10～100℃功率100～2000W濺射時間3秒～15分鐘濺射作為靶的氧化金屬的方法中，在上述圖8所示的濺射裝置中，除了使用氧化金屬作為靶22，并且使用交流電源作為電源24以外，可使用與上述的濺射法相同的方法。作為成為靶22的氧化金屬，例如可使用氧化鉻、氧化鋯、氧化硅、氧化錫、氧化鈦、氧化鎂、氧化鋁等金屬氧化物。較好使用氧化鉻。
更具體來說是，作為靶22使用上述氧化金屬，作為基板26，以導體圖案4側與靶22相對地配置圖3(c)所示的制造過程中的附帶電路的懸掛基板1A。
向真空室21內導入作為導入氣體的氬等惰性氣體，從電源24施加電力，一邊用等離子體發(fā)射控制器25，控制等離子體的發(fā)光強度恒定，一邊濺射靶22規(guī)定時間。這樣，如圖3(d)所示，在導體圖案4的上表面和側面、從導體圖案4露出的絕緣基底層3的上表面和側面、從絕緣基底層3露出的金屬支持基板2的上表面，形成由氧化金屬層形成的半導電性層7。另外，將該氧化金屬層在厚度方向上均一氧化。
另外，下面顯示了將這樣的氧化金屬作為靶的濺射的濺射條件的一例。
極限真空度1.33×10-5～1.33×10-2Pa導入氣體流量(氬)1.2×10-3～4×10-3m3/h工作壓力(導入氣體導入后的真空度)1.33×10-2～1.33Pa接地電極溫度10～100℃功率RF100～2000W濺射時間1秒～15分鐘這樣形成的半導電性層7的厚度設定在例如0.005～0.05μm，較好為0.01～0.02μm的范圍內。如半導電性層7的厚度在該范圍內，則可得到有效的表面電阻值。
另外，半導電性層7的表面電阻值較好設定在105～1011Ω/口的范圍內。如半導電性層7的表面電阻值未滿105，則安裝的電子元件有時會發(fā)生錯誤工作。另外如果半導電性層7的表面電阻值超過1011，則有時會不能防止靜電破壞。
接著，在該方法中，如圖3(e)所示，在形成于絕緣基底層3的上表面的半導電性層7的表面上，作為以下的圖案形成覆蓋形成于導體圖案4的上表面和側面的半導電性層7的絕緣覆蓋層5。
即，按照以下形態(tài)形成該絕緣覆蓋層5在形成于導體圖案4的上表面的半導電性層7的表面，與端子部6相對應形成露出半導電性層7的開口部8。
另外，也要將絕緣覆蓋層5層疊在連接部分9(即，在絕緣基底層3的側面形成的半導電性層7的上端面)，連接部分9是形成于絕緣基底層3的上表面的半導電性層7的表面中與形成于絕緣基底層3的側面的半導電性層7之間的連接部分。另外，對于形成于絕緣基底層3的上表面的半導電性層7的表面中與形成于絕緣基底層3的側面的半導電性層7不相連接的部分10，沒有必要將絕緣覆蓋層5形成到絕緣基底層3的上表面的邊緣，只要可以覆蓋導體圖案4的側面即可。
這樣的絕緣覆蓋層5由與絕緣基底層3同樣的樹脂膜形成，從耐熱性的觀點來看，較好由聚酰亞胺樹脂形成。絕緣覆蓋層5的厚度例如為5～50μm，較好為10～30μm。
對以圖案形成絕緣覆蓋層5的方法沒有特別的限定，可使用公知方法。例如在半導電性層7的整面涂布感光性樹脂(感光性聚酰胺酸樹脂)的漆，干燥涂布的漆形成覆蓋膜。接著通過光掩模曝光覆蓋膜之后，經過根據需要的加熱之后，通過顯影使之形成圖案，之后，例如通過在減壓的條件下、在大于等于250℃下加熱來使之固化(酰亞胺化)。
接著，該方法中，如圖3(f)所示，通過蝕刻除去從絕緣覆蓋層5的開口部8露出的半導電性層7、在從絕緣覆蓋層5露出的絕緣基底層3的上表面形成的半導電性層7以及在金屬支持基板2的上表面形成的半導電性層7。
該蝕刻中，按照露出需要蝕刻的半導電性層7、將其它的部分覆蓋的形態(tài)設置蝕刻抗蝕膜，用蝕刻液除去需要蝕刻的半導電性層7之后再剝離除去該蝕刻抗蝕膜。
可根據半導電性層7來適當選擇蝕刻液，例如當是由氧化鉻層形成的情況時，可使用鐵氰化鉀系、過錳酸鉀系、間硅酸鈉系、硝酸亞鈰銨系(硝酸第二セリウムアンモン系)、鹽酸系、硫酸系、硝酸系等蝕刻液。
另外，該蝕刻中，要殘留在絕緣基底層3的側面形成的半導電性層7。形成于絕緣基底層3的側面的半導電性層7，其上端通過連接部分9連接到在絕緣基底層3的上表面形成的半導電性層7、其下端與金屬支持基板2的上表面中的絕緣基底層3的周邊部相接觸。
通過該蝕刻將從開口部8露出的半導電性層7除去，這樣，導體圖案4從開口部8露出，將該導體圖案4的露出部分作為端子部6。
之后，該方法中，如圖3(g)所示，在端子部6的表面，根據需要形成金屬鍍層11之后，通過化學蝕刻切削金屬支持基板2，形成萬向接頭18的同時，通過外形加工，得到附帶電路的懸掛基板1A。
金屬鍍層11由金、鎳等金屬形成，通過電解鍍、無電解鍍等鍍敷來形成。較好為，依次電鍍鎳和金，作為鎳/金的多層電鍍層來形成。金屬鍍層11的厚度例如為0.5～2μm。
這樣所得的附帶電路的懸掛基板1A中，將半導電性層7連續(xù)地形成在導體圖案4的側面和上表面、絕緣基底層3的上表面和側面，另外，將形成于絕緣基底層3的側面的半導電性層7的下端面與金屬支持基板2的上表面接觸。
由此，金屬支持基板2、絕緣基底層3、絕緣覆蓋層5以及端子部6即使因靜電帶電，也可通過半導電性層7除去該靜電，可有效地防止安裝的電子元件的靜電破壞。
另外，由于通過絕緣覆蓋層5覆蓋了形成于導體圖案4的側面和上表面、絕緣基底層3的上表面(包括連接部分9)的半導電性層7，因此可以防止半導電性層7的脫離。由此可防止脫離的半導電性層7飛散成為異物。
另外，通過圖3所示的附帶電路的懸掛基板1A的制造方法，可簡易且有效地制造上述的附帶電路的懸掛基板1A。
另外，在上述的附帶電路的懸掛基板1A中，在導體圖案4的側面和上表面、絕緣基底層3的上表面，以及與金屬支持基板2相鄰接的絕緣基底層3的側面，連續(xù)地形成半導電性層7，也可例如如圖4所示的附帶電路的懸掛基板1B，在絕緣基底層3的上表面、導體圖案4以及絕緣覆蓋層5之間、與金屬支持基板2相鄰的絕緣基底層3的側面，連續(xù)地形成半導電性層7。另外，在圖4中，對于與上述相同的部件標記相同的符號，省略其說明。
即，圖4中，該附帶電路的懸掛基板1B中，在由絕緣覆蓋層5覆蓋的絕緣基底層3的上表面以及形成有導體圖案4的絕緣基底層3的上表面，連續(xù)地形成半導電性層7，使半導電性層7夾在絕緣基底層3、導體圖案4以及絕緣覆蓋層5之間。
另外，在絕緣基底層3的側面也連續(xù)地形成該半導電性層7，更具體來說是，為了覆蓋絕緣基底層3的側面，從絕緣基底層3的上表面連續(xù)延伸到從絕緣基底層3露出的金屬支持基板2的上表面，與該金屬支持基板2的上表面接觸。
形成于絕緣基底層3的側面的半導電性層7，將其表面(與和絕緣基底層3接觸的內側面相反側的外側面)露出的同時，在其上端面層疊絕緣覆蓋層5，將其下端面與金屬支持基板2的上表面接觸。
下面，參考圖5說明該附帶電路的懸掛基板1B的制造方法。
該方法中，如圖5(a)所示，首先與上述相同，準備金屬支持基板2之后，如圖5(b)所示，在金屬支持基板2的上表面，作為例如露出金屬支持基板2的上表面的外周邊緣部的一部分這樣的圖案，形成絕緣基底層3。
接著，該方法中，如圖5(c)所示，在絕緣基底層3的上表面和側面、從絕緣基底層3露出的金屬支持基板2的上表面，遍及這些面地連續(xù)形成半導電性層7。半導電性層7的形成采用與上述相同的方法。
之后，該方法中，如圖5(d)所示，在形成于絕緣基底層3的上表面的半導電性層7的表面形成導體圖案4。與上述相同，通過減成法、加成法等公知的形成圖案的方法，較好為通過加成法，作為將上述的端子部6和布線17一體形成的布線電路圖案，形成導體圖案4。
另外，通過加成法形成導體圖案4時，如半導電性層7由氧化鉻層形成，則導體薄膜12的形成中，不形成鉻薄膜，只形成銅薄膜。
接著，該方法中，如圖5(e)所示，在形成于絕緣基底層3的上表面的半導電性層7的表面按照以下的圖案形成覆蓋導體圖案4的上表面以及側面的絕緣覆蓋層5。
即，按照如下的形態(tài)形成該絕緣覆蓋層5在導體圖案4的上表面，與端子部6相對應，形成導體圖案4的上表面露出的開口部8。
也要將絕緣覆蓋層5層疊在連接部分9，連接部分9是形成于絕緣基底層3的上表面的半導電性層7的表面中與形成于絕緣基底層3的側面的半導電性層7之間的連接部分。另外，對于形成于絕緣基底層3的上表面的半導電性層7的表面中與形成于絕緣基底層3的側面的半導電性層7不相連接的部分10，沒有必要將絕緣覆蓋層5形成到絕緣基底層3的上表面的邊緣，只要可以覆蓋導體圖案4的側面即可。
另外，絕緣覆蓋層5的形成使用與上述相同的方法。
另外，作為端子部6，形成從絕緣覆蓋層5的開口部8露出的導體圖案4的露出部分。
接著，該方法中，如圖5(f)所示，按照如上述相同的方法，通過蝕刻除去在從絕緣覆蓋層5露出的絕緣基底層3的上表面形成的半導電性層7以及在金屬支持基板2的上表面形成的半導電性層7。
另外，該蝕刻與上述相同，要將形成在絕緣基底層3的側面的半導電性層7殘留。在絕緣基底層3的側面形成的半導電性層7，其上端通過連接部分9與形成于絕緣基底層3的上表面的半導電性層7連接、其下端與金屬支持基板2的上表面的絕緣基底層3的周邊部相接觸。
之后，該方法中，如圖5(g)所示，與上述相同，在端子部6的表面根據需要形成金屬鍍層11之后，通過化學蝕刻切削金屬支持基板2，形成萬向接頭18的同時，通過外形加工得到附帶電路的懸掛基板1B。
這樣所得的附帶電路的懸掛基板1B中，在由絕緣覆蓋層5覆蓋的絕緣基底層3的上表面、形成有導體圖案4的絕緣基底層3的上表面，連續(xù)地形成半導電性層7，另外，將形成于絕緣基底層3的側面的半導電性層7的下端面與金屬支持基板2的上表面相接觸。
因此，即使金屬支持基板2、絕緣基底層3、絕緣覆蓋層5以及端子部6因靜電帶電，也可通過半導電性層7除去該靜電，可有效地防止安裝的電子元件的靜電破壞。
另外，由于通過導體圖案4和絕緣覆蓋層5覆蓋了形成于絕緣基底層3的上表面(包括連接部分9)的半導電性層7，因此可以防止半導電性層7的脫離。由此可防止脫離的半導電性層7飛散成為異物。
另外，通過圖5所示的附帶電路的懸掛基板1B的制造方法，可簡易且有效地制造上述的附帶電路的懸掛基板1B。
另外， 如圖6所示的附帶電路的懸掛基板1C，也可在絕緣基底層3的上表面與絕緣覆蓋層5之間、與金屬支持基板2相鄰接的絕緣基底層3的側面連續(xù)地形成半導電性層7。另外在圖6中，對于與上述相同的部件標記相同的符號，省略其說明。
即，圖6中，該附帶電路的懸掛基板1C中，在由絕緣覆蓋層5覆蓋的絕緣基底層3的上表面(從導體圖案4露出的的絕緣基底層3的上表面)，連續(xù)地形成半導電性層7，使半導電性層7與導體圖案4的側面相接觸，且夾在絕緣基底層3和絕緣覆蓋層5之間。
另外，在絕緣基底層3的側面也連續(xù)地形成該半導電性層7，更具體來說是，為了覆蓋絕緣基底層3的側面，從絕緣基底層3的上表面連續(xù)延伸到從絕緣基底層3露出的金屬支持基板2的上表面，與該金屬支持基板2的上表面相接觸。
形成于絕緣基底層3的側面的半導電性層7，將其表面(與和絕緣基底層3接觸的內側面相反側的外側面)露出的同時，在其上端面層疊絕緣覆蓋層5，將其下端面與金屬支持基板2的上表面相接觸。
下面，參考圖7說明該附帶電路的懸掛基板1C的制造方法。
該方法中，如圖7(a)所示，首先與上述相同，準備金屬支持基板2之后，如圖7(b)所示，在金屬支持基板2的上表面，作為例如露出金屬支持基板2的上表面的外周邊緣部的一部分這樣的圖案，形成絕緣基底層3。
接著，該方法中，如圖7(c)～圖7(f)所示，在絕緣基底層3的上表面，通過加成法形成導體圖案4。
即，通過加成法形成導體圖案4時，如圖7(c)所示，首先在絕緣基底層3的上表面和側面、從絕緣基底層3露出的金屬支持基板2的上表面，連續(xù)地形成由鉻薄膜12a和銅薄膜12b依次層疊所得的導體薄膜12。
導體薄膜12的形成是在絕緣基底層3的上表面和側面與金屬支持基板2的上表面，通過連續(xù)濺射，進行鉻濺射和銅濺射，依次層疊鉻薄膜12a和銅薄膜12b。
另外，鉻薄膜12a的厚度，例如為100～700，較好為150～400，銅薄膜12b的厚度，例如為300～2000，較好為400～1000。
接著，如圖7(d)所示，以與上述的布線電路圖案相反的圖案形成抗鍍膜13?？瑰兡?3沒有特別的限定，例如在導體薄膜12的表面層疊干膜抗蝕膜之后，通過曝光以及顯影，作為布線電路圖案的反轉圖案形成。
接著，如圖7(e)所示，在從抗鍍膜13露出的導體薄膜12的表面，通過電解鍍，較好為電解鍍銅，作為上述的端子部6以及布線17一體形成的布線電路圖案，形成導體圖案4。
之后，如圖7(f)所示，例如通過蝕刻或剝離來除去抗鍍膜13。
接著，該方法中，如圖7(g)所示，通過蝕刻除去從導體圖案4露出(形成有導體圖案4部分之外的部分)的銅薄膜12b，使鉻薄膜12a殘留。銅薄膜12b的蝕刻，例如使用采用硝酸水溶液、過氧化氫水等蝕刻液的濕蝕刻。
之后，該方法中，如圖7(h)所示，對經除去銅薄膜12b而露出的鉻薄膜12a進行半導電性化處理，形成由氧化鉻層形成的半導電性層7。
半導電性化處理可以通過加熱來氧化鉻薄膜12a，更具體些，沒有特別的限定，例如，與上述相同，使用加熱爐等，在空氣中加熱。加熱溫度例如為50～400℃，較好為100～250℃，加熱時間例如為1分鐘～12小時。
這樣，如圖7(h)所示，在從導體圖案4露出(形成導體圖案4的部分以外的部分)的絕緣基底層3的上表面、絕緣基底層3的側面、從絕緣基底層3露出的金屬支持基板2的上表面，遍及各面地連續(xù)形成半導電性層7。
接著，該方法中，如圖7(i)所示，在形成于絕緣基底層3的上表面的半導電性層7的表面，按照以下的圖案形成覆蓋導體圖案4的上表面和側面的絕緣覆蓋層5。
即，按照如下的形態(tài)形成該絕緣覆蓋層5在導體圖案4的上表面，對應于端子部6，形成導體圖案4的上表面露出的開口部8。
另外，也要將絕緣覆蓋層5層疊在連接部分9，連接部分9是形成于絕緣基底層3的上表面的半導電性層7的表面中與形成于絕緣基底層3的側面的半導電性層7之間的連接部分。另外，對于形成于絕緣基底層3的上表面的半導電性層7的表面中與形成于絕緣基底層3的側面的半導電性層7不相連接的部分10，沒有必要將絕緣覆蓋層5形成到絕緣基底層3的上表面的邊緣，只要可以覆蓋導體圖案4的側面即可。
另外，絕緣覆蓋層5的形成使用與上述相同的方法。
另外，作為端子部6，形成從絕緣覆蓋層5的開口部8露出的導體圖案4的露出部分。
接著，該方法中，如圖7(j)所示，按照如上述相同的方法，通過蝕刻除去從絕緣覆蓋層5露出的在絕緣基底層3的上表面形成的半導電性層7以及在金屬支持基板2的上表面形成的半導電性層7。
另外，該蝕刻與上述相同，要將形成在絕緣基底層3的側面的半導電性層7殘留。在絕緣基底層3的側面形成的半導電性層7，其上端通過連接部分9與形成于絕緣基底層3的上表面的半導電性層7連接、其下端與金屬支持基板2的上表面的絕緣基底層3的周邊部相接觸。
之后，該方法中，如圖7(k)所示，與上述相同，在端子部6的表面根據需要形成金屬鍍層11之后，通過化學蝕刻切削金屬支持基板2，形成萬向接頭18的同時，通過外形加工得到附帶電路的懸掛基板1C。
這樣所得的附帶電路的懸掛基板1C中，在從導體圖案4露出的絕緣基底層3的上表面，形成半導電性層7使該半導電性層7與導體圖案4的側面相接觸，另外，形成于絕緣基底層3的側面的半導電性層7的下端面與金屬支持基板2的上表面相接觸。
因此，即使金屬支持基板2、絕緣基底層3、絕緣覆蓋層5以及端子部6因靜電帶電，也可通過半導電性層7除去該靜電，可有效地防止安裝的電子元件的靜電破壞。
另外，由于通過絕緣覆蓋層5覆蓋了形成于絕緣基底層3的上表面(包括連接部分9)的半導電性層7，因此可以防止半導電性層7的脫離。由此可防止脫離的半導電性層7飛散成為異物。
另外，通過圖7所示的附帶電路的懸掛基板1C的制造方法，可簡易且有效地制造上述的附帶電路的懸掛基板1C。
另外，在以上的說明中例舉附帶電路的懸掛基板1A說明了本發(fā)明的布線電路基板，但是，本發(fā)明的布線電路基板中也包括作為加強層設置有金屬支持基板的，單面撓性布線電路基板、雙面撓性布線電路基板以及多層撓性布線電路基板等。
以下例示實施例，更具體地說明本發(fā)明，但本發(fā)明不限于任一實施例。
實施例1準備厚度25μm的由不銹鋼箔形成的金屬支持基板(參考圖3(a))，在金屬支持基板的上表面，涂布感光性聚酰胺酸樹脂的漆，干燥后通過光掩模曝光，再加熱，之后通過顯影形成露出金屬支持基板的上表面的外周邊緣部分的一部分的圖案之后，再使之加熱固化，形成厚度為10μm的由聚酰亞胺樹脂形成的絕緣基底層(參考圖3(b))。
接著，在該絕緣基底層的上表面，通過半加成法，作為端子部和布線一體形成的布線電路圖案，形成厚度10μm的由銅形成的導體圖案(參考圖3(c))。
之后，在導體圖案的上表面以及側面、從導體圖案露出的絕緣基底層的上表面以及側面、從絕緣基底層露出的金屬支持基板的上表面，通過進行以鉻為靶的濺射，連續(xù)地形成由鉻薄膜形成的濺射膜。
另外，濺射采用與上述相同的方法，在下述的條件下實施。
靶Cr極限真空度1.33×10-3Pa導入氣體流量(氬)2.0×10-3m3/h工作壓力0.16Pa接地電極溫度20℃功率DC180W濺射時間4秒濺射膜的厚度0.01μm接著，通過于125℃，在空氣中加熱12小時，來氧化由鉻薄膜形成的濺射膜的表面，形成由氧化鉻層形成的氧化金屬層(參考圖3(d))。
另外，由ESCA確認了氧化金屬層的形成。另外，使用表面電阻測定裝置(三菱化學(株)制、Hiresta-up MCP-HT450)，在溫度25℃、濕度15％下測定該氧化金屬層的表面電阻值，結果為1×109Ω/□。
之后，在分別形成于導體圖案的上表面和側面、從導體圖案露出的絕緣基底層的上表面以及側面，以及金屬支持基板的上表面的半導電性層的表面上，涂布感光性聚酰胺酸樹脂的漆，干燥后，通過光掩模曝光，再加熱，之后通過顯影、加熱固化，在形成于絕緣基底層的上表面的半導電性層的表面上，形成覆蓋形成于導體圖案的上表面以及側面的半導電性層的，厚度5μm的由聚酰亞胺樹脂形成的絕緣覆蓋層(參考圖3(e))。
該絕緣覆蓋層按如下的形態(tài)形成在形成于導體圖案的上表面的半導電性層的表面，與端子部相對應，形成半導電性層露出的開口部。
另外，絕緣覆蓋層也層疊形成在，形成于絕緣基底層的上表面的半導電性層的表面中的與形成于絕緣基底層的側面的半導電性層的連接部分。
之后，蝕刻從絕緣覆蓋層的開口部露出的半導電性層、從絕緣覆蓋層露出的在絕緣基底層的上表面形成的半導電性層以及在金屬支持基板的上表面形成的半導電性層(參考圖3(f))。
蝕刻是如下進行的蝕刻，將上述之外的部分用蝕刻抗蝕膜覆蓋之后，作為蝕刻液，使用鐵氰化鉀和氫氧化鈉的混合水溶液，在30℃進行3分鐘的濕蝕刻。另外，該蝕刻使在絕緣基底層的側面形成的半導電性層殘留。
之后，通過無電解鍍鎳和無電解鍍金，在端子部的表面形成由鎳和金形成的厚度為2.0μm的金屬鍍層后，通過化學蝕刻切削金屬支持基板形成萬向接頭，同時通過外形加工得到附帶電路的懸掛基板(參考圖3(g))。
所得的附帶電路的懸掛基板中，在導體圖案的側面以及上表面、絕緣基底層的上表面以及側面上連續(xù)形成半導電性層，另外，形成于絕緣基底層的側面的半導電性層的下端面與金屬支持基板的上表面相接觸，與上述的圖2所示的附帶電路的懸掛基板1A相當。
對于所得的附帶電路的懸掛基板，使用庫侖測量儀(春日電器制NK-1001型)測定端子部的電荷量，結果為0nQ。
實施例2準備厚度25μm的由不銹鋼箔形成的金屬支持基板(參考圖7(a))，在金屬支持基板的上表面，涂布感光性聚酰胺酸樹脂的漆，干燥后通過光掩模曝光，再加熱，之后通過顯影形成露出金屬支持基板的上表面的外周邊緣部分的一部分的圖案之后，再使之加熱固化，形成厚度為10μm的由聚酰亞胺樹脂形成的絕緣基底層(參考圖7(b))。
之后，在絕緣基底層的上表面和側面、從絕緣基底層露出的金屬支持基板的上表面，通過連續(xù)濺射進行鉻濺射以及銅濺射，將厚度為150的鉻薄膜和厚度為700的銅薄膜依次層疊，連續(xù)地形成導體薄膜(參考圖7(c))。
另外，在下述的條件下進行連續(xù)濺射。
靶Cr/Cu極限真空度1.33×10-3Pa導入氣體流量(氬)2.0×10-3m3/h工作壓力0.16Pa接地電極溫度20℃功率DC180W濺射時間4秒接著，通過干膜抗蝕膜，以和布線電路圖案相反的圖案形成抗鍍膜之后(參考圖7(d))，通過電解鍍銅，在從抗鍍膜露出的導體薄膜的表面上，作為端子部和布線一體形成的布線電路圖案，形成厚度為10μm的導體圖案(參考圖7(e))。
接著，通過剝離除去抗鍍膜之后(參考圖7(f))，再通過蝕刻除去從導體圖案露出的銅薄膜，使鉻薄膜殘留(參考圖7(g))。蝕刻是使用硝酸水溶液與過氧化氫水的混合水溶液作為蝕刻液，在30℃進行20秒鐘的濕蝕刻。
之后，通過在空氣中于120℃，對除去銅薄膜而得的鉻薄膜進行加熱12小時來氧化鉻薄膜的表面，形成由氧化鉻層形成的氧化金屬層(參考圖7(h))。
另外，由ESCA確認了氧化金屬層的形成。另外，使用表面電阻測定裝置(三菱化學(株)制、Hiresta-up MCP-HT450)，在溫度25℃、濕度15％下測定該氧化金屬層的表面電阻值，結果為1.0×108Ω/□。
之后，在導體圖案的上表面和側面、形成于從導體圖案露出的絕緣基底層的上表面和側面的半導電性層的表面以及形成于金屬支持基板的上表面的半導電性層的表面上，涂布感光性聚酰胺酸樹脂的漆，干燥后，通過光掩模曝光，再加熱，之后通過顯影、加熱固化，在形成于絕緣基底層的上表面的半導電性層的表面上，形成覆蓋導體圖案的上表面和側面的，厚度5μm的由聚酰亞胺樹脂形成的絕緣覆蓋層(參考圖7(i))。
該絕緣覆蓋層按如下形態(tài)形成在導體圖案的上表面，與端子部相對應，形成導體圖案露出的開口部。
另外，絕緣覆蓋層也層疊形成在，形成于絕緣基底層的上表面的半導電性層的表面中的與形成于絕緣基底層的側面的半導電性層的連接部分。
之后，蝕刻從絕緣覆蓋層露出的在絕緣基底層的上表面形成的半導電性層以及在金屬支持基板的上表面形成的半導電性層(參考圖7(j))。
蝕刻是如下進行的蝕刻，將上述之外的部分用蝕刻抗蝕膜覆蓋后，使用鐵氰化鉀和氫氧化鈉的混合水溶液作為蝕刻液，在30℃進行3分鐘的濕蝕刻。另外，該蝕刻使在絕緣基底層的側面形成的半導電性層殘留。
之后，通過無電解鍍鎳和無電解鍍金，在端子部的表面形成由鎳和金形成的厚度為2.0μm的金屬鍍層后，通過化學蝕刻切削金屬支持基板形成萬向接頭，同時通過外形加工得到附帶電路的懸掛基板(參照圖7(k))。
所得的附帶電路的懸掛基板中，在從導體圖案露出的絕緣基底層的上表面，形成半導電性層并使其與導體圖案的側面相接觸，另外，形成于絕緣基底層的側面的半導電性層的下端面與金屬支持基板的上表面相接觸，與上述的圖6所示的附帶電路的懸掛基板1C相當。
對于所得的附帶電路的懸掛基板，使用庫侖測量儀(春日電器制 NK-1001型)測定端子部的電荷量，結果為0nQ。
另外，上述發(fā)明提供了本發(fā)明示例的實施方式，但這些只是示例，不是限定的解釋。本領域的技術人員所清楚的本發(fā)明的變形例均包括在后述權利要求的范圍中。
權利要求
1.布線電路基板，其特征在于，包括以下部分金屬支持基板；在上述金屬支持基板上形成的絕緣基底層；在上述絕緣基底層上形成的導體圖案；在從上述導體圖案露出的上述絕緣基底層上形成的，至少一部分與上述金屬支持基板以及上述導體圖案相接觸的半導電性層；覆蓋上述導體圖案的在半導電性層上形成的絕緣覆蓋層，該半導電性層形成于上述絕緣基底層的上面；由通過將上述絕緣覆蓋層開口而露出的導體圖案所形成的端子部。
2.如權利要求1所述的布線電路基板，其特征還在于，形成上述半導電性層時要覆蓋上述導體圖案的上表面和側面。
3.如權利要求1所述的布線電路基板，其特征還在于，上述半導電性層為氧化金屬層。
4.布線電路基板的制造方法，其特征在于，包括以下工序準備金屬支持基板的工序；在上述金屬支持基板的上表面，以圖案形成絕緣基底層的工序；在上述絕緣基底層的上表面，形成導體圖案的工序；在上述導體圖案的上表面和側面、從上述導體圖案露出的上述絕緣基底層的上表面和側面以及從上述絕緣基底層露出的上述金屬支持基板的上表面，連續(xù)形成半導電性層的工序；在形成于上述絕緣基底層的上表面的半導電性層的表面，以形成露出形成于上述導體圖案的上表面的上述半導電性層的開口部的形態(tài)，形成覆蓋形成于上述導體圖案的上表面和側面的上述半導電性層的絕緣覆蓋層的工序，上述半導電性層的表面包括形成于上述絕緣基底層的上表面的半導電性層與形成于上述絕緣基底層的側面的半導電性層的連接部分；除去從上述開口部露出的上述半導電性層、在上述絕緣基底層的上表面形成的從上述絕緣覆蓋層露出的上述半導電性層以及在上述金屬支持基板的上表面形成的上述半導電性層，在上述連接部分，使上述絕緣基底層的側面形成的、與上述金屬支持基板的上表面相接觸的上述半導電性層殘留的工序。
5.布線電路基板的制造方法，其特征在于，包括以下工序準備金屬支持基板的工序；在上述金屬支持基板的上表面，以圖案形成絕緣基底層的工序；在上述絕緣基底層的上表面和側面以及從上述絕緣基底層露出的上述金屬支持基板的上表面，連續(xù)形成半導電性層的工序；在形成于上述絕緣基底層的上表面的上述半導電性層的表面，形成導體圖案的工序；在形成于上述絕緣基底層的上表面的半導電性層的表面，以形成露出上述導體圖案的上表面的開口部的形態(tài)，形成覆蓋上述導體圖案的上表面和側面的絕緣覆蓋層的工序，上述半導電性層的表面包括形成于上述絕緣基底層的上表面的半導電性層與形成于上述絕緣基底層的側面的半導電性層的連接部分；除去在上述絕緣基底層的上表面形成的從上述絕緣覆蓋層露出的上述半導電性層以及在上述金屬支持基板的上表面形成的上述半導電性層，在上述連接部分，使上述絕緣基底層的側面形成的、與上述金屬支持基板的上表面相接觸的上述半導電性層殘留的工序。
6.布線電路基板的制造方法，其特征在于，包括以下工序準備金屬支持基板的工序；在上述金屬支持基板的上表面，以圖案形成絕緣基底層的工序；在上述絕緣基底層的上表面和側面以及從上述絕緣基底層露出的上述金屬支持基板的上表面，連續(xù)形成導體薄膜的工序；在形成于上述絕緣基底層的上表面的上述導體薄膜的表面，形成導體圖案的工序；對從上述導體圖案露出的上述導體薄膜進行半導電性化處理，形成半導電性層的工序；在形成于上述絕緣基底層的上表面的半導電性層的表面，以形成露出上述導體圖案的上表面的開口部的形態(tài)，形成覆蓋上述導體圖案的上表面和側面的絕緣覆蓋層的工序，上述半導電性層的表面包括形成于上述絕緣基底層的上表面的半導電性層與形成于上述絕緣基底層的側面的半導電性層的連接部分；除去在上述絕緣基底層的上表面形成的從上述絕緣覆蓋層露出的上述半導電性層以及在上述金屬支持基板的上表面形成的上述半導電性層，在上述連接部分，使上述絕緣基底層的側面形成的、與上述金屬支持基板的上表面相接觸的上述半導電性層殘留的工序。
全文摘要
為了提供通過不僅除去絕緣基底層以及絕緣覆蓋層的，而且除去端子部的靜電，可有效防止安裝部件的靜電破壞，還可以防止半導電性層的脫離的布線電路基板，通過在金屬支持基板2的上表面形成絕緣基底層3、在絕緣基底層3的上表面形成導體圖案4、在絕緣基底層3的上表面形成覆蓋導體圖案4并且形成有開口部8的絕緣覆蓋層5，得到附帶電路的懸掛基板1，其中，在由絕緣覆蓋層覆蓋的絕緣基底層3的上表面與導體圖案4的側面和上表面以及與金屬支持基板2相鄰接的絕緣基底層3的側面，連續(xù)地形成半導電性層7。
文檔編號H01L21/02GK1874651SQ200610084148
公開日2006年12月6日 申請日期2006年5月26日 優(yōu)先權日2005年5月30日
發(fā)明者石井淳, 船田靖人, 大藪恭也 申請人:日東電工株式會社