專利名稱：形成半導(dǎo)體器件的源/漏區(qū)的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及制作半導(dǎo)體器件的方法。更特別地，本發(fā)明涉及形成半導(dǎo)體器件的源/漏區(qū)的方法。
背景技術(shù)：
在半導(dǎo)體器件源/漏區(qū)的形成過(guò)程中，于半導(dǎo)體襯底上沉積定義為用于保護(hù)半導(dǎo)體襯底的掩蔽絕緣膜(screen insulation film)的離子注入阻擋絕緣膜(barrier insulation film)。然后實(shí)施用于形成源/漏區(qū)的離子注入工藝。
然而，如果具有相同厚度的離子注入阻擋絕緣膜形成于其中定義有PMOS區(qū)和NMOS區(qū)的半導(dǎo)體襯底上以及然后在每一區(qū)上實(shí)施該離子注入工藝以形成源/漏區(qū)，就會(huì)由于難以形成適合于該P(yáng)MOS區(qū)和NMOS區(qū)的每個(gè)的特性的源/漏區(qū)而產(chǎn)生問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明涉及形成半導(dǎo)體器件的源/漏區(qū)的方法，其中可以形成適合于PMOS區(qū)和NMOS區(qū)的每個(gè)的特性的源/漏區(qū)。
根據(jù)本發(fā)明實(shí)施例的形成半導(dǎo)體器件的源/漏區(qū)的方法包括提供半導(dǎo)體襯底，該襯底中定義了包括PMOS柵電極圖案的PMOS區(qū)和包括NMOS柵電極圖案的NMOS區(qū)。第一離子注入阻擋絕緣膜形成于半導(dǎo)體襯底的整個(gè)表面上。然后形成光致抗蝕劑圖案，通過(guò)該圖案暴露NMOS區(qū)，然后實(shí)施離子注入工藝從而在NMOS區(qū)的半導(dǎo)體襯底內(nèi)形成NMOS LDD區(qū)。在通過(guò)實(shí)施用于剝離光致抗蝕劑圖案的剝離工藝將光致抗蝕劑圖案剝離時(shí)，NMOS區(qū)的第一離子注入阻擋絕緣膜被剝離至預(yù)定厚度，由此形成第二離子注入阻擋絕緣膜。PMOS區(qū)被暴露，然后實(shí)施離子注入工藝從而在PMOS區(qū)的半導(dǎo)體襯底內(nèi)形成PMOS口袋區(qū)(pocket region)。在PMOS柵電極圖案的側(cè)壁上和NMOS柵電極圖案的側(cè)壁上形成間隔壁(spacer)。然后在形成了包括該間隔壁的PMOS柵電極圖案的位置上方暴露PMOS區(qū)，然后，實(shí)施離子注入工藝從而在其中形成有PMOS口袋區(qū)的半導(dǎo)體襯底內(nèi)形成PMOS源/漏區(qū)。在形成了包括該間隔壁的NMOS柵電極圖案的位置上方暴露NMOS區(qū)，并且實(shí)施離子注入工藝從而在形成NMOS LDD區(qū)的半導(dǎo)體襯底內(nèi)形成NMOS源/漏區(qū)。
第一離子注入阻擋絕緣膜在用于形成PMOS源/漏區(qū)的離子注入工藝期間可以用作離子注入阻擋絕緣膜。
第二離子注入阻擋絕緣膜在用于形成NMOS源/漏區(qū)的離子注入工藝期間可以用作離子注入阻擋絕緣膜。
可以使用比例為100∶1的BOE溶液實(shí)施90至150秒的剝離工藝。
可以使用氧化物膜、氮化物膜、USG膜和PSG膜中之一形成第一離子注入阻擋絕緣膜，并且可以形成至180至220的厚度。
可以將第二離子注入阻擋絕緣膜形成至45至55的厚度。


當(dāng)結(jié)合附圖考慮時(shí)通過(guò)參照下列的詳細(xì)描述，本發(fā)明更完整的理解以及其附隨的很多優(yōu)點(diǎn)將變得更明顯，附圖中相同的附圖標(biāo)記表示相同或相似的部件，其中圖1至7是橫截面圖，示出了根據(jù)本發(fā)明實(shí)施例形成半導(dǎo)體器件的源/漏區(qū)的方法。
具體實(shí)施例方式
在下列詳細(xì)描述中，僅通過(guò)示例方式示出和描述了本發(fā)明的特定示例性實(shí)施例。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到，可以在不背離本發(fā)明精神和范圍的情況下，以各種方式修改所描述的實(shí)施例。據(jù)此，應(yīng)將該附圖和描述視為說(shuō)明性質(zhì)的而不是限制的。相同的附圖標(biāo)記始終表示相同的元件。
圖1至7是橫截面圖，示出了根據(jù)本發(fā)明實(shí)施例形成半導(dǎo)體器件源/漏區(qū)的方法。
首先參照?qǐng)D1，隔離膜11形成在半導(dǎo)體襯底10的無(wú)源區(qū)內(nèi)，該襯底內(nèi)定義有NMOS區(qū)(R1)和PMOS區(qū)(R2)。在NMOS區(qū)(R1)內(nèi)形成NMOS柵電極圖案14b，其由置于該圖案14b與半導(dǎo)體襯底10之間的柵極氧化膜12與該半導(dǎo)體襯底10隔離。在PMOS區(qū)(R2)內(nèi)形成PMOS柵電極圖案14a，其由置于該圖案14a與半導(dǎo)體襯底10之間的柵極氧化膜12與該半導(dǎo)體襯底10隔離。
可以通過(guò)淺溝槽隔離(STI)或之類工藝形成該隔離膜11。可以通過(guò)依次形成柵氧化物膜和柵電極多晶硅膜并將它們構(gòu)圖來(lái)形成柵電極圖案14a和14b。
如圖2所示，在所得表面上形成PMOS離子注入阻擋絕緣膜16a。在本發(fā)明的一個(gè)實(shí)施例中，將該P(yáng)MOS離子注入阻擋絕緣膜16a形成至約180至220的厚度。
該P(yáng)MOS離子注入阻擋絕緣膜16a是定義為用于在將于PMOS區(qū)上實(shí)施的離子注入工藝中保護(hù)該半導(dǎo)體襯底的掩蔽絕緣膜功能的薄膜品質(zhì)。PMOS區(qū)(R2)和NMOS區(qū)(R1)中都形成了PMOS離子注入阻擋絕緣膜16a之后，具有厚度大約為180至220厚度的PMOS離子注入阻擋絕緣膜16a通過(guò)隨后的工藝保留在PMOS區(qū)(R2)內(nèi)。在一些實(shí)施例中，可以使用下列之一形成PMOS離子注入阻擋絕緣膜16a氧化物膜、氮化物膜、USG膜和PSG膜。
如圖3所示，第一光致抗蝕劑圖案PR1形成為暴露出NMOS區(qū)(R1)。然后實(shí)施使用該NMOS柵電極圖案14b和第一光致抗蝕劑圖案PR1作為離子注入掩模的離子注入工藝從而在NMOS區(qū)(R1)的半導(dǎo)體襯底10內(nèi)形成NMOS LDD區(qū)18。
在用于形成NMOS LDD區(qū)18的離子注入工藝中，PMOS離子注入阻擋絕緣膜16a用作掩蔽絕緣膜。
在形成NMOS LDD區(qū)18的位置上方實(shí)施用于剝離第一光致抗蝕劑圖案PR1的剝離工藝。在該剝離工藝中，形成于NMOS區(qū)(R1)中的PMOS離子注入阻擋絕緣膜16a的預(yù)定厚度被剝離，由此在NMOS區(qū)(R1)中形成NMOS離子注入阻擋絕緣膜16b。
可以使用比例為100∶1的BOE溶液實(shí)施90至150秒的剝離工藝。通過(guò)該剝離工藝，當(dāng)剝離所形成的第一光致抗蝕劑圖案PR1時(shí)，厚度為45至55的PMOS離子注入阻擋絕緣膜16a保留在NMOS區(qū)(R1)中，從而可以形成NMOS離子注入阻擋絕緣膜16b。
完成剝離工藝之后，實(shí)施清潔工藝(cleaning process)。該清潔工藝可以使厚度為45至55的PMOS離子注入阻擋絕緣膜16a被部分蝕刻。在一些實(shí)施例中，該NMOS離子注入阻擋絕緣膜16b具有大約45至55的厚度。
如圖4所示，在PMOS區(qū)(R2)之上形成第二光致抗蝕劑圖案PR2。實(shí)施使用該P(yáng)MOS柵電極圖案14a和第二光致抗蝕劑圖案PR2作為離子注入掩模的離子注入工藝從而在PMOS區(qū)(R2)的半導(dǎo)體襯底10內(nèi)形成PMOS口袋(pocket)區(qū)20。
在用于形成PMOS口袋區(qū)20的離子注入工藝中，該P(yáng)MOS離子注入阻擋絕緣膜16a用作離子注入阻擋絕緣膜，其方式與用于形成NMOS LDD區(qū)18的離子注入工藝相同。
然后在PMOS口袋區(qū)20形成的位置上方進(jìn)行用于剝離第二光致抗蝕劑圖案PR2的剝離工藝。在此情況下，不同于NMOS離子注入阻擋絕緣膜16b的形成，進(jìn)行該剝離工藝而沒有使用BOE溶液，使得PMOS離子注入阻擋絕緣膜16a保留在約180至220的厚度。
如圖5所示，間隔壁22a、22b分別形成于PMOS柵電極圖案14a和NMOS柵電極圖案14b的側(cè)壁上。
如圖6所示，在包括間隔壁22a、22b的結(jié)果中形成暴露出PMOS區(qū)(R2)的光致抗蝕劑圖案(未顯示)。然后，實(shí)施使用該光致抗蝕劑圖案(未顯示)、PMOS柵電極圖案14a和形成于柵電極側(cè)壁的間隔壁22a作為離子注入掩模的離子注入工藝從而形成PMOS源/漏區(qū)24。其后，實(shí)施用于剝離該光致抗蝕劑圖案(未顯示)的剝離工藝。
在PMOS源/漏區(qū)24的形成過(guò)程中，PMOS離子注入阻擋絕緣膜16a用作離子注入掩蔽絕緣膜。
如果以與NMOS離子注入阻擋絕緣膜厚度相同的45至55或更小的厚度實(shí)施PMOS源/漏區(qū)24的形成工藝，則在注入的離子中會(huì)產(chǎn)生溝道現(xiàn)象(channeling phenomenon)。如果僅在PMOS區(qū)(R2)形成PMOS離子注入阻擋絕緣膜16a，并且如同本發(fā)明實(shí)施例中那樣然后實(shí)施PMOS源/漏區(qū)的形成工藝，其可以防止注入離子的該溝道現(xiàn)象。因此，本發(fā)明在形成淺結(jié)方面是有利的。
可以使用例如硼(B)的P型離子進(jìn)行用于形成PMOS源/漏區(qū)的離子注入工藝。
如圖7所示，形成光致抗蝕劑圖案(未顯示)，通過(guò)其暴露出NMOS區(qū)(R1)。實(shí)施使用該光致抗蝕劑圖案(未顯示)、NMOS柵電極圖案14b和在柵電極側(cè)壁上形成的間隔壁22b作為離子注入掩模的離子注入工藝從而形成NMOS源/漏區(qū)26。然后實(shí)施用于剝離光致抗蝕劑圖案(未顯示)的剝離工藝，由此完成了該工藝。
在一個(gè)實(shí)施例中，如果以與PMOS離子注入阻擋絕緣膜16a的厚度相同的200的厚度實(shí)施NMOS源/漏區(qū)26的形成工藝，則關(guān)于所注入離子的反沖現(xiàn)象(recoil phenomenon)增加。然而，如果僅在NMOS區(qū)(R1)中形成NMOS離子注入阻擋絕緣膜16b，并且然后如同本發(fā)明實(shí)施例中一樣實(shí)施NMOS源/漏區(qū)的形成工藝，可以減少關(guān)于注入離子的反沖現(xiàn)象。
可以使用例如砷(As)的N型離子實(shí)施用于形成NMOS源/漏區(qū)的離子注入工藝。
如上所述，依照本發(fā)明實(shí)施例，在形成具有適合于NMOS區(qū)和PMOS區(qū)中每一個(gè)的厚度的離子注入阻擋絕緣膜后，在每一區(qū)上實(shí)施源/漏區(qū)的形成工藝。因此，可以形成適合于PMOS區(qū)和NMOS區(qū)中每一個(gè)的特性的源/漏區(qū)。
盡管結(jié)合當(dāng)前考慮的示例性實(shí)施例對(duì)本發(fā)明進(jìn)行描述，應(yīng)該理解的是，本發(fā)明不限于公開的實(shí)施例，相反，其意圖涵蓋包含在所附權(quán)利要求的精神和范圍之內(nèi)的多種修改和等價(jià)設(shè)置。
權(quán)利要求
1.一種形成半導(dǎo)體器件的源/漏區(qū)的方法，該方法包括提供半導(dǎo)體襯底，該半導(dǎo)體襯底中定義包括第一柵電極圖案的PMOS區(qū)和包括第二柵電極圖案的NMOS區(qū)；在該半導(dǎo)體襯底之上形成第一離子注入阻擋絕緣膜，該離子注入阻擋絕緣膜基本覆蓋該半導(dǎo)體襯底；形成暴露該NMOS區(qū)的光致抗蝕劑圖案；進(jìn)行離子注入工藝從而在該NMOS區(qū)中形成NMOS LDD區(qū)；實(shí)施將該光致抗蝕劑圖案從該半導(dǎo)體襯底剝離的第一剝離工藝，該第一剝離工藝該將NMOS區(qū)的該第一離子注入阻擋絕緣膜減小至預(yù)定厚度，該厚度減小的第一離子注入阻擋絕緣膜用于形成第二離子注入阻擋絕緣膜；暴露該P(yáng)MOS區(qū)，然后實(shí)施離子注入工藝從而在該P(yáng)MOS區(qū)形成PMOS口袋區(qū)；在該第一柵電極圖案的側(cè)壁和該第二柵電極圖案的側(cè)壁上形成間隔壁；在形成包括該間隔壁的該第一柵電極圖案的位置上方暴露該P(yáng)MOS區(qū)，然后實(shí)施離子注入工藝從而在其中形成該P(yáng)MOS口袋區(qū)的該半導(dǎo)體襯底內(nèi)形成PMOS源/漏區(qū)；以及在形成包括該間隔壁的該第二柵電極圖案的位置上方暴露該NMOS區(qū)，然后實(shí)施離子注入工藝從而在形成該NMOS LDD區(qū)的該半導(dǎo)體襯底內(nèi)形成NMOS源/漏區(qū)。
2.如權(quán)利要求1所述的方法，其中在用于形成該P(yáng)MOS源/漏區(qū)的該離子注入工藝期間，該第一離子注入阻擋絕緣膜用作離子注入阻擋絕緣膜。
3.如權(quán)利要求1所述的方法，其中在用于形成該NMOS源/漏區(qū)的該離子注入工藝中，該第二離子注入阻擋絕緣膜用作離子注入阻擋絕緣膜。
4.如權(quán)利要求1所述的方法，其中使用比率為100∶1的BOE溶液實(shí)施該剝離工藝約90至150秒。
5.如權(quán)利要求1所述的方法，其中使用氧化物膜、氮化物膜、USG膜和PSG膜之一形成該第一離子注入阻擋絕緣膜，并且形成至約180至約220的厚度。
6.如權(quán)利要求1所述的方法，其中該第二離子注入阻擋絕緣膜形成至約45至約55的厚度。
7.如權(quán)利要求5所述的方法，還包括形成第二光致抗蝕劑圖案，通過(guò)其暴露該P(yáng)MOS區(qū)，然后實(shí)施離子注入工藝以在該P(yáng)MOS區(qū)中形成PMOS口袋區(qū)；以及實(shí)施用于剝離該第二光致抗蝕劑圖案的第二剝離工藝，其中不使用BOE實(shí)施該第二剝離工藝，使得該第一離子注入阻擋絕緣膜保持約180至約220的厚度。
8.如權(quán)利要求1所述的方法，其中該P(yáng)MOS源/漏區(qū)以約45至約55的厚度形成。
9.如權(quán)利要求1所述的方法，其中該NMOS源/漏區(qū)以約200的厚度形成。
10.如權(quán)利要求1所述的方法，其中使用硼實(shí)施用于形成PMOS源/漏區(qū)的該離子注入工藝。
11.如權(quán)利要求1所述的方法，其中使用砷實(shí)施用于形成NMOS源/漏區(qū)的該離子注入工藝。
全文摘要
本發(fā)明提供形成半導(dǎo)體器件的源/漏區(qū)的方法，包括形成光致抗蝕劑圖案，通過(guò)其暴露出半導(dǎo)體襯底的NMOS區(qū)，并接著實(shí)施離子注入工藝從而在NMOS區(qū)的半導(dǎo)體襯底內(nèi)形成NMOS LDD區(qū)。實(shí)施離子注入工藝從而在半導(dǎo)體襯底的PMOS區(qū)內(nèi)形成PMOS口袋區(qū)。在PMOS柵電極圖案?jìng)?cè)壁上和NMOS柵電極圖案?jìng)?cè)壁上形成間隔壁，并且實(shí)施離子注入工藝從而在形成PMOS口袋區(qū)的半導(dǎo)體襯底內(nèi)形成PMOS源/漏區(qū)。實(shí)施離子注入工藝從而在形成NMOS LDD區(qū)的半導(dǎo)體襯底內(nèi)形成NMOS源/漏區(qū)。
文檔編號(hào)H01L21/8238GK1855427SQ20061008418
公開日2006年11月1日 申請(qǐng)日期2006年4月11日 優(yōu)先權(quán)日2005年4月11日
發(fā)明者李東浩 申請(qǐng)人:海力士半導(dǎo)體有限公司