專利名稱：封裝元件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種封裝元件，且特別是有關(guān)于一種薄形化的封裝元件，亦關(guān)于一種多芯片模組的封裝元件。
背景技術(shù)：
在現(xiàn)今的資訊社會(huì)中，使用者均是追求高速度、高品質(zhì)、多功能性的電子產(chǎn)品。就產(chǎn)品外觀而言，電子產(chǎn)品的設(shè)計(jì)也朝向輕、薄、短、小的趨勢(shì)邁進(jìn)。
為了達(dá)到上述目的，許多公司在進(jìn)行電路設(shè)計(jì)時(shí)，均融入系統(tǒng)化的概念，使得單顆芯片可以具備有多種功能，并且節(jié)省配置電子產(chǎn)品內(nèi)的芯片數(shù)目。
另外，就電子封裝技術(shù)而言，為了配合這種輕、薄、短、小的設(shè)計(jì)趨勢(shì)，亦發(fā)展出諸如多芯片模組(multi-chip module，MCM)的封裝設(shè)計(jì)概念、芯片尺寸封裝(chip scale package，CSP)的封裝設(shè)計(jì)概念、或其他種類的封裝概念。
以下將針對(duì)具有多芯片模組封裝設(shè)計(jì)概念的堆迭型封裝結(jié)構(gòu)進(jìn)行說(shuō)明。
圖1繪示習(xí)知堆迭型芯片封裝結(jié)構(gòu)的剖面示意圖。
請(qǐng)參考圖1，習(xí)知的堆迭型芯片封裝結(jié)構(gòu)100是安全數(shù)位卡(secure digitalcard，SD card)，其具有線路基板110、存儲(chǔ)器芯片120、另一存儲(chǔ)器芯片130、以及介電層140。
線路基板110具有介電層112以及線路層114。介電層112具有開(kāi)口112a，其中開(kāi)口112a鄰近于介電層112的側(cè)邊。線路層114具有多個(gè)接點(diǎn)114a。線路層114位于介電層112上，并且開(kāi)口112a暴露出接點(diǎn)114a的部分。
存儲(chǔ)器芯片120位于線路層114上，并且經(jīng)由引線鍵合(wire bonding)導(dǎo)線150來(lái)與線路層114電性連接。
存儲(chǔ)器芯片130堆迭于存儲(chǔ)器芯片120上，并且經(jīng)由引線鍵合導(dǎo)線152來(lái)與存儲(chǔ)器芯片120電性連接。
介電層140位于線路層114、存儲(chǔ)器芯片120以及存儲(chǔ)器芯片130上，并且將存儲(chǔ)器芯片120、存儲(chǔ)器芯片130、引線鍵合導(dǎo)線150、以及引線鍵合導(dǎo)線152包覆于其內(nèi)。
由于存儲(chǔ)器芯片120與存儲(chǔ)器芯片130可以經(jīng)由引線鍵合導(dǎo)線150與引線鍵合導(dǎo)線152來(lái)與線路層114電性連接，因此使用者可以經(jīng)由接點(diǎn)114a來(lái)對(duì)存儲(chǔ)器芯片120與存儲(chǔ)器芯片130進(jìn)行數(shù)位數(shù)據(jù)的存取。
值得注意的是，在堆迭型芯片封裝結(jié)構(gòu)100中，由于介電層140需要將所有的存儲(chǔ)器芯片120、存儲(chǔ)器芯片130、引線鍵合導(dǎo)線150、以及引線鍵合導(dǎo)線152包覆于其內(nèi)，并且由于引線鍵合導(dǎo)線152必須具有最低的引線高度，因此習(xí)知技術(shù)難以進(jìn)一步地縮減堆迭型芯片封裝結(jié)構(gòu)100的厚度。
另外，習(xí)知技術(shù)除了可以如堆迭型芯片封裝結(jié)構(gòu)100所示，即將較小的存儲(chǔ)器芯片130直接堆迭于較大的存儲(chǔ)器芯片120上之外，亦可以經(jīng)由多個(gè)間隙物(spacer)將多個(gè)大小相近的芯片堆迭于線路基板上，并且經(jīng)由多條引線鍵合導(dǎo)線將這些芯片電性連接于線路基板，其中間隙物分別位于兩相鄰的芯片之間。然而，由于間隙物亦具有厚度，所以間隙物的使用將使堆迭型芯片封裝結(jié)構(gòu)的厚度的縮減更加困難。

發(fā)明內(nèi)容
本發(fā)明的目的就是在提供一種薄形化的或多芯片模組的封裝元件。
本發(fā)明提出一種封裝元件，其包括第一線路層、多個(gè)芯片、至少第二線路層、多層介電層、多個(gè)第一導(dǎo)電通孔以及多個(gè)第二導(dǎo)電通孔。第一線路層具有多個(gè)接點(diǎn)，其中這些接點(diǎn)鄰近于第一線路層的側(cè)邊。這些芯片堆迭于第一線路層上方。第二線路層堆迭于第一線路層上方。這些介電層分別配置于第一線路層、這些芯片以及第二線路層之間。第一導(dǎo)電通孔位于介電層內(nèi)，用以將芯片電性連接于第二線路層。第二導(dǎo)電通孔位于介電層內(nèi)，用以將第二線路層電性連接于第一線路層。
本發(fā)明提出一種封裝元件，其包括具有第一側(cè)面及第二側(cè)面的介電層、置于該介電層內(nèi)的第一芯片、置于該介電層內(nèi)的第二芯片、置于該第一側(cè)面的第一電路層、以及置于該第二側(cè)面的第二電路層。其中，該第一芯片及該第二芯片分別電性連接至該第一電路層及該第二電路層，而該第一電路層電性連接至該第二電路層。
相較于習(xí)知技術(shù)經(jīng)由引線工藝以及使用間隙物來(lái)制作堆迭型芯片封裝結(jié)構(gòu)，由于本發(fā)明所采用的第一導(dǎo)電通孔、第二導(dǎo)電通孔、第三導(dǎo)電通孔以及第二導(dǎo)電層可以在較薄的厚度需求下完成芯片與第一導(dǎo)電層的電性連接，因此本發(fā)明所提出的封裝元件具有厚度較薄的優(yōu)點(diǎn)。
在上述的敘述中，「第一」、「第二」、「第三」等用詞僅在區(qū)別不同的組件，和權(quán)利要求可有對(duì)應(yīng)關(guān)系，但也可不具對(duì)應(yīng)的關(guān)系。
為讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉較佳實(shí)施例，并配合所附圖，作詳細(xì)說(shuō)明如下。


圖1繪示習(xí)知堆迭型芯片封裝結(jié)構(gòu)的剖面示意圖。
圖2是本發(fā)明一實(shí)施例的封裝元件的示意圖。
圖3是本發(fā)明另一實(shí)施例的封裝元件的示意圖。
圖4是本發(fā)明又一實(shí)施例的封裝元件的示意圖。
主要元件符號(hào)說(shuō)明100堆迭型芯片封裝結(jié)構(gòu)110線路基板112介電層112a開(kāi)口 114線路層114a接點(diǎn) 120存儲(chǔ)器芯片 130存儲(chǔ)器芯片140介電層150引線鍵合導(dǎo)線152引線鍵合導(dǎo)線 200封裝元件201封裝元件 202封裝元件210線路層212接點(diǎn)220芯片220a有源表面 222芯片222a有源表面230線路層232線路層 240介電層250導(dǎo)電通孔 252導(dǎo)電通孔254導(dǎo)電通孔260保護(hù)層260’保護(hù)層262開(kāi)口270保護(hù)層280凸起物 290控制單元300無(wú)源元件 310倒角具體實(shí)施方式
在本發(fā)明中，封裝元件是指將至少一個(gè)芯片經(jīng)由封裝工藝包覆而形成的元件，換句話說(shuō)，封裝元件是一種電子元件，而這電子元件是由至少一個(gè)芯片所構(gòu)成。
圖2是本發(fā)明一實(shí)施例的封裝元件的示意圖。
請(qǐng)參照?qǐng)D2，封裝元件200主要包括線路層210、芯片220、芯片222、線路層230、線路層232、多層介電層240、多個(gè)導(dǎo)電通孔250以及多個(gè)導(dǎo)電通孔252。
線路層210具有多個(gè)接點(diǎn)212，其中接點(diǎn)212鄰近于線路層210的側(cè)邊。
芯片220具有有源表面220a，芯片222具有有源表面222a。芯片220與芯片222分別堆迭于線路層210的上方，并且芯片222位于芯片220與線路層210之間，其中有源表面220a與有源表面222a是面向同一個(gè)方向。
在本發(fā)明中，芯片220及芯片222可以是相同的芯片，例如，芯片220及芯片222同樣是驅(qū)動(dòng)IC。但芯片220及芯片222可以是不相同的芯片，例如，芯片220是驅(qū)動(dòng)IC而芯片222是控制IC。
在本發(fā)明中，有源表面可指芯片表面上包含一個(gè)或數(shù)個(gè)接墊(pad)，以和外部元件電性連接(未圖示)。除此，有源表面亦可指芯片表面上有一個(gè)或數(shù)個(gè)電性連接端，以和外部元件電性連接(未圖示)。
再參照?qǐng)D2，線路層230與線路層232堆迭于線路層210上方。更詳細(xì)地說(shuō)，線路層230是位于芯片220的上方，線路層232是位于芯片220與芯片222之間。多層的介電層240分別位于任意兩相鄰的線路層210、芯片220、芯片222、線路層230以及線路層232之間。
在本發(fā)明中，線路層230與對(duì)應(yīng)的線路層232可具有相同的電路。在本發(fā)明的另一些實(shí)施例中線路層230與對(duì)應(yīng)的線路層232不具有相同的電路。
請(qǐng)參照?qǐng)D2，這些導(dǎo)電通孔250位于介電層240內(nèi)，其中部分的導(dǎo)電通孔250是將芯片220電性連接于線路層230，并且部分的導(dǎo)電通孔250是將芯片222電性連接于線路層232。
此外，這些導(dǎo)電通孔252位于介電層240內(nèi)，用以將線路層230與線路層232電性連接于線路層210。更詳細(xì)地說(shuō)，部分的導(dǎo)電通孔252是將線路層230電性連接于線路層232，并且部分的導(dǎo)電通孔252是將線路層232電性連接于線路層210。
如此一來(lái)，芯片220與芯片222就可以經(jīng)由導(dǎo)電通孔250、線路層230、線路層232以及導(dǎo)電通孔252來(lái)與線路層210電性連接。也就是說(shuō)，若芯片220與芯片222是存儲(chǔ)器芯片時(shí)，使用者就可以經(jīng)由線路層210的接點(diǎn)212來(lái)對(duì)芯片220與芯片222進(jìn)行數(shù)位數(shù)據(jù)的存取。
值得注意的是，本發(fā)明所提出的封裝元件200并非用以限定線路層的層數(shù)(如線路層230與線路層232)，以及限定芯片的個(gè)數(shù)(如芯片220與芯片222)。
在本發(fā)明的其他實(shí)施例中，封裝元件還可以具有三層以上的線路層(例如線路層230、線路層232)以及三個(gè)以上的芯片。當(dāng)然，如同上述的實(shí)施例所提及的，這些芯片亦是經(jīng)由導(dǎo)電通孔及所連接的線路層，以和其它線路層電性連接。
在本發(fā)明的實(shí)施例中，封裝元件200還可以具有保護(hù)層260。保護(hù)層260配置于線路層210的遠(yuǎn)離介電層240的表面上。保護(hù)層260具有多個(gè)開(kāi)口262，其中開(kāi)口262暴露出接點(diǎn)212的部分。
此外，封裝元件200還可以具有保護(hù)層270，其中保護(hù)層270是位于芯片220、芯片222、線路層230以及線路層232的上方。
在本發(fā)明中，保護(hù)層260及270可以是由絕緣材料所構(gòu)成。這種絕緣材料可以是防止電荷入侵的材料，或者，這種絕緣材料可以避免水氣的侵入。
請(qǐng)參照?qǐng)D2，封裝元件200還可以具有凸起物280以及倒角(chamfer)310，以方便使用者對(duì)封裝元件200進(jìn)行插拔，其中凸起物280位于保護(hù)層270上。
在發(fā)明的一些實(shí)施例中，為了使封裝元件200能夠具有更佳的電性特性，可以將無(wú)源元件300配置于介電層240內(nèi)，請(qǐng)參照?qǐng)D2，其中無(wú)源元件300是與線路層210電性連接。
當(dāng)然，在本發(fā)明的其他實(shí)施例中，封裝元件更可以具有多個(gè)無(wú)源元件，其中這些無(wú)源元件是與芯片220或芯片222電性連接。
在本發(fā)明中，上述的無(wú)源元件300是一個(gè)獨(dú)立的電子元件?；蛘?，無(wú)源元件300亦可與線路層230電性連接(未圖示)。
在本發(fā)明中，無(wú)源元件300可以是電容器、電阻器、或電感器。
為了對(duì)芯片220與芯片222進(jìn)行控制，在發(fā)明的一些實(shí)施例中，封裝元件200還可以具有控制單元290，其中控制單元290是與芯片220以及芯片222電性連接。更詳細(xì)地說(shuō)，控制單元290配置于介電層240內(nèi)，并且經(jīng)由導(dǎo)電通孔250來(lái)與線路層230電性連接。如此一來(lái)，控制單元290便能夠經(jīng)由導(dǎo)電通孔250、線路層230、線路層232以及導(dǎo)電通孔252來(lái)對(duì)芯片220與芯片222進(jìn)行控制。
在發(fā)明的另些實(shí)施例中，控制單元290可配置于介電層240內(nèi)，未圖示，并且與線路層210電性連接。如此一來(lái)，控制單元290便能夠經(jīng)由導(dǎo)電通孔(252、250)、線路層230、以及線路層210來(lái)對(duì)芯片220與芯片222進(jìn)行控制。
在上述的實(shí)施例中，雖然有源表面220a與有源表面222a是面向同一方向，但是這樣的芯片的配置方式并非用以限定本發(fā)明，在本發(fā)明的其他實(shí)施例中芯片的有源表面更可以面向不同的方向。
圖3是本發(fā)明的實(shí)施例的封裝元件的示意圖。
請(qǐng)參照?qǐng)D3，封裝元件201主要包括線路層210、芯片220、芯片222、線路層230、多層介電層240、多個(gè)導(dǎo)電通孔250、多個(gè)導(dǎo)電通孔252以及多個(gè)導(dǎo)電通孔254。
線路層210具有多個(gè)接點(diǎn)212，其中接點(diǎn)212鄰近于線路層210的側(cè)邊。
芯片220具有有源表面220a，芯片222具有有源表面222a。芯片220與芯片222分別堆迭于線路層210上方，并且芯片222位于芯片220與線路層210之間，其中有源表面220a與有源表面222a是分別面向相反的方向。
線路層230位于芯片220的上方。多層的介電層240分別位于任意兩相鄰的線路層210、芯片220、芯片222以及線路層230之間。
這些導(dǎo)電通孔250位于介電層240內(nèi)，用以將芯片220電性連接于線路層230。導(dǎo)電通孔252位于介電層240內(nèi)，用以將線路層230電性連接于線路層210。導(dǎo)電通孔254亦是位于介電層240內(nèi)，用以將芯片222電性連接于線路層210。
芯片220就可以經(jīng)由導(dǎo)電通孔250、線路層230以及導(dǎo)電通孔252來(lái)與線路層210電性連接。并且芯片222可以經(jīng)由導(dǎo)電通孔254來(lái)與線路層210電性連接。也就是說(shuō)，若芯片220與芯片222是存儲(chǔ)器芯片時(shí)，使用者就可以經(jīng)由線路層210的接點(diǎn)212來(lái)對(duì)芯片220與芯片222進(jìn)行數(shù)位數(shù)據(jù)的存取。
在關(guān)于圖3的實(shí)施例中，為了使封裝元件200能夠具有更佳的電性特性，可以將無(wú)源元件300配置于介電層240內(nèi)，而關(guān)于此無(wú)源元件300的使用方式，可參閱與圖2有關(guān)的實(shí)施例的描述。
請(qǐng)參照?qǐng)D3，在發(fā)明中，為了對(duì)芯片220與芯片222進(jìn)行控制，封裝元件200還可以具有控制單元290，而關(guān)于此控制單元290的使用方式，可參閱與圖2有關(guān)的實(shí)施例的描述。
此外，控制單元290亦可配置于介電層240內(nèi)，未圖示于圖3，并且與線路層210電性連接。如此一來(lái)，控制單元290便能夠經(jīng)由導(dǎo)電通孔(252、254、250)、線路層230、以及線路層210來(lái)對(duì)芯片220與芯片222進(jìn)行控制。
值得注意的是，本發(fā)明所提出的封裝元件201并非用以限定線路層的層數(shù)(例如線路層230)，以及限定芯片的個(gè)數(shù)(例如芯片220與芯片222)，任何本領(lǐng)域的普通技術(shù)人員更可依本發(fā)明的其他實(shí)施例加以結(jié)合或變化，以使封裝元件具有兩層以上的線路層(例如線路層230)以及三個(gè)以上的芯片，并且使這些芯片的至少其中之一的有源表面所面對(duì)的方向與其余的芯片的有源表面所面對(duì)的方向相反。
封裝元件201更可以具有保護(hù)層260。保護(hù)層260配置于線路層210的遠(yuǎn)離介電層240的表面上。保護(hù)層260具有多個(gè)開(kāi)口262，其中開(kāi)口262暴露出接點(diǎn)212的部分。
封裝元件201還可以具有保護(hù)層270，其中保護(hù)層270是位于線路層230上。
在本發(fā)明中，保護(hù)層260及270可以是由絕緣材料所構(gòu)成。這種絕緣材料可以是防止電荷入侵的材料，或者，這種絕緣材料可以避免水氣的侵入。
除此，封裝元件200還可以具有凸起物以及倒角，未圖示于圖3，以方便使用者對(duì)封裝元件200進(jìn)行插拔，其中凸起物位于保護(hù)層270上。
在上述實(shí)施例中，即封裝元件200與封裝元件201中，使用者可以經(jīng)由保護(hù)層260的開(kāi)口262來(lái)將傳輸裝置(未繪示)電性連接于接點(diǎn)212，并且經(jīng)由接點(diǎn)212來(lái)對(duì)芯片220與芯片222進(jìn)行數(shù)位數(shù)據(jù)的存取。
上述的實(shí)施例并非用以限定本發(fā)明，任何本領(lǐng)域的普通技術(shù)人員還可以適度地修改封裝元件的結(jié)構(gòu)，以改變本發(fā)明的封裝元件與傳輸裝置的電性連接方式。以下將提出另一種可能的線路層的接點(diǎn)的配置方式。
圖4是本發(fā)明又一實(shí)施例的封裝元件的示意圖。
圖4的實(shí)施例是圖3的實(shí)施例的變形，因此，若非明指不同，敘述于圖3的特征亦可使用于圖4的實(shí)施例中。
請(qǐng)參照?qǐng)D4，封裝元件202與封裝元件201的差異主要在于，封裝元件202的接點(diǎn)212的配置方式不同于封裝元件202的接點(diǎn)212的配置方式。
詳細(xì)地說(shuō)，請(qǐng)參照?qǐng)D4，封裝元件202的介電層240未覆蓋于接點(diǎn)212上，并且封裝元件202具有保護(hù)層260’配置于線路層210的遠(yuǎn)離介電層240的表面上。如此一來(lái)，使用者就能夠經(jīng)由接點(diǎn)212來(lái)對(duì)芯片220與芯片222進(jìn)行數(shù)位數(shù)據(jù)的存取，其中接點(diǎn)212是被介電層240所暴露出來(lái)的。
在本發(fā)明中，保護(hù)層260’可以使用如保護(hù)層260的材料而構(gòu)成。
綜上所述，本發(fā)明至少具有下述的優(yōu)點(diǎn)1.相較于習(xí)知技術(shù)的經(jīng)由引線工藝以及間隙物的使用所制作而成的堆迭型芯片封裝結(jié)構(gòu)，由于本發(fā)明所采用的導(dǎo)電通孔以及導(dǎo)電層(例如線路層232)具有較薄的厚度，因此本發(fā)明可以在較薄的厚度需求下完成芯片與導(dǎo)電層(例如線路層210)的電性連接。所以本發(fā)明所提出的封裝元件不但具有較薄的厚度，芯片與導(dǎo)電層(例如線路層210)之間亦可以具有較短的信號(hào)傳輸路徑。
2.由于本發(fā)明可以經(jīng)由電鍍、微影/蝕刻、旋轉(zhuǎn)涂布等工藝來(lái)完成導(dǎo)電通孔、導(dǎo)電層以及介電層等構(gòu)件，因此本發(fā)明可以在單一廠區(qū)內(nèi)并以及單一產(chǎn)線內(nèi)完成封裝元件的制作。是以相較于習(xí)知技術(shù)而言，本發(fā)明所提出的封裝元件具有成本低廉的優(yōu)點(diǎn)。
雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求書(shū)所界定者為準(zhǔn)。
權(quán)利要求
1.一種封裝元件，其至少包括介電層，其具有第一側(cè)面及第二側(cè)面；第一芯片，其置于該介電層內(nèi)，且具有第一有源表面；第二芯片，其置于該介電層內(nèi)，且具有第二有源表面；第一電路層，其置于該第一側(cè)面；以及第二電路層，其置于該第二側(cè)面；其中，該第一芯片電性連接至該第一電路層，該第二芯片電性連接至該第二電路層，以及該第一電路層電性連接至該第二電路層。
2.如權(quán)利要求1項(xiàng)所述的封裝元件，其中，該第一有源表面及該第二有源表面皆面向該第二側(cè)面。
3.如權(quán)利要求1項(xiàng)所述的封裝元件，其中，該第一有源表面及該第二有源表面分別面向不同的該介電層的側(cè)面。
4.如權(quán)利要求1項(xiàng)所述的封裝元件，其還包括第三電路層，其置于該介電層內(nèi)；其中，該第三電路層電性連接至該第一電路層及該第二電路層。
5.如權(quán)利要求4項(xiàng)所述的封裝元件，其中，該第一芯片經(jīng)由該第三電路層電性連接至該第一電路層，而該第二芯片經(jīng)由該第三電路層電性連接至該第二電路層。
6.如權(quán)利要求1項(xiàng)所述的封裝元件，其還包括第三芯片，其置于該介電層內(nèi)，且電性連接至該第一電路層。
7.如權(quán)利要求1項(xiàng)所述的封裝元件，其還包括第一無(wú)源元件，其置于該介電層內(nèi)。
8.如權(quán)利要求1項(xiàng)所述的封裝元件，其還包括第一保護(hù)層，其置于該第一側(cè)面。
9.如權(quán)利要求8項(xiàng)所述的封裝元件，其中，該第一保護(hù)層具有倒角。
10.如權(quán)利要求8項(xiàng)所述的封裝元件，其中，該第一保護(hù)層具有凸起物。
全文摘要
一種封裝元件，其主要包括第一線路層、多個(gè)芯片、至少第二線路層、多個(gè)介電層、多個(gè)第一導(dǎo)電通孔以及多個(gè)第二導(dǎo)電通孔。第一線路層具有多個(gè)接點(diǎn)，并且這些接點(diǎn)鄰近于第一線路層的側(cè)邊。這些芯片堆迭于第一線路層上方。第二線路層堆迭于第一線路層上方。這些介電層配置于第一線路層、這些芯片以及第二線路層之間。第一導(dǎo)電通孔位于介電層內(nèi)，用以將芯片電性連接于第二線路層。第二導(dǎo)電通孔位于介電層內(nèi)，用以將第二線路層電性連接于第一線路層。
文檔編號(hào)H01L23/488GK1858908SQ20061008483
公開(kāi)日2006年11月8日 申請(qǐng)日期2006年5月18日 優(yōu)先權(quán)日2006年5月18日
發(fā)明者許志行 申請(qǐng)人:威盛電子股份有限公司