專利名稱：靜電放電防護電路以及半導體結(jié)構(gòu)的制作方法
技術領域：
本發(fā)明大致關于集成電路(integrated circuit)設計，尤指IC中的靜電放電(electrostatic discharge，ESD)防護電路。
背景技術：
因為接合焊墊(bonding pad)是作為外界電路跟一個IC的連接橋梁，通常是用來做電源供應或是信號的輸出/入，所以ESD可以透過接合焊墊進入IC中。ESD可以透過許多種方式產(chǎn)生。譬如說，當一個IC的焊墊的外界裸露部分被人所接觸，則一個人可能產(chǎn)生相當?shù)撵o電來破壞IC中的電路。在金屬氧化物半導體(metal-oxide-semiconductor，MOS)晶體管中，一般柵氧化層是最脆弱的。只要跨壓稍微高過供應電壓，就可能對柵氧化層造成破壞。在一般環(huán)境下，ESD所造成的電壓可能高達數(shù)千伏特。而這么高的電壓，雖然所產(chǎn)生的電流量非常的小，也很有可能對電路形成傷害。要防止這樣的高電壓對IC造成損害，在發(fā)生ESD的瞬間，就必須很快的把靜電排放掉。所以，為了保護IC免于ESD的破壞，防護電路是非常需要的。
ESD防護電路除了在ESD事件時提供防護的作用，也必須讓IC能夠在正常操作時運作。ESD防護電路一般都做在IC的接合焊墊附近。在一般正常操作時，ESD防護電路可以透過阻隔電流流過的方式，來把自己跟其他正常的電路操作相隔離。在正常IC操作時，高電源是供應到VDD焊墊，而接地電源是供應到VSS焊墊。而其他的焊墊可能是設計來輸出或是輸入電子信號。在ESD事件時，ESD防護電路必須要能快速的傳導電流，在IC被傷害之前，使靜電可以送至VDD焊墊或是VSS焊墊而排放。
一種已知作為ESD防護電路的架構(gòu)是使用一連串串接的二極管，又叫作二極管串(diode string)，來產(chǎn)生足夠的阻隔電壓(blockvoltage)。在正常操作時，電源的電壓差并不大于阻隔電壓，所以二極管串關閉。在ESD事件時，當ESD的高電壓高過二極管串的阻隔電壓，二極管串就能夠迅速的開啟而釋放電流。但是，二極管串除了一般所普遍知道的漏電流問題外，其開啟后的電阻還是相當?shù)母摺?br>
因此，ESD防護電路的設計就非常需要能夠提供一個放電路徑，具有比較低的開啟后電阻，來釋放靜電電荷。
發(fā)明內(nèi)容
本發(fā)明提供一種靜電放電(electrostatic discharge，ESD)防護電路，在一靜電放電事件時，用以從一第一焊墊釋放一靜電放電電流至一第二焊墊。該電路包含有多個雙極性接面晶體管，以一基極至射極的連接方式，依序的耦接在一起。所述雙極性接面晶體管包含有一第一雙極性接面晶體管以及一第二雙極性接面晶體管。該第一雙極性接面晶體管具有耦接到該第一焊墊的一射極。該第二雙極性接面晶體管具有耦接到該第二焊墊的一基極以及一集電極。一先前的雙極性接面晶體管的一集電極連接到一后面的雙極性接面晶體管的一基極，在ESD事件時，用以協(xié)助所述雙極性接面晶體管的開啟，以于該第一焊墊跟該第二焊墊之間，提供一條電流路徑。
本發(fā)明所述的ESD防護電路，所述雙極性接面晶體管至少具有一個雙極性接面晶體管分開該先前的雙極性接面晶體管與該后面的雙極性接面晶體管。
本發(fā)明所述的ESD防護電路，所述雙極性接面晶體管橫向列置于一半導體基底上。
本發(fā)明所述的ESD防護電路，所述雙極性接面晶體管為PNP雙極性接面晶體管。
本發(fā)明所述的ESD防護電路，每一雙極性接面晶體管包含有一第一P型摻雜區(qū)；一N型摻雜區(qū)；以及一第二P型摻雜區(qū)；該第一P型摻雜區(qū)、該N型摻雜區(qū)、以及該第二P型摻雜區(qū)鄰近的形成于該半導體基底的一N型阱上。
本發(fā)明所述的ESD防護電路，還包含有一P型摻雜區(qū)，設于二鄰近的PNP雙極性接面晶體管之間的該半導體基底表面，在正常操作時，用以降低透過所述PNP雙極性接面晶體管的漏電流。
本發(fā)明所述的ESD防護電路，所述雙極性接面晶體管為NPN雙極性接面晶體管。
本發(fā)明所述的ESD防護電路，每一雙極性接面晶體管包含有一第一N型摻雜區(qū)；一P型摻雜區(qū)；以及一第二N型摻雜區(qū)；該第一N型摻雜區(qū)、該P型摻雜區(qū)、以及該第二N型摻雜區(qū)鄰近的形成于該半導體基底的一P型阱上。
本發(fā)明所述的ESD防護電路，還包含有一N型摻雜區(qū)，設于二鄰近的NPN雙極性接面晶體管之間的該半導體基底表面，在正常操作時，用以降低透過所述NPN雙極性接面晶體管的漏電流。
本發(fā)明還提供一種半導體結(jié)構(gòu)，可以作為ESD防護電路，在一靜電放電事件時，用以從一第一焊墊釋放一靜電放電電流至一第二焊墊，該半導體結(jié)構(gòu)包含有多個雙極性接面晶體管，以一基極至射極的連接方式，依序的耦接在一起，所述雙極性接面晶體管包含有一第一雙極性接面晶體管，包含有具有一第一導電型的一第一摻雜區(qū)，設于一半導體基底上的一第一阱區(qū)上，且連接至該第一焊墊；具有該第一導電型的一第二摻雜區(qū)，設于該第一阱區(qū)上且鄰近于該第一摻雜區(qū)；以及具有一第二導電型的一第三摻雜區(qū)，設于該第一以及該第二摻雜區(qū)之間，該第一、第二、以及第三摻雜區(qū)分別作為該第一雙極性接面晶體管的一射極、一集電極以及一基極；以及一第二雙極性接面晶體管，包含有具有該第一導電型的一第四摻雜區(qū)，設于該半導體基底上的一第二阱區(qū)上；具有該第一導電型的一第五摻雜區(qū)，設于該第二阱區(qū)上且鄰近于該第四摻雜區(qū)；以及具有一第二導電型的一第六摻雜區(qū)，設于該第四以及該第五摻雜區(qū)之間，且連接至該第二焊墊，該第四、第五、以及第六摻雜區(qū)分別作為一第二雙極性接面晶體管的一射極、一集電極以及一基極；其中，一先前的雙極性接面晶體管的一集電極連接到一后面的雙極性接面晶體管的一基極，在ESD事件時，用以協(xié)助所述雙極性接面晶體管的開啟，以于該第一焊墊跟該第二焊墊之間，提供一條電流路徑。
本發(fā)明所述的半導體結(jié)構(gòu)，所述雙極性接面晶體管至少具有一個雙極性接面晶體管分開該先前的雙極性接面晶體管與該后面的雙極性接面晶體管。
本發(fā)明所述的半導體結(jié)構(gòu)，該第一導電型為P型，該第二導電型為N型。
本發(fā)明所述的半導體結(jié)構(gòu)，該第一導電型為N型，該第二導電型為P型。
本發(fā)明所述的半導體結(jié)構(gòu)，還包含有一摻雜區(qū)，設于二鄰近的雙極性接面晶體管之間的該半導體基底表面，在正常操作時，用以降低透過所述雙極性接面晶體管的漏電流。
圖1顯示一傳統(tǒng)的ESD防護電路中的二極管串的剖面圖。
圖2A為依據(jù)本發(fā)明所實施的半導體結(jié)構(gòu)200的剖面圖。
圖2B為依據(jù)本發(fā)明所實施的另一半導體結(jié)構(gòu)224的剖面圖，可以做為一個ESD防護電路。
圖3A和圖3B顯示依據(jù)本發(fā)明實施的一ESD防護電路302以及其區(qū)塊圖304。
圖3C和圖3D顯示依據(jù)本發(fā)明實施的另一ESD防護電路322以及其區(qū)塊圖324。
圖3E和圖3F顯示依據(jù)本發(fā)明實施的另一ESD防護電路342以及其區(qū)塊圖344。
具體實施例方式
為使本發(fā)明的上述目的、特征和優(yōu)點能更明顯易懂，下文特舉一較佳實施例，并配合附圖作詳細說明如下圖1顯示一傳統(tǒng)的ESD防護電路100中的二極管串的剖面圖。二極管串是連接在一VDD焊墊102跟另一個互補的VS S焊墊104之間。二極管106、108、110、112、以及114都是一樣的，每一個二極管有1個P型重摻雜區(qū)116以及一個N型重摻雜區(qū)118，都放在1個N型阱120中。在所有的二極管中，垂直方向會產(chǎn)生寄生的PNP晶體管122，射極連接到P型重摻雜區(qū)116，基極連接到N型重摻雜區(qū)118，而集電極透過半導體基底連接到VSS。二極管106、108、110、112、以及114都透過連線，串接在一起，每個N型重摻雜區(qū)118連接到下一個二極管的P型重摻雜區(qū)116。
因為每個二極管具有一個起始電壓，所以，正常操作時候的IC電壓將不足以使這樣的二極管串中所有的二極管開啟。而在ESD事件時，ESD的強大電壓將足以使所有的二極管開啟，產(chǎn)生一個電流路徑，在IC被損害之前，將電流流到VSS。但是，這樣的二極管串也會產(chǎn)生一個相當高的開啟電阻，所以二極管串的反應速度也因此降低了。此外，在正常操作時，透過垂直寄生的PNP晶體管122，會有從VDD焊墊流到基底的漏電流。這個漏電流問題也變成了在設置二極管串時，所要考慮的重要因素。
圖2A為依據(jù)本發(fā)明所實施的半導體結(jié)構(gòu)200的剖面圖。半導體結(jié)構(gòu)200可以作為一個ESD防護電路。結(jié)構(gòu)200顯示了一個由三個橫向PNP晶體管202、204以及206串接而成的晶體管串，設置在VDD焊墊208跟VSS焊墊210之間。每一個PNP晶體管202、204以及206都一樣，每一個都有一P型重摻雜區(qū)212來當作射極(emitter)，一個N型重摻雜區(qū)214當作基極(base)，還有另一個P型重摻雜區(qū)216來當作集電極。寄生垂直的PNP雙極性接面晶體管218以及220也會形成在N型阱222中。寄生垂直PNP晶體管218的射極是連接到P型重摻雜區(qū)212，而寄生垂直PNP晶體管220的射極是連接到P型重摻雜區(qū)216。PNP雙極性接面晶體管218以及220的基極都是連到N型重摻雜區(qū)214，PNP雙極性接面晶體管218以及220的集電極都是透過半導體基底連到VSS。PNP雙極性接面晶體管202、204以及206是透過連線串接在一起。除了最前面和最后面的PNP晶體管202以及206之外，每一個N型重摻雜區(qū)214同時連接到比較靠近VSS焊墊210的后面晶體管的P型重摻雜區(qū)212，以及比較靠近VDD焊墊208的前面晶體管的P型重摻雜區(qū)216。
利用這樣的架構(gòu)，跟傳統(tǒng)的二極管串的ESD防護電路相比，開啟電阻可以有效的降低。當ESD事件發(fā)生時，橫向的PNP晶體管將很容易開啟，然后快速的將傷害性的電荷，從VDD焊墊208傳導到VSS焊墊210。
圖2B為依據(jù)本發(fā)明所實施的另一半導體結(jié)構(gòu)224的剖面圖，可以作為一個ESD防護電路。在此實施例中，在正常操作時的漏電流將明顯的被控制。一些P型重摻雜區(qū)226設置在相鄰的PNP雙極性接面晶體管228、230以及232之間。這些P型重摻雜區(qū)226都連接在一起，且都接地，來控制漏電流。這樣的設計可以避免嚴重的漏電流問題。除了設置額外的P型重摻雜區(qū)226以外，半導體結(jié)構(gòu)224的操作基本上是跟圖2A中的半導體結(jié)構(gòu)200一樣。
P型重摻雜區(qū)226可以隔開垂直晶體管，以避免在正常操作時，漏電流依序流過第一、第二等等串接的雙極性接面晶體管。因為P型重摻雜區(qū)226可以吃掉附近雙極性接面晶體管的電流，所以一個雙極性接面晶體管就比較不容易受到前面或是后面的雙極性接面晶體管的影響。
圖3A跟圖3B顯示依據(jù)本發(fā)明實施的一ESD防護電路302以及其區(qū)塊圖304。等效上來說，有五個橫向PNP雙極性接面晶體管串接在一起。在此防護電路302中，五個橫向PNP雙極性接面晶體管306、308、310、312、以及314全部連接在一起而構(gòu)成了一晶體管串。橫向PNP雙極性接面晶體管306的射極連接到輸出/入(I/0)焊墊316。每一個PNP雙極性接面晶體管306、308、310、以及312的集電極都連接到比較靠近接地焊墊318的下一個橫向PNP雙極性接面晶體管的基極。而每一個PNP雙極性接面晶體管306、308、310、以及312的基極都連接到比較靠近接地焊墊318的下一個橫向PNP雙極性接面晶體管的射極。因為橫向PNP雙極性接面晶體管314是在晶體管串中的最后一個，所以它的集電極跟基極都直接連到接地焊墊318。
區(qū)塊圖304跟電路圖302是等效的，都具有五個橫向PNP雙極性接面晶體管306、308、310、312、以及314串接在一起，構(gòu)成晶體管串，連接在I/O焊墊316與接地焊墊318之間。每一個橫向PNP雙極性接面晶體管分割成三個區(qū)塊，位于左邊的P代表一個作為射極的P型重摻雜區(qū)，在中間的N代表一個作為基極的N型重摻雜區(qū)，在右邊的P代表一個作為集電極的P型重摻雜區(qū)。而PNP雙極性接面晶體管彼此的連接方式跟防護電路302中描述的一樣。
在此架構(gòu)中，每一個橫向PNP雙極性接面晶體管是以一定的方式連接到下一個雙極性接面晶體管，所以，使得橫向PNP雙極性接面晶體管306、308、310、以及312的集電極到基極電壓差會等于在雙極性接面晶體管中的射極到基極的二極管的起始電壓(Vd)。在正常操作時，操作電壓的強度并不夠高到足以開啟五個橫向PNP雙極性接面晶體管中的五個串接二極管的程度。然而，當ESD發(fā)生時，ESD高電壓將透過I/O焊墊316進入電路302，然后到達橫向PNP雙極性接面晶體管306。在PNP雙極性接面晶體管306的電壓將會高到足以開啟PNP雙極性接面晶體管306中的射極到基極的二極管。ESD電流因此從PNP雙極性接面晶體管306中的集電極，流到PNP雙極性接面晶體管308的基極與PNP雙極性接面晶體管310的射極。因為PNP雙極性接面晶體管306的集電極跟PNP雙極性接面晶體管308的基極有一樣的電壓，所以PNP雙極性接面晶體管306的Vcb會等于PNP雙極性接面晶體管308中射極到基極的二極管的起始電壓(Vd)。如此，可以協(xié)助在ESD事件中，PNP雙極性接面晶體管306的開啟，所以，部分的ESD電流將會從I/O焊墊316，經(jīng)過PNP雙極性接面晶體管306，流到PNP雙極性接面晶體管310與312的射極。一樣的機制也會發(fā)生在其他的橫向PNP雙極性接面晶體管310與312，直到這個晶體管串產(chǎn)生了從I/O焊墊316到接地焊墊318之間的一個放電路徑為止。
當然，實施例中并非限定在5個晶體管。ESD領域技術人員可以知道如何用比5個多或少的晶體管，來構(gòu)成類似上述的ESD防護電路。當然，晶體管也可以是NPN或是PNP雙極性接面晶體管。
圖3C跟圖3D顯示依據(jù)本發(fā)明實施的另一ESD防護電路322以及其區(qū)塊圖324。等效上來說，里面也有五個橫向PNP雙極性接面晶體管串接在一起。在此防護電路322中，五個橫向PNP雙極性接面晶體管326、328、330、332、以及334全部連接在一起而構(gòu)成了一晶體管串。橫向PNP雙極性接面晶體管326的射極連接到輸出/入焊墊336，而橫向PNP雙極性接面晶體管326的集電極連接到橫向PNP雙極性接面晶體管330的基極。橫向PNP雙極性接面晶體管328的集電極連接到橫向PNP雙極性接面晶體管332的基極。橫向PNP雙極性接面晶體管330跟332的集電極則連接到橫向PNP雙極性接面晶體管334的基極。因為電路322的長度，所以橫向PNP雙極性接面晶體管334的集電極直接連到接地焊墊338。每一個PNP雙極性接面晶體管326、328、330、以及332的基極都連接到比較靠近接地焊墊338的下一個橫向PNP雙極性接面晶體管的射極。因為橫向PNP雙極性接面晶體管334是在晶體管串中的最后一個，所以它的集電極跟基極都直接連到接地焊墊338。
區(qū)塊圖324跟電路圖322是等效的，都具有五個橫向PNP雙極性接面晶體管326、328、330、332、以及334串接在一起，構(gòu)成晶體管串，連接在I/O焊墊336與接地焊墊338之間。每一個橫向PNP雙極性接面晶體管分割成三個區(qū)塊，位于左邊的P代表一個作為射極的P型重摻雜區(qū)，在中間的N代表一個作為基極的N型重摻雜區(qū)，在右邊的P代表一個作為集電極的P型重摻雜區(qū)。而PNP雙極性接面晶體管彼此的連接方式跟防護電路322中描述的一樣。
正因為橫向PNP雙極性接面晶體管326、328、以及330的集電極繞過了自己基極所接的下一個晶體管，橫向PNP雙極性接面晶體管326、328、以及330的Vcb電壓將會是兩倍的二極管起始電壓(Vd)。橫向PNP雙極性接面晶體管332的Vcb電壓將會是一個二極管起始電壓(Vd)。橫向PNP雙極性接面晶體管334的Vcb電壓，因為基極與集電極相短路，將會是0。
在正常操作時，操作電壓的強度并不夠高到足以開啟電路322中五個橫向PNP雙極性接面晶體管中的五個串接二極管的程度。然而，當ESD發(fā)生時，ESD高電壓將透過I/O焊墊336進入電路322，然后到達橫向PNP雙極性接面晶體管326。在PNP雙極性接面晶體管326的電壓將會高到足以開啟PNP雙極性接面晶體管326中的集電極到基極的二極管。ESD電流因此從PNP雙極性接面晶體管326中的射極，流到PNP雙極性接面晶體管328與330的基極。因為PNP雙極性接面晶體管326的集電極跟PNP雙極性接面晶體管330的基極有一樣的電壓，所以PNP雙極性接面晶體管326的Vcb會等于PNP雙極性接面晶體管328跟330中射極到基極的二極管的兩個起始電壓(Vd)。如此，可以協(xié)助在ES D事件中，PNP雙極性接面晶體管326的開啟。同理，PNP雙極性接面晶體管328跟330的集電極也會有一個相較于基極低的電壓而變的比較容易開啟。所以，部分的ESD電流將會從I/O焊墊336，經(jīng)過PNP雙極性接面晶體管326，流到PNP雙極性接面晶體管328與330的射極。一樣的機制也會發(fā)生在其他的橫向PNP雙極性接面晶體管332與334，直到這個晶體管串產(chǎn)生了從I/O焊墊336到接地焊墊338之間的一個放電路徑為止。如此，本發(fā)明可以加快ESD防護電路的反應以及改善ESD防護電路的表現(xiàn)。
當然，實施例中并非限定在5個晶體管。ESD領域的技術人員可以知道如何用比5個多或少的晶體管，來構(gòu)成類似上述的ESD防護電路。當然，晶體管也可以是NPN或是PNP雙極性接面晶體管。
圖3E跟圖3F顯示依據(jù)本發(fā)明實施的另一ESD防護電路342以及其區(qū)塊圖344。等效上來說，里面也有五個橫向PNP雙極性接面晶體管串接在一起。在此防護電路342中，五個橫向PNP雙極性接面晶體管346、348、350、352、以及354全部連接在一起而構(gòu)成了一晶體管串。橫向PNP雙極性接面晶體管346的射極連接到輸出/入焊墊356，而橫向PNP雙極性接面晶體管346的集電極連接到橫向PNP雙極性接面晶體管352的基極。橫向PNP雙極性接面晶體管348、350與352的集電極連接到橫向PNP雙極性接面晶體管354的基極。因為電路342的長度，所以橫向PNP雙極性接面晶體管354的集電極直接連到接地焊墊358。每一個PNP雙極性接面晶體管346、348、350、以及352的基極都連接到比較靠近接地焊墊358的下一個橫向PNP雙極性接面晶體管的射極。因為橫向PNP雙極性接面晶體管354是在晶體管串中的最后一個，所以它的集電極跟基極都直接連到接地焊墊358。
區(qū)塊圖344跟電路圖342是等效的，都具有五個橫向PNP雙極性接面晶體管346、348、350、352、以及354串接在一起，構(gòu)成晶體管串，連接在I/O焊墊356與接地焊墊358之間。每一個橫向PNP雙極性接面晶體管分割成三個區(qū)塊，位于左邊的P代表一個作為射極的P型重摻雜區(qū)，在中間的N代表一個作為基極的N型重摻雜區(qū)，在右邊的P代表一個作為集電極的P型重摻雜區(qū)。而PNP雙極性接面晶體管彼此的連接方式跟防護電路342中描述的一樣。
如同橫向PNP雙極性接面晶體管346、以及348的集電極繞過了自己基極所接的下兩個晶體管，橫向PNP雙極性接面晶體管346、以及348的Vcb電壓將會是三倍的二極管起始電壓(Vd)。橫向PNP雙極性接面晶體管350的Vcb電壓將會是兩倍的二極管起始電壓(Vd)。橫向PNP雙極性接面晶體管352的Vcb電壓將會是一個二極管起始電壓(Vd)。橫向PNP雙極性接面晶體管354的Vcb電壓，因為基極與集電極相短路，將會是0。
正常操作電壓的強度并不夠高到足以開啟電路342中五個橫向PNP雙極性接面晶體管中的五個串接二極管的程度。在ESD事件時，ESD的高電壓將會透過I/O焊墊356進入防護電路342，然后開啟PNP雙極性接面晶體管346、348、350、352、以及354，產(chǎn)生了從I/O焊墊356到接地路徑358之間的一個電流路徑，來釋放ESD電荷。
這樣的ESD防護電路的觸發(fā)電壓可以透過改變集電極到基極電壓(Vcb)來改變，而改變Vcb可以透過連接一個雙極性接面晶體管的集電極到一個在后面的雙極性接面晶體管的基極來達成。這樣的一個在前面的雙極性接面晶體管跟一個在后面的雙極性接面晶體管之間，可以串接有0個或是一定數(shù)量的雙極性接面晶體管。因此，本發(fā)明提供了一個ESD防護電路，它的觸發(fā)電壓可以透過改變雙極性接面晶體管的數(shù)量而改變，以達到在ESD事件中較早開啟的目的。
雖然本發(fā)明已通過較佳實施例說明如上，但該較佳實施例并非用以限定本發(fā)明。本領域的技術人員，在不脫離本發(fā)明的精神和范圍內(nèi)，應有能力對該較佳實施例做出各種更改和補充，因此本發(fā)明的保護范圍以權(quán)利要求書的范圍為準。
附圖中符號的簡單說明如下100、302、322、342ESD防護電路102VDD焊墊104VSS焊墊106、108、110、112、114二極管116、212、216、226P型重摻雜區(qū)118、214N型重摻雜區(qū)120、222N型阱122、202、204、206、218、220、228、230、及232、306、308、310、312、314、326、328、330、332、334、346、348、350、352、354PNP雙極性接面晶體管200、224半導體結(jié)構(gòu)208VDD焊墊210VSS焊墊
304、324、344區(qū)塊圖316、336、356輸出/入焊墊318、338、358接地焊墊。
權(quán)利要求
1.一種靜電放電防護電路，在一靜電放電事件時，用以從一第一焊墊釋放一靜電放電電流至一第二焊墊，該電路包含有多個雙極性接面晶體管，以一基極至射極的連接方式，依序的耦接在一起，所述雙極性接面晶體管包含有一第一雙極性接面晶體管，具有耦接到該第一焊墊的一射極；以及一第二雙極性接面晶體管，具有耦接到該第二焊墊的一基極以及一集電極；其中，一先前的雙極性接面晶體管的一集電極連接到一后面的雙極性接面晶體管的一基極，在靜電放電事件時，用以協(xié)助所述雙極性接面晶體管的開啟，以于該第一焊墊和該第二焊墊之間，提供一條電流路徑。
2.根據(jù)權(quán)利要求1所述的靜電放電防護電路，其特征在于，所述雙極性接面晶體管至少具有一個雙極性接面晶體管分開該先前的雙極性接面晶體管與該后面的雙極性接面晶體管。
3.根據(jù)權(quán)利要求1所述的靜電放電防護電路，其特征在于，所述雙極性接面晶體管橫向列置于一半導體基底上。
4.根據(jù)權(quán)利要求3所述的靜電放電防護電路，其特征在于，所述雙極性接面晶體管為PNP雙極性接面晶體管。
5.根據(jù)權(quán)利要求4所述的靜電放電防護電路，其特征在于，每一雙極性接面晶體管包含有一第一P型摻雜區(qū)；一N型摻雜區(qū)；以及一第二P型摻雜區(qū)；該第一P型摻雜區(qū)、該N型摻雜區(qū)、以及該第二P型摻雜區(qū)鄰近的形成于該半導體基底的一N型阱上。
6.根據(jù)權(quán)利要求5所述的靜電放電防護電路，其特征在于，還包含有一P型摻雜區(qū)，設于二鄰近的PNP雙極性接面晶體管之間的該半導體基底表面，在正常操作時，用以降低透過所述PNP雙極性接面晶體管的漏電流。
7.根據(jù)權(quán)利要求3所述的靜電放電防護電路，其特征在于，所述雙極性接面晶體管為NPN雙極性接面晶體管。
8.根據(jù)權(quán)利要求7所述的靜電放電防護電路，其特征在于，每一雙極性接面晶體管包含有一第一N型摻雜區(qū)；一P型摻雜區(qū)；以及一第二N型摻雜區(qū)；該第一N型摻雜區(qū)、該P型摻雜區(qū)、以及該第二N型摻雜區(qū)鄰近的形成于該半導體基底的一P型阱上。
9.根據(jù)權(quán)利要求8所述的靜電放電防護電路，其特征在于，還包含有一N型摻雜區(qū)，設于二鄰近的NPN雙極性接面晶體管之間的該半導體基底表面，在正常操作時，用以降低透過所述NPN雙極性接面晶體管的漏電流。
10.一種半導體結(jié)構(gòu)，可以作為靜電放電防護電路，在一靜電放電事件時，用以從一第一焊墊釋放一靜電放電電流至一第二焊墊，該半導體結(jié)構(gòu)包含有多個雙極性接面晶體管，以一基極至射極的連接方式，依序的耦接在一起，所述雙極性接面晶體管包含有一第一雙極性接面晶體管，包含有具有一第一導電型的一第一摻雜區(qū)，設于一半導體基底上的一第一阱區(qū)上，且連接至該第一焊墊；具有該第一導電型的一第二摻雜區(qū)，設于該第一阱區(qū)上且鄰近于該第一摻雜區(qū)；以及具有一第二導電型的一第三摻雜區(qū)，設于該第一以及該第二摻雜區(qū)之間，該第一、第二、以及第三摻雜區(qū)分別作為該第一雙極性接面晶體管的一射極、一集電極以及一基極；以及一第二雙極性接面晶體管，包含有具有該第一導電型的一第四摻雜區(qū)，設于該半導體基底上的一第二阱區(qū)上；具有該第一導電型的一第五摻雜區(qū)，設于該第二阱區(qū)上且鄰近于該第四摻雜區(qū)；以及具有一第二導電型的一第六摻雜區(qū)，設于該第四以及該第五摻雜區(qū)之間，且連接至該第二焊墊，該第四、第五、以及第六摻雜區(qū)分別作為一第二雙極性接面晶體管的一射極、一集電極以及一基極；其中，一先前的雙極性接面晶體管的一集電極連接到一后面的雙極性接面晶體管的一基極，在靜電放電事件時，用以協(xié)助所述雙極性接面晶體管的開啟，以于該第一焊墊跟該第二焊墊之間，提供一條電流路徑。
11.根據(jù)權(quán)利要求10所述的半導體結(jié)構(gòu)，其特征在于，所述雙極性接面晶體管至少具有一個雙極性接面晶體管分開該先前的雙極性接面晶體管與該后面的雙極性接面晶體管。
12.根據(jù)權(quán)利要求10所述的半導體結(jié)構(gòu)，其特征在于，該第一導電型為P型，該第二導電型為N型。
13.根據(jù)權(quán)利要求10所述的半導體結(jié)構(gòu)，其特征在于，該第一導電型為N型，該第二導電型為P型。
14.根據(jù)權(quán)利要求10所述的半導體結(jié)構(gòu)，其特征在于，還包含有一摻雜區(qū)，設于二鄰近的雙極性接面晶體管之間的該半導體基底表面，在正常操作時，用以降低透過所述雙極性接面晶體管的漏電流。
全文摘要
本發(fā)明提供一種靜電放電防護電路以及半導體結(jié)構(gòu)，在一靜電放電事件時，用以從一第一焊墊釋放一靜電放電電流至一第二焊墊。該電路包含有多個雙極性接面晶體管，以一基極至射極的連接方式，依序的耦接在一起。所述雙極性接面晶體管包含有一第一雙極性接面晶體管以及一第二雙極性接面晶體管。該第一雙極性接面晶體管具有耦接到該第一焊墊的一射極。該第二雙極性接面晶體管具有耦接到該第二焊墊的一基極以及一集電極。一先前的雙極性接面晶體管的一集電極連接到一后面的雙極性接面晶體管的一基極，在ESD事件時，用以協(xié)助所述雙極性接面晶體管的開啟，以于該第一焊墊跟該第二焊墊之間，提供一條電流路徑。
文檔編號H01L23/58GK1881582SQ20061009136
公開日2006年12月20日 申請日期2006年6月14日 優(yōu)先權(quán)日2005年6月14日
發(fā)明者黃紹璋 申請人:臺灣積體電路制造股份有限公司