專利名稱：一種制造使用硫?qū)僭鼗锎鎯ζ鞯姆椒?br>
技術領域：
本發(fā)明的實施方案涉及一種制造硫?qū)僭鼗锎鎯ζ鞯姆椒ǎ⒂绕渖婕皽p少硫?qū)僭鼗锎鎯ζ鲉卧慕佑|區(qū)域及形成其絕緣區(qū)域的方法。
背景技術：
通訊元件、電腦及消費性電子的多媒體應用使得存儲器元件的需求增加，且這些應用也增加必須與存儲器元件相符的必需品。增加的存儲器元件必需品包含但不限于高密度、非揮發(fā)性、高速存取、低功率消耗及良好的耐用性?，F(xiàn)在的存儲器元件中為滿足這些需要的發(fā)展包含但不限于快閃、磁性、磁阻隨機存取存儲器(MRAM)、鐵電隨機存取存儲器(FeRAM)及硫?qū)僭鼗锎鎯ζ?。硫?qū)僭鼗锎鎯ζ靼幌抻诶缭从贓CD Ovonics of Rochester Hill，MI的OvonicUnified MemoryTM(OUMTM)。硫?qū)僭鼗锎鎯ζ饕蚱涞蛢r位、可量產(chǎn)性、電寫入及直接抹除低輸入能、多位元性能、非揮發(fā)性及非常高的堆疊密度而成為一種非常有潛力的技術。
硫?qū)僭鼗锊牧蠟榭梢噪娦郧袚Q的，從一般非晶狀態(tài)至一般結晶狀態(tài)且返回一般非晶狀態(tài)。硫?qū)僭鼗锊牧弦暺錉顟B(tài)而呈現(xiàn)不同的電性特征。舉例來說，硫?qū)僭鼗锊牧显诜蔷顟B(tài)呈現(xiàn)比在結晶狀態(tài)低的導電性。硫?qū)僭鼗锊牧系那袚Q及電性特征使得硫?qū)僭鼗锊牧线m用于制造存儲器元件。
由硫?qū)僭鼗锊牧现圃斓拇鎯ζ髟码姌O、硫?qū)僭鼗锊牧媳?、上電極及更與其他存儲器元件隔離的介電材料。硫?qū)僭鼗锊牧蠟榇鎯ζ髟拇鎯ζ鞒煞?。硫?qū)僭鼗锊牧献鳛榇鎯ζ髟倪\作及使用已描述在如Ovshinsky等人的美國專利5,296,716中，其公開的內(nèi)容已在此并入作為參考。
使用硫?qū)僭鼗锊牧系囊粋€優(yōu)點在于其對于電性切換所需的電流及能量。在硫?qū)僭鼗锎鎯ζ鲉卧?，可以在高或低電阻狀態(tài)之間切換的硫?qū)僭鼗锊牧喜糠址Q為″絲狀部(filamentary)″。一般而言，″絲狀部″對應于存儲器單元的剖面區(qū)域，因此，″絲狀部″受限于微影制程。然而，在一些硫?qū)僭鼗锎鎯ζ髦?，″絲狀部″的區(qū)域可以縮減至小于存儲器單元的剖面區(qū)的區(qū)域，而這將進一步降低切換所需的電流及能量。
一種減少硫?qū)僭鼗锎鎯ζ鲉卧摹褰z狀部″的方法為形成具有下電阻的較小體積，稱為″插塞″，在兩個接觸中任一側的硫?qū)僭鼗飳又?，如Wu于美國專利6,656,903中所公開，其公開的內(nèi)容在此并入?yún)⒖肌Ａ硪环N減少″絲狀部″的方法為沉積硫?qū)僭鼗锊牧显趦蓚€以絕緣體隔離的水平接觸的垂直側壁之上，如Lung于美國專利6,830,952中所公開的，其公開內(nèi)容在此并入作為參考。另一種減少硫?qū)僭鼗锎鎯ζ鲉卧摹褰z狀部″的方法為制造一種形式為漸尖接觸的接觸，使得漸尖接觸的頂部與硫?qū)僭鼗飳酉噜?，如Ovshinsky于美國專利5,687,112中所公開，其公開內(nèi)容在此并入?yún)⒖肌?br>
有鑒于前，可以了解到實質(zhì)上需要一種可以有益地增加堆疊密度及硫?qū)僭鼗锎鎯ζ髟男艿南到y(tǒng)及方法。
發(fā)明內(nèi)容
本發(fā)明的一個實施方案為存儲器單元。此存儲器單元包含下電極、硫?qū)僭鼗飳蛹吧想姌O。下電極包含錐形洞，此錐形洞逐漸收斂至一個單點。硫?qū)僭鼗飳釉谙码姌O的錐形洞中沉積的厚度基本上相等。硫?qū)僭鼗飳拥囊贿吪c下電極相鄰。上電極在硫?qū)僭鼗飳铀纬傻牡诙粗行纬?，使得上電極基本上填充第二洞。上電極與硫?qū)僭鼗飳拥牧硪贿呄噜?。通過使電流通過上電極及下電極來儲存及取出資料。
本發(fā)明的另一個實施方案為一種制造存儲器單元的方法，其涉及非等向性蝕刻。一部分基材被蝕刻以形成錐形洞，此錐形洞逐漸收斂至單點。定時非等向性蝕刻用于形成錐形洞。部分的基材以有效元素植入，使得此部分的基材更具有導電性，此部分的基材形成下電極。在下電極的錐形洞中形成硫?qū)僭鼗飳樱驅(qū)僭鼗飳泳哂谢揪鶆虻暮穸?。硫?qū)僭鼗飳拥囊贿吪c下電極相鄰。上電極在硫?qū)僭鼗飳铀纬傻牡诙粗行纬?。在硫?qū)僭鼗飳铀纬傻牡诙粗行纬缮想姌O，使得所述上電極基本上填充第二洞。上電極與硫?qū)僭鼗飳拥牧硪贿呄噜?。通過使電流通過上電極及下電極來儲存及取出資料。
本發(fā)明的另一個實施方案為一種制造存儲器單元的方法，其涉及側壁應用。一部分的介電質(zhì)被圖案化，以形成存儲器單元的孔隙。下電極形成于介電質(zhì)的側壁之上，且在孔隙中形成錐形洞，錐形洞逐漸收斂至單點。硫?qū)僭鼗飳有纬捎阱F形洞中，硫?qū)僭鼗飳泳哂谢揪鶆虻暮穸取Ａ驅(qū)僭鼗飳拥囊贿吪c下電極相鄰。上電極在硫?qū)僭鼗飳铀纬傻牡诙粗行纬?。在硫?qū)僭鼗飳铀纬傻牡诙粗行纬傻纳想姌O使得上電極基本上填充了第二洞。上電極與硫?qū)僭鼗飳拥牧硪贿呄噜?。通過使電流通過上電極及下電極來儲存及取出資料。
前面的發(fā)明內(nèi)容及以下的實施方式將可通過所附的圖例而有更好的了解。為了說明本發(fā)明，公開顯示了較好的圖例及實施方案。然而，本發(fā)明并不限于圖中所示的確切配置及說明。
在圖例中圖1為根據(jù)本發(fā)明的第一實施方案、使用硫?qū)僭鼗锎鎯ζ鲉卧牡谝粚嵤┓桨傅钠拭鎴D，其中錐形的孔洞通過非等向性蝕刻而在下電極中形成，且硫?qū)僭鼗锊牧霞吧想姌O沉積在孔洞中，以減少存儲器單元的有效電接觸區(qū)域。
圖2A至圖2E為根據(jù)本發(fā)明的第二實施方案、顯示使用硫?qū)僭鼗锎鎯ζ鲉卧闹苽洳襟E，其中錐形的孔洞通過非等向性蝕刻而在下電極中形成，且硫?qū)僭鼗锊牧霞吧想姌O沉積在孔洞中，以減少存儲器單元的有效電接觸區(qū)域。
圖3為根據(jù)本發(fā)明的第二實施方案、使用硫?qū)僭鼗锎鎯ζ鲉卧钠拭鎴D，其中錐形洞通過非等向性蝕刻形成于下電極中，且介電材料、硫?qū)僭鼗锊牧霞吧想姌O沉積在孔洞中，以減少存儲器單元的有效電接觸區(qū)域，并防止不希望的電流路徑。
圖4A至4C為根據(jù)本發(fā)明的第二實施方案、顯示使用硫?qū)僭鼗锎鎯ζ鲉卧闹苽洳襟E，其中錐形的孔洞通過非等向性蝕刻在下電極中形成，且介電材料、硫?qū)僭鼗锊牧霞吧想姌O沉積在孔洞中，以減少存儲器單元的有效電接觸區(qū)域，并防止不希望的電流路徑。
圖5為根據(jù)本發(fā)明的第三實施方案、顯示使用硫?qū)僭鼗锎鎯ζ鲉卧钠拭鎴D，其中錐形洞通過非等向性蝕刻形成于下電極中，且導電材料、硫?qū)僭鼗锊牧霞吧想姌O沉積在孔洞中，以減少存儲器單元的有效電接觸區(qū)域，并防止不希望的電流路徑。
圖6A至圖6C為根據(jù)本發(fā)明的第三實施方案、顯示使用硫?qū)僭鼗锎鎯ζ鲉卧闹苽洳襟E，其中錐形的孔洞通過非等向性蝕刻而在下電極中形成，且導電材料、硫?qū)僭鼗锊牧霞吧想姌O沉積在孔洞中，以減少存儲器單元的有效電接觸區(qū)域，并防止不希望的電流路徑。
圖7為根據(jù)本發(fā)明的第四實施方案、使用硫?qū)僭鼗锎鎯ζ鲉卧钠拭鎴D，其中錐形洞通過側壁應用形成于下電極中，且硫?qū)僭鼗锊牧霞吧想姌O沉積在孔洞中，以減少存儲器單元的有效電接觸區(qū)域。
圖8A至8C為根據(jù)本發(fā)明的第四實施方案、顯示使用硫?qū)僭鼗锎鎯ζ鲉卧闹苽洳襟E，其中錐形的孔洞通過側壁應用而在下電極中形成，且硫?qū)僭鼗锊牧霞吧想姌O沉積在孔洞中，以減少存儲器單元的有效電接觸區(qū)域。
圖9為根據(jù)本發(fā)明的第五實施方案、使用硫?qū)僭鼗锎鎯ζ鲉卧钠拭鎴D，其中錐形洞通過應用側壁形成于下電極中，且介電材料、硫?qū)僭鼗锊牧霞吧想姌O沉積在孔洞中，以減少存儲器單元的有效電接觸區(qū)域，并防止不希望的電流路徑。
圖10為根據(jù)本發(fā)明的第六實施方案、顯示使用硫?qū)僭鼗锎鎯ζ鲉卧南码姌O、介電層、硫?qū)僭鼗飳蛹吧想姌O的剖面圖。
圖11為根據(jù)本發(fā)明的第七實施方案、使用硫?qū)僭鼗锎鎯ζ鲉卧钠拭鎴D，其中錐形洞通過應用側壁形成于下電極中，且導電材料、硫?qū)僭鼗锊牧霞吧想姌O沉積在孔洞中，以減少存儲器單元的有效電接觸區(qū)域，并防止不希望的電流路徑。
圖12為根據(jù)本發(fā)明的第八實施方案，顯示使用硫?qū)僭鼗锎鎯ζ鲉卧南码姌O、導電層、硫?qū)僭鼗飳蛹吧想姌O的剖面圖。
圖號說明100、300、500、 硫?qū)僭鼗锎鎯ζ鲉卧?00、900、1100110、710上電極130、730下電極150 介電質(zhì)310、910介電層
740、750、770層間介電質(zhì)1600 電路連接層120、720 硫?qū)僭鼗飳?40 基材210、810 遮罩510、1110導電層760 導體具體實施方式
在詳細說明本發(fā)明的一個或多個實施方案之前，本領域技術人員應當理解本發(fā)明并非限于在說明書中建構的詳細說明、構件的安排及下列詳細描述或圖中說明的步驟安排中。本發(fā)明可以有其他實施方案，且可以不同方式執(zhí)行或完成。同樣可以了解的是在此使用的語法及詞句僅為說明的目的，不應視為限制。
圖1為根據(jù)本發(fā)明的第一實施方案、使用硫?qū)僭鼗锎鎯ζ鲉卧?00的第一實施方案的剖面圖，其中錐形洞通過非等向性蝕刻而在下電極中形成，且硫?qū)僭鼗锊牧霞吧想姌O110沉積在孔洞中，以減少存儲器單元100的有效電接觸區(qū)域。錐形洞是漸尖的，使得孔洞的剖面區(qū)域從孔洞的開口至孔洞另一端的單點均勻地減少。該孔洞可以包含但不限于基本相似于圓錐體或角錐體。存儲器單元100包含上電極110、硫?qū)僭鼗飳?20及下電極130。存儲器單元100通過基材140及介電質(zhì)150與其他存儲器單元隔離。
在下電極130的孔洞中形成沉積硫?qū)僭鼗飳?20及上電極110，以產(chǎn)生漸尖的上電極110，且由硫?qū)僭鼗飳?20覆蓋。沉積的硫?qū)僭鼗飳?20的厚度基本均等，因此，也是漸尖的。一般來說，在體積的剖面中區(qū)域越小，則在剖面的電流密度越高。因此，漸尖的上電極110的頂部具有最高的電流密度，且此電流密度應用于硫?qū)僭鼗飳?20的頂部。硫?qū)僭鼗飳?20的″絲狀部″在硫?qū)僭鼗飳?20的頂部減少。因此，存儲器單元100的有效電接觸區(qū)域在硫?qū)僭鼗飳?20的頂部減少。
存儲器單元100的有效電接觸區(qū)域在硫?qū)僭鼗飳?20的頂部減少，使得相對于插塞形式存儲器單元需要的電流，存儲器單元100的驅(qū)動電流降低。減少存儲器單元100的有效電接觸區(qū)域也表示存儲器單元100的電性能受微影制程限制的影響較小。
圖2A至圖2E顯示存儲器單元100的制備步驟。圖2A為根據(jù)本發(fā)明的第一實施方案、使用硫?qū)僭鼗锎鎯ζ鲉卧?00的遮罩210形成步驟的剖面圖。遮罩210形成在基材140之上，在此步驟中，遮罩210如硬遮罩或光罩?；?40如硅，具有以米勒指數(shù)(MILLERINDEX)″100″來描述其位向。其他制程，包含其他電路的制造，可以添加在圖2A的步驟之前。
圖2B為根據(jù)本發(fā)明的第一實施方案、使用硫?qū)僭鼗锎鎯ζ鲉卧?00的下電極孔洞及下電極130形成步驟的剖面圖。在此步驟中，基材140以遮罩210曝光的區(qū)域被蝕刻，使得在不同的硅的位向以不同的蝕刻速度形成錐形的孔洞。此處不同的硅的位向是指如具有除了米勒指數(shù)″100″之外的位向。之后通過植入有效元素至基材140中遮罩210曝光的區(qū)域，以形成下電極130。本領域技術人員應當了解下電極130并非限制。
作為以有效元素植入的硅，下電極130可以包含但不限于金屬、準金屬(METALLOID)、半導體、硅化金屬或硅的化合物、合金或組合物。
圖2C為根據(jù)本發(fā)明的第一實施方案、使用硫?qū)僭鼗锎鎯ζ鲉卧?00的硫?qū)僭鼗飳?20形成步驟的剖面圖。在此步驟中，沉積硫?qū)僭鼗锊牧?，以在下電極130的孔洞形成硫?qū)僭鼗飳?20。硫?qū)僭鼗飳?20形成錐形的形狀，且與下電極130相鄰。
圖2D為根據(jù)本發(fā)明的第一實施方案，使用硫?qū)僭鼗锎鎯ζ鲉卧?00的上電極110形成步驟的剖面圖。在此步驟中，沉積導電材料，以在硫?qū)僭鼗飳?20所形成的孔洞中形成上電極110。由硫?qū)僭鼗飳?20所形成的孔洞基本上以上電極110填充。上電極110形成錐形的形狀，且與硫?qū)僭鼗飳?20相鄰。上電極110的導電材料包含但不限于金屬、準金屬、半導體、硅化金屬或硅的化合物、合金或組合物。
圖2E為根據(jù)本發(fā)明的第一實施方案、使用硫?qū)僭鼗锎鎯ζ鲉卧?00的遮罩210移除步驟的剖面圖。在此步驟中，遮罩210被移除，且剩余的硫?qū)僭鼗锊牧霞吧想姌O被移除。
最后以沉積層間介電質(zhì)150將存儲器單元100與其他存儲器單元隔離，如圖1所示。介電質(zhì)150被部分移除至上電極110的高度。介電質(zhì)150如二氧化硅或氮化硅，但不限于二氧化硅或氮化硅。
圖3為根據(jù)本發(fā)明的第二實施方案、使用硫?qū)僭鼗锎鎯ζ鲉卧?00的剖面圖，其中錐形洞通過非等向性蝕刻形成于下電極130中，且介電材料、硫?qū)僭鼗锊牧霞吧想姌O110沉積在孔洞中，以減少存儲器單元300的有效電接觸區(qū)域，并防止不希望的電流路徑。此錐形孔是錐形的，使得孔洞的剖面區(qū)域從孔洞的開口至孔洞另一端的單點均勻地減少。該孔洞可以包含但不限于基本相似于圓錐體或角錐體。存儲器單元300包含上電極110、硫?qū)僭鼗飳?20、介電層310及下電極130。存儲器單元300通過基材140及介電質(zhì)150與其他存儲器單元隔離。
沉積介電層310、硫?qū)僭鼗飳?20及上電極110于形成在下電極中130的孔洞中產(chǎn)生錐形的上電極110，且由硫?qū)僭鼗飳?20及介電層310覆蓋。沉積的介電層310及硫?qū)僭鼗飳?20的厚度基本相同，因此，也是錐形的。在圖1的存儲器單元100中，錐形的上電極110的頂部具有最高的電流密度，且此電流密度應用于硫?qū)僭鼗飳?20的頂部。錐形的上電極110也將此電流密度應用至介電層310的頂部。硫?qū)僭鼗飳?20的″絲狀部″在硫?qū)僭鼗飳?20的頂部減少。因此，存儲器單元100的有效電接觸區(qū)域在硫?qū)僭鼗飳?20的頂部減少。介電層310用于防止從下電極130至上電極110的不希望的電流路徑或串音訊號。
存儲器單元300的有效電接觸區(qū)域在硫?qū)僭鼗飳?20的頂部減少，使得存儲器單元300的驅(qū)動電流降低。減少存儲器單元300的有效電接觸區(qū)域也表示存儲器單元300的電性能受微影制程限制的影響較小。
圖4A及圖4B顯示存儲器單元300的遮罩210、下電極孔洞及下電極130的形成步驟，如同圖1A所公開的存儲器單元100。圖4A為根據(jù)本發(fā)明的第二實施方案、使用硫?qū)僭鼗锎鎯ζ鲉卧?00的介電層310及硫?qū)僭鼗飳?20形成步驟的剖面圖。在此步驟中，沉積介電材料以在下電極130的孔洞中形成介電層310。此介電材料如氧化物。介電層310形成錐形的形狀，且與下電極130相鄰。之后沉積硫?qū)僭鼗锊牧弦栽诮殡妼?10的孔洞形成硫?qū)僭鼗飳?20。硫?qū)僭鼗飳?20形成漸尖的形狀，且與介電層310相鄰。
圖4B為根據(jù)本發(fā)明的第二實施方案、使用硫?qū)僭鼗锎鎯ζ鲉卧?00的上電極110形成步驟的剖面圖。在此步驟中，沉積導電材料以在硫?qū)僭鼗飳?20所形成的孔洞中形成上電極110。由硫?qū)僭鼗飳?20所形成的孔洞基本上以上電極110填充。上電極110形成錐形的形狀，且與硫?qū)僭鼗飳?20相鄰。上電極110的導電材料包含但不限于金屬、準金屬、半導體、硅化金屬或硅的化合物、合金或組合物。
圖4C為根據(jù)本發(fā)明的第二實施方案、使用硫?qū)僭鼗锎鎯ζ鲉卧?00的遮罩移除步驟的剖面圖，其中使用硫?qū)僭鼗锎鎯ζ鲉卧?00包含漸尖的介電層310。在此步驟中，遮罩210被移除，且剩余的介電材料、硫?qū)僭鼗锊牧霞吧想姌O被移除。
最后以沉積層間介電質(zhì)150將存儲器單元300與其他存儲器單元隔離，如圖3所示。介電質(zhì)150被部分移除至上電極110的高度。介電質(zhì)150如二氧化硅或氮化硅，但不限于二氧化硅或氮化硅。
圖5為根據(jù)本發(fā)明的第三實施方案，使用硫?qū)僭鼗锎鎯ζ鲉卧?00的剖面圖，其中錐形洞通過非等向性蝕刻形成于下電極130中，且導電材料、硫?qū)僭鼗锊牧霞吧想姌O110沉積在孔洞中，以減少存儲器單元500的有效電接觸區(qū)域，并防止不希望的電流路徑。此錐形的孔洞是錐形的，使得孔洞的剖面區(qū)域從孔洞的開口至孔洞另一端的單點均勻地減少。該孔洞可以包含但不限于實質(zhì)相似于圓錐體或角錐體。存儲器單元500包含上電極110、硫?qū)僭鼗飳?20、導電層510及下電極130。存儲器單元500通過基材140及介電質(zhì)150與其他存儲器單元隔離。
沉積導電層510、硫?qū)僭鼗飳?20及上電極110于形成在下電極中130的孔洞中，產(chǎn)生錐形的上電極110，且由硫?qū)僭鼗飳?20及導電層510覆蓋。沉積的導電層510及硫?qū)僭鼗飳?20的厚度基本相同，因此，也是錐形的。在圖1的存儲器單元100中，錐形的上電極110的頂部具有最高的電流密度且此電流密度應用于硫?qū)僭鼗飳?20的頂部。錐形的上電極110也將此電流密度應用至介電層310的頂部。硫?qū)僭鼗飳?20的″絲狀部″在硫?qū)僭鼗飳?20的頂部減少。因此，存儲器單元100的有效電接觸區(qū)域在硫?qū)僭鼗飳?20的頂部減少。
導電層510用于防止從下電極130至上電極110的不希望的電流路徑或串音訊號。導電層510與下電極130的導電材料類型不同。舉例來說，導電層510為P型摻雜硅且下電極130為N形摻雜硅。導電層510及下電極130之后形成P-N接面，或二極體，且可防止從下電極130至上電極110的不希望的電流。
存儲器單元500的有效電接觸區(qū)域在硫?qū)僭鼗飳?20的頂部減少，使得存儲器單元500的驅(qū)動電流降低。減少存儲器單元500的有效電接觸區(qū)域也表示存儲器單元500的電性能受微影制程限制的影響較小。
圖6A及圖6B顯示存儲器單元500的遮罩210、下電極孔洞及下電極130形成步驟，如同圖1A所公開的存儲器單元100及圖3所公開的存儲器單元300。圖6A為根據(jù)本發(fā)明的實施方案3，使用硫?qū)僭鼗锎鎯ζ鲉卧?00的導電層510及硫?qū)僭鼗飳?20形成步驟的剖面圖，硫?qū)僭鼗锎鎯ζ鲉卧?00包含錐形的導電層510。在此步驟中，沉積導電材料以在下電極130的孔洞中形成導電層510。此導電材料如有效元素摻雜的硅。導電層510形成錐形的形狀，且與下電極130相鄰。之后沉積硫?qū)僭鼗锊牧弦栽趯щ妼?10的孔洞形成硫?qū)僭鼗飳?20。硫?qū)僭鼗飳?20形成錐形的形狀，且與導電層510相鄰。
圖6B為根據(jù)本發(fā)明的第三實施方案，使用硫?qū)僭鼗锎鎯ζ鲉卧?00的上電極110形成步驟的剖面圖，其中硫?qū)僭鼗锎鎯ζ鲉卧?00包含錐形的導電層510。在此步驟中，沉積導電材料以在硫?qū)僭鼗飳?20所形成的孔洞中形成上電極110。由硫?qū)僭鼗飳?20所形成的孔洞基本上以上電極110填充。上電極110形成錐形的形狀，且與硫?qū)僭鼗飳?20相鄰。上電極110的導電材料包含但不限于金屬、準金屬、半導體、硅化金屬或硅的化合物、合金或組合物。
圖6C為根據(jù)本發(fā)明的第三實施方案，使用硫?qū)僭鼗锎鎯ζ鲉卧?00的遮罩移除步驟的剖面圖，其中使用硫?qū)僭鼗锎鎯ζ鲉卧?00包含漸尖的導電層510。在此步驟中，遮罩210被移除，且剩余的導電材料、硫?qū)僭鼗锊牧霞吧想姌O被移除。
最后以沉積層間介電質(zhì)150將存儲器單元500與其他存儲器單元隔離，如圖5所示。介電質(zhì)150通過化學機械研磨而降低至上電極110的高度。介電質(zhì)150如二氧化硅或氮化硅。
根據(jù)本發(fā)明的第四實施方案，使用硫?qū)僭鼗锎鎯ζ鲉卧?00的剖面圖，其中錐形洞透過側壁應用(SIDEWALL-APPLICATION)形成于下電極730中，且硫?qū)僭鼗锊牧霞吧想姌O710沉積在孔洞中，以減少存儲器單元700的有效電接觸區(qū)域。此錐形的孔洞是錐形的，使得孔洞的剖面區(qū)域從孔洞的開口至孔洞另一端的單點均勻地減少。該孔洞可以包含但不限于基本相似于圓錐體或角錐體。存儲器單元700包含上電極710、硫?qū)僭鼗飳?20及下電極730。存儲器單元700通過層間介電質(zhì)750、層間介電質(zhì)740及層間介電質(zhì)770與其他存儲器單元隔離。存儲器單元700通過導體760而與其他電路連接。
沉積下電極730的導電材料在遮罩及介電質(zhì)750的側壁之上，以在下電極730中產(chǎn)生錐形的孔洞。之后，沉積硫?qū)僭鼗飳?20及上電極710于下電極730形成的孔洞中，產(chǎn)生錐形的上電極710，且由硫?qū)僭鼗飳?20覆蓋。沉積硫?qū)僭鼗飳?20的厚度基本相同，一般來說，在體積的剖面中區(qū)域越小，則在剖面的電流密度越高。因此，錐形的上電極710的頂部具有最高的電流密度，且此電流密度應用于硫?qū)僭鼗飳?20的頂部。硫?qū)僭鼗飳?20的″絲狀部″在硫?qū)僭鼗飳?20的頂部減少。因此，存儲器單元700的有效電接觸區(qū)域在硫?qū)僭鼗飳?20的頂部減少。
存儲器單元700的有效電接觸區(qū)域在硫?qū)僭鼗飳?20的頂部減少，使得存儲器單元700的驅(qū)動電流降低。減少存儲器單元700的有效電接觸區(qū)域也表示存儲器單元700的電性能受微影制程限制的影響較小。
圖8A及圖8B顯示存儲器單元700的制備步驟。圖8A為根據(jù)本發(fā)明的第四實施方案的電路連接層1600的剖面圖，使用硫?qū)僭鼗锎鎯ζ鲉卧?00形成于電路連接層1600之上。電路連接層1600包含介電層740及導體760。導體760如在介層洞中。其他制程，包含其他電路的制造，可以添加在圖8A的步驟之前。
圖8B為根據(jù)本發(fā)明的第四實施方案、使用硫?qū)僭鼗锎鎯ζ鲉卧?00的孔隙(PORE)形成步驟的剖面圖，孔隙為占據(jù)存儲器單元700的體積。在此步驟中，通過沉積介電質(zhì)750在介電層740及導體760之上以形成孔隙。之后，將遮罩810置于介電質(zhì)750之上。遮罩810如硬遮罩或光罩。被曝光的遮罩810區(qū)域與導體760對齊。被曝光的遮罩810區(qū)域之后被蝕刻至導體760，以形成存儲器單元700的孔隙。
圖8C為根據(jù)本發(fā)明的第四實施方案、使用硫?qū)僭鼗锎鎯ζ鲉卧?00的下電極730、硫?qū)僭鼗飳?20及上電極710的側壁應用步驟的剖面圖。在此步驟中，下電極730沉積在遮罩810之上，且覆蓋遮罩810的側壁及產(chǎn)生存儲器單元700的孔隙中錐形洞的介電質(zhì)750。下電極730的導電材料包含但不限于金屬、準金屬、半導體、硅化金屬或硅的化合物、合金或組合物。
之后，沉積硫?qū)僭鼗飳?20的硫?qū)僭鼗锊牧显谙码姌O730的頂部。在存儲器單元700的孔隙中，硫?qū)僭鼗飳?20覆蓋下電極730所形成的孔洞且為錐形，并與下電極730相鄰。
最后，上電極710的第二導電材料沉積于硫?qū)僭鼗飳?20的頂部。上電極710的第二導電材料包含但不限于金屬、準金屬、半導體、硅化金屬或硅的化合物、合金或組合物。上電極710的第二導電材料基本填充孔洞，該孔洞由存儲器單元700的孔隙中硫?qū)僭鼗飳?20形成。因此，上電極710為錐形，與硫?qū)僭鼗飳?20相鄰。
通過從下電極730、硫?qū)僭鼗飳?20及上電極710移除遮罩810及剩余的材料，使存儲器單元700如圖7所示的形狀放置。
最后，以沉積層間介電質(zhì)770將存儲器單元700與其他存儲器單元隔離，如圖7所示。介電質(zhì)770被部分移除至上電極710的高度。介電質(zhì)770如二氧化硅或氮化硅，但不限于二氧化硅或氮化硅。
圖9為根據(jù)本發(fā)明的第五實施方案、使用硫?qū)僭鼗锎鎯ζ鲉卧?00的剖面圖，其中錐形洞通過側壁應用形成于下電極730中，且介電材料、硫?qū)僭鼗锊牧霞吧想姌O710沉積在孔洞中，以減少存儲器單元900的有效電接觸區(qū)域，且防止不希望的電流路徑。此錐形的孔洞是錐形的，使得孔洞的剖面區(qū)域從孔洞的開口至孔洞另一端的單點均勻地減少。該孔洞可以包含但不限于基本相似于圓錐體或角錐體。存儲器單元900包含上電極710、介電層910、硫?qū)僭鼗飳?20及下電極730。存儲器單元900通過層間介電質(zhì)750、層間介電質(zhì)740及層間介電質(zhì)770與其他存儲器單元隔離。存儲器單元900通過導體760而與其他電路連接。
沉積下電極730的導電材料在遮罩及介電質(zhì)750的側壁之上，以在下電極730中產(chǎn)生錐形的孔洞。之后，在下電極730形成的孔洞中沉積介電層910、硫?qū)僭鼗飳?20及上電極710，產(chǎn)生錐形的上電極710，且由硫?qū)僭鼗飳?20覆蓋。沉積介電層910及硫?qū)僭鼗飳?20的厚度基本相同，因此，也是錐形的。如圖7的存儲器單元700，錐形的上電極710的頂部具有最高的電流密度，且此電流密度應用于硫?qū)僭鼗飳?20的頂部。錐形的上電極710也將此電流密度應用至介電層910的頂部。硫?qū)僭鼗飳?20的″絲狀部″在硫?qū)僭鼗飳?20的頂部減少。因此，存儲器單元900的有效電接觸區(qū)域在硫?qū)僭鼗飳?20的頂部減少。介電層910用于防止從下電極730至上電極710的不希望的電流路徑或串音訊號。
存儲器單元900的有效電接觸區(qū)域在硫?qū)僭鼗飳?20的頂部減少，使得存儲器單元900的驅(qū)動電流降低。減少存儲器單元900的有效電接觸區(qū)域也表示存儲器單元900的電性能受微影制程限制的影響較小。
圖8A及圖8B顯示存儲器單元900的電路連接層及孔隙形成步驟，如同圖7所公開的存儲器單元700。圖10為根據(jù)本發(fā)明的第六實施方案、使用硫?qū)僭鼗锎鎯ζ鲉卧?00的下電極730、介電層910、硫?qū)僭鼗飳?20及上電極710的側壁應用步驟的剖面圖。在此步驟中，下電極730的導電材料沉積在遮罩810之上，且覆蓋遮罩810及產(chǎn)生存儲器單元700的孔隙中錐形洞的介電質(zhì)750。下電極730的導電材料包含但不限于金屬、準金屬、半導體、硅化金屬或硅的化合物、合金或組合物。
介電層910的介電材料沉積在下電極730的頂部。在存儲器單元900的孔隙中，介電層910覆蓋下電極730所形成的孔洞且為錐形，并與下電極730相鄰。
隨后，硫?qū)僭鼗飳?20的硫?qū)僭鼗锊牧铣练e在介電層910頂部。在存儲器單元900的孔隙中，硫?qū)僭鼗飳?20覆蓋介電層910所形成的孔洞且為錐形，與介電層910相鄰。
最后，上電極710的第二導電材料沉積于硫?qū)僭鼗飳?20頂部。上電極710的第二導電材料包含但不限于金屬、準金屬、半導體、硅化金屬或硅的化合物、合金或組合物。上電極710的第二導電材料基本填充孔洞，該孔洞由存儲器單元700的孔隙中硫?qū)僭鼗飳?30形成。上電極710為錐形，與硫?qū)僭鼗飳?20相鄰。
通過從下電極730、介電層910、硫?qū)僭鼗飳?20及上電極710移除遮罩810及剩余的材料，使存儲器單元900如圖9所示的形狀放置。
最后，用沉積層間介電質(zhì)770將存儲器單元900與其他存儲器單元隔離，如圖9所示。介電質(zhì)770被部分移除至上電極710的高度。介電質(zhì)770如二氧化硅或氮化硅，但不限于二氧化硅或氮化硅。
圖11為根據(jù)本發(fā)明的第七實施方案、使用硫?qū)僭鼗锎鎯ζ鲉卧?100的剖面圖，其中錐形洞通過側壁應用形成于下電極730中，且導電材料及上電極710沉積在孔洞中，以減少存儲器單元1100的有效電接觸區(qū)域，且防止不希望的電流路徑。此錐形的孔洞是錐形的，使得孔洞的剖面區(qū)域從孔洞的開口至孔洞另一端的單點均勻地減少。該孔洞可以包含但不限于基本相似于圓錐體或角錐體。存儲器單元1100包含上電極710、導電層1110、硫?qū)僭鼗飳?20及下電極730。存儲器單元1100通過層間導電質(zhì)750、層間導電質(zhì)740及層間導電質(zhì)770與其他存儲器單元隔離。存儲器單元1100通過導體760而與其他電路連接。
沉積下電極730的導電材料在遮罩及介電質(zhì)750的側壁之上，以在下電極730中產(chǎn)生錐形的孔洞。之后，沉積導電層1110、硫?qū)僭鼗飳?20及上電極710在下電極730形成的孔洞中，產(chǎn)生錐形的上電極710，且由硫?qū)僭鼗飳?20及導電層1110覆蓋。沉積導電層1110及硫?qū)僭鼗飳?20的厚度基本相同，因此，也是錐形的。如圖7的存儲器單元700，錐形的上電極710的頂部具有最高的電流密度，且此電流密度應用于硫?qū)僭鼗飳?20的頂部。漸尖的上電極710也將此電流密度應用至導電層1110的頂部。硫?qū)僭鼗飳?20的″絲狀部″在硫?qū)僭鼗飳?20的頂部減少。因此，存儲器單元1100的有效電接觸區(qū)域在硫?qū)僭鼗飳?20的頂部減少。
導電層1110用于防止從下電極730至上電極710的不希望的電流路徑或串音訊號。導電層1110與下電極730的導電材料類型不同。舉例來說，導電層1110為P型摻雜硅，而下電極730為N形摻雜硅。導電層1110及下電極730之后形成P-N接面，或二極體，且可防止從下電極730至上電極710的不希望的電流。
存儲器單元1100的有效電接觸區(qū)域在硫?qū)僭鼗飳?20的頂部減少，使得存儲器單元1100的驅(qū)動電流降低。減少存儲器單元1100的有效電接觸區(qū)域也表示存儲器單元1100的電性能受微影制程限制的影響較小。
圖8A及圖8B顯示存儲器單元900的電路連接層及孔隙形成步驟，如圖7所公開的存儲器單元700及圖9所公開的存儲器單元900。圖12為根據(jù)本發(fā)明的第八實施方案、使用硫?qū)僭鼗锎鎯ζ鲉卧?100的下電極730、導電層1110、硫?qū)僭鼗飳?20及上電極710的側壁應用步驟的剖面圖。
在此步驟中，下電極730的導電材料沉積在遮罩810之上，且覆蓋遮罩810及產(chǎn)生存儲器單元700的孔隙中錐形洞的介電質(zhì)750。下電極730的導電材料包含但不限于金屬、準金屬、半導體、硅化金屬或硅的化合物、合金或組合物。
導電層1110的第二導電材料沉積在下電極730的頂部。在存儲器單元1100的孔隙中，導電層1110覆蓋下電極所形成的孔洞且為錐形，并與下電極730相鄰。
之后，沉積硫?qū)僭鼗飳?20的硫?qū)僭鼗锊牧显趯щ妼?110的頂部。在存儲器單元1100的孔隙中，硫?qū)僭鼗飳?20覆蓋導電層1110所形成的孔洞且為錐形，并與導電層1110相鄰。
最后，上電極710的第三導電材料沉積在硫?qū)僭鼗飳?20的頂部。上電極710的第三導電材料包含但不限于金屬、準金屬、半導體、硅化金屬或硅的化合物、合金或組合物。上電極710的第三導電材料基本填充孔洞，該孔洞由存儲器單元1100的孔隙中硫?qū)僭鼗飳?30形成。因此，上電極710為錐形，并與硫?qū)僭鼗飳?20相鄰。
通過從下電極730、導電層1110、硫?qū)僭鼗飳?20及上電極710移除遮罩810及剩余的材料，使存儲器單元1100如圖11所示的形狀放置。
最后，以沉積層間介電質(zhì)770將存儲器單元1100與其他存儲器單元隔離，如圖11所示。介電質(zhì)770被部分移除至上電極710的高度。介電質(zhì)770如二氧化硅或氮化硅，但不限于二氧化硅或氮化硅。
本發(fā)明的系統(tǒng)及方法已在此公開，其可以有益地減少使用硫?qū)僭鼗锎鎯ζ鲉卧慕佑|區(qū)域且防止不希望的電流。
本發(fā)明的優(yōu)選實施方案已公開如前，以供說明及描述，其并非意欲限制本發(fā)明為前述的形式，本領域技術人員應該可通過公開于此的實施方案而了解其不同的變化及修飾。本發(fā)明的范圍由權利要求及其對等物所限定。
再者，為描述本發(fā)明的代表性實施方案，本說明書說明了本發(fā)明的方法和/或制備過程的特定順序步驟，然而，此方法或制備過程并非依賴在此披露的特定順序步驟，此方法或制備過程不應限定在所描述的特定順序步驟中。本領域技術人員應當理解的是，其他順序步驟也是可能的。因此，說明書中的特定順序步驟不應為權利要求的范圍限制。再者，針對本發(fā)明的方法和/或制備過程的權利要求的范圍不應限定于其撰寫的順序步驟，且本領域技術人員可以輕易地了解順序可能是有變化的，且仍落在本發(fā)明的精神及范圍內(nèi)。
本領域技術人員應當可將上述實施方案變化而不脫離其廣泛的發(fā)明內(nèi)容。因此，可以了解的是本發(fā)明并非限定在所披露的特定實施方案中，其意欲包含在由權利要求所界定的本發(fā)明的精神及范圍內(nèi)的修飾。
權利要求
1.一種硫?qū)僭鼗锏拇鎯ζ鲉卧?，其包含包含錐形洞的低電極，該錐形洞逐漸收斂至基本上單點的側壁；硫?qū)僭鼗飳樱谒龅碗姌O的錐形洞中形成，且所述硫?qū)僭鼗飳拥牡谝贿吪c低電極相鄰；以及高電極，在所述硫?qū)僭鼗飳铀纬傻牡诙粗行纬桑沟迷摳唠姌O基本上填充所述的第二洞，且所述高電極與硫?qū)僭鼗飳拥牡诙呄噜彙?br>
2.權利要求1的存儲器單元，其中所述錐形洞是漸尖的，使得該錐形洞的剖面區(qū)域從錐形洞的開口至錐形洞另一端的單點均勻地減少。
3.權利要求1的存儲器單元，其中所述錐形洞包含基本上圓錐形和基本上角錐形的一種。
4.權利要求1的存儲器單元，其中所述低電極包含金屬、準金屬、半導體、硅化金屬、硅化合物、硅合金及硅的組合物中的一種或多種。
5.權利要求1的存儲器單元，其中所述高電極包含金屬、準金屬、半導體、硅化金屬、硅化合物、硅合金及硅的組合物中的一種或多種。
6.權利要求1的存儲器單元，其還包含介電層，所述介電層在低電極的錐形洞中形成，該介電層的第一邊與低電極相鄰，該介電層的第二邊與硫?qū)僭鼗飳拥牡谝贿呄噜彙?br>
7.權利要求1的存儲器單元，其還包含導電層，所述導電層在該電極的錐形洞中形成，該導電層的第一邊與低電極相鄰，該導電層的第二邊與硫?qū)僭鼗飳拥牡谝贿呄噜彙?br>
8.權利要求7的存儲器單元，其中所述導電層包含p型摻雜材料，所述低電極包含n型摻雜材料，使得所述導電層與低電極形成p-n接面。
9.權利要求7的存儲器單元，其中所述導電層包含n型摻雜材料，所述低電極包含p型摻雜材料，使得所述導電層與低電極形成p-n接面。
10.一種制備硫?qū)僭鼗锎鎯ζ鲉卧姆椒ǎ浒▓D案化部分基材，以形成錐形洞，該錐形洞具有逐漸收斂至基本上單點時漸尖的側壁；導入有效元素至所述基材部分中，使該部分更具導電性，其中所述部分形成低電極；在所述低電極的錐形洞中形成硫?qū)僭鼗飳?，所述硫?qū)僭鼗飳拥牡谝贿吪c低電極相鄰；以及在硫?qū)僭鼗飳铀纬傻牡诙粗行纬筛唠姌O，該高電極在所述第二洞中形成，使得所述高電極基本上填充第二洞，且該高電極與硫?qū)僭鼗飳拥牡诙呄噜彙?br>
11.權利要求9的存儲器單元，其中所述低電極包含金屬、準金屬、半導體、硅化金屬、硅化合物、硅合金及硅的組合物中的一種或多種。
12.權利要求9的存儲器單元，其中所述高電極包含金屬、準金屬、半導體、硅化金屬、硅化合物、硅合金及硅的組合物中的一種或多種。
13.權利要求9的存儲器單元，其還包含介電層，所述介電層在低電極的錐形洞中形成，該介電層的第一邊與低電極相鄰，該介電層的第二邊與硫?qū)僭鼗飳拥牡谝贿呄噜彙?br>
14.權利要求9的存儲器單元，其還包含導電層，所述導電層在低電極的錐形洞中形成，該導電層的第一邊與低電極相鄰，該導電層的第二邊與硫?qū)僭鼗飳拥牡谝贿呄噜彙?br>
15.權利要求9的存儲器單元，其中所述導電層包含p型摻雜材料，所述低電極包含n型摻雜材料，使得所述導電層與低電極形成p-n接面。
16.一種制造硫?qū)僭鼗锎鎯ζ鲉卧姆椒?，其包括圖案化部分介電質(zhì)，以形成存儲器單元的孔隙；在所述介電質(zhì)的側壁上形成低電極，且在孔隙中形成錐形洞，該錐形洞具有逐漸收斂至基本上單點的漸尖的側壁；在所述錐形洞中形成硫?qū)僭鼗飳?，該硫?qū)僭鼗飳拥牡谝贿吪c低電極相鄰；以及在該硫?qū)僭鼗飳铀纬傻牡诙粗行纬筛唠姌O，該高電極形成在該第二洞中，使得該高電極基本上填充所述第二洞，且所述高電極與硫?qū)僭鼗飳拥牡诙呄噜彙?br>
17.權利要求15的存儲器單元，其中所述高電極包含金屬、準金屬、半導體、硅化金屬、硅化合物、硅合金及硅的組合物中的一種或多種。
18.權利要求15的存儲器單元，其還包含介電層，所述介電層在所述低電極的漸尖凹處中形成，該介電層的第一邊與低電極相鄰，該介電層的第二邊與硫?qū)僭鼗飳拥牡谝贿呄噜彙?br>
19.權利要求15的存儲器單元，其還包含導電層，所述導電層在低電極的錐形洞中形成，該導電層的第一邊與低電極相鄰，該導電層的第二邊與硫?qū)僭鼗飳拥牡谝贿呄噜彙?br>
20.權利要求19的存儲器單元，其中所述導電層包含p型摻雜材料，所述低電極包含n型摻雜材料，使得所述導電層與低電極形成p-n接面。
全文摘要
一種硫?qū)僭鼗锎鎯ζ鲉卧码姌O、硫?qū)僭鼗飳蛹吧想姌O。所述下電極包含錐形洞。硫?qū)僭鼗飳釉谙码姌O的錐形洞中形成。硫?qū)僭鼗飳拥囊贿吪c下電極相鄰。上電極在硫?qū)僭鼗飳铀纬傻牡诙粗行纬桑沟蒙想姌O基本上填充第二洞。上電極與硫?qū)僭鼗飳拥牧硪贿呄噜彙Ｍㄟ^使電流通過上電極及下電極來儲存及取出資料。通過非等向性蝕刻或通過側壁應用以形成下電極中的錐形洞。使用額外的介電層或通過使用額外導電層與下所述電極形成p－n接面，以縮小電流流過的截面積。
文檔編號H01L27/24GK1921169SQ200610101109
公開日2007年2月28日 申請日期2006年7月3日 優(yōu)先權日2005年8月26日
發(fā)明者薛銘祥 申請人:旺宏電子股份有限公司