專利名稱：高電壓靜電放電防護(hù)裝置及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明揭露一種高電壓靜電放電防護(hù)裝置及其制作方法，特別指包含PNP雙接面晶體管組件(PNP Bipolar junction transistor)與二極管的靜電放電(Electro-Static Discharge，ESD)保護(hù)電路，使提升高壓組件的靜電放電防護(hù)能力。
背景技術(shù)：
在電子組件運(yùn)作時(shí)，靜電放電效應(yīng)(Electro-Static Discharge，ESD)是造成大多數(shù)的電子組件或電子系統(tǒng)受到過度電性應(yīng)力(ElectricalOverstress，EOS)破壞的主要因素，尤其在電子組件工藝愈來愈精密，尺寸愈來愈小，靜電放電效應(yīng)容易擊穿電子組件，會對半導(dǎo)體組件以及計(jì)算機(jī)系統(tǒng)等形成一種永久性的毀壞，進(jìn)而導(dǎo)致相關(guān)的電子產(chǎn)品被影響及相關(guān)裝置工作不正常。
靜電放電的產(chǎn)生，多是由于人為因素所形成。人為因素所造成的靜電放電情形很難避免的原因，在于電子組件或系統(tǒng)在制造、生產(chǎn)、組裝、測試、存放或搬運(yùn)過程中，靜電會累積在人體、儀器、或是其它設(shè)備，甚至電子組件本身也會有靜電的累積，在某種情況下，人體與設(shè)備的接觸或電子組件間的接觸，將會形成一靜電放電的放電路徑，使得電子組件或裝置遭到不可預(yù)測的破壞。
公知在集成電路(IC)或是電子電路中加入ESD防護(hù)電路或防護(hù)裝置，當(dāng)靜電放電的電壓出現(xiàn)在I/O腳位上時(shí)，制作于該I/O接點(diǎn)旁的ESD防護(hù)電路必須要能夠及早形成靜電放電路徑來讓ESD的放電電流通過。因此，ESD防護(hù)電路內(nèi)所使用的組件必須要具有較低的崩潰電壓(breakdownvoltage)或較快的放電速度。
公知在集成電路中，可用來做ESD防護(hù)的組件包括有(1)電阻；(2)PN半導(dǎo)體接面形成的二極管；(3)金氧半導(dǎo)體組件(NMOS、PMOS)；(4)厚氧化層組件(Field-oxide device)；(5)雙接面晶體管組件(Bipolar junctiontransistor)；(6)硅控整流器(SCR device，p-n-p-n structure)等。
圖1所示為靜電放電保護(hù)組件的電流-電壓曲線圖(I-V curve)，其中顯示靜電放電保護(hù)組件是用于一次崩潰區(qū)(first breakdown zone)2進(jìn)行靜電放電。如果上述靜電放電的電流達(dá)到二次崩潰區(qū)4，該靜電放電保護(hù)組件可能為遭遇永久損壞。一般來說，靜電放電保護(hù)組件可以容忍圖式中對應(yīng)二次崩潰點(diǎn)C的最大靜電放電電流(Ibd)。當(dāng)靜電放電保護(hù)組件經(jīng)歷一次崩潰點(diǎn)A到二次崩潰區(qū)4時(shí)，此靜電放電保護(hù)組件將運(yùn)作于反轉(zhuǎn)崩潰區(qū)(snap breakdown)3。因此，此靜電放電保護(hù)組件就不會受損，亦形成一到達(dá)接地端的靜電放電路徑。
一般靜電防護(hù)裝置是針對人體放電模式(Human-body Model，HBM)或是機(jī)器放電模式(Machine Model，MM)，靜電經(jīng)由外界的人體或機(jī)器經(jīng)由集成電路腳位(Pin)進(jìn)入內(nèi)部電路中，所以一般的靜電防護(hù)電路都直接設(shè)置在內(nèi)部電路的輸入或輸出焊墊(Bonding pad)旁，以就近排放靜電放電電流。而組件充電模式(Charged-Device Model，CDM)的靜電電荷先儲存在組件浮接的基底(Substrate)，當(dāng)某一腳位接地時(shí)，這些靜電電荷便因此而獲得一放電路徑透過接地的腳位放電出來。
公知利用二極管作為靜電放電防護(hù)的裝置可參閱圖2所示的電路示意圖，其中顯示有兩個(gè)鉗制二極管(clamping diode)25，26設(shè)置于輸入接點(diǎn)21與內(nèi)部電路23之間，當(dāng)輸入接點(diǎn)21接收到高于VDD的ESD脈沖電壓，其鉗制二極管25將導(dǎo)通，同理當(dāng)輸入接點(diǎn)21接收到低于VSS的ESD脈沖電壓，其鉗制二極管26將導(dǎo)通，可防止內(nèi)部電路23接收到比VDD端高或比VSS端低的電壓，達(dá)到保護(hù)內(nèi)部電路23的目的。
公知處理靜電放電電壓的方法可參閱美國專利US6,542,346號所揭露的耐高電壓ESD的防護(hù)電路，如圖3電路示意圖所示，其中設(shè)置一防護(hù)電路耦接于輸入接點(diǎn)21與內(nèi)部電路23間，防護(hù)電路包括有一電壓分配電路35與一硅控整流器(Silicon Controlled Rectifier，SCR)37，電壓分配電路35跨接VSS端與輸入接點(diǎn)21間，借以產(chǎn)生參考電壓，而硅控整流器37耦接于輸入接點(diǎn)21、接地端與電壓分配電路35。硅控整流器37為于P型半導(dǎo)體基板上重?fù)诫s的P型與N型半導(dǎo)體材料形成，電壓分配電路35依據(jù)參考電壓與靜電放電情形，可借開啟連接硅控整流器37的NMOS開關(guān)36，使開啟硅控整流器37提供一靜電放電路徑來保護(hù)內(nèi)部電路33。
另一如美國申請案公開號US2004/0085691A1所揭露，其是以PNP晶體管作為靜電放電防護(hù)電路之用，如圖4所示，此ESD防護(hù)組件包括一個(gè)P型半導(dǎo)體基板40(此組件的集電極)，上埋設(shè)一N型阱42，高濃度P型半導(dǎo)體區(qū)401，402摻雜(doped)于此組件的基板40兩側(cè)，是用于此組件連接外部被防護(hù)電路或一準(zhǔn)位上。另一高濃度P型半導(dǎo)體區(qū)403摻雜于N型阱42上，形成此組件的發(fā)射極，而N型阱42兩側(cè)與P型半導(dǎo)體基板40鄰接摻雜高濃度N型半導(dǎo)體區(qū)411，412，各高濃度半導(dǎo)體區(qū)間埋設(shè)絕緣的隔離區(qū)44，以形成一PNP雙極晶體管(PNP bipolar)的ESD防護(hù)組件。當(dāng)PN或NP接面因靜電放電而崩潰(breakdown)，此晶體管組件的發(fā)射極(emitter)與集電極(collector)間實(shí)時(shí)提供一放電路徑，達(dá)到保護(hù)內(nèi)部電路的功效。
上述公知技術(shù)具有防止ESD破壞的功能，而本發(fā)明更提供一ESD的保護(hù)裝置，借由以并聯(lián)形式電耦合二極管及PNP晶體管，其實(shí)質(zhì)地增加了防護(hù)的強(qiáng)度，特別是在人體放電模式(Human-body Model，HBM)，另外本發(fā)明尤其在高壓ESD的保護(hù)，至少可達(dá)到4KV以上。

發(fā)明內(nèi)容
本發(fā)明為一種高電壓靜電放電防護(hù)裝置及其制作方法，該防護(hù)裝置是以跨接于輸入端與接地端，并與被保護(hù)的內(nèi)部電路連接，相互并聯(lián)設(shè)置的PNP晶體管與二極管等靜電放電防護(hù)組件形成一靜電放電路徑，該防護(hù)裝置包括一基板；一個(gè)或多個(gè)PNP型晶體管，跨接于此裝置的接地端與輸入端，并與內(nèi)部電路連接；以及一個(gè)或多個(gè)二極管，兩端耦接輸入端與接地端，與PNP型晶體管并聯(lián)設(shè)置，耦接晶體管的發(fā)射極與集電極，并具有自我對準(zhǔn)金屬硅化塊(Salicide Block)結(jié)構(gòu)，借此產(chǎn)生一由輸入端至接地端的靜電放電路徑。
本發(fā)明防護(hù)裝置的制作方法包括有提供一P型半導(dǎo)體基板(P-sub)；植入P型離子至P型半導(dǎo)體基板內(nèi)，擴(kuò)散形成一個(gè)或多個(gè)輕摻雜的P型阱(P-well)；植入N型離子至P型半導(dǎo)體基板內(nèi)，于相鄰該P(yáng)型阱的區(qū)域擴(kuò)散形成一個(gè)或多個(gè)輕摻雜的N型阱(N-well)；借由在P型半導(dǎo)體基板上第一區(qū)域，摻雜高濃度的P型半導(dǎo)體材料(P+)于N型阱及P型阱，于N型阱及P型阱形成一個(gè)或多個(gè)P型半導(dǎo)體區(qū)；借由在P型半導(dǎo)體基板上第二區(qū)域，摻雜高濃度的N型半導(dǎo)體材料(N+)于N型阱，形成一傳導(dǎo)終端其耦接于ESD保護(hù)裝置的輸入端；借由在P型半導(dǎo)體基板上第二區(qū)域，摻雜高濃度的P型半導(dǎo)體材料(P+)于P型阱，形成另一傳導(dǎo)終端其耦接于ESD保護(hù)裝置的接地端。本發(fā)明利用PNP晶體管及二極管的組合，以提供ESD路徑來保護(hù)內(nèi)部電路工作于高壓的靜電放電。


圖1為公知ESD防護(hù)電路的電壓電流特性圖；圖2為公知技術(shù)使用二極管的ESD防護(hù)電路示意圖；圖3為公知技術(shù)使用SCR組件與分壓電路的ESD防護(hù)電路示意圖；圖4為公知技術(shù)PNP晶體管結(jié)構(gòu)的ESD防護(hù)電路示意圖；圖5為本發(fā)明ESD防護(hù)電路第一實(shí)施例示意圖；
圖6A為本發(fā)明ESD防護(hù)電路第二實(shí)施例示意圖；圖6B為本發(fā)明ESD防護(hù)電路第三實(shí)施例示意圖；圖6C為本發(fā)明ESD防護(hù)電路第四實(shí)施例示意圖；圖7為本發(fā)明ESD防護(hù)裝置實(shí)施例剖面示意圖；圖8為本發(fā)明ESD防護(hù)裝置實(shí)施例布局示意圖；及圖9為本發(fā)明工藝步驟。
符號說明一次崩潰區(qū)2 二次崩潰區(qū)4二次崩潰點(diǎn)C 最大靜電放電電流Ibd一次崩潰點(diǎn)A 反轉(zhuǎn)崩潰區(qū)3鉗制二極管25，26輸入接點(diǎn)21內(nèi)部電路23 內(nèi)部電路33電壓分配電路35 NMOS開關(guān)36硅控整流器37P型半導(dǎo)體基板40N型阱42 高濃度P型半導(dǎo)體區(qū)401，402，403高濃度N型半導(dǎo)體區(qū)411，412 隔離區(qū)44內(nèi)部電路52 PNP型晶體管54二極管55N型傳導(dǎo)端551P型傳導(dǎo)端553輸入端51接地端53發(fā)射極541基極542 集電極543P型基板70 N-區(qū)71P-區(qū)72 第一P+區(qū)73第二P+區(qū)74 第二區(qū)域N+區(qū)75第二區(qū)域P+區(qū)76 第一區(qū)域77第二區(qū)域78
具體實(shí)施例方式
本發(fā)明為一種高電壓靜電放電(Electro Static Discharge，ESD)防護(hù)裝置及其制作方法，是有關(guān)于ESD防護(hù)裝置，其設(shè)有一個(gè)或多個(gè)PNP晶體管及一個(gè)或多個(gè)二極管，以保護(hù)內(nèi)部電路接收到高于5V的電壓，本發(fā)明于ESD發(fā)生時(shí)提供一ESD放電路徑，而達(dá)到ESD防護(hù)目的。
如圖5所示的第一實(shí)施例，為達(dá)到保護(hù)內(nèi)部電路52的目的，本實(shí)施例提供一保護(hù)裝置，包括相互并聯(lián)設(shè)置的PNP型晶體管54與二極管55的結(jié)構(gòu)，跨接于輸入端51與接地端53，其中輸入端51耦接于內(nèi)部電路52。如圖5所示的PNP型晶體管54，形成于一基板上，具有一最為信號輸入的發(fā)射極(emitter)541、一作為晶體管開關(guān)控制的基極(base)542及一耦接裝置接地端的集電極(collector)543。上述輸入端51耦接該晶體管的發(fā)射極541，接地端53耦接于集電極543，且并聯(lián)于二極管55，此二極管55更可具有自我對準(zhǔn)金屬硅化塊(Salicide Block)結(jié)構(gòu)，而其二極管55的N型傳導(dǎo)端551耦接于輸入端51，P型傳導(dǎo)端553耦接于接地端53。當(dāng)靜電放電事件發(fā)生，上述的裝置提供由輸入端51至接地端53的ESD放電路徑，可達(dá)到內(nèi)部電路52對高電壓的靜電放電防護(hù)能力。
本發(fā)明所使用的PNP型晶體管54為相鄰的重?fù)诫s的P型半導(dǎo)體區(qū)(P+)、輕摻雜的N型半導(dǎo)體區(qū)(N-)與P型基板(P-sub)形成的PNP結(jié)構(gòu)，其中重?fù)诫s的P型半導(dǎo)體區(qū)(P+)形成此晶體管54的發(fā)射極(emitter)541，耦接于該輸入端51與內(nèi)部電路52；而該輕摻雜的N型半導(dǎo)體區(qū)(N-)形成一N型阱(N-well)，形成此晶體管54的基極(base)542；P型基板(P-sub)則形成此晶體管54的集電極(collector)543，耦接于接地端53。
如圖5所示，PNP型晶體管54的基極542可為浮接(floating)，亦可耦接于接地端53(如圖6A所示的第二實(shí)施例)，更可耦接于該輸入端51(如圖6B所示的第三實(shí)施例)。
如圖5所示的第一實(shí)施例，其中二極管55為N型阱(N-well)與P型阱(P-well)相鄰的結(jié)構(gòu)，而N型阱為輕摻雜的N型半導(dǎo)體區(qū)(N-)，其具有二極管55的N型傳導(dǎo)端，且耦接于輸入端51；P型阱為輕摻雜的P型半導(dǎo)體區(qū)(P-)，其具有二極管55的P型傳導(dǎo)端，且耦接于接地端53。
另外，本發(fā)明較佳實(shí)施例的另一特色為其中二極管面積大于PNP晶體管面積。
借上述結(jié)構(gòu)可達(dá)到高電壓的ESD防護(hù)效果，實(shí)驗(yàn)數(shù)據(jù)如表一所示(此表僅為實(shí)驗(yàn)參考數(shù)據(jù)，并不作為限縮本案的依據(jù))

(表一)由實(shí)驗(yàn)數(shù)據(jù)所示，本發(fā)明提供的PNP型晶體管與二極管并聯(lián)的組合能明顯提升ESD防護(hù)的高壓耐壓能力。
如圖6C所示的第四實(shí)施例則表示可設(shè)置相互并聯(lián)的多個(gè)PNP型晶體管54，與多個(gè)相互并聯(lián)的二極管55，借以更加強(qiáng)其靜電放電防護(hù)裝置的高電壓靜電放電防護(hù)能力。
圖7揭露本發(fā)明高電壓靜電放電防護(hù)裝置的剖面示意圖，由圖可知，于一P型基板70上方埋設(shè)有相互鄰接的輕摻雜的N型半導(dǎo)體區(qū)(N-區(qū))71與輕摻雜的P型半導(dǎo)體區(qū)(P-區(qū))72，其低濃度的N-區(qū)71形成N型阱(N-well)，P-區(qū)72形成P型阱(P-well)，并因隨后摻雜內(nèi)容的不同分別形成一第一區(qū)域77與一第二區(qū)域78。
如圖7所示其中第一區(qū)域77中的N-區(qū)71上以高濃度的P型半導(dǎo)體材料摻雜形成第一P+區(qū)73，第一區(qū)域77的P-區(qū)72上以高濃度的P型半導(dǎo)體材料摻雜形成第二P+區(qū)74。故此第一區(qū)域77包括第一P+區(qū)73、第二P+區(qū)74、N-區(qū)71及P-區(qū)72形成于P型基板70上，其中的第一P+區(qū)73為發(fā)射極、N-區(qū)71為基極與P型基板70為集電極，進(jìn)而形成PNP型晶體管結(jié)構(gòu)。第二P+區(qū)74及P-區(qū)72為P型基板70的集電區(qū)(pickup area)用于降低接觸阻抗。而第一P+區(qū)73耦接于輸入端51，P型基板70經(jīng)過P-區(qū)72以及第二P+區(qū)74耦接于接地端53。
而第二區(qū)域78包括其它N-區(qū)71及P-區(qū)72摻雜于P型基板70上，且N+區(qū)75摻雜于N-區(qū)71及P+區(qū)76摻雜于P-區(qū)72，其中第二區(qū)域78中的N-區(qū)71上以高濃度的N型半導(dǎo)體材料摻雜形成第二區(qū)域N+區(qū)75，第二區(qū)域78的P-區(qū)72上以高濃度的P型半導(dǎo)體材料摻雜形成第二區(qū)域P+區(qū)76，用于降低接觸阻抗。此第二區(qū)域78中相鄰輕摻雜的N-區(qū)71與P-區(qū)72形成本發(fā)明的二極管結(jié)構(gòu)。為了加強(qiáng)ESD保護(hù)能力，其相鄰N型阱與P型阱的二極管中間應(yīng)予隔離以避免自我對準(zhǔn)金屬硅化結(jié)構(gòu)(salicide formation)的形成，但在個(gè)別N型阱與P型阱的上方是可以形成自我對準(zhǔn)金屬硅化結(jié)構(gòu)以降低接觸電阻。且第二區(qū)域N-區(qū)71是經(jīng)過N+區(qū)75耦接于輸入端51，第二區(qū)域P-區(qū)72經(jīng)過P+區(qū)76耦接于接地端53。
請參閱圖8為本發(fā)明ESD防護(hù)裝置實(shí)施例布局示意圖，乃對應(yīng)上述ESD組件剖面圖的布局示意，圖中所示為一輸入端51與接地端53間的垂直布局結(jié)構(gòu)，由一P型半導(dǎo)體材料的P型基板70上摻雜低濃度的N型與P型半導(dǎo)體材料，使形成多個(gè)相鄰的N-區(qū)71與P-區(qū)72，換言之，N-區(qū)71形成N型阱，而P-區(qū)72形成P型阱。而ESD裝置于工藝中被分為第一區(qū)域77與第二區(qū)域78。
于第一區(qū)域77中的N-區(qū)71摻雜高濃度的P型半導(dǎo)體材料，而形成第一P+區(qū)73，將圖標(biāo)中多個(gè)第一P+區(qū)73耦接于輸入端51；于第二區(qū)域78中的P-區(qū)72摻雜高濃度的P型半導(dǎo)體材料，而形成第二P+區(qū)74，將其多個(gè)第二P+區(qū)74耦接于接地端53。
然而在第二區(qū)域78，于N型阱(即N-區(qū)71)摻雜高濃度的N型半導(dǎo)體材料，及P型阱(即P-區(qū)72)摻雜高濃度的P型半導(dǎo)體材料，形成N+區(qū)75與P+區(qū)76。如圖8所示，多個(gè)垂直方向的N+區(qū)75耦接于輸入端51，多個(gè)垂直方向的P+區(qū)76耦接于接地端53。
本發(fā)明的ESD防護(hù)裝置的制作方法可參閱圖9的流程，該ESD防護(hù)裝置的制作方法包括一個(gè)或多個(gè)PNP晶體管，及一個(gè)或多個(gè)二極管耦接于該裝置的輸入端與接地端之間，其中步驟包括步驟S901提供一P型半導(dǎo)體基板(P-substrate)；步驟S903形成輕摻雜(dope)的P型阱，植入或摻雜P型離子至P型半導(dǎo)體基板內(nèi)，擴(kuò)散形成一個(gè)或多個(gè)輕摻雜的P型阱(P-well)；步驟S905形成輕摻雜的N型阱，植入或摻雜N型離子至P型半導(dǎo)體基板內(nèi)，于相鄰P型阱的區(qū)域擴(kuò)散形成一個(gè)或多個(gè)輕摻雜的N型阱(N-well)；上述的N型阱及P型阱在P型基板上以NPNP的結(jié)構(gòu)形成；步驟S907其整個(gè)ESD防護(hù)裝置必須被分為第一區(qū)域與第二區(qū)域，而摻雜高濃度P型半導(dǎo)體材料于第一區(qū)域中，即摻雜高濃度的P型半導(dǎo)體材料(P+)于該P(yáng)型半導(dǎo)體基板的第一區(qū)域中N型阱與P型阱上，形成一個(gè)或多個(gè)摻雜高濃度的P型半導(dǎo)體區(qū)(第一區(qū)域P+區(qū))；步驟S909摻雜高濃度N型半導(dǎo)體材料于第二區(qū)域中，即摻雜高濃度的N型半導(dǎo)體材料(N+)于該P(yáng)型半導(dǎo)體基板第二區(qū)域中的N型阱上，形成一個(gè)或多個(gè)摻雜高濃度的N型半導(dǎo)體區(qū)(第二區(qū)域N+區(qū))，并耦接一高電壓靜電放電防護(hù)裝置輸入端的接點(diǎn)；步驟S911摻雜高濃度P型半導(dǎo)體材料于第二區(qū)域中，即摻雜高濃度的P型半導(dǎo)體材料(P+)于該P(yáng)型半導(dǎo)體基板第二區(qū)域中的P型阱上，形成一個(gè)或多個(gè)摻雜高濃度的P型半導(dǎo)體區(qū)(第二區(qū)域P+區(qū))，并耦接一高電壓靜電放電防護(hù)裝置接地端的接點(diǎn)；上述于第二區(qū)域的N型阱，有一二極管的N型傳導(dǎo)端耦接于ESD防護(hù)裝置的輸入端，其P型阱處有一二極管的P型傳導(dǎo)端，耦接于ESD防護(hù)裝置的接地端；步驟S913設(shè)置一個(gè)或多個(gè)自我對準(zhǔn)金屬硅化結(jié)構(gòu)(Salicide Block)于第二區(qū)域的N型阱與P型阱之間；步驟S915上述第一區(qū)域即形成PNP型晶體管，而在第二區(qū)域形成一包含自我對準(zhǔn)金屬硅化結(jié)構(gòu)的二極管。
如上所述，第一區(qū)域中的P型半導(dǎo)體區(qū)、N型阱與P型半導(dǎo)體基板形成一個(gè)或多個(gè)PNP晶體管結(jié)構(gòu)，并且第二區(qū)域中的P型阱與N型阱相鄰形成PN接面的二極管，而其中第一區(qū)域中的N型阱為該P(yáng)NP型晶體管的基極，基極端可為浮接(floating)，或耦接于接地端，或耦接輸入端，另該晶體管的發(fā)射極耦接于輸入端，集電極耦接于接地端，另外二極管利用N型傳導(dǎo)端耦接于輸入端，P型傳導(dǎo)端耦接于接地端方式連接。
借跨接于輸入端與接地端的PNP型晶體管與二極管的形成，以提供放電路徑，達(dá)到內(nèi)部電路于高電壓靜電放電防護(hù)的功效。
綜上所述，本發(fā)明為一種高電壓靜電放電防護(hù)裝置及其工藝，并聯(lián)一個(gè)或多個(gè)PNP型晶體管與一含自我對準(zhǔn)金屬硅化結(jié)構(gòu)的二極管，借以保內(nèi)部電路受到靜電放電的影響，且因此達(dá)成高電壓的防護(hù)效果，實(shí)具產(chǎn)業(yè)上的利用性、新穎性及進(jìn)步性。
以上所述僅為本發(fā)明的較佳可行實(shí)施例，非因此即拘限本發(fā)明的專利范圍，故舉凡運(yùn)用本發(fā)明說明書及圖標(biāo)內(nèi)容所為之等效結(jié)構(gòu)變化，均同理包含于本發(fā)明的范圍內(nèi)，合予陳明。
權(quán)利要求
1.一種高電壓靜電放電防護(hù)裝置，是由一輸入端到一接地端提供一靜電放電路徑，該裝置包括一基板；一PNP型晶體管，形成于該基板，該P(yáng)NP型晶體管具有一發(fā)射極，一基極及一集電極，其中該P(yáng)NP型晶體管的發(fā)射極為一信號輸入端，耦接于該裝置的輸入端，該P(yáng)NP型晶體管的集電極耦接于該裝置的接地端；以及一二極管，形成于該基板，該二極管具有一P型傳導(dǎo)端及一N型傳導(dǎo)端，其中該二極管的P型傳導(dǎo)端耦接該裝置的接地端，該二極管的N型傳導(dǎo)端耦接該裝置的輸入端，且該二極管上形成一自我對準(zhǔn)金屬硅化結(jié)構(gòu)。
2.如權(quán)利要求1所述的高電壓靜電放電防護(hù)裝置，其中該P(yáng)NP型晶體管為相鄰的一重?fù)诫s的P型半導(dǎo)體區(qū)、一輕摻雜的N型半導(dǎo)體區(qū)與一P型基板結(jié)構(gòu)。
3.如權(quán)利要求2所述的高電壓靜電放電防護(hù)裝置，其中該重?fù)诫s的P型半導(dǎo)體區(qū)耦接于該輸入端。
4.如權(quán)利要求2所述的高電壓靜電放電防護(hù)裝置，其中該輕摻雜的N型半導(dǎo)體區(qū)形成一N型阱。
5.如權(quán)利要求2所述的高電壓靜電放電防護(hù)裝置，其中該P(yáng)型基板為輕摻雜的P型半導(dǎo)體區(qū)，且耦接于該接地端。
6.如權(quán)利要求5所述的高電壓靜電放電防護(hù)裝置，其中該P(yáng)型基板經(jīng)過輕摻雜的P型半導(dǎo)體區(qū)以及重?fù)诫s的P型半導(dǎo)體區(qū)，耦接于接地端。
7.如權(quán)利要求6所述的高電壓靜電放電防護(hù)裝置，其中該輕摻雜的P型半導(dǎo)體區(qū)為一P型阱。
8.如權(quán)利要求1所述的高電壓靜電放電防護(hù)裝置，其中該P(yáng)NP型晶體管的基極為浮接。
9.如權(quán)利要求1所述的高電壓靜電放電防護(hù)裝置，其中該P(yáng)NP型晶體管的基極耦接于該接地端。
10.如權(quán)利要求1所述的高電壓靜電放電防護(hù)裝置，其中該P(yáng)NP型晶體管的基極耦接于該輸入端。
11.如權(quán)利要求1所述的高電壓靜電放電防護(hù)裝置，其中該二極管為N型阱與P型阱相鄰的結(jié)構(gòu)。
12.如權(quán)利要求11所述的高電壓靜電放電防護(hù)裝置，其中該N型阱為輕摻雜的N型半導(dǎo)體區(qū)。
13.如權(quán)利要求11所述的高電壓靜電放電防護(hù)裝置，其中該P(yáng)型阱為輕摻雜的P型半導(dǎo)體區(qū)。
14.如權(quán)利要求11所述的高電壓靜電放電防護(hù)裝置，其中該N型阱中的重?fù)诫s的N型半導(dǎo)體區(qū)耦接于該輸入端。
15.如權(quán)利要求11所述的高電壓靜電放電防護(hù)裝置，其中該P(yáng)型阱中的重?fù)诫sP型半導(dǎo)體材料耦接于該接地端。
16.如權(quán)利要求1所述的高電壓靜電放電防護(hù)裝置，其中該裝置的該二極管面積大于該P(yáng)NP晶體管面積。
17.一種高電壓靜電放電防護(hù)裝置的制作方法，是于一靜電放電輸入端與一接地端間設(shè)置相互并聯(lián)的一個(gè)或多個(gè)PNP晶體管與一個(gè)或多個(gè)二極管結(jié)構(gòu)，該裝置的工藝包括有提供一P型半導(dǎo)體基板；植入P型離子至該P(yáng)型半導(dǎo)體基板內(nèi)，擴(kuò)散形成一個(gè)或多個(gè)輕摻雜的P型阱；植入N型離子至該P(yáng)型半導(dǎo)體基板內(nèi)，于相鄰該P(yáng)型阱的區(qū)域擴(kuò)散形成一個(gè)或多個(gè)輕摻雜的N型阱；摻雜高濃度的P型半導(dǎo)體材料于該P(yáng)型半導(dǎo)體基板的第一區(qū)域中該N型阱與該P(yáng)型阱上，于該N型阱與該P(yáng)型阱形成P型半導(dǎo)體區(qū)；摻雜高濃度的N型半導(dǎo)體材料于該P(yáng)型半導(dǎo)體基板第二區(qū)域中的該N型阱上，形成耦接一高電壓靜電放電防護(hù)裝置輸入端的接點(diǎn)；以及摻雜高濃度的P型半導(dǎo)體材料于該P(yáng)型半導(dǎo)體基板第二區(qū)域中的該P(yáng)型阱上，形成耦接一高電壓靜電放電防護(hù)裝置接地端的接點(diǎn)；其中該第一區(qū)域中的該P(yáng)型半導(dǎo)體區(qū)、該N型阱與該P(yáng)型半導(dǎo)體基板形成一個(gè)或多個(gè)PNP晶體管結(jié)構(gòu)，并且該第二區(qū)域中的P型阱與N型阱相鄰形成PN接面二極管，借跨接于該輸入端與該接地端的該P(yáng)NP型晶體管與該二極管形成的放電路徑，達(dá)到高電壓靜電放電防護(hù)的功效。
18.如權(quán)利要求17所述的高電壓靜電放電防護(hù)裝置的制作方法，其中該P(yáng)型半導(dǎo)體基板是借由一輕摻雜的P型半導(dǎo)體材料所形成。
19.如權(quán)利要求17所述的高電壓靜電放電防護(hù)裝置的制作方法，其中該N型阱為一輕摻雜的N型半導(dǎo)體區(qū)。
20.如權(quán)利要求17所述的高電壓靜電放電防護(hù)裝置的制作方法，其中該P(yáng)型阱為一輕摻雜的P型半導(dǎo)體區(qū)。
21.如權(quán)利要求17所述的高電壓靜電放電防護(hù)裝置的制作方法，其中至少一個(gè)自我對準(zhǔn)金屬硅化結(jié)構(gòu)形成該P(yáng)型半導(dǎo)體基板的第二區(qū)域的該N型阱或該P(yáng)型阱之上。
22.如權(quán)利要求17所述的高電壓靜電放電防護(hù)裝置的制作方法，其中該第一區(qū)域中該N型阱內(nèi)的該P(yáng)型半導(dǎo)體區(qū)為該P(yáng)NP晶體管的輸入端。
23.如權(quán)利要求17所述的高電壓靜電放電防護(hù)裝置的制作方法，其中該第一區(qū)域的P型半導(dǎo)體基板為該P(yáng)NP晶體管的接地端。
24.如權(quán)利要求17所述的高電壓靜電放電防護(hù)裝置的制作方法，其中該第一區(qū)域中該N型阱為該P(yáng)NP晶體管的控制端。
25.如權(quán)利要求17所述的高電壓靜電放電防護(hù)裝置的制作方法，其中該第一區(qū)域中的N型阱為該P(yáng)NP型晶體管的基極，該基極為浮接。
26.如權(quán)利要求17所述的高電壓靜電放電防護(hù)裝置的制作方法，其中該第一區(qū)域中的N型阱為該P(yáng)NP型晶體管的基極，該基極耦接于該接地端。
27.如權(quán)利要求17所述的高電壓靜電放電防護(hù)裝置的制作方法，其中該第一區(qū)域中的N型阱為該P(yáng)NP型晶體管的基極，該基極耦接該輸入端。
28.如權(quán)利要求17所述的高電壓靜電放電防護(hù)裝置的制作方法，其中該二極管的P型傳導(dǎo)端耦接于該輸入端。
29.如權(quán)利要求17所述的高電壓靜電放電防護(hù)裝置的制作方法，其中該二極管的N型傳導(dǎo)端耦接于該接地端。
30.如權(quán)利要求17所述的高電壓靜電放電防護(hù)裝置的制作方法，其中該裝置的該二極管面積大于該P(yáng)NP晶體管面積。
全文摘要
本發(fā)明為一種高電壓靜電放電防護(hù)裝置及其制作方法，是以跨接于連接內(nèi)電路的輸入端與接地端，并相互并聯(lián)設(shè)置PNP晶體管與二極管等靜電放電防護(hù)組件形成一靜電放電路徑，達(dá)到高電壓靜電放電防護(hù)的目的。該P(yáng)NP型晶體管為相鄰的重?fù)诫s的P型半導(dǎo)體區(qū)(P+)、輕摻雜的N型半導(dǎo)體區(qū)(N－)與P型基板(P－sub)結(jié)構(gòu)；該二極管為低摻雜濃度的N型半導(dǎo)體區(qū)與低摻雜濃度的P型半導(dǎo)體區(qū)相鄰的結(jié)構(gòu)。
文檔編號H01L21/822GK1901192SQ20061010138
公開日2007年1月24日 申請日期2006年7月18日 優(yōu)先權(quán)日2005年7月22日
發(fā)明者余定政, 鄭道, 邱兆志 申請人:聯(lián)發(fā)科技股份有限公司