專(zhuān)利名稱(chēng)：可程式化非揮發(fā)性記憶體及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種可程式化非揮發(fā)性記憶體，例如電子抹除式可程式化唯讀記憶體以及快閃記憶體裝置，特別是可程式化非揮發(fā)性記憶體以及包括一個(gè)改良過(guò)的制程流程的可程式化非揮發(fā)性記憶體的形成方法。
背景技術(shù)：
在快閃記憶體以及電子抹除式可程式化唯讀記憶體裝置中，一浮接閘極電晶體以及一控制閘極是執(zhí)行讀取與寫(xiě)入動(dòng)作的重要元件。
用以形成一包括控制閘極與浮接閘極元件的記憶體細(xì)胞的現(xiàn)有技術(shù)制程通常需要一系列復(fù)雜的微影圖案化以及蝕刻制程以形成浮接閘極、積集位于其上的介電層以及控制閘極。例如，在現(xiàn)有技術(shù)制程中，需要一系列復(fù)雜的步驟以形成浮接閘極電極，接著形成一積集介電層，接著在積集介電層上方形成一帶著硬式罩幕的多晶硅層以及一復(fù)雜的多重步驟蝕刻制程以形成相鄰且自對(duì)準(zhǔn)的電極(例如字元線電極)。
現(xiàn)有技術(shù)制程中邏輯裝置(CMOS)以及可程式化非揮發(fā)性記憶體的形成通常是不相容的，因?yàn)榭沙淌交菗]發(fā)性記憶體制程流程需要許多額外介電層的形成、圖案化以及蝕刻步驟以形成可程式化非揮發(fā)性記憶體細(xì)胞要件。當(dāng)同時(shí)在半導(dǎo)體制程晶片上分開(kāi)的主動(dòng)區(qū)部份形成邏輯裝置以及可程式化非揮發(fā)性記憶體裝置時(shí)，增加用以形成該非揮發(fā)性記憶體細(xì)胞區(qū)域所需要的制程步驟導(dǎo)致制程流程變的更為復(fù)雜，結(jié)果使生產(chǎn)周期冗長(zhǎng)以及生產(chǎn)成本增加。
所以在可程式化非揮發(fā)性記憶體裝置的制程技術(shù)上需要建立一新的可程式化非揮發(fā)性記憶體裝置，該裝置是與邏輯裝置制程相容，在維持該些裝置作用以及可靠度的同時(shí)用以改良制程流程。

發(fā)明內(nèi)容
所以本發(fā)明的主要目的在于提供一新的可程式化非揮發(fā)性記憶體裝置，除了克服現(xiàn)有技術(shù)的不足與缺點(diǎn)外，該可程式化非揮發(fā)性記憶體裝置與邏輯裝置制程相容，用以改善一制程流程，同時(shí)也維持該些裝置的作用以及可靠度。
本發(fā)明的另一目的在于提供一新的可程式化非揮發(fā)性記憶體裝置的形成方法，所要解決的技術(shù)問(wèn)題使其能夠消除分開(kāi)的圖案化及蝕刻步驟，從而改善制程流程。
本發(fā)明的目的及解決其技術(shù)問(wèn)題是采用以下技術(shù)方案來(lái)實(shí)現(xiàn)的。依據(jù)本發(fā)明提出的一種可程式化非揮發(fā)性記憶體，其包括一半導(dǎo)體基底主動(dòng)區(qū)；一閘極介電層，位于該半導(dǎo)體基底主動(dòng)區(qū)上；一浮接閘極電極，位于該閘極介電層上；一閘極間介電層，位于該浮接閘極電極的上方；以及一控制閘極鑲嵌電極，延伸穿過(guò)一絕緣介電層與該閘極間介電層有電性溝通，該控制閘極鑲嵌電極位于該浮接閘極電極上部之上。
本發(fā)明的目的及解決其技術(shù)問(wèn)題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
前述的可程式化非揮發(fā)性記憶體，其更包括一導(dǎo)電接觸插塞，相鄰于該浮接閘極電極并延伸穿過(guò)該絕緣介電層以接觸位于半導(dǎo)體基底摻雜區(qū)上方的金屬硅化物區(qū)域。
前述的可程式化非揮發(fā)性記憶體，其更包括一第一導(dǎo)電連接線，位于該導(dǎo)電接觸插塞上方以形成一位元線。
前述的可程式化非揮發(fā)性記憶體，其更包括一第二導(dǎo)電連接線，位于該控制閘極鑲嵌電極上方以形成一字元線。
前述的可程式化非揮發(fā)性記憶體，其中所述的閘極間介電層位于該浮接閘極電極以及側(cè)壁間隙壁的上方，該些側(cè)壁間隙壁相鄰于該浮接閘極電極。
前述的可程式化非揮發(fā)性記憶體，其中所述的側(cè)壁間隙壁包括材料層選自于由氧化物以及氮化物所組成的群組。
前述的可程式化非揮發(fā)性記憶體，其中所述的側(cè)壁間隙壁包括L型間隙。
前述的可程式化非揮發(fā)性記憶體，其中所述的更包括一接觸蝕刻中止層，位于該閘極間介電層上。
前述的可程式化非揮發(fā)性記憶體，其中所述的閘極間介電層包括一襯墊層包圍著一接觸窗，該接觸窗包括該控制閘極鑲嵌電極。
前述的可程式化非揮發(fā)性記憶體，其中所述的接觸窗延伸穿越一氧化保護(hù)層以接觸該浮接閘極電極。
前述的可程式化非揮發(fā)性記憶體，其中所述的閘極間介電層包括一介電層，該介電層選自于由電漿構(gòu)成的氧化硅，氧化物/氮化物/氧化物，以及高K介電層所組成的群組。
前述的可程式化非揮發(fā)性記憶體，其中所述的高K介電層是選自于由氧化鋁、氧化鉿、氮氧鉿、硅酸鉿、氮氧硅化鉿、氧化鋯、氮氧化鋯、氧硅化鋯、氧化釔、氧化鑭、氧化鈰、氧化鈦、氧化鉭及其組合物所組成的群組。
前述的可程式化非揮發(fā)性記憶體，其中所述的內(nèi)部介電層含有一等效氧化物厚度，該等效氧化物厚度從約50埃至約200埃。
前述的可程式化非揮發(fā)性記憶體，其中所述的浮接閘極電極包括一材料選自于由多晶硅、非晶硅、摻雜多晶硅、多晶硅鍺、金屬、金屬化合物及其組合物所組成的群組。
前述的可程式化非揮發(fā)性記憶體，其中所述的控制閘極鑲嵌電極包括一導(dǎo)體選自于由鎢、鋁、鋁合金、銅、銅合金、金屬氮化物及其組合物所組成的群組。
本發(fā)明的目的及解決其技術(shù)問(wèn)題還采用以下技術(shù)方案來(lái)實(shí)現(xiàn)。依據(jù)本發(fā)明提出的一種可程式化非揮發(fā)性記憶體，其包括一半導(dǎo)體基底主動(dòng)區(qū)；一閘極介電層，位于該半導(dǎo)體基底主動(dòng)區(qū)上；一浮接閘極電極，位于該閘極介電層上；一閘極間介電層，位于該浮接閘極電極的上方；以及一襯墊控制閘極電極，延伸穿過(guò)一絕緣介電層與該閘極間介電層有電性溝通，該襯墊控制閘極電極位于該絕緣介電層的間隙壁上以及該浮接閘極電極上部之上。
本發(fā)明的目的及解決其技術(shù)問(wèn)題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
前述的可程式化非揮發(fā)性記憶體，其更包括一導(dǎo)電連接線鑲嵌結(jié)構(gòu)，位于該襯墊控制閘極電極上。
本發(fā)明的目的及解決其技術(shù)問(wèn)題另外還采用以下技術(shù)方案來(lái)實(shí)現(xiàn)。依據(jù)本發(fā)明提出的一種可程式化非揮發(fā)性記憶體的形成方法，其包括提供一半導(dǎo)體基底主動(dòng)區(qū)；形成一閘極介電層，位于該半導(dǎo)體基底主動(dòng)區(qū)上；形成一浮接閘極電極，位于該閘極介電層上；形成一內(nèi)部介電層，位于該浮接閘極電極上；以及形成一化學(xué)氣相沉積襯墊控制閘極電極延伸穿越一絕緣介電層與閘極間介電層有電性溝通，該化學(xué)氣相沉積襯墊控制閘極電極位于該絕緣介電層的間隙壁上以及該浮接閘極電極上部之上。
本發(fā)明的目的及解決其技術(shù)問(wèn)題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
前述的可程式化非揮發(fā)性記憶體的形成方法，其中所述的導(dǎo)電連接線鑲嵌由干蝕刻或化學(xué)機(jī)械研磨所形成。
本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點(diǎn)和有益效果。為了達(dá)成上述與其他目的，且與在此被具體化且廣義描述的本發(fā)明目的一致，本發(fā)明提供了一可程式化非揮發(fā)性記憶體裝置及其制造方法，此制造方法與互補(bǔ)式金氧半導(dǎo)體邏輯裝置制程相容，用以改進(jìn)制程流程。
在第一實(shí)施例中，該可程式化非揮發(fā)性記憶體裝置包括一半導(dǎo)體基底主動(dòng)區(qū)；一閘極介電層位于半導(dǎo)體基底主動(dòng)區(qū)上；一浮接閘極電極與閘極介電層上；一閘極間介電層于浮接閘極電極上；一控制閘極鑲嵌電極延伸穿過(guò)一絕緣介電層，以電性連接該閘極間介電層，控制閘極鑲嵌電極位于浮接閘極電極上部。
借由上述技術(shù)方案，本發(fā)明可程式化非揮發(fā)性記憶體及其形成方法至少具有下列優(yōu)點(diǎn)1、本發(fā)明一實(shí)施例的可程式化非揮發(fā)性記憶體裝置與邏輯裝置制程相容，故在維持該些裝置作用以及可靠度的同時(shí)亦能夠改良制程流程，減少了生產(chǎn)時(shí)間與成本。
2、在本發(fā)明一實(shí)施例的可程式化非揮發(fā)性記憶體裝置中，閘極間介電層有如一保護(hù)層，在金屬硅化物形成制程中保護(hù)閘極結(jié)構(gòu)。
3、本發(fā)明一實(shí)施例的可程式化非揮發(fā)性記憶體裝置之制程，能夠消除分開(kāi)的圖案化及蝕刻步驟，因此改善了制程流程。
上述說(shuō)明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說(shuō)明書(shū)的內(nèi)容予以實(shí)施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能夠更明顯易懂，以下特舉較佳實(shí)施例，并配合附圖，詳細(xì)說(shuō)明如下。


圖1A至圖1F所示為可程式化非揮發(fā)性記憶體制造過(guò)程中各階段的局部剖面示意圖，藉以表示本發(fā)明的制程實(shí)施例示意圖。
圖2為本發(fā)明一實(shí)施例的局部剖面示意圖。
圖3為本發(fā)明一實(shí)施例的局部剖面示意圖。
圖4為本發(fā)明各實(shí)施例的制程流程示意圖。
10半導(dǎo)體基底主動(dòng)區(qū) 12閘極介電層(隧穿氧化層)14浮接閘極電極 16側(cè)壁間隙壁18A輕摻雜汲極 18B重?fù)诫s離子布植區(qū)20閘極間介電層 22接觸窗蝕刻終止層24A金屬硅化物 24B金屬硅化物26現(xiàn)有金屬介電層28A接觸窗28B接觸窗插塞(控制閘極) 28C接觸窗插塞(控制閘極)29A導(dǎo)電連接字元線 30A導(dǎo)電連接字元線30B導(dǎo)電連接位元線 30C導(dǎo)電連接位元線32閘極間介電層 34A多晶硅34B多晶硅 38保護(hù)氧化層A多晶硅長(zhǎng)度 B多晶硅寬度C氧化物間距 D氧化物寬度E多晶硅上下間距 F多晶硅左右間距G多晶硅與井間距 301-315制程流程
具體實(shí)施例方式
為更進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實(shí)施例，對(duì)依據(jù)本發(fā)明提出的可程式化非揮發(fā)性記憶體及其形成方法其具體實(shí)施方式
、結(jié)構(gòu)、特征及其功效，詳細(xì)說(shuō)明如后。
雖然本發(fā)明方法是依據(jù)一個(gè)可程式化非揮發(fā)性記憶體細(xì)胞的范例部分來(lái)說(shuō)明，但是如果本發(fā)明的方法應(yīng)用在由單獨(dú)或多個(gè)電晶體細(xì)胞所組成的可程式化非揮發(fā)性記憶體裝置上會(huì)更好，此可程式化非揮發(fā)性記憶體裝置包括電子抹除式可程式化唯讀記憶體(EEPROM)以及快閃記憶體(Flash)裝置。
參閱圖1A，其繪示一半導(dǎo)體基底10，為可程式化非揮發(fā)性記憶體細(xì)胞的主動(dòng)區(qū)部分，該主動(dòng)區(qū)有淺溝絕緣結(jié)構(gòu)將半導(dǎo)體基底主動(dòng)區(qū)包圍且使之電性絕緣，此淺溝結(jié)構(gòu)是以傳統(tǒng)方法形成。接著實(shí)行傳統(tǒng)的互補(bǔ)式金氧半導(dǎo)體裝置形成制程以形成該半導(dǎo)體基底主動(dòng)區(qū)，同時(shí)也可選擇一并形成互補(bǔ)式金氧半導(dǎo)體裝置，該互補(bǔ)式金氧半導(dǎo)體裝置形成步驟包括依照極性選擇的N型井或P型井離子布植，閘極介電層(隧穿氧化層)12的形成，以及浮接閘極電極14的形成。最佳的情況如圖所示，為了形成一可程式化非揮發(fā)性記憶體細(xì)胞而形成相鄰的電晶體結(jié)構(gòu)，該可程式化非揮發(fā)性記憶體細(xì)胞含有多個(gè)浮接閘極電晶體。依據(jù)特定的可程式化非揮發(fā)性記憶體細(xì)胞，可以在半導(dǎo)體基底主動(dòng)區(qū)上選擇性地實(shí)施所需的額外離子布植制程。例如為了形成高電壓型可程式化非揮發(fā)性記憶體裝置，可以實(shí)現(xiàn)額外的P型/N型細(xì)胞井布植以及高電壓P型/N型細(xì)胞井布植。該半導(dǎo)體基底主動(dòng)區(qū)10可以包括但不限于硅、絕緣層上覆硅、堆迭式絕緣層上覆硅、堆迭式絕緣層上覆硅化鍺、絕緣層上覆硅化鍺、絕緣層上覆鍺以及其組合物所組成的群組。
再參閱圖1A，閘極介電層12，也就是可程式化非揮發(fā)性記憶體的隧穿氧化層，是由傳統(tǒng)的互補(bǔ)式金氧半導(dǎo)體裝置形成制程所形成，包括在半導(dǎo)體基底主動(dòng)區(qū)10上形成閘極介電層，形成方式可以是化學(xué)方式、熱力方式、化學(xué)氣象沉積沉淀方式，但不限于此些方式。較佳方式則是采用熱力成長(zhǎng)方式成長(zhǎng)二氧化硅以提供一所需的隧穿厚度(例如厚于40埃)，之后的氮化及/或摻雜制程也可以采用熱力成長(zhǎng)方式。若一并使用高K介電層將會(huì)更好，該高K介電層選自于由氧化鋁、氧化鉿、氮氧鉿、硅酸鉿、氮氧硅化鉿、氧化鋯、氮氧化鋯、氧硅化鋯、氧化釔(Y2O3)、氧化鑭(La2O3)、氧化鈰(CeO2)、氧化鈦(TiO2)、氧化鉭(Ta2O5)及其組合物所組成的群組。
該浮接閘極電極14選自于由多晶硅、非晶硅、摻雜多晶硅、多晶硅化鍺、金屬、金屬化合物及其組合物所組成的群組形成較佳。例如首先置放閘極電極材質(zhì)，接著是可有可無(wú)的硬式罩幕層，如氧化硅、氮化硅、氮氧化硅及其組合物所組成的群組，接著是傳統(tǒng)的平版圖案化及干蝕刻方法以形成浮接閘極結(jié)構(gòu)包括浮接閘極電極14以及閘極介電層12部分。在如下所示的可程式化非揮發(fā)性記憶體中，閘極電極部份其作用如同一浮接閘極電極14，有利地消除了額外的微影圖案化以及蝕刻步驟，此蝕刻步驟是現(xiàn)有技術(shù)制程中形成可程式化非揮發(fā)性記憶體裝置浮接閘極電極所需要的。
仍然參閱圖1A，首先進(jìn)行一輕摻雜離子布植以形成輕摻雜汲極如18A，接著形成側(cè)壁間隙壁如16，接著是相對(duì)高劑量離子布植以形成摻雜區(qū)(源極/汲極)，位元線則坐落其上，如重?fù)诫s離子布植區(qū)18B。側(cè)壁間隙壁16可為氮氧復(fù)合物層，此氮氧復(fù)合物層可為一傳統(tǒng)的三角形或L型結(jié)構(gòu)。L型結(jié)構(gòu)的形成首先是形成一氧化硅層；接著形成氮化硅及/或氮氧化硅層；接著是濕蝕刻及/或干蝕刻。為了有效地減少細(xì)胞尺寸，側(cè)壁間隙壁16以L型結(jié)構(gòu)較佳，尺寸可由0.9至7平方微米不等，依每一細(xì)胞上的電晶體數(shù)目而定。值得一提的是上述制程可以在制程晶片不同的主動(dòng)區(qū)上與互補(bǔ)式金氧半導(dǎo)體邏輯裝置的形成一并執(zhí)行，包括形成嵌入式記憶體裝置。該上述制程與互補(bǔ)式金氧半導(dǎo)體邏輯裝置形成制程相容。
參閱圖1B，本發(fā)明的一重要觀點(diǎn)，一實(shí)施例中，一或多個(gè)閘極間介電層20形成于閘極結(jié)構(gòu)包括側(cè)壁間隙壁之上。接著可以選擇形成一接觸窗蝕刻終止層也就是接觸窗蝕刻終止層22，如氮化硅及/或氮氧化硅，形成于閘極間介電層20之上。接著是蝕刻制程，用以暴露半導(dǎo)體基底主動(dòng)區(qū)10的接觸區(qū)域部份，此接觸區(qū)域部份位于源極/汲極上，如重?fù)诫s離子布植區(qū)18B之上，接觸區(qū)域部份亦相鄰于閘極結(jié)構(gòu)。閘極間介電層20可由一單獨(dú)的氧化硅層，或是復(fù)合層，或高K介電層所形成。上述氧化硅層由電漿輔助化學(xué)氣相沉積所形成，如氧/氮/氧，復(fù)合層則可以是由連續(xù)的電漿輔助化學(xué)氣相沉積及/或低壓化學(xué)氣相沉積沉淀制程所形程，高K介電層則可以是氧化鋁(如三氧化二鋁)，或氧化鉿(如二氧化鉿或氧化鉿)或其組合物所組成的群組。值得一提的是，其他高K介電層物質(zhì)也可以使用，包括以上提及的閘極介電層12的材質(zhì)。例如閘極間介電層的等效氧化物厚度(EOT)(與氧化硅厚度等效的介電層性能)最好是由50埃至200埃。
有益的是，閘極間介電層，包括接觸蝕刻停止層，有如一保護(hù)層，在硅化其后的金屬硅化物形成制程中保護(hù)閘極結(jié)構(gòu)。這種形成閘極間介電層的方式與互補(bǔ)式金氧半導(dǎo)體制程中，形成保護(hù)氧化層的制程相容，因而可以增進(jìn)制程流程，包括使相同的制程步驟可以用于平行邏輯裝置的形成。更有甚者，這樣的方法消除了現(xiàn)有技術(shù)中分開(kāi)的圖案化及蝕刻制程步驟，此蝕刻制程步驟是為了形成一可程式化非揮發(fā)性記憶體閘極間介電層。
參閱圖1C，接著實(shí)施一傳統(tǒng)的自對(duì)準(zhǔn)硅化物(金屬硅化物)形成制程以在暴露的半導(dǎo)體基底接觸區(qū)上形成金屬硅化物，如24A，24B，該金屬硅化物以硅化鈷(二硅化鈷)、硅化鈦(如二硅化鈦)、或硅化鎳較佳。
參閱圖1D，接著依照傳統(tǒng)的沉淀方法在浮接閘極結(jié)構(gòu)以及閘極間介電層上形成一現(xiàn)有金屬介電層(PMD)26，也就是閘極間介電層。該現(xiàn)有金屬介電層26可以使用一絕緣氧化介電層，如硼-磷-硅玻璃(BPSG)及/或以化學(xué)氣相沉積制程所制成的四乙氧基硅烷氧化層，接著是一化學(xué)機(jī)械研磨制程磨平表面。
參閱圖1E，接著實(shí)施一傳統(tǒng)微影圖案化以及干蝕刻制程以形成雙級(jí)接觸窗，包括一接觸窗28A，延伸穿越該接觸窗蝕刻終止層22以與閘極間介電層20形成封閉的連接，該與接觸插塞28B及28C與金屬硅化物區(qū)域24A與24B形成一封閉連接。接著該接觸窗被以傳統(tǒng)鑲嵌形成制程回填(如沉淀與研磨)，該回填物可為導(dǎo)電材料如鋁、鎢，其中以鎢較佳。
在本發(fā)明的一重要觀點(diǎn)中，接觸窗28A寬度可與浮接閘極部份等寬(1500埃至2400埃)或微窄(約略窄100埃至500埃)以形成一與閘極間介電層20接觸的控制閘極電極。有益的是，同樣的圖案化及蝕刻步驟可以被用來(lái)形成接觸窗插塞28B及28C及控制閘極部份28C，因蝕刻停止層允許雙級(jí)接觸窗蝕刻。再一次的，本發(fā)明的制程與互補(bǔ)式金氧半導(dǎo)體邏輯裝置制程相容，因此改善了制程流程，包括消除分開(kāi)的圖案化及蝕刻步驟，如實(shí)施一自對(duì)準(zhǔn)閘極蝕刻制程所需的步驟以形成一控制閘極(相鄰于浮接閘極)。
參閱圖1F，接著實(shí)施一傳統(tǒng)金屬化層的形成制程，如鑲嵌形成，或是金屬沉積加上蝕刻制程，以形成導(dǎo)電連接線如30A、30B、30C，分別形成于接觸窗插塞28A、28B、28C之上，其中導(dǎo)電連接線30A形成一字元線與控制閘極部份28C有電性溝通，導(dǎo)電連接線30B或30C形成一位元線與接觸窗插塞28B與28C有電性溝通，值得一提的是，導(dǎo)電連接線30B或30C其中之一可在相鄰的閘極/控制閘極結(jié)構(gòu)內(nèi)形成一位元線。
參閱圖2，繪示本發(fā)明有關(guān)于可程式化非揮發(fā)性記憶體的另一實(shí)施例。在此實(shí)施例中，元件符號(hào)的與第1A-1F圖標(biāo)號(hào)相同，形成制程也相似。然而，在此實(shí)施例中，閘極間介電層20功能有如一保護(hù)氧化層，首先蝕刻接觸窗28A至浮接閘極電極14，再來(lái)形成閘極間介電層32以排列接觸窗28A，最后以導(dǎo)電材質(zhì)，如鎢，回填。本實(shí)施例的閘極間介電層32可以使用與較佳實(shí)施例圖1B閘極間介電層20的相同材質(zhì)來(lái)形成，如電漿氧(PEOX)、氧化鋁、氧化鉿以及其他高K介電層。此外，可以分別實(shí)施微影圖案化與蝕刻步驟來(lái)蝕刻鑲嵌接觸窗以形成接觸窗插塞28B及28C，以及控制閘極28A，以避免過(guò)度蝕刻浮接閘極的上部，這樣一來(lái)接觸窗蝕刻停止層就可有可無(wú)了。導(dǎo)電連接字元線30A最好是只接觸控制閘極接觸窗28A的導(dǎo)電部份。
如此一來(lái)，一個(gè)新的可程式化非揮發(fā)性記憶體裝置以及一與互補(bǔ)式金氧半導(dǎo)體邏輯制程相容的方法，二者可以與互補(bǔ)式金氧半導(dǎo)體的形成一并進(jìn)行，所需要的制程步驟(分開(kāi)的浮接閘極，閘極間介電層，以及自對(duì)準(zhǔn)閘極圖案化以及蝕刻步驟)較現(xiàn)有技術(shù)少，因此增進(jìn)了制程流程，在減少了生產(chǎn)時(shí)間與成本的同時(shí)仍然維持寫(xiě)入與擦去(電子抹除式可程式化唯讀記憶體以及快閃記憶體裝置)動(dòng)作的效能。
參閱圖3，也是本發(fā)明可程式化非揮發(fā)性記憶體的另一實(shí)施例。在這個(gè)實(shí)施例中，元件標(biāo)號(hào)與圖1A至圖1F相同，制程也近似。然而，在此一實(shí)施例中，控制閘極電極28A的形成主要是為了排列閘極間介電層32。為了達(dá)到排列閘極間介電層32的目的，控制閘極電極28A最好是由化學(xué)氣相沉積方法形成，例如電漿輔助化學(xué)氣相沉積、低壓化學(xué)氣相沉積、有機(jī)金屬化學(xué)氣相磊晶或原子層化學(xué)氣相沉積。經(jīng)過(guò)保角的化學(xué)氣相沉積襯墊的沉淀，接著實(shí)施化學(xué)機(jī)械研磨制程以形成化學(xué)氣相沉積襯墊控制閘極電極28A。化學(xué)氣相沉積襯墊控制閘極電極28A可以是導(dǎo)體，選自于鎢、鋁、鋁合金、銅、銅合金、氮金屬及其組合物所組成的群組。如圖3所示，導(dǎo)電連接字元線29A/30A是一鑲嵌結(jié)構(gòu)，被填在控制閘極電極28A接觸窗中。導(dǎo)電連接字元線29A可以相同或不同于導(dǎo)電連接字元線30A的步驟形成。導(dǎo)電連接字元線29A的材質(zhì)可以相同或不同于導(dǎo)電連接字元線30A，導(dǎo)電連接字元線30A鑲嵌結(jié)構(gòu)可以由干蝕刻或化學(xué)機(jī)械研磨形成，但以化學(xué)機(jī)械研磨較佳。導(dǎo)電連接字元線30A可以是一個(gè)低阻抗導(dǎo)體，如鎢、鋁、鋁合金、銅及銅合金，但以鋁或銅，能提供低阻抗的較佳。
參閱圖4，繪示一制程流程圖包括一些本發(fā)明的實(shí)施例。在制程301中，提供了一半導(dǎo)體基底主動(dòng)區(qū)。在制程303中，一浮接閘極結(jié)構(gòu)與一閘極電極與隧穿氧化層是形成于半導(dǎo)體基底主動(dòng)區(qū)之上。在制程305中，側(cè)壁間隙壁相鄰于閘極結(jié)構(gòu)以及基底摻雜區(qū)，基底摻雜區(qū)包括相鄰于閘極結(jié)構(gòu)的輕摻雜與源極/汲極區(qū)的任一面。在制程307中，一介電層形成于閘極結(jié)構(gòu)與側(cè)壁間隙壁之上，其功能如閘極間介電層(第一實(shí)施例)及/或保護(hù)介電層。在制程309中，金屬硅化物區(qū)域形成于源極/汲極區(qū)域之上。在制程311中，一現(xiàn)有金屬介電層形成于閘極結(jié)構(gòu)之上。在制程313中，一導(dǎo)電鑲嵌接觸窗包括一接觸窗插塞用以接觸金屬硅化物區(qū)，及一控制閘極，此控制閘極內(nèi)的導(dǎo)電部份與浮接閘極結(jié)構(gòu)上的閘極間介電層接觸(在實(shí)施例2d閘極間介電層是用來(lái)排列控制閘極接觸窗)。在制程315中，導(dǎo)電連接線形成于接觸窗插塞之上以形成位元線，或形成于控制閘極之上以形成字元線。
以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對(duì)本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實(shí)施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專(zhuān)業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的技術(shù)內(nèi)容作出些許更動(dòng)或修飾為等同變化的等效實(shí)施例，但凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種可程式化非揮發(fā)性記憶體，其特征在于包括一半導(dǎo)體基底主動(dòng)區(qū)；一閘極介電層，位于該半導(dǎo)體基底主動(dòng)區(qū)上；一浮接閘極電極，位于該閘極介電層上；一閘極間介電層，位于該浮接閘極電極的上方；以及一控制閘極鑲嵌電極，延伸穿過(guò)一絕緣介電層與該閘極間介電層有電性溝通，該控制閘極鑲嵌電極位于該浮接閘極電極上部之上。
2.根據(jù)權(quán)利要求1所述的可程式化非揮發(fā)性記憶體，其特征在于其更包括一導(dǎo)電接觸插塞，相鄰于該浮接閘極電極并延伸穿過(guò)該絕緣介電層以接觸位于半導(dǎo)體基底摻雜區(qū)上方的金屬硅化物區(qū)域。
3.根據(jù)權(quán)利要求2所述的可程式化非揮發(fā)性記憶體，其特征在于其更包括一第一導(dǎo)電連接線，位于該導(dǎo)電接觸插塞上方以形成一位元線。
4.根據(jù)權(quán)利要求1所述的可程式化非揮發(fā)性記憶體，其特征在于其更包括一第二導(dǎo)電連接線，位于該控制閘極鑲嵌電極上方以形成一字元線。
5.根據(jù)權(quán)利要求1所述的可程式化非揮發(fā)性記憶體，其特征在于其中所述的閘極間介電層位于該浮接閘極電極以及側(cè)壁間隙壁的上方，該些側(cè)壁間隙壁相鄰于該浮接閘極電極。
6.根據(jù)權(quán)利要求5所述的可程式化非揮發(fā)性記憶體，其特征在于其中所述的側(cè)壁間隙壁包括材料層選自于由氧化物以及氮化物所組成的群組。
7.根據(jù)權(quán)利要求5所述的可程式化非揮發(fā)性記憶體，其特征在于其中所述的側(cè)壁間隙壁包括L型間隙。
8.根據(jù)權(quán)利要求5所述的可程式化非揮發(fā)性記憶體，其特征在于其更包括一接觸蝕刻中止層，位于該閘極間介電層上。
9.根據(jù)權(quán)利要求1所述的可程式化非揮發(fā)性記憶體，其特征在于其中所述的閘極間介電層包括一襯墊層包圍著一接觸窗，該接觸窗包括該控制閘極鑲嵌電極。
10.根據(jù)權(quán)利要求9所述的可程式化非揮發(fā)性記憶體，其特征在于其中所述的接觸窗延伸穿越一氧化保護(hù)層以接觸該浮接閘極電極。
11.根據(jù)權(quán)利要求1所述的可程式化非揮發(fā)性記憶體，其特征在于其中所述的閘極間介電層包括一介電層，該介電層選自于由電漿構(gòu)成的氧化硅，氧化物/氮化物/氧化物，以及高K介電層所組成的群組。
12.根據(jù)權(quán)利要求11所述的可程式化非揮發(fā)性記憶體，其特征在于其中所述的高K介電層是選自于由氧化鋁、氧化鉿、氮氧鉿、硅酸鉿、氮氧硅化鉿、氧化鋯、氮氧化鋯、氧硅化鋯、氧化釔、氧化鑭、氧化鈰、氧化鈦、氧化鉭及其組合物所組成的群組。
13.根據(jù)權(quán)利要求1所述的可程式化非揮發(fā)性記憶體，其特征在于其中所述的內(nèi)部介電層含有一等效氧化物厚度，該等效氧化物厚度從約50埃至約200埃。
14.根據(jù)權(quán)利要求1所述的可程式化非揮發(fā)性記憶體，其特征在于其中所述的浮接閘極電極包括一材料選自于由多晶硅、非晶硅、摻雜多晶硅、多晶硅鍺、金屬、金屬化合物及其組合物所組成的群組。
15.根據(jù)權(quán)利要求1所述的可程式化非揮發(fā)性記憶體，其特征在于其中所述的控制閘極鑲嵌電極包括一導(dǎo)體選自于由鎢、鋁、鋁合金、銅、銅合金、金屬氮化物及其組合物所組成的群組。
16.一種可程式化非揮發(fā)性記憶體，其特征在于包括一半導(dǎo)體基底主動(dòng)區(qū)；一閘極介電層，位于該半導(dǎo)體基底主動(dòng)區(qū)上；一浮接閘極電極，位于該閘極介電層上；一閘極間介電層，位于該浮接閘極電極的上方；以及一襯墊控制閘極電極，延伸穿過(guò)一絕緣介電層與該閘極間介電層有電性溝通，該襯墊控制閘極電極位于該絕緣介電層的間隙壁上以及該浮接閘極電極上部之上。
17.根據(jù)權(quán)利要求16所述的可程式化非揮發(fā)性記憶體，其特征在于其更包括一導(dǎo)電連接線鑲嵌結(jié)構(gòu)，位于該襯墊控制閘極電極上。
18.一種可程式化非揮發(fā)性記憶體的形成方法，其特征在于包括提供一半導(dǎo)體基底主動(dòng)區(qū)；形成一閘極介電層，位于該半導(dǎo)體基底主動(dòng)區(qū)上；形成一浮接閘極電極，位于該閘極介電層上；形成一內(nèi)部介電層，位于該浮接閘極電極上；以及形成一化學(xué)氣相沉積襯墊控制閘極電極延伸穿越一絕緣介電層與閘極間介電層有電性溝通，該化學(xué)氣相沉積襯墊控制閘極電極位于該絕緣介電層的間隙壁上以及該浮接閘極電極上部之上。
19.根據(jù)權(quán)利要求18所述的可程式化非揮發(fā)性記憶體的形成方法，其特征在于其中所述的導(dǎo)電連接線鑲嵌由干蝕刻或化學(xué)機(jī)械研磨所形成。
全文摘要
本發(fā)明是有關(guān)于一種可程式化非揮發(fā)性記憶體裝置及其形成方法，該方法與互補(bǔ)式金氧半導(dǎo)體(CMOS)邏輯裝置制程相容，用以改善制程流程，該可程式化非揮發(fā)性記憶體裝置包括一半導(dǎo)體基底主動(dòng)區(qū)；一閘極介電層在該半導(dǎo)體基底主動(dòng)區(qū)上；一浮接閘極電極在該閘極介電層上；一閘極間介電層在該浮接閘極電極上方；一控制閘極鑲嵌電極延伸穿過(guò)一絕緣介電層且與閘極間介電層有電性溝通，該控制閘極鑲嵌電極位于浮接閘極電極之上。
文檔編號(hào)H01L21/336GK1933162SQ200610103929
公開(kāi)日2007年3月21日 申請(qǐng)日期2006年7月28日 優(yōu)先權(quán)日2005年7月30日
發(fā)明者宋弘政, 徐德訓(xùn), 王士瑋 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司