專(zhuān)利名稱(chēng)：具有鰭類(lèi)型溝道區(qū)域的非易失存儲(chǔ)裝置及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及非易失存儲(chǔ)裝置，更特別地，涉及具有鰭類(lèi)型溝道區(qū)域的非易失存儲(chǔ)裝置，以及制備其的方法。例如，本發(fā)明的非易失存儲(chǔ)裝置可以包括閃存和半導(dǎo)體-氧化物-氮化物-氧化物-半導(dǎo)體(SONOS)存儲(chǔ)器。
背景技術(shù)：
例如閃存的非易失存儲(chǔ)裝置具有插入在控制柵電極和半導(dǎo)體襯底之間的導(dǎo)電性浮置柵電極。該浮置柵電極可以用作存儲(chǔ)電荷的存儲(chǔ)節(jié)點(diǎn)。利用半導(dǎo)體襯底的閾值電壓是否根據(jù)浮置柵電極的電荷累積而改變，閃存可以讀出導(dǎo)電溝道區(qū)域是否形成在半導(dǎo)體襯底中。比如SONOS存儲(chǔ)器的另外的非易失存儲(chǔ)裝置可以具有插入在控制柵電極和半導(dǎo)體襯底之間的電荷俘獲型存儲(chǔ)節(jié)點(diǎn)。SONOS存儲(chǔ)器以與閃存幾乎類(lèi)似的方式工作。
但是，在非易失存儲(chǔ)裝置中，由于精細(xì)處理技術(shù)界定細(xì)線寬的極限，存儲(chǔ)裝置的集成密度和速度增加到達(dá)了極限。因此，除了使用用于更窄寬度的精細(xì)處理技術(shù)外，還努力增加存儲(chǔ)容量和存儲(chǔ)器速度。
例如，現(xiàn)有技術(shù)公開(kāi)了一種鰭(fin)FET和鰭存儲(chǔ)單元。鰭FET可以使用鰭的上表面和側(cè)表面作為溝道區(qū)域。因此，鰭FET可以具有面積比平面型晶體管更寬的溝道區(qū)域，從而提供更高電流的流動(dòng)。因此，鰭FET提供了比平面型晶體管更高的性能。
但是，由于現(xiàn)有的鰭FET可以使用絕緣體上硅(Silicon On Insulator，SOI)襯底制備，所以該鰭可以自半導(dǎo)體主體浮置。結(jié)果，難于控制使用主體偏壓的晶體管的閾值電壓，因此CMOS晶體管的閾值電壓可能是難于控制的。而且，由于為了提供2位操作的傳統(tǒng)的鰭存儲(chǔ)單元基于1F的柵極長(zhǎng)度使用至少2F×2F的面積，所以每個(gè)位的面積是較大的2F2。于是，鰭存儲(chǔ)單元的集成度可能是受限的。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例提供了一種非易失存儲(chǔ)裝置，其通過(guò)減小每個(gè)位的面積和/或控制主體偏壓而具有較高集成度并/或具有較高的性能。
本發(fā)明的實(shí)施例還提供了制備該非易失存儲(chǔ)裝置的方法。本發(fā)明的實(shí)施例提出了一種包括半導(dǎo)體襯底的非易失存儲(chǔ)裝置，該半導(dǎo)體襯底包括主體和至少一對(duì)鰭，該至少一對(duì)鰭由該主體形成并從其突出并沿一個(gè)方向彼此間隔開(kāi)。
在一個(gè)實(shí)施例中，該至少一對(duì)鰭自所述主體不浮置。
在一個(gè)實(shí)施例中，非易失存儲(chǔ)裝置可以是閃存。
在一個(gè)實(shí)施例中，非易失存儲(chǔ)裝置可以是半導(dǎo)體-氧化物-氮化物-氧化物-半導(dǎo)體(SONOS)存儲(chǔ)器。
在一個(gè)實(shí)施例中，非易失存儲(chǔ)裝置可以具有與非(NAND)結(jié)構(gòu)。
在一個(gè)實(shí)施例中，非易失存儲(chǔ)裝置可以具有或非(NOR)結(jié)構(gòu)。
在一個(gè)實(shí)施例中，非易失存儲(chǔ)裝置還可以包括至少一對(duì)溝道區(qū)域，形成在所述至少一對(duì)鰭的外側(cè)表面的至少上部分和所述至少一對(duì)鰭的上表面的表面附近；至少一個(gè)控制柵電極，沿著不同于所述一個(gè)方向的方向來(lái)延伸，并且與所述半導(dǎo)體襯底絕緣；以及至少一對(duì)存儲(chǔ)節(jié)點(diǎn)，插入在形成于所述至少一對(duì)鰭的外側(cè)表面的上部分上的至少一個(gè)控制柵電極和至少一對(duì)溝道區(qū)域之間。
在一個(gè)實(shí)施例中，該至少一對(duì)存儲(chǔ)節(jié)點(diǎn)可以包括多晶硅、硅鍺、硅或金屬點(diǎn)、納米晶體或氮化硅層。
在一個(gè)實(shí)施例中，沿著所述一個(gè)方向的所述至少一個(gè)控制柵電極的柵極長(zhǎng)度可以是1F，沿著所述不同方向的至少一對(duì)鰭的每個(gè)鰭的寬度可以是0.25F。
在一個(gè)實(shí)施例中，至少一對(duì)鰭可以作為位線操作且所述至少一個(gè)控制柵電極可以作為字線操作。
在一個(gè)實(shí)施例中，非易失存儲(chǔ)裝置還可以包括第一絕緣層，形成在主體和位于至少一對(duì)鰭之間的埋入部分上；至少一對(duì)源和漏區(qū)，沿該一個(gè)方向彼此間隔開(kāi)，并形成在該至少一對(duì)鰭中；其中該至少一對(duì)溝道區(qū)設(shè)置在該至少一對(duì)源和漏區(qū)之間；和第二絕緣層，形成在該至少一對(duì)溝道區(qū)上；其中該至少一個(gè)控制柵電極延伸來(lái)跨過(guò)該第一絕緣層和第二絕緣層。
在一個(gè)實(shí)施例中，非易失存儲(chǔ)裝置還可以包括第三絕緣層，形成來(lái)暴露所述主體上的所述至少一對(duì)鰭的外側(cè)表面的上部分，并絕緣所述主體和控制柵電極。
在一個(gè)實(shí)施例中，第一絕緣層沿所述不同方向的寬度可以是1F。
在一個(gè)實(shí)施例中，第一絕緣層可以包括氧化硅層。
在一個(gè)實(shí)施例中，至少一對(duì)鰭作為至少一對(duì)位線操作，非易失存儲(chǔ)裝置還包括第一絕緣層埋入部分，位于所述至少一對(duì)鰭和所述主體之間以絕緣所述至少一對(duì)位線；多條字線，沿所述一個(gè)方向延伸跨過(guò)所述至少一對(duì)鰭并彼此間隔開(kāi)，并且由多個(gè)自所述半導(dǎo)體襯底絕緣的控制柵電極構(gòu)成；第二絕緣層，插入在所述多條字線和所述至少一對(duì)鰭之間；以及至少一對(duì)存儲(chǔ)節(jié)點(diǎn)，插入在所述多條字線和所述第二絕緣層的至少部分之間。
在一個(gè)實(shí)施例中，沿著所述一個(gè)方向的多個(gè)控制柵電極的柵極長(zhǎng)度可以是1F，沿著所述不同方向的至少一對(duì)鰭的每個(gè)鰭的寬度可以是0.25F。
在一個(gè)實(shí)施例中，沿著不同方向的第一絕緣層的寬度可以是1F。
在一個(gè)實(shí)施例中，沿著所述一個(gè)方向的多個(gè)控制柵電極的每個(gè)之間的間隔距離可以是1F。
在一個(gè)實(shí)施例中，至少一對(duì)存儲(chǔ)節(jié)點(diǎn)可以包括多晶硅、硅鍺、硅或金屬點(diǎn)、納米晶體或氮化硅層。
在一個(gè)實(shí)施例中，第一絕緣層可以包括氧化硅層。
本發(fā)明的實(shí)施例提出了一種制備非易失存儲(chǔ)裝置的方法，包括由包括主體的半導(dǎo)體襯底形成至少一對(duì)鰭，從所述主體突出并沿一個(gè)方向彼此間隔開(kāi)。
在一個(gè)實(shí)施例中，至少一對(duì)鰭可以自所述主體不浮置。
在一個(gè)實(shí)施例中，非易失存儲(chǔ)裝置可以是閃存。
在一個(gè)實(shí)施例中，非易失存儲(chǔ)裝置可以是半導(dǎo)體-氧化物-氮化物-氧化物-半導(dǎo)體(SONOS)存儲(chǔ)器。
在一個(gè)實(shí)施例中，非易失存儲(chǔ)裝置可以具有NAND結(jié)構(gòu)。
在一個(gè)實(shí)施例中，非易失存儲(chǔ)裝置可以具有NOR結(jié)構(gòu)。
在一個(gè)實(shí)施例中，形成所述至少一對(duì)鰭還可以包括在半導(dǎo)體襯底上形成第一絕緣層圖案；在所述第一絕緣層圖案的側(cè)壁上形成第二絕緣層間隔體；使用所述第一絕緣層圖案和第二絕緣層間隔體作為蝕刻保護(hù)掩模蝕刻所述半導(dǎo)體襯底，由此形成第一溝槽；在所述第一溝槽中形成第一光致抗蝕劑圖案，并沿至少兩個(gè)方向在所述半導(dǎo)體襯底上方延伸給定寬度；使用所述第一光致抗蝕劑圖案作為蝕刻保護(hù)掩模蝕刻所述半導(dǎo)體襯底，由此形成第二溝槽；和去除所述第一光致抗蝕劑圖案，由此形成由所述第一溝槽和第二溝槽界定并從所述半導(dǎo)體襯底突出的至少一對(duì)鰭。
在一個(gè)實(shí)施例中，第一溝槽的寬度可以是0.5F且所述第二溝槽的寬度可以是1F。
在一個(gè)實(shí)施例中，至少一對(duì)鰭的每個(gè)鰭的寬度可以是0.25F。
在一個(gè)實(shí)施例中，形成非易失存儲(chǔ)裝置還可以包括在界定所述鰭的第一溝槽和第二溝槽中形成第三絕緣層；選擇性地蝕刻在所述第二溝槽中的第三絕緣層，由此顯露圍繞所述第一溝槽中的第三絕緣層的至少一對(duì)鰭的外側(cè)表面；在圍繞所述第三絕緣層的至少一對(duì)鰭的顯露的外側(cè)表面和上表面上形成柵極絕緣層；在形成在所述至少一對(duì)鰭的顯露的外側(cè)表面上的柵極絕緣層的側(cè)壁上形成存儲(chǔ)節(jié)點(diǎn)；跨過(guò)具有所述存儲(chǔ)節(jié)點(diǎn)的所得到的結(jié)構(gòu)上的至少一對(duì)鰭和第三絕緣層形成控制柵電極。
在一個(gè)實(shí)施例中，蝕刻第三絕緣層可以包括在鰭和第一溝槽中的第三絕緣層上形成第二光致抗蝕劑圖案；以及使用所述第二光致抗蝕劑圖案作為蝕刻保護(hù)掩模，蝕刻所述第二溝槽中的第三絕緣層。
在一個(gè)實(shí)施例中，控制柵電極的柵極長(zhǎng)度可以是1F，第一溝槽的寬度可以是0.5F，第二溝槽的寬度可以是1F。
在一個(gè)實(shí)施例中，存儲(chǔ)節(jié)點(diǎn)可以包括多晶硅、硅鍺、硅或金屬點(diǎn)、納米晶體或氮化硅層。
在一個(gè)實(shí)施例中，第三絕緣層可以包括氧化硅層。


通過(guò)參考附圖詳細(xì)地說(shuō)明本發(fā)明的示范性實(shí)施例，本發(fā)明的上述及其它特征和優(yōu)點(diǎn)將變得更加明顯，在附圖中圖1是圖示根據(jù)本發(fā)明實(shí)施例的非易失存儲(chǔ)裝置的透視圖；圖2A是沿圖1的非易失存儲(chǔ)裝置的線I-I`截取的橫截面視圖；圖2B是沿圖1的非易失存儲(chǔ)裝置的線II-II`截取的橫截面視圖；圖3是圖示了本發(fā)明的非易失存儲(chǔ)裝置的NAND結(jié)構(gòu)的電路布圖的示意圖；
圖4到11是圖示制備根據(jù)本發(fā)明的一個(gè)實(shí)施例的非易失存儲(chǔ)裝置的制造方法的橫截面視圖。
具體實(shí)施例方式
下面，現(xiàn)將參考顯示本發(fā)明優(yōu)選實(shí)施例的附圖更加全面地描述本發(fā)明。但是，本發(fā)明可以實(shí)現(xiàn)為許多不同的形式且不應(yīng)解釋為限于這里所闡述的實(shí)施例。而是，提供這些實(shí)施例使得本公開(kāi)充分和完整，且向那些本領(lǐng)域的普通技術(shù)人員全面地傳達(dá)本發(fā)明。整個(gè)說(shuō)明書(shū)中類(lèi)似的數(shù)字代表類(lèi)似的元件。
參考顯示本發(fā)明優(yōu)選實(shí)施例的附圖更加全面地描述本發(fā)明。但是，本發(fā)明可以實(shí)現(xiàn)為許多不同的形式且不應(yīng)解釋為限于這里所闡述的實(shí)施例。而是，提供這些實(shí)施例使得本公開(kāi)充分和完整，且向那些本領(lǐng)域的普通技術(shù)人員全面地傳達(dá)本發(fā)明。在附圖中，為了清楚而夸大了層和區(qū)域的尺寸及相對(duì)尺寸。
可以理解當(dāng)元件或?qū)颖环Q(chēng)為在另一元件或?qū)印吧稀被颉斑B接到”、“耦合到”另一元件或?qū)訒r(shí)，它可以直接在其他元件或?qū)由?、直接連接或耦合到其它元件或?qū)樱蚩梢源嬖谥虚g的元件或?qū)?。相反，?dāng)元件被稱(chēng)為“直接”在其他元件或?qū)印吧稀被颉爸苯舆B接到”、“直接耦合到”其它元件或?qū)訒r(shí)，則沒(méi)有中間元件或?qū)哟嬖凇Ｍㄆ嗨频臉?biāo)號(hào)指示相似的元件。這里所用的術(shù)語(yǔ)“和/或”包括相關(guān)列舉項(xiàng)目的一個(gè)或更多的任何和所有組合。
可以理解雖然術(shù)語(yǔ)第一、第二和第三等可以于此用來(lái)描述各種元件、部件、區(qū)域、層和/或部分，這些元件、部件、區(qū)域、層和/或部分應(yīng)不受這些術(shù)語(yǔ)限制。這些術(shù)語(yǔ)只用于區(qū)分一個(gè)元件、部件、區(qū)域、層或部分與其他元件、部件、區(qū)域、層或部分。因此，以下討論的第一元件、部件、區(qū)域、層或部分可以被稱(chēng)為第二元件、部件、區(qū)域、層或部分，而不背離本發(fā)明的教授。
在這里為了描述的方便，可以使用空間相對(duì)術(shù)語(yǔ)，諸如“下面”、“下方”、“下”、“上方”、“上”等，來(lái)描述一個(gè)元件或特征和其他(諸)元件或(諸)特征如圖中所示的關(guān)系?？梢岳斫饪臻g相對(duì)術(shù)語(yǔ)旨在包含除了在圖中所繪的方向之外的裝置在使用或操作中的不同方向。例如，如果在圖中的裝置被翻轉(zhuǎn)，被描述為在其他元件或特征的“下方”或“下面”的元件則應(yīng)取向在所述其他元件或特征的“上方”。因此，示范性術(shù)語(yǔ)“下方”可以包含下方和上方兩個(gè)方向。裝置也可以有其它取向(旋轉(zhuǎn)90度或其它取向)且相應(yīng)地解釋這里所使用的空間相對(duì)描述語(yǔ)。
這里所使用的術(shù)語(yǔ)是只為了描述特別的實(shí)施例的目的且不旨在限制本發(fā)明。如這里所用，單數(shù)形式也旨在包括復(fù)數(shù)形式，除非內(nèi)容清楚地指示另外的意思。還應(yīng)理解，本說(shuō)明書(shū)中使用的術(shù)語(yǔ)“包括”指定了存在所述的部件、整體、步驟、操作、元件和/或構(gòu)件，但不排除存在或增加一個(gè)或多個(gè)其他部件、整體、步驟、操作、元件、構(gòu)件和/或其組。
參考剖面圖示在這里描述了本發(fā)明的實(shí)施例，該圖示是本發(fā)明的理想實(shí)施例(和中間結(jié)構(gòu))的示意圖。因此，可以預(yù)期由于例如制造技術(shù)和/或公差引起的圖示的形狀的變化。因此，本發(fā)明的實(shí)施例不應(yīng)解釋為限于這里所示的特別的區(qū)域形狀，而是包括由于例如由制造引起的形狀的偏離。例如，被示為矩形的注入?yún)^(qū)可以通常具有倒圓或曲線的特征和/或在其邊緣具有注入濃度的梯度而不是從注入?yún)^(qū)到非注入?yún)^(qū)的二元變化。相似地，通過(guò)注入形成的埋入?yún)^(qū)可以在埋入?yún)^(qū)和通過(guò)其產(chǎn)生注入的表面之間的區(qū)域中產(chǎn)生一些注入。因此，圖中示出的區(qū)域本質(zhì)上是示意性的且它們的形狀不旨在示出裝置的區(qū)域的實(shí)際形狀且不旨在限制本發(fā)明的范圍。
除非另有限定，否則這里使用的所有術(shù)語(yǔ)(包括技術(shù)和科學(xué)術(shù)語(yǔ))具有本發(fā)明所屬技術(shù)領(lǐng)域的普通技術(shù)人員通常理解的意思。還應(yīng)理解，例如那些在通常使用的詞典中定義的術(shù)語(yǔ)應(yīng)該被解釋為具有與相關(guān)技術(shù)環(huán)境中一致的意思，且不應(yīng)理解為過(guò)度理想或過(guò)度正式的意思，除非清楚地如此限定。
圖1是圖示根據(jù)本發(fā)明實(shí)施例的非易失存儲(chǔ)裝置100的透視圖。圖2A是沿圖1的非易失存儲(chǔ)裝置100的線I-I`截取的橫截面視圖，圖2B是沿圖1的非易失存儲(chǔ)裝置100的線II-II`截取的橫截面視圖。
參考圖1、2A和2B，非易失存儲(chǔ)裝置100包括在兩個(gè)或多個(gè)鰭105a、105b中形成的溝道區(qū)域160a、160b，并包括例如基本垂直跨過(guò)鰭105a、105b的多個(gè)控制柵電極140。成對(duì)的存儲(chǔ)節(jié)點(diǎn)130a、130b可以插入在溝道區(qū)域160a、160b和控制柵電極140之間。
在實(shí)施例中，非易失存儲(chǔ)裝置100可以包括閃存和SONOS存儲(chǔ)器。本發(fā)明的非易失存儲(chǔ)裝置100并非限制于其名字而是限制于它的結(jié)構(gòu)。
半導(dǎo)體襯底110可以包括主體102和從主體102突出并彼此間隔開(kāi)的兩個(gè)或多個(gè)鰭105a、105b。例如，鰭105a、105b可以在方向X1上彼此間隔開(kāi)，并可以沿方向X2延伸。半導(dǎo)體襯底110可以是塊狀硅、塊狀硅鍺、或包括形成于塊狀硅或塊狀硅鍺上的硅或硅鍺外延層的復(fù)合結(jié)構(gòu)。即，鰭105a、105b可以是由與主體102相同的材料構(gòu)成，或者可以是由形成在主體102上的外延層形成。雖然在圖中圖示了成對(duì)的鰭105a、105b，但是可以沿方向X1布置多個(gè)鰭。
埋入絕緣層115掩埋在成對(duì)的鰭105a、105b之間。埋入絕緣層115可以將鰭105a、105b的內(nèi)側(cè)壁絕緣。隔離層120可以形成在鰭105a、105b的外側(cè)表面上，自主體102的期望深度或預(yù)定深度。即，隔離層120可以覆蓋鰭105a、105b的外側(cè)表面的下部，但是顯露鰭105a、105b外側(cè)表面的上部。埋入絕緣層115和隔離層120可以隔離鰭105a、105b和裝置元件，但是在本發(fā)明中元件的名字并不限于特定的那些。例如，埋入絕緣層115和隔離層120可以包括具有良好絕緣和/或良好掩埋特性的氧化硅層。
基于方向X1，可以形成絕緣體上硅(SOI)結(jié)構(gòu)，其中埋入絕緣層115、鰭105a、105b之一和控制柵電極140依序堆疊。但是，本發(fā)明的結(jié)構(gòu)可以不同于典型的SOI結(jié)構(gòu)，其中有源區(qū)域自半導(dǎo)體主體浮置，事實(shí)上鰭105a、105b沿方向X3連接到主體102。因此，本發(fā)明中半導(dǎo)體襯底110的結(jié)構(gòu)可以被稱(chēng)為類(lèi)SOI結(jié)構(gòu)，隨后將對(duì)其特性進(jìn)行說(shuō)明。
柵絕緣層125a、125b可以分別形成在鰭105a、105b的一個(gè)或多個(gè)外側(cè)表面和一個(gè)或多個(gè)上表面上。因?yàn)闁沤^緣層125a、125b可以作為電荷的隧穿路徑，所以它們可以被稱(chēng)為隧穿絕緣層。例如，柵絕緣層125a、125b可以由氧化硅層、氮化硅層、高k介電層或它們的組合層形成。
存儲(chǔ)節(jié)點(diǎn)130a、130b可以分別至少部分地插入在柵絕緣層125a、125b和控制柵電極140之間。例如，存儲(chǔ)節(jié)點(diǎn)130a、130b可以形成在鰭105a、105b的一個(gè)或多個(gè)外側(cè)表面的側(cè)壁上，并且可不形成在鰭105a、105b的上表面上(或者反之)。這可以是因?yàn)轹?05a、105b的上表面面積小于其側(cè)表面。
存儲(chǔ)節(jié)點(diǎn)130a、130b可以形成來(lái)包括多晶硅、硅鍺、硅或金屬點(diǎn)、納米晶體、氮化硅層或其組合。例如由多晶硅或硅鍺構(gòu)成的存儲(chǔ)節(jié)點(diǎn)130a、130b可以用作浮置電荷存儲(chǔ)層。作為另一個(gè)示例，由硅或金屬點(diǎn)、納米晶體或氮化硅層構(gòu)成的存儲(chǔ)節(jié)點(diǎn)130a、130b可以用作局域電荷俘獲層。閃存可以使用浮置電荷存儲(chǔ)層，SONOS存儲(chǔ)器可以使用電荷俘獲層。
溝道區(qū)域160a、160b可以形成在鰭105a、105b的外側(cè)表面的上部和/或其105a、105b的上表面中的一個(gè)或多個(gè)表面周?chē)?。埋入絕緣層115可以掩埋在鰭105a、105b的內(nèi)側(cè)表面中，并且在鰭105a、105b的內(nèi)側(cè)表面中可以不形成溝道。但是，考慮到相對(duì)面積，用于電荷的主導(dǎo)電路徑可以是形成在鰭105a、105b的外側(cè)表面上的溝道區(qū)域160a、160b。
通過(guò)控制鰭105a、105b的高度，例如，由隔離層120所顯露的鰭105a、105b的上部的高度，可以控制溝道區(qū)域160a、160b的面積。所以，使用形成在鰭105a、105b中的溝道區(qū)域160a、160b，非易失存儲(chǔ)裝置100的工作電流即其速度可得到增加，并且因此非易失存儲(chǔ)裝置100的性能得以改善。
至少一對(duì)源極區(qū)域145和漏極區(qū)域150可以形成在溝道區(qū)域160a、160b兩側(cè)的鰭105a、105b部分。源極區(qū)域145和漏極區(qū)域150可以顛倒。相鄰的溝道區(qū)域160a、160b可以共享源極區(qū)域145和漏極區(qū)域150。源極區(qū)域145和漏極區(qū)域150可以與主體102或剩余的鰭105a、105b區(qū)域形成二極管結(jié)。例如，如果源極區(qū)域145和漏極區(qū)域150摻雜有n型雜質(zhì)，剩余的鰭105a、105b區(qū)域或主體102可以摻雜有p型雜質(zhì)。
控制柵電極140可以圍繞溝道區(qū)域160a、160b和埋入絕緣層115，并且可以由隔離層120從主體102絕緣。即，控制柵電極140可以形成來(lái)沿方向X1延伸，并且可以沿方向X2彼此間隔開(kāi)?？刂茤烹姌O140的數(shù)量并不限制本發(fā)明實(shí)施例的范圍。控制柵電極140可以由多晶硅、金屬、金屬硅化物或它們的組合層構(gòu)成。
雖然在圖中未示出，非易失存儲(chǔ)裝置100還可以包括在控制柵電極140和存儲(chǔ)節(jié)點(diǎn)130a、130b之間的阻斷絕緣層。例如，如果存儲(chǔ)節(jié)點(diǎn)130a、130b由比如多晶硅或硅鍺的導(dǎo)電材料構(gòu)成，可以使用阻斷絕緣層。例如，阻斷絕緣層可以由氧化硅層構(gòu)成。
考慮到非易失存儲(chǔ)裝置100的工作特性，形成在鰭105a、105b中的溝道區(qū)域160a、160b以及源極區(qū)域145和漏極區(qū)域150的耗盡區(qū)域可能是有限的。例如，隨著鰭105a、105b寬度更窄，耗盡區(qū)域可能進(jìn)一步受限。
例如，耗盡區(qū)域可以被限制在鰭105a、105b的寬度方向，即方向X1上，但是可以沿著方向X3形成。但是，隨著鰭105a、105b的寬度減少，沿著方向X3形成的耗盡區(qū)域的影響可以顯著地降低。
因此，盡管鰭105a、105b連接到主體102，鰭105a、105b變?yōu)轭?lèi)似于SOI結(jié)構(gòu)的結(jié)構(gòu)，即類(lèi)SOI結(jié)構(gòu)。因此，可以減小可能由于耗盡層的延伸所產(chǎn)生的截止電流和結(jié)泄漏電流。此外，通過(guò)對(duì)主體102施加電壓，保持了對(duì)鰭105a、105b施加主體偏壓的優(yōu)點(diǎn)。
本發(fā)明的非易失存儲(chǔ)裝置100的電路布圖在圖3中圖示。參考圖1到圖3，非易失存儲(chǔ)裝置100可以是NAND結(jié)構(gòu)閃存或SONOS存儲(chǔ)器。控制柵電極140可以用作字線WL，鰭105a、105b可以用作位線BL。例如，鰭105a、105b的源極區(qū)域145和漏極區(qū)域150可以連接到位線BL。字線WL的數(shù)量可以根據(jù)一個(gè)NAND單元的單位決定?；诼袢虢^緣層115，成對(duì)的NAND單元可以彼此絕緣。位線BL可以經(jīng)串選擇線(SSL)連接到字線WL，并且可以經(jīng)地選擇線(GSL)連接到接地公共源極線(CSL)。因此，通過(guò)導(dǎo)通SSL和GSL并選擇一條位線BL，可以訪問(wèn)設(shè)置在一條線中的NAND單元。NAND單元的具體操作對(duì)于本領(lǐng)域的普通技術(shù)人員是公知的，對(duì)其的詳細(xì)說(shuō)明省略了。
在實(shí)施例中，控制柵電極140的柵極長(zhǎng)度W1可以是1F，鰭105a、105b的寬度W2可以是0.25F，埋入絕緣層115的寬度W3可以是0.5F。與構(gòu)成成對(duì)的NAND單元的每個(gè)鰭105a、105b的外側(cè)表面相鄰的隔離層120的寬度W4可以是0.5F。因此，基于字線WL方向，即方向X1，成對(duì)的NAND單元的長(zhǎng)度可以是2F。而且，控制柵電極140的隔離距離W5可以是1F。因此，基于位線BL方向，即方向X2，包括一個(gè)控制柵電極140的一個(gè)單位單元的長(zhǎng)度可以是2F。成對(duì)的單位單元沿方向X2連接，因此形成成對(duì)的NAND單元結(jié)構(gòu)。
因此，一條字線WL和兩條位線BL可以包括在2F×2F的面積內(nèi)。即，一對(duì)單位單元可以形成在2F×2F的面積內(nèi)。所以，與一個(gè)單位單元形成在2F×2F面積內(nèi)的傳統(tǒng)情形相比，根據(jù)本發(fā)明實(shí)施例的非易失存儲(chǔ)裝置可以?xún)杀对黾訂挝粏卧募啥?。即，由埋入絕緣層115分離的成對(duì)NAND單元可以占據(jù)與傳統(tǒng)NAND單元相同的面積。因此，在一個(gè)NAND單元以單級(jí)單元(SLC)方式工作存儲(chǔ)一個(gè)單獨(dú)的位的情形，2F×2F面積對(duì)于制造兩個(gè)位是必須的，并且每個(gè)位的面積可以是2F2。作為另外一個(gè)示例，在一個(gè)NAND單元以多級(jí)單元(MLC)方式工作存儲(chǔ)兩個(gè)位的情形，2F×2F面積對(duì)于制造四個(gè)位是必須的，并且每個(gè)位的面積可以是1F2。
圖4到11是圖示制備根據(jù)本發(fā)明的一個(gè)實(shí)施例的非易失存儲(chǔ)裝置的制造方法的橫截面視圖。根據(jù)本發(fā)明的方法的非易失存儲(chǔ)裝置的結(jié)構(gòu)如圖1到3所示。圖4到11是沿圖1的方向X1，即圖1的線I-I`截取的橫截面視圖。
參考圖4，第一絕緣層圖案210可以形成在例如塊狀硅的半導(dǎo)體襯底205上。例如，第一絕緣層圖案210可以由氧化硅層形成。然后，第二絕緣層分隔體212形成在第一絕緣層圖案210的側(cè)壁上。例如，第二絕緣層分隔體212可以是氮化硅層。更具體而言，第二絕緣層分隔體212可以是通過(guò)形成第二絕緣層(未示出)和各向異性蝕刻第二絕緣層而形成的。
參考圖5，可以使用第一絕緣層圖案210(圖4)和第二絕緣層分隔體212(圖4)作為蝕刻保護(hù)掩模對(duì)半導(dǎo)體襯底205進(jìn)行蝕刻，由此形成第一溝槽215。例如，基于之后將形成的控制柵電極250(圖11)的柵極長(zhǎng)度，第一溝槽215可以形成為寬度0.5F。例如，控制柵電極250(圖11)的柵極長(zhǎng)度可以是1F。然后，第一絕緣層圖案210和第二絕緣層分隔體212可以被移除。
參考圖6，第一光致抗蝕劑圖案220可以形成來(lái)掩埋第一溝槽215，并在第一溝槽215的兩個(gè)方向上以期望或預(yù)定寬度延伸到半導(dǎo)體襯底205。例如，可以通過(guò)在具有第一溝槽215的所得到的結(jié)構(gòu)的整個(gè)表面上形成光致抗蝕劑層(未示出)并使用光刻和蝕刻技術(shù)對(duì)該光致抗蝕劑層構(gòu)圖而形成第一光致抗蝕劑圖案220。
參考圖7，可以使用第一光致抗蝕劑圖案220(圖6)作為蝕刻保護(hù)掩模對(duì)半導(dǎo)體襯底205蝕刻，由此形成第二溝槽222。第一光致抗蝕劑圖案220(圖6)被去除，由此形成限制于第一和第二溝槽215、222并從半導(dǎo)體襯底205突出的至少一對(duì)鰭210。鰭210的寬度可以由延伸到半導(dǎo)體襯底205上的第一光致抗蝕劑圖案220(圖6)的寬度確定。例如，鰭210的寬度可以是0.25F。
參考圖8，形成掩埋第一和第二溝槽215、222(圖7)的第三絕緣層225。例如，可以通過(guò)在具有鰭210的所得的結(jié)構(gòu)的整個(gè)表面上沉積氧化硅層，并將該氧化硅層平面化直到鰭210顯露而形成第三絕緣層225。該平面化可以使用回蝕工藝或化學(xué)機(jī)械拋光工藝而進(jìn)行。
參考圖9，將掩埋第二溝槽222(圖7)的第三絕緣層225可以選擇性地蝕刻達(dá)到期望或預(yù)定深度。例如，可以形成第二光致抗蝕劑圖案230來(lái)覆蓋掩埋鰭210和第一溝槽215的第三絕緣層225?？梢允褂玫诙庵驴刮g劑圖案230作為蝕刻保護(hù)掩模蝕刻第三絕緣層225。因此，鰭210的外側(cè)表面可以暴露至期望或預(yù)定高度。即，鰭210的外側(cè)表面的上部分可以顯露，而鰭210的下部則由被蝕刻后的第三絕緣層225｀圍繞?？梢匀コ诙庵驴刮g劑圖案230。
參考圖10，柵極絕緣層235可以形成在圍繞第三絕緣層225的鰭210的外側(cè)表面的暴露上部和暴露的上表面上。例如，柵極絕緣層235可以是由氧化硅層、氮化硅層、高k介電層或它們的組合層形成。柵極絕緣層235可以是通過(guò)熱氧化鰭210或使用化學(xué)氣相沉積(CVD)工藝沉積材料層而形成。
可以在形成在鰭210暴露的外側(cè)表面上的柵極絕緣層235的側(cè)壁上形成存儲(chǔ)節(jié)點(diǎn)240。例如，存儲(chǔ)節(jié)點(diǎn)240可以垂直地形成在半導(dǎo)體襯底205上。存儲(chǔ)節(jié)點(diǎn)240可以形成來(lái)包括多晶硅、硅鍺、硅或金屬點(diǎn)、納米晶體或氮化硅層。
參考圖11，控制柵電極250可以形成來(lái)跨過(guò)在具有存儲(chǔ)節(jié)點(diǎn)240的所得到的結(jié)構(gòu)上的鰭210和第三絕緣層225?？刂茤烹姌O250可以通過(guò)沉積控制柵電極層(未示出)并然后使用光刻和蝕刻技術(shù)對(duì)該控制柵電極層構(gòu)圖而形成。在對(duì)控制柵電極層構(gòu)圖之前，還可以進(jìn)一步包括平面化控制柵電極層的工藝。而且，在形成控制柵電極250之前，還可以形成圍繞存儲(chǔ)節(jié)點(diǎn)240的阻斷絕緣層(未示出)。
控制柵電極250分隔距離可以是1F。具有一對(duì)由第三絕緣層225分隔開(kāi)的存儲(chǔ)節(jié)點(diǎn)240的成對(duì)單位單元可以形成在2F×2F的面積內(nèi)。因此，基于每個(gè)位的面積，根據(jù)本發(fā)明的方法的非易失存儲(chǔ)裝置可以具有是傳統(tǒng)裝置的兩倍的集成度。
根據(jù)如上所述的方法的非易失存儲(chǔ)裝置利用類(lèi)SOI結(jié)構(gòu)，并且可以減少截?cái)嚯娏骱?或結(jié)泄漏電流。
雖然本發(fā)明的實(shí)施例描述為具有NAND結(jié)構(gòu)，但本發(fā)明的實(shí)施例也可以提出NOR結(jié)構(gòu)。
雖然描述了形成鰭的實(shí)施例，但可以使用任何由半導(dǎo)體襯底形成鰭的技術(shù)。
盡管參考本發(fā)明的示范性實(shí)施例具體示出和說(shuō)明了本發(fā)明，但是本領(lǐng)域的普通技術(shù)人員應(yīng)該理解，可以進(jìn)行各種形式和細(xì)節(jié)上的修改而不脫離權(quán)利要求所界定的精神和范圍。
權(quán)利要求
1.一種非易失存儲(chǔ)裝置，包括半導(dǎo)體襯底，包括主體和至少一對(duì)鰭，所述至少一對(duì)鰭由所述主體形成并從其突出并沿一個(gè)方向彼此間隔開(kāi)。
2.根據(jù)權(quán)利要求1的非易失存儲(chǔ)裝置，其中所述至少一對(duì)鰭自所述主體不浮置。
3.根據(jù)權(quán)利要求1的非易失存儲(chǔ)裝置，其中所述非易失存儲(chǔ)裝置是閃存。
4.根據(jù)權(quán)利要求1的非易失存儲(chǔ)裝置，其中所述非易失存儲(chǔ)裝置是半導(dǎo)體-氧化物-氮化物-氧化物-半導(dǎo)體(SONOS)存儲(chǔ)器。
5.根據(jù)權(quán)利要求1的非易失存儲(chǔ)裝置，其中所述非易失存儲(chǔ)裝置具有與非結(jié)構(gòu)。
6.根據(jù)權(quán)利要求1的非易失存儲(chǔ)裝置，其中所述非易失存儲(chǔ)裝置具有或非結(jié)構(gòu)。
7.根據(jù)權(quán)利要求1的非易失存儲(chǔ)裝置，還包括至少一對(duì)溝道區(qū)域，形成在所述至少一對(duì)鰭的外側(cè)表面的至少上部分和所述至少一對(duì)鰭的上表面的表面附近；至少一個(gè)控制柵電極，沿著不同于所述一個(gè)方向的方向來(lái)延伸，并且與所述半導(dǎo)體襯底絕緣；以及至少一對(duì)存儲(chǔ)節(jié)點(diǎn)，插入在形成于所述至少一對(duì)鰭的外側(cè)表面的上部分上的至少一個(gè)控制柵電極和至少一對(duì)溝道區(qū)域之間。
8.根據(jù)權(quán)利要求7的非易失存儲(chǔ)裝置，其中所述至少一對(duì)存儲(chǔ)節(jié)點(diǎn)包括多晶硅、硅鍺、硅或金屬點(diǎn)、納米晶體或氮化硅層。
9.根據(jù)權(quán)利要求7的非易失存儲(chǔ)裝置，其中，沿著所述一個(gè)方向的所述至少一個(gè)控制柵電極的柵極長(zhǎng)度是1F，沿著所述不同方向的至少一對(duì)鰭的每個(gè)鰭的寬度是0.25F。
10.根據(jù)權(quán)利要求7的非易失存儲(chǔ)裝置，其中所述至少一對(duì)鰭作為位線操作且所述至少一個(gè)控制柵電極作為字線操作。
11.根據(jù)權(quán)利要求7的非易失存儲(chǔ)裝置，還包括第一絕緣層，形成在所述主體和位于所述至少一對(duì)鰭之間的埋入部分上；至少一對(duì)源和漏區(qū)，沿所述一個(gè)方向彼此間隔開(kāi)，并形成在所述至少一對(duì)鰭中；其中所述至少一對(duì)溝道區(qū)設(shè)置在所述至少一對(duì)源和漏區(qū)之間；和第二絕緣層，形成在所述至少一對(duì)溝道區(qū)上；其中所述至少一個(gè)控制柵電極延伸來(lái)跨過(guò)所述第一絕緣層和第二絕緣層。
12.根據(jù)權(quán)利要求11的非易失存儲(chǔ)裝置，還包括第三絕緣層，形成來(lái)暴露所述主體上的所述至少一對(duì)鰭的外側(cè)表面的上部分，并絕緣所述主體和控制柵電極。
13.根據(jù)權(quán)利要求11的非易失存儲(chǔ)裝置，其中所述第一絕緣層沿所述不同方向的寬度是1F。
14.根據(jù)權(quán)利要求11的非易失存儲(chǔ)裝置，其中，所述第一絕緣層包括氧化硅層。
15.根據(jù)權(quán)利要求5的非易失存儲(chǔ)裝置，其中所述至少一對(duì)鰭作為至少一對(duì)位線操作，所述非易失存儲(chǔ)裝置還包括第一絕緣層埋入部分，位于所述至少一對(duì)鰭和所述主體之間以絕緣所述至少一對(duì)位線；多條字線，沿所述一個(gè)方向延伸跨過(guò)所述至少一對(duì)鰭并彼此間隔開(kāi)，并且由多個(gè)自所述半導(dǎo)體襯底絕緣的控制柵電極構(gòu)成；第二絕緣層，插入在所述多條字線和所述至少一對(duì)鰭之間；以及至少一對(duì)存儲(chǔ)節(jié)點(diǎn)，插入在所述多條字線和所述第二絕緣層的至少部分之間。
16.根據(jù)權(quán)利要求15的非易失存儲(chǔ)裝置，其中，沿著所述一個(gè)方向的多個(gè)控制柵電極的柵極長(zhǎng)度是1F，沿著所述不同方向的至少一對(duì)鰭的每個(gè)鰭的寬度是0.25F。
17.根據(jù)權(quán)利要求15的非易失存儲(chǔ)裝置，其中，沿著不同方向的第一絕緣層的寬度是1F。
18.根據(jù)權(quán)利要求15的非易失存儲(chǔ)裝置，其中，沿著所述一個(gè)方向的多個(gè)控制柵電極的每個(gè)之間的間隔距離是1F。
19.根據(jù)權(quán)利要求15的非易失存儲(chǔ)裝置，其中，所述至少一對(duì)存儲(chǔ)節(jié)點(diǎn)包括多晶硅、硅鍺、硅或金屬點(diǎn)、納米晶體或氮化硅層。
20.根據(jù)權(quán)利要求15的非易失存儲(chǔ)裝置，其中所述第一絕緣層包括氧化硅層。
21.一種制備非易失存儲(chǔ)裝置的方法，包括由包括主體的半導(dǎo)體襯底形成至少一對(duì)鰭，從所述主體突出并沿一個(gè)方向彼此間隔開(kāi)。
22.根據(jù)權(quán)利要求21的方法，其中所述至少一對(duì)鰭自所述主體不浮置。
23.根據(jù)權(quán)利要求21的方法，其中所述非易失存儲(chǔ)裝置是閃存。
24.根據(jù)權(quán)利要求21的方法，其中所述非易失存儲(chǔ)裝置是半導(dǎo)體-氧化物-氮化物-氧化物-半導(dǎo)體(SONOS)存儲(chǔ)器。
25.根據(jù)權(quán)利要求21的方法，其中所述非易失存儲(chǔ)裝置具有與非結(jié)構(gòu)。
26.根據(jù)權(quán)利要求21的方法，其中所述非易失存儲(chǔ)裝置具有或非結(jié)構(gòu)。
27.根據(jù)權(quán)利要求21的方法，其中形成所述至少一對(duì)鰭還包括在半導(dǎo)體襯底上形成第一絕緣層圖案；在所述第一絕緣層圖案的側(cè)壁上形成第二絕緣層間隔體；使用所述第一絕緣層圖案和第二絕緣層間隔體作為蝕刻保護(hù)掩模蝕刻所述半導(dǎo)體襯底，由此形成第一溝槽；在所述第一溝槽中形成第一光致抗蝕劑圖案，并沿至少兩個(gè)方向在所述半導(dǎo)體襯底上方延伸給定寬度；使用所述第一光致抗蝕劑圖案作為蝕刻保護(hù)掩模蝕刻所述半導(dǎo)體襯底，由此形成第二溝槽；和去除所述第一光致抗蝕劑圖案，由此形成由所述第一溝槽和第二溝槽界定并從所述半導(dǎo)體襯底突出的至少一對(duì)鰭。
28.根據(jù)權(quán)利要求27的方法，其中所述第一溝槽的寬度是0.5F且所述第二溝槽的寬度是1F。
29.根據(jù)權(quán)利要求27的方法，其中所述至少一對(duì)鰭的每個(gè)鰭的寬度是0.25F。
30.根據(jù)權(quán)利要求27的方法，其中形成所述非易失存儲(chǔ)裝置還包括在界定所述鰭的第一溝槽和第二溝槽中形成第三絕緣層；選擇性地蝕刻在所述第二溝槽中的第三絕緣層，由此顯露圍繞所述第一溝槽中的第三絕緣層的至少一對(duì)鰭的外側(cè)表面；在圍繞所述第三絕緣層的至少一對(duì)鰭的顯露的外側(cè)表面和上表面上形成柵極絕緣層；在形成在所述至少一對(duì)鰭的顯露的外側(cè)表面上的柵極絕緣層的側(cè)壁上形成存儲(chǔ)節(jié)點(diǎn)；跨過(guò)具有所述存儲(chǔ)節(jié)點(diǎn)的所得到的結(jié)構(gòu)上的至少一對(duì)鰭和第三絕緣層形成控制柵電極。
31.根據(jù)權(quán)利要求30的方法，其中，蝕刻所述第三絕緣層包括在所述鰭和第一溝槽中的第三絕緣層上形成第二光致抗蝕劑圖案；以及使用所述第二光致抗蝕劑圖案作為蝕刻保護(hù)掩模，蝕刻所述第二溝槽中的第三絕緣層。
32.根據(jù)權(quán)利要求30的方法，其中，所述控制柵電極的柵極長(zhǎng)度是1F，第一溝槽的寬度是0.5F，第二溝槽的寬度是1F。
33.根據(jù)權(quán)利要求30的方法，其中，所述存儲(chǔ)節(jié)點(diǎn)包括多晶硅、硅鍺、硅或金屬點(diǎn)、納米晶體或氮化硅層。
34.根據(jù)權(quán)利要求30的方法，其中，所述第三絕緣層包括氧化硅層。
全文摘要
本發(fā)明提供了一種非易失存儲(chǔ)裝置及其制備方法，其通過(guò)減小每個(gè)位的面積和控制主體偏壓而具有提高的集成度并/或提高的性能。該非易失存儲(chǔ)裝置可以使用至少一對(duì)鰭的外側(cè)表面和/或上表面的表面部分作為至少一對(duì)溝道區(qū)域，該至少一對(duì)鰭從主體突出并彼此間隔開(kāi)地沿一個(gè)方向延伸。至少一個(gè)控制柵電極可以形成來(lái)跨過(guò)該溝道區(qū)域，并且至少一對(duì)存儲(chǔ)節(jié)點(diǎn)可以插入在控制柵電極和溝道區(qū)域之間的至少一個(gè)部分。
文檔編號(hào)H01L27/115GK1901201SQ200610108020
公開(kāi)日2007年1月24日 申請(qǐng)日期2006年7月24日 優(yōu)先權(quán)日2005年7月22日
發(fā)明者金元柱, 金錫必, 樸允童, 李殷洪, 玄在雄, 邊成宰, 李政勛 申請(qǐng)人:三星電子株式會(huì)社