專利名稱：半導體裝置及其制造方法
技術領域：
本發(fā)明涉及一種半導體裝置及其制造方法。
背景技術：
隨著半導體集成電路的高集成化和半導體芯片的小型化的不斷推進，需要有可對應細微間距的端子連接的安裝技術。作為與該要求普遍對應的安裝技術，例如有利用TCP(Tape Carrier Package卷帶式封裝)等的TAB(Tape Automated Bonding帶式自動焊接)安裝或者利用CSP(Chip Size Package芯片尺寸封裝)等的倒裝片安裝。這些安裝技術通常都是將凸起(hump)設置在半導體芯片的焊盤(pad)上。凸起例如最具代表性的是金凸起，其一般通過電鍍法形成。通過電鍍法形成金凸起的方法如下說明。
圖7是現(xiàn)有的半導體芯片的金凸起的截面圖。作為與內(nèi)部集成電路連接的布線一部分的焊盤502除了電連接區(qū)域的表面其余都由絕緣層(鈍化層膜)504覆蓋。
首先，通過濺鍍法形成凸點下金屬化層(金屬阻擋層及饋電用金屬層的層疊)506。然后，通過光刻技術形成抗蝕層508，該抗蝕層用于形成使焊盤502的電連接區(qū)域及其周圍部露出的凸起。接下來，按照抗蝕層508的圖案通過電鍍法使金鍍著生長。然后，剝離抗蝕層508后將鍍著生長上的金作為掩模，根據(jù)凸點下金屬化層的種類對凸點下金屬化層506進行濕式蝕刻。然后通過退火等處理形成凸起510。
如圖7所示，根據(jù)上述形成方法形成的凸起在具有深的凹部(開口)的狀態(tài)下形成金屬阻擋層。在電鍍法中根據(jù)金屬阻擋層的形狀鍍著生長金屬層，因此在凸起510的表面上產(chǎn)生反映開口形狀的凹部512。如此的凸起的表面是不平坦的，并對安裝性造成影響，因此，迫切希望形成具有平坦面的凸起。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種可形成具有平坦面的凸起的半導體裝置的制造方法及具有通過該制造方法形成的凸起的半導體裝置。
(1)本發(fā)明涉及的半導體裝置包括半導體層；電極墊，設置于上述半導體層的上面；絕緣層，設置于上述電極墊的上面，具有使該電極墊的至少一部分露出的開口；以及凸起，至少設置于上述開口上，其中，上述凸起包括第一凸起層，設置于上述開口上；底層，設置于上述第一凸起層的上面及該第一凸起層的周圍的上述絕緣層的上面；以及第二凸起層，設置于上述底層上。
根據(jù)本發(fā)明涉及的半導體裝置，可提供一種具有其上表面為平坦面的凸起的半導體裝置。因此，例如，當使基板上設置的布線圖案與凸起的上表面對置并連接時，在布線圖案與凸起之間設置有導電性的微粒，因此可提高該微粒的電連接性。其結(jié)果是，可提供一種具有良好的電連接、可靠性高的半導體裝置。
此外，在本發(fā)明中，所謂在規(guī)定的A層(下面稱為“A層”)的上面設置規(guī)定的B層(下面稱為“B層”)，是指包括在A層上直接設置B層，以及在A層上隔著其它層設置B層的情況。
本發(fā)明涉及的半導體裝置還可以采取下述方式。
(2)根據(jù)本發(fā)明涉及的半導體裝置，上述第一凸起層的上表面可低于上述電極墊上的上述絕緣層的上表面。
(3)根據(jù)本發(fā)明涉及的半導體裝置，上述第一凸起層的上表面可與上述電極墊上的上述絕緣層的上表面大致處于同一高度。
(4)根據(jù)本發(fā)明涉及的半導體裝置，集成電路設置于上述半導體層上，在上述集成電路的上面可設置上述電極墊及上述第二凸起層中的至少一個。
(5)本發(fā)明涉及的半導體裝置的制造方法，包括在半導體層的上面形成電極墊的步驟；在上述電極墊上，形成具有使上述電極墊的至少一部分露出的第一開口的絕緣層的步驟；通過無電鍍法(electroless plating)在上述第一開口上形成第一凸起層的步驟；在上述第一凸起層及該第一凸起層的周圍的上述絕緣層上形成底層的步驟；在上述底層上，形成具有至少置于上述第一凸起層上面的第二開口的掩模層的步驟；通過電鍍法(electroplating)在上述第二開口上形成第二凸起層的步驟；除去上述掩模層的步驟；以及作為上述第二凸起層的掩模，除去上述底層的步驟。
根據(jù)本發(fā)明涉及的半導體裝置的制造方法，可制造一種具有其上表面為平坦面的凸起的半導體裝置。在本發(fā)明涉及的半導體裝置的制造方法中，首先，在設置于電極墊上的開口上形成第一凸起層。因此，在接下來的步驟中可在減少了凹凸的表面、即提高了平坦性的面上形成底層。由此，當能夠形成平坦面的底層，并通過電鍍法形成第二凸起層時，可抑制如現(xiàn)有例中所說明的那種在第二凸起層的上表面生成的凹部。其結(jié)果是，可制造一種具有上表面平坦的凸起的半導體裝置。


圖1模式地示出本實施例涉及的半導體裝置的截面圖。
圖2是示出本實施例涉及的半導體裝置的制造步驟的截面圖。
圖3是示出本實施例涉及的半導體裝置的制造步驟的截面圖。
圖4是示出本實施例涉及的半導體裝置的制造步驟的截面圖。
圖5是示出本實施例涉及的半導體裝置的制造步驟的截面圖。
圖6是示出本變形例涉及的半導體裝置的制造步驟的截面圖。
圖7是示出現(xiàn)有例涉及的半導體裝置的制造步驟的截面圖。
具體實施例方式
以下，參照附圖對本發(fā)明的實施例的一個例子進行說明。
1.半導體裝置首先，參照圖1對本實施例涉及的半導體裝置進行說明。圖1模式地示出本實施例涉及的半導體裝置的截面圖。
如圖1所示，本實施例涉及的半導體裝置具有半導體層10。作為半導體層10可形成集成電路12。集成電路12的構(gòu)成沒有特別的限制，但是可以包括例如晶體管等的有源元件或者電阻、線圈、電容器等的無源元件。而且，半導體層10也可以是芯片形狀或者半導體晶片狀。
在半導體層10上設置有具有規(guī)定圖案的電極墊20。電極墊20可以由鋁或者銅等金屬形成。而且，電極墊20也可以設置于集成電路的上面。
在電極墊20的上面設置有絕緣層30。絕緣層30可以由例如SiO2、SiN、聚酰亞胺樹脂等形成。絕緣層30并不是覆蓋電極墊20的全部，而是具有用于使電極墊20至少一部分區(qū)域露出的開口32。在本實施例涉及的半導體裝置中，在電極墊20的中央?yún)^(qū)域，雖然圖示了具有正方形開口32的情況，但是并不只限于此。例如，具有圓形、除正方形以外的四邊形的任一種平面形狀的開口32都可以。
在本實施例涉及的半導體裝置中，在電極墊20的上面，至少在開口32上設置有凸起40。即，在電極墊20的露出面上設置有凸起40。凸起40包括設置于開口32的第一凸起層42、至少設置于第一凸起層42上的底層44、以及設置于底層44上的第二凸起層46。如圖1所示，第一凸起層42只設置于開口32上。而且，第一凸起層42具有與劃定開口32的絕緣層30的上表面大致相同的高度?？傊?，在后述形成第二凸起層的區(qū)域上，第一凸起層42的上表面與絕緣層30的上表面構(gòu)成了平坦的面。作為第一凸起層42可列舉是通過無電鍍法形成的具有鎳的層等。
在第一凸起層42及其周圍的絕緣層30的上面設置有底層44。底層44可以是通過電鍍形成金屬阻擋層及第二凸起層46時的饋電用金屬層的層疊，或者也可以是具有這兩個效果的材料的單層。作為底層44可列舉諸如是鈦鎢層、金(Au)層等。
在底層44上設置有第二凸起層46。俯視時，第二凸起層46具有大于第一凸起層42的圖案。第二凸起層46的上表面大致是平坦的面。作為第二凸起層46可以使用例如通過電鍍法形成的金等。
根據(jù)本實施例涉及的半導體裝置，具有平坦的面的安裝面(第二凸起層46的上表面)。因此，例如，在安裝的時候，可提高電連接凸起40與凸起40的引線之間存在的導電性微粒的電連接性等，還可提高安裝性。其結(jié)果是，根據(jù)本發(fā)明的半導體裝置，可提供一種提高了安裝性，可靠度高的半導體裝置。
2.半導體裝置的制造方法接下來，參照圖2至圖5對圖1所示的半導體裝置的制造方法進行說明。圖2至圖5模式地示出了本發(fā)明涉及的半導體裝置的制造步驟。
如圖2所示，首先準備具有規(guī)定圖案的半導體層10。如上所述，作為半導體層10可形成集成電路。而且，半導體層10可以是芯片形狀或者半導體晶片形狀中的任一個形狀。然后，在半導體層10的上面層壓有絕緣層及布線層(未圖示)，并在其上面形成電極墊20。電極墊20隔著中間布線層與半導體層10電連接。在電極墊20上形成絕緣層30。此絕緣層30可通過例如CVD法(化學氣相沉積法)形成。然后，為了使電極墊20露出，通過公知的光刻及蝕刻技術形成絕緣層30的圖案。由此，在電極墊20的中央部形成絕緣層30的開口32。而且，絕緣層30可以是由單層形成，也可以是由多層形成。
接下來，如圖3所示，在開口32中形成第一凸起層42。第一凸起層42是通過無電鍍法形成的。下面將以在由鋁層形成的電極墊20上形成含有鎳的金屬層作為第一凸起層42的情況為例進行說明。
在第一凸起層42的形成過程中，首先，進行鋅酸鹽處理。在此鋅酸鹽處理中，將電極墊20表面的Al(鋁)置換為Zn(鋅)。然后，進行金屬(例如Ni(鎳))的沉積處理。使半導體層10接觸處理液(例如無電鍍液)。在被鋅酸鹽處理過的電極墊20的表面上，通過引起Zn與Ni的置換反應使Ni層沉積。此時，處理溫度(電鍍液的溫度)、處理時間(電鍍時間)、處理液的量、處理液的pH值、處理次數(shù)等，都可以根據(jù)所希望的第一凸起層40的形狀進行適當?shù)卣{(diào)整。具體地說，可填充開口32，從而形成平坦面的第一凸起層42。如上，通過在開口32上形成第一凸起層42，可減少后述的底層形成面的凹凸。
下面，如圖4所示，在第一凸起層42及絕緣層30上形成底層44a。作為底層44a是為了防止電極墊20與后述的第二凸起層46兩者之間的擴散。底層44a可由一層或者多層形成，可通過例如濺鍍法形成。作為底層44a可由例如鈦鎢(Tiw)層形成。而且，當層壓形成底層時，在鈦鎢(Tiw)層上可形成金(Au)層。然后，在底層44a上形成掩模層M1。作為掩模層M1可使用例如抗蝕層。在具有第一凸起層42的區(qū)域上，掩模層M1具有含有第一凸起層42的開口50。
接下來，如圖5所示，在開口50中形成第二凸起層46。第二凸起層46是通過電鍍法形成的。作為材質(zhì)可使用例如金(Au)。然后，除去掩模層M1，除去露出的底層44a。總之，是將第二凸起層46作為掩模，除去底層44a。底層44a的除去可通過適應其材質(zhì)的各種除去方法來進行。由此，在第二凸起層46的下面形成底層44a，從而可形成由第一凸起層42、底層44a及第二凸起層46組成的凸起40。
通過以上步驟，可制造本實施例涉及的半導體裝置。根據(jù)本實施例涉及的半導體裝置的制造方法，可制造一種具有上表面為平坦面的凸起40的半導體裝置。在本發(fā)明涉及的半導體裝置的制造方法中，首先在設置于電極墊20上的開口32上形成第一凸起層42。因此，底層44a可形成于減少了凹凸的面上。其結(jié)果是，在底層44a上，通過電鍍法形成第二凸起層46時，可抑制由于如現(xiàn)有例中所說明的凸起510的上表面上的開口高低平面的差異而引起的凹部512的產(chǎn)生。
3.變形例接下來，參照圖6對本實施例涉及的半導體裝置的變形例進行說明。圖6是模式地示出本變形例涉及的半導體裝置的截面圖。此外，在本變形例中，第一凸起層42的上表面的位置是與上述實施例涉及的半導體裝置不同的例子。在以下的說明中對于與上述實施例相同的構(gòu)成及部件，省略對其的說明。
如圖6所示，位于電極墊20上，在開口32上形成第一凸起層42。第一凸起層42的上表面設置為低于開口32上端的位置?？傊?，本實施例涉及的半導體裝置具有由第一凸起層42的上表面與開口32的側(cè)面形成的凹部34。由于凹部34淺于開口32，所以與未設置第一凸起層42相比，底層44可設置于減少了凹凸的面上。因此，在底層44上可設置提高了平坦性的第二凸起層46。其結(jié)果是，根據(jù)本變形例涉及的半導體裝置，可提供一種具有與上述實施例涉及的半導體裝置相同的優(yōu)點，并提高了可靠性的半導體裝置。
此外，本發(fā)明并不限定于上述的實施方式，可有各種變形。例如，本發(fā)明包括與在實施方式中說明的結(jié)構(gòu)在實際上相同的結(jié)構(gòu)(例如，功能、方法以及結(jié)果相同的結(jié)構(gòu)，或者，目的以及結(jié)果相同的結(jié)構(gòu))。而且，本發(fā)明還包括置換實施方式中說明的結(jié)構(gòu)中的非本質(zhì)部分的結(jié)構(gòu)。并且，本發(fā)明還包括取得與實施方式中說明的結(jié)構(gòu)相同作用效果的結(jié)構(gòu)，或者可以達到相同目的的結(jié)構(gòu)。并且，本發(fā)明還包括在實施方式中說明的結(jié)構(gòu)中添加公知技術的結(jié)構(gòu)。
附圖標記說明10半導體層 12集成電路20電極墊 30絕緣層32、50開口 40凸起42第一凸起層 44底層46第二凸起層
權利要求
1.一種半導體裝置，包括半導體層；電極墊，設置于所述半導體層的上面；絕緣層，設置于所述電極墊上，具有使該電極墊至少一部分露出的開口；凸起，至少設置于所述開口上，其中，所述凸起包括第一凸起層，設置于所述開口上；底層，設置于所述第一凸起層的上面及該第一凸起層周圍的所述絕緣層的上面；以及第二凸起層，設置于所述底層上。
2.根據(jù)權利要求1所述的半導體裝置，其中，所述第一凸起層的上表面低于所述電極墊上的所述絕緣層的上表面。
3.根據(jù)權利要求1所述的半導體裝置，其中，所述第一凸起層的上表面與所述電極墊上的所述絕緣層的上表面大致在同一高度。
4.根據(jù)權利要求1至3中任一項所述的半導體裝置，其中，在所述半導體層中設置有集成電路，在所述集成電路的上面設置有所述電極墊及所述第二凸起層中的至少一個。
5.一種半導體裝置的制造方法，包括以下步驟在半導體層的上面形成電極墊的步驟；在所述電極墊上，形成具有使所述電極墊的至少一部分露出的第一開口的絕緣層的步驟；通過無電鍍法在所述第一開口上形成第一凸起層的步驟；在所述第一凸起層及該第一凸起層周圍的所述絕緣層上形成底層的步驟；在所述底層上，形成具有至少置于所述第一凸起層上面的第二開口的掩模層的步驟；通過電鍍法在所述第二開口上形成第二凸起層的步驟；除去所述掩模層的步驟；以及將所述第二凸起層作為掩模，除去所述底層的步驟。
全文摘要
本發(fā)明提供了一種半導體裝置，包括半導體層(10)；電極墊(20)，設置于上述半導體層(10)的上面；絕緣層(30)，設置于上述電極墊(20)上，具有使該電極墊(20)至少一部分露出的開口(32)；以及凸起(40)，至少設置于上述開口(32)上，其中，上述凸起(40)包括第一凸起層(42)，設置于上述開口(32)上；底層(44)，設置于上述第一凸起層(42)的上面及該第一凸起層(42)周圍的上述絕緣層(30)的上面；以及第二凸起層(46)，設置于上述底層(44)上。
文檔編號H01L21/28GK1913141SQ20061010955
公開日2007年2月14日 申請日期2006年8月8日 優(yōu)先權日2005年8月9日
發(fā)明者湯澤健 申請人:精工愛普生株式會社