專利名稱：具有薄膜晶體管的半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有薄膜晶體管(TFT)的半導(dǎo)體器件及制造該器件的方法。根據(jù)本發(fā)明的半導(dǎo)體器件可應(yīng)用于液晶顯示器(LCD)的電路元件，如用于像素的開關(guān)元件、用于驅(qū)動(dòng)電路的元件，等等。這里，對(duì)于TFT優(yōu)選通過(guò)多晶的硅(即，多晶硅)形成有源層。
背景技術(shù)：
通常，LCD器件包括其上以矩陣陣列布置TFT的基板(下面稱為“TFT基板”)、以預(yù)定間隙與該TFT基板相對(duì)的另一基板(下面被稱為“相對(duì)基板”)以及位于TFT基板和相對(duì)基板之間的液晶層。利用TFT基板的制造工序，為了保證制造成品率和TFT性能穩(wěn)定性，在每個(gè)工序中正確地控制圖形之間的對(duì)準(zhǔn)是重要的。
一種常規(guī)、通用的TFT基板的制造方法如下具體地，首先，在玻璃板上形成由二氧化硅(SiO2)、氮化硅(SiN)、氮氧化硅(SiON)等等構(gòu)成的絕緣背膜，然后通過(guò)化學(xué)氣相淀積(CVD)等，在該背膜上形成非晶硅膜。下面“非晶硅”可以被簡(jiǎn)化為“a-Si”。此后，在a-Si膜上形成第一光敏抗蝕劑膜，以及因此形成的a-Si膜經(jīng)受選擇性曝光工序和顯影工序，由此形成第一掩模，其具有用于第一對(duì)準(zhǔn)標(biāo)記的圖形。使用因此形成的第一掩膜，有選擇地刻蝕a-Si膜，以形成第一對(duì)準(zhǔn)標(biāo)記。此后，第一掩模被除去。
接下來(lái)，通過(guò)固相生長(zhǎng)、準(zhǔn)分子激光器退火等等晶化該a-Si膜(其中已形成了第一對(duì)準(zhǔn)標(biāo)記)，產(chǎn)生多晶的硅膜(下面可以被簡(jiǎn)單地稱為多晶硅膜)。然后，在該多晶硅膜上形成第二光敏抗蝕劑膜，并經(jīng)受選擇性曝光工序和顯影工序，產(chǎn)生第二掩模，其具有用于半導(dǎo)體島和第二對(duì)準(zhǔn)標(biāo)記的圖形。在第二光敏抗蝕劑膜的選擇曝光工序中，使用上述第一對(duì)準(zhǔn)標(biāo)記進(jìn)行對(duì)準(zhǔn)。
接下來(lái)，使用因此形成的第二掩模，有選擇地刻蝕該多晶硅膜。因此，該多晶硅膜被構(gòu)圖，以形成半導(dǎo)體島(即，多晶硅島)。同時(shí)，通過(guò)相同的多晶硅膜形成第二對(duì)準(zhǔn)標(biāo)記。此后，第二掩模被除去。
接著，形成第三光敏抗蝕劑膜，并經(jīng)受選擇曝光和顯影工序，由此形成第三掩模，其具有用于雜質(zhì)注入的圖形。然后，使用因此形成的第三掩模，將雜質(zhì)或摻雜劑離子有選擇地注入該島狀的多晶硅膜(即，多晶硅島)的源/漏形成區(qū)(該區(qū)域是之后將形成為源/漏區(qū)的區(qū)域，以及下面可以被稱為S/D形成區(qū))中。因此，在各個(gè)多晶硅島中形成源/漏區(qū)對(duì)(下面可以被稱為S/D區(qū))。在第三掩模被除去之后，通過(guò)準(zhǔn)分子激光器退火工序、熱退火工序等等激活注入到多晶硅島中的雜質(zhì)離子。
此后，連續(xù)地進(jìn)行用于柵絕緣膜形成、柵電極/線形成、層間絕緣膜形成、接觸孔形成和源/漏線形成的后續(xù)工序步驟，產(chǎn)生TFT基板。
如上所說(shuō)，利用TFT基板的常規(guī)制造方法，為了僅僅形成第一對(duì)準(zhǔn)標(biāo)記，必須進(jìn)行第一光敏抗蝕劑掩模的形成、曝光和顯影、a-Si膜的刻蝕，以及第一光敏抗蝕劑掩模的去除的五個(gè)工序步驟。因此，存在必需的工序步驟的總數(shù)增加和制造成本變高的問(wèn)題。因此，為了減小工序步驟的總數(shù)，研發(fā)并公開了各種措施，在2003年11月21日公開的日本未審查專利公開號(hào)2003-332349中公開了其例子。公開號(hào)2003-332349中公開的措施如下。
具體地，在玻璃板上形成的絕緣背膜上形成a-Si膜的步驟中，在玻璃板的外圍形成不放置a-Si膜的區(qū)域(即，不存在a-Si膜的區(qū)域)，同時(shí)，在玻璃板上不存在a-Si膜的區(qū)域內(nèi)部上形成放置a-Si膜的區(qū)域(即，a-Si膜形成區(qū))。在形成a-Si膜的步驟中，通過(guò)隱藏或覆蓋玻璃板的外圍，形成不存在a-Si膜的區(qū)域。然后，在不存在a-Si膜的區(qū)域和a-Si膜形成區(qū)上形成光敏抗蝕劑膜，然后有選擇地曝光和顯影因此形成的光敏抗蝕劑膜，由此形成一掩模，其具有用于雜質(zhì)注入的圖形和用于對(duì)準(zhǔn)標(biāo)記形成的圖形。在a-Si膜形成區(qū)上放置用于雜質(zhì)注入的圖形，以及在不存在a-Si膜的區(qū)域上放置用于對(duì)準(zhǔn)標(biāo)記形成的圖形。
接著，使用上述掩模，將預(yù)定的雜質(zhì)有選擇地注入a-Si膜中，然后使用相同的掩模，有選擇地刻蝕該絕緣背膜。結(jié)果，在a-Si膜的a-Si膜形成區(qū)中形成S/D形成區(qū)，同時(shí)通過(guò)不存在a-Si膜的區(qū)域中的絕緣背膜形成對(duì)準(zhǔn)標(biāo)記。在完成該刻蝕工序之后，掩模被除去。
利用公開號(hào)2003-332349中公開的方法，在上述方法中省略了在制造TFT基板的上述常規(guī)方法中用于形成第一對(duì)準(zhǔn)標(biāo)記的上述五個(gè)工序步驟。因此，制造成本增加被抑制。
而且，為了省去激活注入到a-Si膜中的雜質(zhì)的工序，以由此縮短制造工序順序，研發(fā)了以下方法。在2001年7月19日公開的日本專利號(hào)3211340中公開了該方法。
具體地，在絕緣板上淀積a-Si膜，然后將預(yù)定的雜質(zhì)或摻雜劑有選擇地注入a-Si膜的S/D形成區(qū)中。由此在a-Si膜中形成雜質(zhì)-摻雜區(qū)。此后，準(zhǔn)分子激光束被直接照射到該雜質(zhì)-摻雜區(qū)，由此將a-Si膜轉(zhuǎn)變?yōu)槎嗑Ч枘?即，a-Si膜的晶化)，并同時(shí)激活雜質(zhì)-摻雜區(qū)中存在的雜質(zhì)。該方法稱為準(zhǔn)分子激光器退火方法。利用該方法，可以同時(shí)進(jìn)行a-Si膜的晶化和摻雜雜質(zhì)的激活，因此縮短制造工序序列。因此，防止制造成本增加。
如由公開號(hào)2003-332349中公開的方法清楚地看到，為了縮短制造工序序列(即減小必要的工序步驟的總數(shù))，通過(guò)一組曝光和顯影工序形成用于雜質(zhì)注入的圖形和用于對(duì)準(zhǔn)標(biāo)記形成的圖形，或同時(shí)進(jìn)行a-Si膜的晶化和注入a-Si膜中的雜質(zhì)的激活是有效的。但是，如果使用公開號(hào)2003-332349中公開的方法，通過(guò)一組曝光和顯影工序形成用于雜質(zhì)注入的圖形和用于對(duì)準(zhǔn)標(biāo)記形成的圖形，那么對(duì)準(zhǔn)標(biāo)記僅僅位于玻璃板的外圍。因此，出現(xiàn)在玻璃板的中間區(qū)域?qū)?zhǔn)精確度降低的缺點(diǎn)。
此外，用于形成對(duì)準(zhǔn)標(biāo)記的區(qū)域需要被設(shè)置在玻璃板的外圍上，因此用于形成TFT的區(qū)域被減窄。結(jié)果，產(chǎn)生制造成本增加的另一缺點(diǎn)。
而且，如果，類似于日本專利號(hào)3211340中公開的方法，將希望的雜質(zhì)有選擇地注入a-Si膜的S/D形成區(qū)中，此后通過(guò)準(zhǔn)分子激光器照射同時(shí)進(jìn)行a-Si膜的晶化和雜質(zhì)離子的激活，那么在準(zhǔn)分子激光器照射過(guò)程中，重金屬雜質(zhì)(不可避免地連同希望的雜質(zhì)一起被注入a-Si膜表面中)可能朝著a-Si膜的內(nèi)部擴(kuò)散。倘若如此，將發(fā)生因此擴(kuò)散的重金屬雜質(zhì)降低將使用所述a-Si膜形成的TFT的性能和可靠性的缺點(diǎn)。

發(fā)明內(nèi)容
考慮到上述缺點(diǎn)創(chuàng)造了本發(fā)明。
本發(fā)明的目的是提供一種具有一個(gè)TFT或多個(gè)TFT的半導(dǎo)體器件，其減小必要的工序步驟的總數(shù)，以及提高工作性能和可靠性，以及提供一種制造該器件的方法。
本發(fā)明的另一目的是提供一種具有一個(gè)TFT或多個(gè)TFT的半導(dǎo)體器件，與該類型的常規(guī)半導(dǎo)體器件相比其保證高對(duì)準(zhǔn)精確度，以及提供一種制造該器件的方法。
本發(fā)明的再一目的是提供一種具有一個(gè)TFT或多個(gè)TFT的半導(dǎo)體器件，與該類型的常規(guī)半導(dǎo)體器件相比其減小制造成本，以及提供一種制造該器件的方法。
對(duì)所屬領(lǐng)域的技術(shù)人員來(lái)說(shuō)從下列描述，上述目的連同未具體地提及的其它目的將變得清楚。
根據(jù)本發(fā)明的第一方面，提供一種具有TFT的半導(dǎo)體器件，該半導(dǎo)體器件包括，基板；直接在基板上或在具有中間背膜的基板之上形成的島狀半導(dǎo)體薄膜，該半導(dǎo)體薄膜用作TFT的有源層；在該半導(dǎo)體薄膜中形成的TFT的一對(duì)源/漏區(qū)(S/D區(qū))；以及在半導(dǎo)體薄膜中的源/漏區(qū)對(duì)之間形成的TFT的溝道區(qū)；其中源/漏區(qū)對(duì)的厚度比半導(dǎo)體薄膜的剩余部分的小；以及其中源/漏區(qū)對(duì)和半導(dǎo)體薄膜的剩余部分之間的厚度差被設(shè)置為10埃()至100埃的范圍內(nèi)。
這里，源/漏區(qū)對(duì)和半導(dǎo)體薄膜的剩余部分之間的厚度差被設(shè)置為10埃()至100埃的范圍內(nèi)的原因如下10埃的最小值由利用曝光設(shè)備的對(duì)準(zhǔn)標(biāo)記的最小可讀深度(即，最小厚度差)是10埃的事實(shí)決定。
100埃的最大值由以下原因決定。當(dāng)通過(guò)準(zhǔn)分子激光器退火，由非晶半導(dǎo)體薄膜的晶化形成半導(dǎo)體薄膜時(shí)，在對(duì)準(zhǔn)標(biāo)記的形狀可以保持在可用曝光設(shè)備讀出所述對(duì)準(zhǔn)標(biāo)記的水平的條件下，對(duì)準(zhǔn)標(biāo)記的最大可能的深度(即，最大厚度差值)是100埃。
利用根據(jù)本發(fā)明的第一方面的半導(dǎo)體器件，源/漏區(qū)對(duì)的厚度比半導(dǎo)體薄膜的剩余部分的厚度小10埃至100埃的范圍內(nèi)的值。這意味著源/漏區(qū)對(duì)的表面(即，半導(dǎo)體薄膜)被有選擇地除去或消除。因此，當(dāng)希望的雜質(zhì)被注入部分半導(dǎo)體薄膜時(shí)，該部分半導(dǎo)體薄膜之后將成為源/漏區(qū)(即，源/漏形成區(qū))，通過(guò)選擇性去除源/漏區(qū)對(duì)的表面，除去連同希望的雜質(zhì)一起注入半導(dǎo)體薄膜中的重金屬雜質(zhì)。
由此，當(dāng)通過(guò)準(zhǔn)分子激光器退火同時(shí)進(jìn)行非晶半導(dǎo)體薄膜的晶化和注入雜質(zhì)的激活時(shí)，隨希望的雜質(zhì)一起注入非晶半導(dǎo)體薄膜中的重金屬雜質(zhì)將不朝著非晶半導(dǎo)體薄膜的內(nèi)部(即，源/漏區(qū))擴(kuò)散。結(jié)果，可以提高TFT(即，包括所述TFT的半導(dǎo)體器件)的工作性能和可靠性。
而且，通過(guò)一組曝光和顯影工序形成用于雜質(zhì)注入的圖形和用于對(duì)準(zhǔn)標(biāo)記形成的圖形，以及通過(guò)同時(shí)進(jìn)行半導(dǎo)體薄膜的晶化和注入半導(dǎo)體薄膜中的雜質(zhì)的激活，可以減小必要的工序步驟的總數(shù)。結(jié)果，可以進(jìn)一步降低制造成本。
優(yōu)選，半導(dǎo)體薄膜是多晶的。更優(yōu)選，通過(guò)晶化非晶半導(dǎo)體薄膜形成多晶的半導(dǎo)體薄膜。
在根據(jù)本發(fā)明的第一方面的半導(dǎo)體器件的優(yōu)選實(shí)施例中，在半導(dǎo)體薄膜外面并靠近半導(dǎo)體薄膜附加地提供對(duì)準(zhǔn)標(biāo)記。該對(duì)準(zhǔn)標(biāo)記由與半導(dǎo)體薄膜相同的材料制成。在該實(shí)施例中，與對(duì)準(zhǔn)標(biāo)記被布置在基板的外圍上的上述公開號(hào)2003-332349所公開的結(jié)構(gòu)不同，對(duì)準(zhǔn)標(biāo)記被布置在半導(dǎo)體薄膜外面并靠近半導(dǎo)體薄膜。因此，該對(duì)準(zhǔn)標(biāo)記可以用于相對(duì)于半導(dǎo)體薄膜，對(duì)準(zhǔn)或放置上面的(即，上一層)圖形。因此，有可獲得比以前更高的對(duì)準(zhǔn)精確度的附加優(yōu)點(diǎn)。
在根據(jù)本發(fā)明的另一優(yōu)選實(shí)施例中，對(duì)準(zhǔn)標(biāo)記的厚度等于半導(dǎo)體薄膜的剩余部分。在該實(shí)施例中，有仍可獲得更高的對(duì)準(zhǔn)精確度的附加優(yōu)點(diǎn)。
在根據(jù)本發(fā)明的第一方面的半導(dǎo)體器件的再一優(yōu)選實(shí)施例中，直接在基板上或在具有中間背膜的基板之上形成附加的島狀半導(dǎo)體薄膜，該附加的半導(dǎo)體薄膜用作附加TFT的有源層。附加TFT的附加源/漏區(qū)對(duì)(S/D區(qū))形成在該附加的半導(dǎo)體薄膜中。在附加的半導(dǎo)體薄膜中的附加源/漏區(qū)對(duì)之間形成附加TFT的附加溝道區(qū)。附加的源/漏區(qū)對(duì)的厚度等于該附加的半導(dǎo)體薄膜的剩余部分。在該實(shí)施例中，有可獲得互補(bǔ)TFT結(jié)構(gòu)的附加優(yōu)點(diǎn)。
根據(jù)本發(fā)明的第二方面，提供一種具有TFT的半導(dǎo)體器件的制造方法。該方法包括以下步驟直接在基板上或在具有中間背膜的基板之上形成非晶半導(dǎo)體薄膜；在該非晶半導(dǎo)體薄膜上形成第一掩模，第一掩模具有用于源/漏區(qū)的第一圖形和用于第一對(duì)準(zhǔn)標(biāo)記的第二圖形；使用第一掩模將雜質(zhì)有選擇地注入非晶半導(dǎo)體薄膜中，由此通過(guò)第一圖形形成第一雜質(zhì)摻雜區(qū)，以及通過(guò)第二圖形形成第二雜質(zhì)摻雜區(qū)；使用第一掩模有選擇地刻蝕第一雜質(zhì)摻雜區(qū)的表面和第二雜質(zhì)摻雜區(qū)的表面；照射激光到包括表面刻蝕的第一雜質(zhì)摻雜區(qū)和表面刻蝕的第二雜質(zhì)摻雜區(qū)的非晶半導(dǎo)體薄膜，由此晶化該非晶半導(dǎo)體薄膜，以形成多晶半導(dǎo)體薄膜，并激活注入第一雜質(zhì)摻雜區(qū)和第二雜質(zhì)摻雜區(qū)中的雜質(zhì)；在多晶半導(dǎo)體薄膜上形成第二掩模，第二掩模具有用于半導(dǎo)體島的第三圖形；以及使用第二掩模有選擇地刻蝕多晶半導(dǎo)體薄膜，由此通過(guò)第三圖形形成半導(dǎo)體島；其中在照射激光到非晶半導(dǎo)體薄膜的步驟中，在多晶半導(dǎo)體薄膜中，通過(guò)第一雜質(zhì)摻雜區(qū)形成一對(duì)源/漏區(qū)，以及通過(guò)第二雜質(zhì)摻雜區(qū)形成第一對(duì)準(zhǔn)標(biāo)記；以及其中，在有選擇地刻蝕多晶半導(dǎo)體薄膜的步驟中，在半導(dǎo)體島中包括源/漏區(qū)對(duì)，和從半導(dǎo)體島排除第一對(duì)準(zhǔn)標(biāo)記。
利用根據(jù)本發(fā)明第二方面的制造半導(dǎo)體器件的方法，通過(guò)僅僅進(jìn)行用于第一掩模的抗蝕劑膜的形成、曝光和顯影、注入雜質(zhì)到非晶半導(dǎo)體薄膜以及非晶半導(dǎo)體薄膜的選擇性刻蝕的一系列操作，獲得表面刻蝕的第一雜質(zhì)摻雜區(qū)和表面刻蝕的第二雜質(zhì)摻雜區(qū)。通過(guò)照射激光到非晶半導(dǎo)體薄膜，表面刻蝕的第一雜質(zhì)摻雜區(qū)變成TFT的源/漏區(qū)對(duì)，同時(shí)，表面刻蝕的第二雜質(zhì)摻雜區(qū)變成第一對(duì)準(zhǔn)標(biāo)記。
而且，通過(guò)照射激光到包括表面刻蝕的第一和第二雜質(zhì)摻雜區(qū)的非晶半導(dǎo)體薄膜，非晶半導(dǎo)體薄膜被晶化而形成多晶半導(dǎo)體薄膜，同時(shí)，注入第一和第二雜質(zhì)摻雜區(qū)中的雜質(zhì)被激活。因此，對(duì)于激活所述雜質(zhì)不需要附加工序步驟。
由此，用于半導(dǎo)體器件(例如，根據(jù)本發(fā)明的第一方面的半導(dǎo)體器件)需要的制造工序步驟的總數(shù)被減小。這意味著其制造成本被降低。
此外，由于使用第一掩模有選擇地刻蝕掉非晶半導(dǎo)體薄膜中的第一和第二雜質(zhì)摻雜區(qū)的表面，保證隨希望的雜質(zhì)一起已被注入非晶半導(dǎo)體薄膜的表面中的重金屬雜質(zhì)被去除。因此，與重金屬雜質(zhì)不被除去的常規(guī)方法相比較，通過(guò)使用源/漏區(qū)對(duì)形成的TFT(即，半導(dǎo)體器件)的初始性能的波動(dòng)被改進(jìn)，以及其可靠性也被提高。
在根據(jù)本發(fā)明第二方面的方法的優(yōu)選實(shí)施例中，在使用第二掩模有選擇地刻蝕多晶半導(dǎo)體薄膜的步驟中，使用第一對(duì)準(zhǔn)標(biāo)記進(jìn)行對(duì)準(zhǔn)。在該實(shí)施例中，有一附加的優(yōu)點(diǎn)可以以比以前更高的對(duì)準(zhǔn)精確度形成半導(dǎo)體島。
在根據(jù)本發(fā)明第二方面的方法的另一優(yōu)選實(shí)施例中，第二掩模除用于半導(dǎo)體島的第三圖形之外，還具有用于第二對(duì)準(zhǔn)標(biāo)記的第四圖形。在使用第二掩模有選擇地刻蝕多晶半導(dǎo)體薄膜以形成半導(dǎo)體島的步驟中，通過(guò)第四圖形在半導(dǎo)體島附近形成第二對(duì)準(zhǔn)標(biāo)記。在該實(shí)施例中，與在基板的外圍上布置對(duì)準(zhǔn)標(biāo)記的上述公開號(hào)2003-332349中所公開的結(jié)構(gòu)不同，第一對(duì)準(zhǔn)標(biāo)記形成在多晶半導(dǎo)體薄膜中的源/漏區(qū)對(duì)附近，以及第二對(duì)準(zhǔn)標(biāo)記形成在半導(dǎo)體島外面并靠近半導(dǎo)體島。因此，第二對(duì)準(zhǔn)標(biāo)記可以用于相對(duì)于半導(dǎo)體島對(duì)準(zhǔn)或放置上面的(即，上一層)圖形。因此，有一附加的優(yōu)點(diǎn)對(duì)于上面的圖形，可獲得與以前相比更高的對(duì)準(zhǔn)精確度。
在根據(jù)本發(fā)明第二方面的方法的另一優(yōu)選實(shí)施例中，附加地提供注入用于閾值調(diào)整的雜質(zhì)到非晶半導(dǎo)體薄膜表面中的步驟。該附加步驟在照射激光到非晶半導(dǎo)體薄膜的步驟之前進(jìn)行。優(yōu)選該附加步驟在第一掩模被除去之后進(jìn)行。但是，使用適當(dāng)?shù)难谀?，用于閾值調(diào)整的雜質(zhì)可以被有選擇地注入到TFT的溝道區(qū)中。在該實(shí)施例中，有一附加的優(yōu)點(diǎn)TFT的閾值可以被調(diào)整或控制。
在根據(jù)本發(fā)明第二方面的方法的再一優(yōu)選實(shí)施例中，附加地提供將用于LDD結(jié)構(gòu)形成的雜質(zhì)注入非晶半導(dǎo)體薄膜表面中的步驟。該附加步驟在照射激光到非晶半導(dǎo)體薄膜的步驟之前進(jìn)行。在該實(shí)施例中，有一附加的優(yōu)點(diǎn)形成具有LDD結(jié)構(gòu)的TFT。
根據(jù)本發(fā)明的第三方面，提供一種制造具有第一導(dǎo)電類型的TFT和第二導(dǎo)電類型的TFT的半導(dǎo)體器件的方法。該方法包括以下步驟直接在基板上或在具有中間背膜的基板之上形成非晶半導(dǎo)體薄膜；在非晶半導(dǎo)體薄膜上形成第一掩模，第一掩模具有用于第一導(dǎo)電類型的第一TFT的源/漏區(qū)的第一圖形和用于第一對(duì)準(zhǔn)標(biāo)記的第二圖形；使用第一掩模，將第一導(dǎo)電類型的雜質(zhì)有選擇地注入非晶半導(dǎo)體薄膜中，由此通過(guò)第一圖形形成第一雜質(zhì)摻雜區(qū)和通過(guò)第二圖形形成第二雜質(zhì)摻雜區(qū)；使用第一掩模有選擇地刻蝕第一雜質(zhì)摻雜區(qū)的表面和第二雜質(zhì)摻雜區(qū)的表面；在非晶半導(dǎo)體薄膜上形成第二掩模，第二掩模具有用于第二導(dǎo)電類型的第二TFT的源/漏區(qū)的第三圖形；使用第二掩模將第二導(dǎo)電類型的雜質(zhì)有選擇地注入非晶半導(dǎo)體薄膜中，由此通過(guò)第三圖形形成第三雜質(zhì)摻雜區(qū)；照射激光到包括表面刻蝕的第一雜質(zhì)摻雜區(qū)、表面刻蝕的第二雜質(zhì)摻雜區(qū)以及第三雜質(zhì)摻雜區(qū)的非晶半導(dǎo)體薄膜，由此晶化該非晶半導(dǎo)體薄膜，以形成多晶半導(dǎo)體薄膜，并激活注入第一雜質(zhì)摻雜區(qū)、第二雜質(zhì)摻雜區(qū)和第三雜質(zhì)摻雜區(qū)中的雜質(zhì)；在多晶半導(dǎo)體薄膜上形成第三掩模，第三掩模具有用于第一和第二半導(dǎo)體島的第四圖形；以及使用第三掩模有選擇地刻蝕多晶半導(dǎo)體薄膜，由此通過(guò)第四圖形形成用于第一TFT的第一半導(dǎo)體島和用于第二TFT的第二半導(dǎo)體島；其中在照射激光到非晶半導(dǎo)體薄膜的步驟中，在多晶半導(dǎo)體薄膜中，通過(guò)第一雜質(zhì)摻雜區(qū)形成第一TFT的一對(duì)源/漏區(qū)，通過(guò)第二雜質(zhì)摻雜區(qū)形成第一對(duì)準(zhǔn)標(biāo)記，以及通過(guò)第三雜質(zhì)摻雜區(qū)形成第二TFT的一對(duì)源/漏區(qū)；以及其中，在有選擇地刻蝕該多晶半導(dǎo)體薄膜的步驟中，在第一半導(dǎo)體島中包括第一TFT的源/漏區(qū)對(duì)，在第二半導(dǎo)體島中包括第二TFT的源/漏區(qū)對(duì)，以及從第一和第二半導(dǎo)體島排除第一對(duì)準(zhǔn)標(biāo)記。
利用根據(jù)本發(fā)明的第三方面的半導(dǎo)體器件的制造方法，通過(guò)進(jìn)行用于第一導(dǎo)電類型的第一TFT的第一掩模的抗蝕劑膜的形成、曝光和顯影，將第一導(dǎo)電類型的雜質(zhì)注入非晶半導(dǎo)體薄膜中，以及選擇性刻蝕非晶半導(dǎo)體薄膜的一系列操作獲得表面刻蝕的第一和第二雜質(zhì)摻雜區(qū)。通過(guò)進(jìn)行用于第二導(dǎo)電類型的第二TFT的第二掩模的抗蝕劑膜的形成、曝光和顯影，雜質(zhì)注入第二導(dǎo)電類型雜質(zhì)到非晶半導(dǎo)體薄膜的的一系列操作獲得第三雜質(zhì)摻雜區(qū)。此外，通過(guò)照射激光到非晶半導(dǎo)體薄膜，表面刻蝕的第一雜質(zhì)摻雜區(qū)變成第一TFT的源/漏區(qū)對(duì)，表面刻蝕的第二雜質(zhì)摻雜區(qū)變成第一對(duì)準(zhǔn)標(biāo)記，以及第三雜質(zhì)摻雜區(qū)變成第二TFT的源/漏區(qū)對(duì)。
而且，通過(guò)照射激光到包括表面刻蝕的第一和第二導(dǎo)電類型雜質(zhì)摻雜區(qū)和第三雜質(zhì)摻雜區(qū)的非晶半導(dǎo)體薄膜，非晶半導(dǎo)體薄膜被晶化而形成多晶半導(dǎo)體薄膜，同時(shí)，注入第一和第二雜質(zhì)摻雜區(qū)中的第一導(dǎo)電類型的雜質(zhì)和注入第三雜質(zhì)摻雜區(qū)中的第二導(dǎo)電類型雜質(zhì)被激活。因此，激活所述雜質(zhì)不需要附加的工序步驟。
由此，用于半導(dǎo)體器件(例如，根據(jù)本發(fā)明的第一方面的半導(dǎo)體器件)需要的制造工序步驟的總數(shù)被減小。這意味著其制造成本被降低。
此外，由于使用第一掩模有選擇地刻蝕掉非晶半導(dǎo)體薄膜中的第一和第二雜質(zhì)摻雜區(qū)的表面，因此保證了隨希望的雜質(zhì)一起被注入非晶半導(dǎo)體薄膜表面中的重金屬雜質(zhì)被去除。因此，與重金屬雜質(zhì)不被除去的常規(guī)方法相比較，通過(guò)使用相應(yīng)的源/漏區(qū)對(duì)形成的第一TFT的初始性能的波動(dòng)被改進(jìn)，以及其可靠性也被提高。
因此，因?yàn)榛旧吓c根據(jù)第二方面的方法相同的原因，獲得與根據(jù)第二方面的方法相同的優(yōu)點(diǎn)。
在根據(jù)第三方面的方法中，第一對(duì)準(zhǔn)標(biāo)記通常可以用于第一和第二TFT，因此，第二掩模不具有對(duì)應(yīng)于第一對(duì)準(zhǔn)標(biāo)記用于對(duì)準(zhǔn)標(biāo)記的圖形。但是，不用說(shuō)，第二掩模可以具有對(duì)應(yīng)于第一對(duì)準(zhǔn)標(biāo)記用于對(duì)準(zhǔn)標(biāo)記的圖形。這是可應(yīng)用于第二對(duì)準(zhǔn)標(biāo)記的。
在根據(jù)本發(fā)明第三方面的方法的優(yōu)選實(shí)施例中，在使用第三掩模有選擇地刻蝕多晶半導(dǎo)體薄膜的步驟中，使用第一對(duì)準(zhǔn)標(biāo)記進(jìn)行對(duì)準(zhǔn)。在該實(shí)施例中，有一附加的優(yōu)點(diǎn)可以以比以前更高的對(duì)準(zhǔn)精確度形成第一和第二半導(dǎo)體島。
在根據(jù)本發(fā)明第三方面的方法的另一優(yōu)選實(shí)施例中，第三掩模除用于半導(dǎo)體島的第四圖形之外，具有用于第二對(duì)準(zhǔn)標(biāo)記的第五圖形。在使用第三掩模有選擇地刻蝕多晶半導(dǎo)體薄膜以形成第一和第二半導(dǎo)體島的步驟中，通過(guò)第五圖形在第一和第二半導(dǎo)體島附近形成第二對(duì)準(zhǔn)標(biāo)記。在該實(shí)施例中，與在基板的外圍上布置對(duì)準(zhǔn)標(biāo)記的上述公開號(hào)2003-332349中所公開的結(jié)構(gòu)不同，在多晶半導(dǎo)體薄膜中，在第一和第二TFT的兩對(duì)源/漏區(qū)附近形成第一對(duì)準(zhǔn)標(biāo)記，以及在第一和第二半導(dǎo)體島外面并靠近第一和第二半導(dǎo)體島形成第二對(duì)準(zhǔn)標(biāo)記。因此，第二對(duì)準(zhǔn)標(biāo)記可以用于相對(duì)于第一和第二半導(dǎo)體島，對(duì)準(zhǔn)或放置上面的(即，上一層)圖形。因此，有一附加的優(yōu)點(diǎn)對(duì)于上面的圖形，可獲得比以前更高的對(duì)準(zhǔn)精確度。
在根據(jù)本發(fā)明第三方面的方法的另一優(yōu)選實(shí)施例中，附加地提供注入用于閾值調(diào)整的雜質(zhì)到非晶半導(dǎo)體薄膜表面中的步驟。該附加步驟在照射激光到非晶半導(dǎo)體薄膜的步驟之前進(jìn)行。該附加步驟可以以使用適當(dāng)?shù)难谀⒂糜陂撝嫡{(diào)整的雜質(zhì)僅僅注入非晶半導(dǎo)體薄膜的溝道區(qū)中的這樣一種方法進(jìn)行，或以用于閾值調(diào)整的雜質(zhì)被注入到非晶半導(dǎo)體薄膜的整個(gè)表面中的這樣一種方法進(jìn)行。在該實(shí)施例中，有一附加的優(yōu)點(diǎn)第一和第二TFT的閾值可被調(diào)整或控制。


為了可以容易地實(shí)現(xiàn)本發(fā)明，現(xiàn)在將參考附圖描述它圖1A是放大的局部剖面圖，示出了根據(jù)本發(fā)明的第一實(shí)施例的半導(dǎo)體器件的示意性結(jié)構(gòu)；圖1B是平面圖，示出了根據(jù)圖1A的第一實(shí)施例的半導(dǎo)體器件的島狀多晶硅膜(即，多晶硅島)和對(duì)準(zhǔn)標(biāo)記的示意圖；圖2A至2M是局部剖面圖，分別示出了根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件的制造方法；圖3A至3I是局部剖面圖，分別示出了根據(jù)本發(fā)明的第二實(shí)施例的半導(dǎo)體器件的制造方法；圖4A至4M是局部剖面圖，分別示出了根據(jù)本發(fā)明的第三實(shí)施例的半導(dǎo)體器件的制造方法；圖5A至5L是局部剖面圖，分別示出了根據(jù)本發(fā)明的第四實(shí)施例的半導(dǎo)體器件的制造方法；圖6A至6I是局部剖面圖，分別示出了根據(jù)本發(fā)明的第五實(shí)施例的半導(dǎo)體器件的制造方法；圖7A至7J是局部剖面圖，分別示出了根據(jù)本發(fā)明的第六實(shí)施例的半導(dǎo)體器件的制造方法。
具體實(shí)施例方式
下面將詳細(xì)描述本發(fā)明的優(yōu)選實(shí)施例，同時(shí)參考附圖。
第一實(shí)施例[半導(dǎo)體器件的結(jié)構(gòu)]圖1A示出了根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件的示意性結(jié)構(gòu)，以及圖1B示出了島狀多晶硅膜(即，多晶硅島)和其第二對(duì)準(zhǔn)標(biāo)記的示意布圖。
如圖1A和1B所示，第一實(shí)施例的半導(dǎo)體器件1包括基板10和形成在基板10上的絕緣背膜12。這里，基板10通過(guò)矩形玻璃板形成。在背膜12上，形成構(gòu)圖的多晶硅膜45，以具有島狀形狀，以及形成一對(duì)第二對(duì)準(zhǔn)標(biāo)記47a和47b。下面，該多晶硅膜45可以被稱為“多晶硅島”。在多晶硅島45的中間形成溝道區(qū)20c。在島45中的溝道區(qū)20c的每個(gè)側(cè)邊形成一對(duì)源/漏區(qū)(S/D區(qū))20a和20b。因此，溝道區(qū)20c被S/D區(qū)對(duì)20a和20b夾住。在S/D區(qū)20a的左側(cè)，離開S/D區(qū)20a布置第二對(duì)準(zhǔn)標(biāo)記47a。在S/D區(qū)20b的右側(cè)，離開S/D區(qū)20b布置第二對(duì)準(zhǔn)標(biāo)記47b。
S/D區(qū)20a的厚度Ta和S/D區(qū)20b的厚度Tb小于多晶硅島45的厚度Tc。換句話說(shuō)，Ta＝Tb＜Tc。第二對(duì)準(zhǔn)標(biāo)記47a和47b的厚度等于島45的厚度Tc。
島45的厚度Tc和S/D區(qū)20a的厚度Ta之間差值ΔTa(＝Tc-Ta)和島45的厚度Tc和SD區(qū)20b的厚度Tb之間的差值ΔTb(＝Tc-Tb)被設(shè)置為10埃至100埃的范圍內(nèi)的值。這意味著10?！堞a≤00埃10?！堞b≤00埃，以及ΔTa＝ΔTb。
ΔTa和ΔTb被設(shè)置為10埃至100埃范圍內(nèi)的原因如下ΔTa和ΔTb的最小值是10埃的理由是通過(guò)使用曝光設(shè)備，對(duì)準(zhǔn)標(biāo)記(由與島相同的多晶硅膜形成)的最小可讀深度(即，最小可讀厚度差值)是10埃。
ΔTa和ΔTb的最大值是100埃的理由如下假定通過(guò)準(zhǔn)分子激光器退火方法，通過(guò)a-Si膜的晶化和對(duì)因此晶化的a-Si的構(gòu)圖形成多晶硅島45，那么由與島45相同的多晶硅膜形成對(duì)準(zhǔn)標(biāo)記。在此情況下，在對(duì)準(zhǔn)標(biāo)記的形狀可以保持用曝光設(shè)備可讀所述對(duì)準(zhǔn)標(biāo)記的水平的條件下，對(duì)準(zhǔn)標(biāo)記的最大可能的深度(即，最大可能的厚度差值)是100埃。
如果用于ΔTa和ΔTb的這些條件被滿足，那么第二對(duì)準(zhǔn)標(biāo)記47a和47b的厚度可以不等于多晶硅島45的厚度Tc。此外，差值ΔTa和ΔTb可以互相不同(即，ΔTa≠ΔTb)。
多晶硅島45和第二對(duì)準(zhǔn)標(biāo)記對(duì)47a和47b覆有柵絕緣膜50，該薄膜50形成在背膜12上。柵絕緣膜50覆蓋基板10的全部表面。在柵絕緣膜50上，形成柵電極/線55。柵電極/線55與島45的整個(gè)溝道區(qū)20c重疊，重疊部分用作TFT的柵電極，以及剩余部分用作柵極線。柵電極/線55覆有在柵絕緣膜50上形成的厚層間絕緣膜60。層間絕緣膜60覆蓋基板10的整個(gè)表面。膜60的表面被平整。
S/D區(qū)對(duì)20a和20b、柵絕緣膜50和柵電極/線55構(gòu)成TFT。
在層間絕緣膜60上，形成一對(duì)源/漏極線(S/D線)70a和70b。S/D線70a通過(guò)接觸孔65a中填充的導(dǎo)電栓塞被機(jī)械和電連接到S/D區(qū)20a，接觸孔65a貫穿柵絕緣膜50和層間絕緣膜60。類似地，S/D線70b通過(guò)接觸孔65b中填充的導(dǎo)電栓塞被機(jī)械和電連接到S/D區(qū)20b，接觸孔65b貫穿柵絕緣膜50和層間絕緣膜60。
如上所述，利用根據(jù)圖1A和1B所示的發(fā)明的第一實(shí)施例的半導(dǎo)體器件1，S/D區(qū)對(duì)20a和20b的厚度Ta和Tb被設(shè)置為比多晶硅島45的剩余部分的厚度Tc(即，溝道區(qū)20c)小10埃至100埃范圍內(nèi)的任選值。這意味著僅僅多晶硅島45的S/D區(qū)20a和20b的表面被有選擇地除去。
因此，當(dāng)希望的雜質(zhì)或摻雜劑被引入之后將形成為S/D區(qū)20a和20b的部分多晶硅島45中(即，S/D形成區(qū))時(shí)，通過(guò)S/D區(qū)20a和20b的表面的選擇性去除，除去隨希望的雜質(zhì)一起被注入島45中的重金屬雜質(zhì)。
由此，當(dāng)通過(guò)準(zhǔn)分子激光器退火，同時(shí)進(jìn)行a-Si膜的晶化和注入雜質(zhì)的激活時(shí)，沒(méi)有存在于a-Si膜中的不希望的重金屬雜質(zhì)將擴(kuò)散到S/D區(qū)20a和20b內(nèi)部中的可能性。結(jié)果，與重金屬雜質(zhì)未被除去的常規(guī)方法相比較，包括S/D區(qū)20a和20b的TFT(即，半導(dǎo)體器件1)的初始性能波動(dòng)被改進(jìn)，以及其可靠性也被提高。因此，可以提高TFT(即，器件1)的工作性能和可靠性。
而且，與在基板10的外圍上布置對(duì)準(zhǔn)標(biāo)記的上述公開號(hào)2003-332349中所公開的結(jié)構(gòu)不同，第二對(duì)準(zhǔn)標(biāo)記對(duì)47a和47b被布置在多晶硅島45外面，以及分別放置在島45中的S/D區(qū)對(duì)20a和20b附近。(換句話說(shuō)，為基板10上形成的每個(gè)TFT提供第二對(duì)準(zhǔn)標(biāo)記對(duì)47a和47b)。因此，在上述公開號(hào)2003-332349中的結(jié)構(gòu)的“a-Si薄膜形成區(qū)”中布置的第二對(duì)準(zhǔn)標(biāo)記47a和47b可以用于上或更高層圖形或多個(gè)圖形的對(duì)準(zhǔn)或放置。因此，對(duì)于上圖形如用于柵電極/線55的圖形，獲得比以前更高的對(duì)準(zhǔn)精確度。
而且，通過(guò)用于掩模的一組曝光和顯影工序形成用于雜質(zhì)注入的圖形和用于對(duì)準(zhǔn)標(biāo)記形成的圖形，以及通過(guò)同時(shí)進(jìn)行a-Si膜的晶化和注入a-Si膜中雜質(zhì)的激活，可以減小曝光/顯影工序的數(shù)目。結(jié)果，可以減小器件1所必需的工序步驟的總數(shù)。這意味著器件1的制造成本可以被進(jìn)一步降低。
在上述半導(dǎo)體器件1中，第二對(duì)準(zhǔn)標(biāo)記對(duì)47a和47b可以被省略，盡管在后續(xù)步驟如形成柵電極/線55的步驟中沒(méi)有獲得比以前更高的對(duì)準(zhǔn)精確度。
接下來(lái)，下面將參考圖2A至2M說(shuō)明根據(jù)第一實(shí)施例的半導(dǎo)體器件1的制造方法。
首先，如圖2A所示，在具有希望尺寸的玻璃板(即，基板)10上形成絕緣背膜12。設(shè)置該背膜12，以防止在玻璃板10上或上方形成的薄膜被存在于板10中的雜質(zhì)污染。背膜12通過(guò)二氧化硅(SiO2)膜、氮化硅(SiNx)膜、氮氧化硅(SiON)膜或SiO2膜和SiNx膜的層疊組合形成。背膜12的厚度被選擇地設(shè)置為1000埃至5000埃范圍內(nèi)的值。這里，背膜12由具有5000埃厚度的SiO2膜形成。
接下來(lái)，如圖2B所示，通過(guò)低壓化學(xué)氣相淀積(LPCVD)或等離子體-增強(qiáng)的CVD(PECVD)，在背膜上形成a-Si膜14。由于晶化之后a-Si膜14被用作TFT的有源層，從抑制漏電流的觀點(diǎn)，優(yōu)選薄膜14的厚度盡可能小。但是，考慮用于晶化a-Si膜14的后續(xù)工序的工藝余量，優(yōu)選背膜14的厚度被選擇地設(shè)置為300埃至3000埃范圍內(nèi)的值。這里，薄膜14的厚度被設(shè)置為600埃。
接下來(lái)，如圖2C所示，通過(guò)涂敷在a-Si膜14上形成具有希望厚度的光敏抗蝕劑膜。然后，通過(guò)曝光和顯影構(gòu)圖該光敏抗蝕劑膜，由此形成用于形成第一對(duì)準(zhǔn)標(biāo)記對(duì)18a和18b以及S/D區(qū)對(duì)20a和20b的掩模16。掩模16具有對(duì)應(yīng)于第一對(duì)準(zhǔn)標(biāo)記對(duì)18a和18b的開口16c和16d以及對(duì)應(yīng)于S/D區(qū)對(duì)20a和20b的開口16a和16b。
接下來(lái)，如圖2D所示，通過(guò)使用掩模16的離子注入，將希望的p-型雜質(zhì)或摻雜劑如硼(B)有選擇地引入a-Si膜14中。在該離子注入工序中，劑量被設(shè)置為1×1015cm-2。結(jié)果，通過(guò)掩模16的開口16a，16b，16c和16d，將希望的p-型摻雜劑離子有選擇地注入a-Si膜14中。因此，形成p-型雜質(zhì)摻雜區(qū)對(duì)20a′和20b′，同時(shí)在a-Si膜14中形成p-型雜質(zhì)摻雜區(qū)對(duì)18a′和18b′。由于雜質(zhì)摻雜區(qū)對(duì)18a′和18b′與雜質(zhì)摻雜區(qū)對(duì)20a′和20b′一起同時(shí)形成，這方法不同于僅僅在基板外圍上形成對(duì)準(zhǔn)標(biāo)記的上述公開號(hào)2003-332349中公開的方法。因此，在第一實(shí)施例的方法中，有一優(yōu)點(diǎn)在用于形成多晶硅島45的a-Si膜14的后續(xù)曝光工序中提高對(duì)準(zhǔn)精確度，因?yàn)樵谠摬襟E中形成雜質(zhì)摻雜區(qū)18a′和18b′(之后將是第一對(duì)準(zhǔn)標(biāo)記18a和18b)。
圖2D的步驟中的p-型雜質(zhì)離子的注入深度被設(shè)置為幾乎是a-Si膜14的整個(gè)厚度。因此，由于所述雜質(zhì)離子的后續(xù)激活工序，注入離子被分布在薄膜14的整個(gè)厚度中。
通過(guò)圖2D的離子注入步驟分別形成在雜質(zhì)摻雜區(qū)20a′和20b′附近的雜質(zhì)摻雜區(qū)18a′和18b′不影響TFT性能。這是因?yàn)樵谥蠊ば蛑?，雜質(zhì)摻雜區(qū)18a′和18b′被除去。
接下來(lái)，如圖2E所示，使用相同的掩模16，有選擇地刻蝕p-型雜質(zhì)摻雜區(qū)18a′和18b′的表面以及a-Si膜14的p-型雜質(zhì)摻雜區(qū)20a′和20b′的表面。在刻蝕完成之后，掩模16被除去。這里，表面刻蝕的雜質(zhì)摻雜區(qū)18a′和18b′分別由18a″和18b″表示。類似地，表面刻蝕的雜質(zhì)摻雜區(qū)20a′和20b′分別由20a″和20b″表示。
圖2E的刻蝕工序中的a-Si膜14的刻蝕深度被選擇地設(shè)置為10埃至100埃范圍內(nèi)的值，其理由如下。這里，刻蝕深度被設(shè)置為50埃。
(i)可以用曝光設(shè)備讀出的第一對(duì)準(zhǔn)標(biāo)記18a和18b的最小可讀深度(即，厚度差值ΔTa和ΔTb的最小值)是10埃。
(ii)當(dāng)在之后說(shuō)明的后續(xù)工序中通過(guò)準(zhǔn)分子激光器退火(ELA)方法晶化a-Si膜14時(shí)，在第一對(duì)準(zhǔn)標(biāo)記18a和18b的形狀保持可以用曝光設(shè)備讀出標(biāo)記18a和18b的條件下第一對(duì)準(zhǔn)標(biāo)記18a和18b最大可能的深度(即，厚度差值ΔTa和ΔTb的最大值)是100埃。
如上所述，通過(guò)簡(jiǎn)單地進(jìn)行一系列操作如掩模16的形成、曝光和顯影以及a-Si膜14的僅僅一次刻蝕，獲得表面刻蝕的p-型雜質(zhì)摻雜區(qū)18a″，18b″，20a″和20b″。
如圖2E所示，雜質(zhì)摻雜區(qū)20a″和20b″的表面被刻蝕掉，該雜質(zhì)摻雜區(qū)20a″和20b″之后將是S/D區(qū)20a和20b。因此，隨希望的雜質(zhì)(即，硼)離子一起被引入a-Si膜14的不希望的重金屬雜質(zhì)被除去。根據(jù)發(fā)明人測(cè)試，發(fā)現(xiàn)與重金屬雜質(zhì)沒(méi)有被除去的常規(guī)方法相比較，包括S/D區(qū)20a和20b的TFT(即，半導(dǎo)體器件1)的初始性能波動(dòng)被改進(jìn)。此外，發(fā)現(xiàn)可靠性也被提高。具體地，可靠性被提高至重金屬雜質(zhì)沒(méi)有被除去的常規(guī)方法的兩倍以上。
接下來(lái)，如圖2F所示，通過(guò)ELA方法，準(zhǔn)分子激光B被照射到a-Si膜14的整個(gè)表面(包括表面刻蝕的雜質(zhì)摻雜區(qū)18a″，18b″，20a″和20b″)，由此晶化a-Si膜14。因此，獲得多晶硅膜35。此時(shí)，雜質(zhì)摻雜區(qū)20a″和20b″中的摻雜雜質(zhì)(即，硼)被激活，因此不需要用于所述摻雜雜質(zhì)的任意附加激活工序。而且，由于a-Si膜14的晶化，p-型雜質(zhì)摻雜區(qū)18a″和18b″分別變成第一對(duì)準(zhǔn)標(biāo)記18a和18b，以及p-型雜質(zhì)摻雜區(qū)20a″和20b″分別變成p-型S/D區(qū)20a和20b。
接下來(lái)，如圖2G所示，通過(guò)涂敷工序，在多晶硅膜35上形成光敏抗蝕劑膜，它被曝光并顯影，由此形成用于多晶硅島45和第二對(duì)準(zhǔn)標(biāo)記47a和47b的掩模39。掩模39具有一圖形，包括用于形成多晶硅島45的部分40和用于形成第二對(duì)準(zhǔn)標(biāo)記47a和47b的部分42a和42b，掩模39的剩余部分被除去。使用先前形成的第一對(duì)準(zhǔn)標(biāo)記18a和18b進(jìn)行掩模39的對(duì)準(zhǔn)。由于第一對(duì)準(zhǔn)標(biāo)記18a和18b分別被布置在S/D區(qū)20a和20b附近，因此可以以±0.1μm以下的精確度進(jìn)行掩模39的對(duì)準(zhǔn)。
這里，為了簡(jiǎn)化描述，以在基板10上形成一個(gè)TFT(包括S/D區(qū)對(duì)20a和20b以及柵電極/線55)的方式進(jìn)行說(shuō)明。但是，實(shí)際上，在基板10上以矩陣陣列布置許多TFT。在本發(fā)明的該第一實(shí)施例中，第一對(duì)準(zhǔn)標(biāo)記18a和18b分別布置在每個(gè)TFT的S/D區(qū)20a和20b附近，因此根據(jù)S/D區(qū)20a和20b的布置，第一對(duì)準(zhǔn)標(biāo)記18a和18b被布置在整個(gè)基板10上。由此，可以以±0.1μm以下的精確度進(jìn)行TFT的對(duì)準(zhǔn)。另一方面，利用公開號(hào)2003-332349公開的方法，對(duì)準(zhǔn)標(biāo)記僅僅布置在基板的外圍上，因此，可獲得的TFT的對(duì)準(zhǔn)精確度將是±0.3μm以上，顯著地次于本發(fā)明的所述第一實(shí)施例。
接下來(lái)，如圖2H所示，使用掩模39有選擇地刻蝕多晶硅膜35，由此形成島狀多晶硅膜35，即，多晶硅島45。同時(shí)，在多晶硅島45的每個(gè)側(cè)面，通過(guò)多晶硅膜35形成第二對(duì)準(zhǔn)標(biāo)記對(duì)47a和47b。第二對(duì)準(zhǔn)標(biāo)記47a和47b離開島45并布置在島45附近。形成包括S/D區(qū)對(duì)20a和20b以及溝道區(qū)20c并排除第二對(duì)準(zhǔn)標(biāo)記47a和47b的島45。在該步驟中除去第一對(duì)準(zhǔn)標(biāo)記對(duì)18a和18b。
接下來(lái)，如圖2I所示，在背膜12上形成柵絕緣膜50，以覆蓋多晶硅島45和第二對(duì)準(zhǔn)標(biāo)記47a和47b。覆蓋基板10的整個(gè)表面的柵絕緣膜50具有1000埃的厚度。柵絕緣膜50由SiO2膜、SiNx膜、SiON膜或SiO2膜和SiNx膜的層疊組合形成。這里，通過(guò)SiO2膜形成柵絕緣膜50。
接下來(lái)，如圖2J所示，在將被重疊在溝道區(qū)20c上的柵絕緣膜50上形成柵電極/線55。柵電極/線55可以由導(dǎo)電材料如Si、Al、Cr、Mo、W以及WSi構(gòu)成。這里，由具有2000埃厚度的構(gòu)圖Cr膜形成柵電極/線55。使用多晶硅島45和第二對(duì)準(zhǔn)標(biāo)記47a和47b進(jìn)行柵電極/線55的形成工序中的對(duì)準(zhǔn)。
接下來(lái)，如圖2K所示，在柵絕緣膜50上形成層間絕緣膜60，以覆蓋柵電極/線55。覆蓋基板10的整個(gè)表面的層間絕緣膜60由具有4000埃厚度的SiO2膜形成。然后通過(guò)公知的方法平整層間絕緣膜60的表面。
接下來(lái)，如圖2L所示，通過(guò)已知的方法形成接觸孔對(duì)65a和65b，以貫穿層間絕緣膜60和柵絕緣膜50?？?5a和65b分別到達(dá)多晶硅島45的S/D區(qū)20a和20b。
接下來(lái)，如圖2M所示，在層間絕緣膜60上淀積金屬膜，并通過(guò)已知的方法構(gòu)圖，由此在層間絕緣膜60形成一對(duì)S/D線70a和70b。S/D線70a和70b分別通過(guò)接觸孔65a和65b機(jī)械和電連接到S/D區(qū)20a和20b。圖2M的結(jié)構(gòu)與圖1A的相同。
通過(guò)上述工序步驟，在基板10上完成具有多晶硅膜35作為有源層(即，多晶硅TFT)的TFT。結(jié)果，制造了根據(jù)第一實(shí)施例的半導(dǎo)體器件。
利用根據(jù)第一實(shí)施例的半導(dǎo)體器件的制造方法，通過(guò)進(jìn)行用于掩模16的抗蝕劑膜的形成、曝光和顯影，雜質(zhì)注入到a-Si膜14和a-Si膜14(圖2C至2E)的僅僅一次選擇性刻蝕的一系列操作，獲得表面刻蝕的p-型雜質(zhì)摻雜區(qū)18a″和18b″，以及表面刻蝕的p-型雜質(zhì)摻雜區(qū)20a″和20b″。而且通過(guò)照射激光B到所述a-Si膜14的整個(gè)表面，晶化雜質(zhì)摻雜的a-Si膜14，由此形成多晶硅膜35(圖2F)，因此注入雜質(zhì)摻雜區(qū)20a″和20b″(之后將是S/D區(qū)20a和20b)中的p-型雜質(zhì)或摻雜劑(即，硼)被激活。由此，對(duì)于激活所述p-型注入雜質(zhì)不需要附加的工序步驟。由此，根據(jù)第一實(shí)施例的半導(dǎo)體器件1需要的制造工序步驟的總數(shù)被減小，以及器件1的制造成本被降低。
此外，由于p-型雜質(zhì)摻雜區(qū)20a″和20b″(之后將是S/D區(qū)20a和20b)的表面被有選擇地刻蝕掉(圖2E)，保證隨希望的雜質(zhì)(即，硼)一起被注入a-Si膜14的重金屬雜質(zhì)的去除。因此，與重金屬雜質(zhì)沒(méi)有被除去的常規(guī)方法相比較，包括S/D區(qū)對(duì)20a和20b的TFT(即，半導(dǎo)體器件1)的初始性能的波動(dòng)被改進(jìn)以及可靠性也被提高。這意味著TFT(即，器件1)的工作性能和可靠性被提高。
附加地，與僅僅在基板的外圍上布置對(duì)準(zhǔn)標(biāo)記的上述公開號(hào)2003-332349公開的結(jié)構(gòu)不同，第一對(duì)準(zhǔn)標(biāo)記18a和18b形成在多晶硅膜35中的S/D區(qū)對(duì)20a和20b附近，以及第二對(duì)準(zhǔn)標(biāo)記47a和47b形成在多晶硅島45外面并靠近多晶硅島45。因此，第一對(duì)準(zhǔn)標(biāo)記18a和18b可以用于相對(duì)于S/D區(qū)20a和20b對(duì)準(zhǔn)或放置上面的圖形(例如，用于柵電極/線55的圖形)。類似地，第二對(duì)準(zhǔn)標(biāo)記47a和47b可以用于相對(duì)于島45對(duì)準(zhǔn)或放置上面的圖形。因此，有一附加的優(yōu)點(diǎn)上面的圖形可獲得比以前更高的對(duì)準(zhǔn)精確度。
第二實(shí)施例[制造半導(dǎo)體器件的方法]接下來(lái)，下面將參考圖3A至3I說(shuō)明根據(jù)本發(fā)明的第二實(shí)施例制造半導(dǎo)體器件的方法。
第二實(shí)施例的方法對(duì)應(yīng)于通過(guò)增加將用于閾值調(diào)整的雜質(zhì)注入TFT的溝道區(qū)中的工序步驟到第一實(shí)施例的方法。因此，通過(guò)第二實(shí)施例的方法制造的半導(dǎo)體器件1a對(duì)應(yīng)于通過(guò)增加用于閾值調(diào)整的雜質(zhì)摻雜區(qū)到第一實(shí)施例的半導(dǎo)體器件1中的TFT的溝道區(qū)獲得的半導(dǎo)體器件。
首先，進(jìn)行第一實(shí)施例的方法中的圖2A至2E所示的工序步驟。因此，如圖2E所示，在a-S1膜14中形成表面刻蝕的p-型雜質(zhì)摻雜區(qū)18a″和18b″以及表面刻蝕的p-型雜質(zhì)摻雜區(qū)20a″和20b″。該刻蝕工序中的a-Si膜14的刻蝕深度被可選擇地決定為10埃100埃的范圍內(nèi)，類似于第一實(shí)施例。以此方式，通過(guò)進(jìn)行用于掩模16的抗蝕劑膜的形成、曝光和顯影，雜質(zhì)注入到a-Si膜14和a-Si膜14的僅僅一次選擇性刻蝕一系列操作，獲得表面刻蝕的p-型雜質(zhì)摻雜區(qū)18a″和18b″以及表面刻蝕的p-型雜質(zhì)摻雜區(qū)20a″和20b″。
接下來(lái)，在除去掩模16之后，用1×1012cm-2的劑量將用于TFT的閾值調(diào)整或控制的p-型雜質(zhì)(例如，硼)離子注入a-Si膜14中。由于基板10的整個(gè)表面進(jìn)行該離子注入工序，所述p-型雜質(zhì)離子不僅被注入p-型雜質(zhì)摻雜區(qū)18a″，18b″，20a″和20b″中，而且注入a-Si膜14的剩余部分。這里，引入所述p-型雜質(zhì)的p-型雜質(zhì)摻雜區(qū)18a″和18b″分別由18aa″和18bb″表示。類似地，引入所述p-型雜質(zhì)的p-型雜質(zhì)摻雜區(qū)20a″和20b″分別由20aa″和20bb″表示。除區(qū)域18a″，18b″，20aa″和20bb″以外的a-Si膜14的p-型雜質(zhì)摻雜區(qū)由14a表示。圖3A示出了在該階段的狀態(tài)。
這里用于閾值控制而注入的p-型雜質(zhì)的濃度低于注入?yún)^(qū)域18a″，18b″，20aa″和20bb″中的雜質(zhì)濃度一個(gè)數(shù)字以上。因此，用于閾值控制的注入的p-型雜質(zhì)對(duì)于TFT的工作沒(méi)有影響。
接下來(lái)，類似于第一實(shí)施例的方法中的圖2F的步驟，通過(guò)ELA方法，準(zhǔn)分子激光B被照射到a-Si膜14的整個(gè)表面(包括p-型雜質(zhì)摻雜區(qū)18aa″，18bb″，20aa″，20bb″和14a)，以晶化a-Si膜14，由此形成多晶硅膜35a，如圖3B所示。此時(shí)，存在于雜質(zhì)摻雜區(qū)20aa″和20bb″中的p-型雜質(zhì)(例如，硼)被激光B激活，因此對(duì)于所述雜質(zhì)的激活不需要附加的工序步驟。此外，由于a-Si膜14的晶化，p-型雜質(zhì)摻雜區(qū)18aa″和18bb″分別變成第一對(duì)準(zhǔn)標(biāo)記18aa和18bb，p-型雜質(zhì)摻雜區(qū)20aa″和20bb″分別變成S/D區(qū)20aa和20bb。p-型雜質(zhì)摻雜區(qū)14a變成雜質(zhì)摻雜區(qū)35aa。
后續(xù)工序步驟與第一實(shí)施例的方法相同。具體地，如圖3C(參見圖2G)所示，在多晶硅膜35上涂敷光敏抗蝕劑膜，然后曝光并顯影該光敏抗蝕劑膜，由此形成用于形成多晶硅島45a和第二對(duì)準(zhǔn)標(biāo)記47aa和47bb的掩模39a。掩模39a具有一圖形，包括用于形成多晶硅島45a的部分40a和用于形成第二對(duì)準(zhǔn)標(biāo)記47aa和47bb的部分42aa和42bb，掩模39a的剩余部分被除去。使用先前形成的第一對(duì)準(zhǔn)標(biāo)記18aa和18bb進(jìn)行掩模39a的對(duì)準(zhǔn)。由于第一對(duì)準(zhǔn)標(biāo)記18aa和18bb分別布置在S/D區(qū)20aa和20bb附近，可以以±0.1μm以下的精確度在整個(gè)基板10之上進(jìn)行掩模39a的對(duì)準(zhǔn)。這些優(yōu)于TFT的可獲得對(duì)準(zhǔn)精確度將是±0.3μm以上的公開號(hào)2003-332349中公開的方法。
接下來(lái)，如圖3D所示(參見圖2H)，使用掩模39a有選擇地刻蝕多晶硅膜35a，由此形成島狀多晶硅膜35a，即，多晶硅島45a。同時(shí)，在多晶硅島45a的每個(gè)側(cè)面靠近多晶硅膜45a形成第二對(duì)準(zhǔn)標(biāo)記對(duì)47aa和47bb。島45a包括p-型S/D區(qū)對(duì)20aa和20bb以及溝道區(qū)20cc。
接下來(lái)，如圖3E所示，(參見圖2I)，在背膜12上形成柵絕緣膜50(這里是具有1000埃厚度的SiO2膜)，以覆蓋多晶硅島45a和第二對(duì)準(zhǔn)標(biāo)記47aa和47bb。柵絕緣膜50覆蓋基板10的整個(gè)表面。柵絕緣膜50的材料和厚度可以與第一實(shí)施例的方法中使用的材料和厚度相同。
接下來(lái)，如圖3F所示(參見圖2J)，在柵絕緣膜50上形成柵電極/線55。類似于第一實(shí)施例，通過(guò)具有2000埃厚度的構(gòu)圖Cr膜形成柵電極/線55。使用多晶硅島45a和第二對(duì)準(zhǔn)標(biāo)記47aa和47bb進(jìn)行柵電極/線55的形成工序中的對(duì)準(zhǔn)。
接下來(lái)，如圖3G所示(參見圖2K)，在柵絕緣膜50上形成層間絕緣膜60(該層間絕緣膜60由具有4000埃厚度的SiO2膜形成)以覆蓋柵電極/線55。層間絕緣膜60覆蓋基板10的整個(gè)表面。然后通過(guò)公知的方法平整層間絕緣膜60的表面。
接下來(lái)，如圖3H所示(參見圖2L)，通過(guò)已知的方法形成接觸孔對(duì)65a和65b，以貫穿層間絕緣膜60和柵絕緣膜50，孔65a和65b分別到達(dá)多晶硅島45a的S/D區(qū)20aa和20bb。
接下來(lái)，如圖3I所示(參見圖2M)，在層間絕緣膜60上淀積金屬膜并通過(guò)已知的方法構(gòu)圖，由此在層間絕緣膜60上形成一對(duì)S/D線70a和70b。S/D線70a和70b分別通過(guò)接觸孔65a和65b機(jī)械和電連接到S/D區(qū)20aa和20bb。
通過(guò)上述工序步驟，在基板10上完成具有多晶硅膜35a作為有源層(即，多晶硅TFT)的TFT。結(jié)果，制造了根據(jù)第二實(shí)施例的半導(dǎo)體器件1a。該器件1a的結(jié)構(gòu)與第一實(shí)施例的器件1相同，除了分別在溝道區(qū)20cc的表面和第二對(duì)準(zhǔn)標(biāo)記47aa和47bb的表面中形成p-型雜質(zhì)摻雜區(qū)35aa之外。
利用根據(jù)第二實(shí)施例的制造半導(dǎo)體器件1a的上述方法，因?yàn)榕c第一實(shí)施例的方法相同的原因，獲得與下面所列的第一實(shí)施例相同的優(yōu)點(diǎn)(a)、(b)和(c)。
(a)減小制造半導(dǎo)體器件1a需要的總工序步驟，以及降低其制造成本。
(b)提高TFT(即，器件1a)的工作性能和可靠性。
(c)對(duì)于上面的圖形，獲得比以前更高的對(duì)準(zhǔn)精確度。
此外，在第二實(shí)施例中還獲得下列優(yōu)點(diǎn)(d)。
(d)很好的控制或調(diào)整TFT的閾值。
第三實(shí)施例[制造半導(dǎo)體器件的方法]接下來(lái)，下面將參考圖4A至4M說(shuō)明根據(jù)本發(fā)明的第三實(shí)施例制造半導(dǎo)體器件的方法。第三實(shí)施例的方法對(duì)應(yīng)于通過(guò)在形成一種導(dǎo)電類型(即，n溝道或p溝道)的TFT的第一實(shí)施例的方法中形成兩種不同導(dǎo)電類型(即，n溝道和p溝道)的TFT而獲得的方法。因此通過(guò)第三實(shí)施例的方法制造的半導(dǎo)體器件1b對(duì)應(yīng)于通過(guò)將第一實(shí)施例的半導(dǎo)體器件1轉(zhuǎn)變?yōu)榛パa(bǔ)型獲得的半導(dǎo)體器件。
首先，如圖4A所示，在具有希望尺寸的玻璃板(即，基板)10上形成絕緣背膜12(由具有5000埃厚的SiO2膜形成)。在背膜12上，形成a-Si膜14(其是600埃厚)。此后，通過(guò)涂敷法在a-Si膜14上形成具有希望厚度的光敏抗蝕劑膜。然后，通過(guò)曝光和顯影構(gòu)圖該光敏抗蝕劑膜，由此形成用于形成第一對(duì)準(zhǔn)標(biāo)記對(duì)19Aa和19Ab以及S/D區(qū)對(duì)20a和20b的掩模17A。這些工序步驟通過(guò)與用于第一實(shí)施例的相同方法進(jìn)行。掩模17A具有對(duì)應(yīng)于第一對(duì)準(zhǔn)標(biāo)記對(duì)19Aa和19Ab的開口17Ac和17Ad以及對(duì)應(yīng)于S/D區(qū)對(duì)21Aa和21Ab的開口17Aa和17Ab。
接下來(lái)，如圖4B所示，通過(guò)使用掩模17A的離子注入，將希望的n-型雜質(zhì)如磷(p)有選擇地引入a-Si膜14中。在該離子注入工序中，劑量被設(shè)置為1×1015cm-2。結(jié)果，通過(guò)掩模17A的開口17Aa，17Ab，17Ac和17Ad，將n-型雜質(zhì)離子有選擇地注入a-Si膜14中。因此，在a-Si膜14中，形成一對(duì)n-型雜質(zhì)摻雜區(qū)21Aa′和21Ab′，同時(shí)形成一對(duì)n-型雜質(zhì)摻雜區(qū)19Aa′和19Ab′。由于雜質(zhì)摻雜區(qū)對(duì)19Aa′和19Ab′與n-型雜質(zhì)摻雜區(qū)對(duì)21Aa′和20Ab′一起同時(shí)形成，這方法不同于僅僅在基板的外圍上形成對(duì)準(zhǔn)標(biāo)記的上述公開號(hào)2003-332349中所公開的方法。結(jié)果，有一優(yōu)點(diǎn)在a-Si膜14的后續(xù)曝光工序(用于形成多晶硅島45)中提高對(duì)準(zhǔn)精確度，其中雜質(zhì)摻雜區(qū)19Aa′和19Ab′(之后將是第一對(duì)準(zhǔn)標(biāo)記19Aa和19Ab)用于對(duì)準(zhǔn)。
圖4B的步驟中的n-型雜質(zhì)離子(即磷離子)的注入深度被設(shè)置為幾乎是a-Si膜14的整個(gè)厚度。因此，由于所述雜質(zhì)離子的后續(xù)激活工序，注入的雜質(zhì)離子被分布在薄膜14的整個(gè)厚度中。而且，通過(guò)圖4B的離子注入步驟，在雜質(zhì)摻雜區(qū)21Aa′和21Ab′附近分別形成雜質(zhì)摻雜區(qū)19Aa′和19Ab′。但是，雜質(zhì)摻雜區(qū)19Aa′和19Ab′不影響TFT性能。這是因?yàn)樵谥蟮墓ば蛑羞@些區(qū)域19Aa′和19Ab′被除去。
接下來(lái)，如圖4C所示，使用相同的掩模17A有選擇地刻蝕n-型雜質(zhì)摻雜區(qū)19Aa′和19Ab′的表面以及a-Si膜14的n-型雜質(zhì)摻雜區(qū)21Aa′和21Ab′的表面。在刻蝕工序完成之后，掩模17A被除去。這里，表面刻蝕的雜質(zhì)摻雜區(qū)19Aa′和19Ab′分別由19Aa″和19Ab″表示。類似地，表面刻蝕的雜質(zhì)摻雜區(qū)21Aa′和21Ab′分別由21Aa″和21Ab″表示。
類似于第一實(shí)施例，圖4C的刻蝕工序中的a-S1膜14的刻蝕深度被設(shè)置為50埃。
如上所述，通過(guò)簡(jiǎn)單地進(jìn)行一系列操作，如抗蝕劑膜形成，其曝光和顯影，以及a-Si膜14的僅僅一次刻蝕，在a-Si膜14中獲得表面刻蝕的n-型雜質(zhì)摻雜區(qū)19Aa″，19Ab″，21Aa″和21Ab″。此后，第二掩模17A被除去。
如圖4C所示，n-型雜質(zhì)摻雜區(qū)21Aa″和21Ab″的表面被刻蝕掉，該n-型雜質(zhì)摻雜區(qū)21Aa″和21Ab″之后將是n-型S/D區(qū)21Aa和21Ab。因此，隨希望的n-型離子一起被引入a-Si膜14的不希望的重金屬雜質(zhì)被除去。根據(jù)發(fā)明人測(cè)試，發(fā)現(xiàn)與重金屬雜質(zhì)沒(méi)有被除去的常規(guī)方法相比較，包括S/D區(qū)21Aa和21Ab的TFT的初始性能波動(dòng)被改善了10％以上。此外，發(fā)現(xiàn)TFT的可靠性被提高差不多是重金屬雜質(zhì)未被除去的常規(guī)方法的兩倍以上。
接下來(lái)，如圖4D所示，在a-Si膜14上形成具有希望厚度的光敏抗蝕劑掩模，然后通過(guò)曝光和顯影構(gòu)圖，由此形成用于形成p溝道TFT的p-型S/D區(qū)21Ba和21Bb的掩模17B。形成掩模17B的方法與形成掩模17A的相同。掩模17B具有對(duì)應(yīng)于p-型S/D區(qū)對(duì)21Ba和21Bb的開口17Ba和17Bb。
接下來(lái)，如圖4E所示，通過(guò)使用掩模17B的離子注入，將希望的p-型雜質(zhì)或摻雜劑如硼(B)有選擇地引入a-Si膜14中。在該離子注入工序中，劑量被設(shè)置為1×1015cm-2。結(jié)果，通過(guò)掩模17B的開口17Ba和17Bb，p-型雜質(zhì)離子被有選擇地注入a-Si膜14中。因此，在雜質(zhì)摻雜區(qū)21b″和19b″之間形成一對(duì)p-型雜質(zhì)摻雜區(qū)21Ba′和21Bb′。雜質(zhì)摻雜區(qū)21Ba′和21Bb′的表面未被刻蝕掉。
圖4E的步驟中的p-型雜質(zhì)離子(即B離子)的注入深度被設(shè)置為用于形成p-型S/D區(qū)21Ba和21Bb需要的值。該深度比圖4B的步驟中的n-型雜質(zhì)離子的深度更淺。這是因?yàn)殡s質(zhì)摻雜區(qū)21Ba′和21Bb′的表面未被刻蝕掉。
如上所述，通過(guò)簡(jiǎn)單地進(jìn)行一系列操作，如抗蝕劑膜形成，其曝光和顯影僅僅一次，在a-Si膜14中獲得p-型雜質(zhì)摻雜區(qū)21Ba′和21Bb′(其表面沒(méi)有被刻蝕掉)。此后，第二掩模17B被除去。
接下來(lái)，如圖4F所示，通過(guò)ELA方法，準(zhǔn)分子激光B被照射到a-Si膜14的整個(gè)表面(包括n-型雜質(zhì)摻雜區(qū)19Aa″，19Ab″，21Aa″和21Ab″以及p-型雜質(zhì)摻雜區(qū)21Ba′和21Bb′)，以晶化a-Si膜14，由此形成多晶硅膜35b。此時(shí)，n-型雜質(zhì)摻雜區(qū)21Aa″和21Ab″中的n-型摻雜雜質(zhì)(即，磷)和p-型雜質(zhì)摻雜區(qū)21Ba′和21Bb′中的p-型摻雜雜質(zhì)(即，硼)被激活，因此不需要用于所述摻雜雜質(zhì)的任意附加激活工序。而且，由于a-Si膜14的晶化，n-型雜質(zhì)摻雜區(qū)19Aa″和19Ab″分別變成第一對(duì)準(zhǔn)標(biāo)記19Aa和19Ab。類似地，n-型的雜質(zhì)摻雜區(qū)21Aa′和21Ab′分別變成n-型S/D區(qū)21Aa和21Ab。p-型雜質(zhì)摻雜區(qū)21Ba′和21Bb′分別變成p-型S/D區(qū)21Ba和21Bb。
接下來(lái)，如圖4G所示，通過(guò)涂覆工藝，在多晶硅膜35b上形成光敏抗蝕劑膜，然后曝光并顯影該光敏抗蝕劑膜，由此形成用于形成多晶硅島45a和45b以及第二對(duì)準(zhǔn)標(biāo)記47a和47b的掩模39a。掩模39a具有用于形成多晶硅島45a(用于N溝道TFT)的部分40a、用于形成多晶硅島45b(用于p-溝道TFT)的部分40b以及用于形成第二對(duì)準(zhǔn)標(biāo)記47a和47b的部分42a和42b，掩模39a的剩余部分被除去。使用先前形成的第一對(duì)準(zhǔn)標(biāo)記19Aa和19Ab進(jìn)行掩模39a的對(duì)準(zhǔn)。由于第一對(duì)準(zhǔn)標(biāo)記19Aa和19Ab分別被布置在n-型S/D區(qū)21Aa和p-型S/D區(qū)21Bb附近，因此可以以±0.1μm以下的精確度進(jìn)行掩模39a的對(duì)準(zhǔn)。
這里，為了簡(jiǎn)化描述，以在基板10上形成一對(duì)n-和p-溝道TFT的方式進(jìn)行說(shuō)明。但是，實(shí)際上，在基板10上以矩陣陣列布置許多對(duì)n-和p-溝道TFT。在本發(fā)明的第三實(shí)施例中，第一對(duì)準(zhǔn)標(biāo)記19Aa和19Ab分別被布置在n-型S/D區(qū)21Aa和p-型S/D區(qū)21Bb附近，因此根據(jù)S/D區(qū)21Aa，21Ab，21Ba和21Bb的布置或布局，第一對(duì)準(zhǔn)標(biāo)記19Aa和19Ab被布置在整個(gè)基板10上。由此，可以以±0.1μm以下的精確度進(jìn)行TFT的對(duì)準(zhǔn)。另一方面，利用公開號(hào)2003-332349中所公開的方法，僅僅在基板的外圍上布置對(duì)準(zhǔn)標(biāo)記，因此，TFT的可獲得對(duì)準(zhǔn)精確度將是±0.3μm以上，顯著地次于本發(fā)明的所述實(shí)施例。
接下來(lái)，如圖4H所示，使用掩模39a有選擇地刻蝕多晶硅膜35b，由此形成島狀多晶硅膜35b，即，多晶硅島45A和45B。同時(shí)通過(guò)多晶硅膜35，在島45A和45B附近分別形成第二對(duì)準(zhǔn)標(biāo)記對(duì)47a和47b。島45A包括n-型S/D區(qū)對(duì)21Aa和21Ab以及布置在S/D區(qū)21Aa和21Ab之間的溝道區(qū)21Ac。類似地，島45B包括p-型S/D區(qū)對(duì)21Ba和21Bb，以及布置在S/D區(qū)21Ba和21Bb之間的溝道區(qū)21Bc。如由圖4H看到，在該步驟中第一對(duì)準(zhǔn)標(biāo)記19Aa和19Ab被除去。
接下來(lái)，如圖4I所示，在背膜12上形成柵絕緣膜50(這里是具有1000埃厚度的SiO2膜)，以覆蓋多晶硅島45A和45B以及第二對(duì)準(zhǔn)標(biāo)記47a和47b。柵絕緣膜50覆蓋基板10的整個(gè)表面。形成膜50的方法可以與第一實(shí)施例相同。
接下來(lái)，如圖4J所示，在柵絕緣膜50上形成柵電極/線55a和55b(這里，由具有2000埃厚度的構(gòu)圖Cr膜制成)，以被分別重疊在溝道區(qū)21Ac和21Bc上。形成柵電極/線55a和55b的方法可以與第一實(shí)施例相同。使用多晶硅島45A和45B和第二對(duì)準(zhǔn)標(biāo)記47a和47b進(jìn)行該工序中的對(duì)準(zhǔn)。
接下來(lái)，如圖4K所示，在柵絕緣膜50上形成層間絕緣膜60(這里是具有4000埃厚度的SiO2膜)，以覆蓋柵電極/線55a和55b。層間絕緣膜60覆蓋基板10的整個(gè)表面。然后通過(guò)公知的方法平整該層間絕緣膜60的表面。
接下來(lái)，如圖4L所示，通過(guò)已知的方法形成接觸孔對(duì)65a和65d以及接觸孔對(duì)65c和65d，以貫穿層間絕緣膜60和柵絕緣膜50，孔65a和65b分別到達(dá)多晶硅島45A的n-型S/D區(qū)21Aa和21Ab。孔65c和65d分別到達(dá)多晶硅島45B的p-型S/D區(qū)21Ba和21Bb。
接下來(lái)，如圖4M所示，在層間絕緣膜60上淀積金屬膜，并通過(guò)已知的方法構(gòu)圖，由此在層間絕緣膜60上形成一對(duì)S/D線70a和70b和一對(duì)S/D線70c和70d。S/D線70a和70b分別通過(guò)接觸孔65a和65b被機(jī)械和電連接到n-型S/D區(qū)21Aa和21Ab。S/D線70c和70d分別通過(guò)接觸孔65c和65d被機(jī)械和電連接到p-型S/D區(qū)21Ba和21Bb。
通過(guò)上述工序步驟，在基板10上完成分別具有多晶硅島45A和45B作為它們的有源層的n-和p-溝道對(duì)TFT(即，n-和p-溝道多晶硅TFT對(duì))。結(jié)果，獲得了根據(jù)第三實(shí)施例的半導(dǎo)體器件1b。
利用根據(jù)第三實(shí)施例的制造半導(dǎo)體器件1b的方法，通過(guò)進(jìn)行用于掩模17A的抗蝕劑膜的形成、曝光和顯影，雜質(zhì)注入到a-Si膜14和a-Si膜14的僅僅一次選擇性刻蝕(圖4A至4C)的一系列操作，獲得表面刻蝕的n-型雜質(zhì)摻雜區(qū)19Aa″和19Ab″以及表面刻蝕的n-型雜質(zhì)摻雜區(qū)21Aa″和21Ab″。類似地，通過(guò)進(jìn)行用于掩模17B的抗蝕劑膜的形成、曝光和顯影以及雜質(zhì)注入到a-Si膜14(圖4D至4E)的一系列操作僅僅一次，獲得非表面刻蝕的p-型雜質(zhì)摻雜區(qū)21Ba′和21Bb′。
而且，通過(guò)照射激光B到包含n-和p-型雜質(zhì)離子的a-Si膜14的整個(gè)表面，晶化a-Si膜14，由此形成多晶硅膜35b(圖4F)。因此，與a-Si膜14的晶化同時(shí)，n-型雜質(zhì)摻雜區(qū)21Aa″和21Ab″(之后將是S/D區(qū)21Aa和21Ab)中的n-型雜質(zhì)離子(即，磷離子)和p-型雜質(zhì)摻雜區(qū)21Ba′和21Bb′(之后將是S/D區(qū)21Ba和21Bb)中的p-型雜質(zhì)離子(即，硼離子)被激活。
因此，對(duì)于激活所述n-和p-型雜質(zhì)離子不需要附加的工序步驟。由此，根據(jù)第三實(shí)施例的半導(dǎo)體器件1b需要的制造工序步驟的總數(shù)被減小，以及其制造成本被進(jìn)一步降低。
此外，由于n-型雜質(zhì)-摻雜區(qū)21Aa″和21Ab″(之后將是S/D區(qū)21Aa和21Ab)的表面被有選擇地刻蝕掉(圖4C)，因此保證了隨希望的n-型雜質(zhì)(即磷)一起注入a-Si膜14中的重金屬雜質(zhì)的去除。因此，與重金屬雜質(zhì)沒(méi)有被除去的常規(guī)方法相比較，包括n-型S/D區(qū)對(duì)21Aa和21Ab的n-溝道TFT的初始性能的波動(dòng)被改進(jìn)以及可靠性也被提高。這意味著所述TFT(因此，器件1b)的工作性能和可靠性被提高。
附加地，與僅僅在基板的外圍上布置對(duì)準(zhǔn)標(biāo)記的上述公開號(hào)2003-332349中所公開的結(jié)構(gòu)不同，第一對(duì)準(zhǔn)標(biāo)記19Aa和19Ab分別形成在多晶硅膜35b中的n-型S/D區(qū)21Aa和p-型S/D區(qū)21Bb附近，以及第二對(duì)準(zhǔn)標(biāo)記47a和47b分別形成在多晶硅島45A和45B附近。因此，第一對(duì)準(zhǔn)標(biāo)記19Aa和19Ab可以用于相對(duì)于S/D區(qū)21Aa，21Ab，21Ba和21Bb對(duì)準(zhǔn)上面的一個(gè)圖形或多個(gè)圖形。第二對(duì)準(zhǔn)標(biāo)記47a和47b可以用于相對(duì)于多晶硅島45A和45B對(duì)準(zhǔn)上面的一個(gè)圖形或多個(gè)圖形。因此，有一附加的優(yōu)點(diǎn)對(duì)于用于n-和p-溝道TFT的上方圖形，可獲得比以前更高的對(duì)準(zhǔn)精確度。
第四實(shí)施例[制造半導(dǎo)體器件的方法]接下來(lái)，下面將參考圖5A至5L說(shuō)明根據(jù)本發(fā)明的第四實(shí)施例制造半導(dǎo)體器件的方法。
第四實(shí)施例的方法對(duì)應(yīng)于通過(guò)增加將n-和p-型雜質(zhì)分別注入n-和p-溝道TFT的溝道區(qū)中以用于閾值調(diào)整的工序步驟到第三實(shí)施例的方法而獲得的方法。因此，通過(guò)第四實(shí)施例的方法制造的半導(dǎo)體器件1c對(duì)應(yīng)于通過(guò)分別增加用于閾值調(diào)整的雜質(zhì)摻雜區(qū)到第三實(shí)施例的半導(dǎo)體器件1b中的n-和p-溝道TFT的溝道區(qū)而獲得的半導(dǎo)體器件。
首先，進(jìn)行第三實(shí)施例的方法中的圖4A至4E的工序步驟。因此，如圖4E所示，在a-Si膜14中形成一對(duì)n-型雜質(zhì)摻雜區(qū)19Aa″和19Ab″、一對(duì)n-型雜質(zhì)摻雜區(qū)21Aa″和21Ab″以及一對(duì)p-型雜質(zhì)摻雜區(qū)21Ba′和21Bb′。n-型雜質(zhì)摻雜區(qū)19Aa″，19Ab″，21Aa″和21Ab″的表面被刻蝕掉；但是，p-型雜質(zhì)摻雜區(qū)21Ba′和21Bb′的表面未被刻蝕掉。類似于第一實(shí)施例，圖4C的刻蝕工序中a-Si膜14的刻蝕深度被設(shè)置為50埃。在p-型摻雜劑的離子注入工序之后，掩模17B被除去。
接下來(lái)，如圖5A所示，在a-Si膜14上形成具有開口26a的掩模26。開口26a位于對(duì)應(yīng)于n-溝道TFT的溝道區(qū)21Ac的位置處。此后，如圖5B所示，使用掩模26，將用于控制所述n-溝道TFT的閾值的p-型雜質(zhì)離子(例如，硼離子)有選擇地注入a-Si膜14中。在該離子注入工序中，劑量被設(shè)為1×1012cm-2。因此，通過(guò)掩模26的開口26a將p-型雜質(zhì)離子有選擇地注入a-Si膜14中，在a-Si膜14中產(chǎn)生p-型雜質(zhì)摻雜區(qū)14b1。在p-型摻雜劑的完成之后，掩模26被除去。
接下來(lái)，如圖5C所示，在a-Si膜14上形成具有開口28a的掩模28。開口28a位于對(duì)應(yīng)于p-溝道TFT的溝道區(qū)21Bc的位置處。此后，如圖5D所示，使用掩模28將用于控制所述TFT的閾值的n-型雜質(zhì)離子(例如，磷離子)有選擇地注入a-Si膜14。在該離子注入工序中，劑量被設(shè)為1×1012cm-2。因此，通過(guò)掩模28的開口28a，將n-型雜質(zhì)離子有選擇地注入a-Si膜14中，在a-Si膜14中產(chǎn)生n-型雜質(zhì)摻雜區(qū)14b2。在該離子注入工序完成之后，掩模28被除去。
后續(xù)工序步驟與第三實(shí)施例中的方法相同。具體地，如圖5E所示(圖4F)，通過(guò)ELA方法，準(zhǔn)分子激光B被照射到a-Si膜14的整個(gè)表面，以由此晶化a-Si膜14，產(chǎn)生多晶硅膜35c。此時(shí)，n-型雜質(zhì)摻雜區(qū)21Aa″、21Ab″以及14b2中的n-型摻雜雜質(zhì)(即，磷)和p-型雜質(zhì)摻雜區(qū)21Ba′、21Bb′以及14b1中的p-型摻雜雜質(zhì)(即，硼)被激活，因此不需要用于所述摻雜雜質(zhì)的任意附加激活工序。而且，由于a-Si膜14晶化，n-型雜質(zhì)摻雜區(qū)19Aa″和19Ab″分別變成第一對(duì)準(zhǔn)標(biāo)記19Aa和19Ab。類似地，n-型的雜質(zhì)摻雜區(qū)21Aa″和21Ab″分別變成n-溝道TFT的n-型S/D區(qū)21Aa和21Ab。p-型雜質(zhì)摻雜區(qū)14b1變成n-溝道TFT的p-型雜質(zhì)摻雜區(qū)35c1。p-型雜質(zhì)摻雜區(qū)21Ba″和21Bb″分別變成p-溝道TFT的p-型S/D區(qū)21Ba和21Bb。n-型雜質(zhì)摻雜區(qū)14b2變成p-溝道TFT的n-型雜質(zhì)摻雜區(qū)35c2。
接下來(lái)，如圖5F所示(圖4G)，在多晶硅膜35c上形成掩模39a。掩模39a具有一圖形，包括用于形成多晶硅島45A′的部分40a、用于形成多晶硅島45B′的部分40b以及用于形成第二對(duì)準(zhǔn)標(biāo)記47a和47b的部分42a和42b，掩模39a的剩余部分被除去。使用先前形成的第一對(duì)準(zhǔn)標(biāo)記19Aa和19Ab進(jìn)行掩模39a的對(duì)準(zhǔn)。由于第一對(duì)準(zhǔn)標(biāo)記19Aa和19Ab分別被布置在n-型S/D區(qū)21Aa和p-型S/D區(qū)21Bb附近，因此可以以±0.1μm以下的精確度進(jìn)行掩模39a的對(duì)準(zhǔn)。
接下來(lái)，如圖5G所示(圖4H)，使用掩模39a有選擇地刻蝕多晶硅膜35c，由此形成島狀多晶硅膜35c，即，多晶硅島45A′和45B′。同時(shí)，通過(guò)多晶硅膜35，在島45A′和45B′附近分別形成第二對(duì)準(zhǔn)標(biāo)記對(duì)47a和47b。島45A′包括n-型S/D區(qū)對(duì)21Aa和21Ab以及布置在S/D區(qū)21Aa和21Ab之間的溝道區(qū)21Ac。類似地，島45B′包括p-型S/D區(qū)對(duì)21Ba和21Bb，以及布置在S/D區(qū)21Ba和21Bb之間的溝道區(qū)21Bc。
接下來(lái)，如圖5H所示(圖4I)，在背膜12上形成柵絕緣膜50，以覆蓋多晶硅島45A′和45B′以及第二對(duì)準(zhǔn)標(biāo)記47a和47b。柵絕緣膜50覆蓋基板10的整個(gè)表面。形成薄膜50的方法可以與第三實(shí)施例相同。
接下來(lái)，如圖5I(圖4J)所示，在柵絕緣膜50上形成柵電極/線55a和55b。形成柵電極/線55a和55b的方法可以與第三實(shí)施例相同。使用多晶硅島45A′和45B′和第二對(duì)準(zhǔn)標(biāo)記47a和47b進(jìn)行該工序中的對(duì)準(zhǔn)。
接下來(lái)，如圖5J所示(圖4K)，在柵絕緣膜50上形成層間絕緣絕緣膜60，以覆蓋柵電極/線55a和55b。膜60覆蓋基板10的整個(gè)表面。形成薄膜60的方法可以與第三實(shí)施例相同。然后通過(guò)公知的方法平整薄膜60的表面。
接下來(lái)，如圖5K所示(圖4L)，通過(guò)已知的方法形成接觸孔對(duì)65a和65b和接觸孔對(duì)65c和65d，以貫穿層間絕緣膜60和柵絕緣膜50。孔65a和65b分別到達(dá)多晶硅島45A′的n-型S/D區(qū)21Aa和21Ab。孔65c和65d分別到達(dá)多晶硅島45B′的p-型S/D區(qū)21Ba和21Bb。
接下來(lái)，如圖5L所示(圖4M)，在層間絕緣膜60上淀積金屬膜并通過(guò)已知的方法構(gòu)圖，由此在膜60上形成一對(duì)S/D線70a和70b和一對(duì)S/D線70c和70d。S/D線70a和70b分別通過(guò)接觸孔65a和65b被機(jī)械和電連接到n-型S/D區(qū)21Aa和21Ab。S/D線70c和70d分別通過(guò)接觸孔65c和65d被機(jī)械和電連接到p-型S/D區(qū)21Ba和21Bb。
通過(guò)上述工序步驟，在基板10上完成具有多晶硅膜35c作為有源層的n-和p-溝道TFT對(duì)(即，n-和p-溝道多晶硅TFT)。結(jié)果，獲得了根據(jù)第四實(shí)施例的半導(dǎo)體器件1c。
利用根據(jù)第四實(shí)施例的上述半導(dǎo)體器件1c和制造器件1c的方法，因?yàn)榕c根據(jù)第一實(shí)施例的半導(dǎo)體器件1和制造器件1的方法相同的原因，獲得以下優(yōu)點(diǎn)(a)至(d)。
(a)根據(jù)第四實(shí)施例的半導(dǎo)體器件1c需要的制造工序步驟的總數(shù)被減小，以及其制造成本被進(jìn)一步降低。
(b)提高n-溝道TFT(因此，器件1c)的工作性能和可靠性。
(c)上面的圖形獲得比以前更高的對(duì)準(zhǔn)精確度。
(d)n-和p-溝道TFT的閾值可被很好的控制或調(diào)整。
第五實(shí)施例[制造半導(dǎo)體器件的方法]接下來(lái)，下面將參考圖6A至6I說(shuō)明根據(jù)本發(fā)明第五實(shí)施例制造半導(dǎo)體器件的方法。
第五實(shí)施例的方法對(duì)應(yīng)于通過(guò)增加將用于閾值調(diào)整的雜質(zhì)(n-型或p-型)注入n-和p-溝道TFT的溝道區(qū)中的工序步驟到第三實(shí)施例的方法而獲得的方法，該方法與第四實(shí)施例的方法相同。但是，第五實(shí)施例的方法與第四實(shí)施例的方法的不同之處在于在基板10的整個(gè)表面上進(jìn)行用于閾值調(diào)整的雜質(zhì)的注入步驟，而不使用任何掩模。
首先，進(jìn)行第三實(shí)施例的方法中的圖4A至4E的工序步驟。因此，如圖4E所示，形成一對(duì)n-型表面刻蝕的雜質(zhì)摻雜區(qū)19Aa″和19Ab″、一對(duì)n-型表面刻蝕的雜質(zhì)摻雜區(qū)21Aa″和21Ab″以及一對(duì)p-型非表面刻蝕的雜質(zhì)摻雜區(qū)21Ba′和21Bb′，類似于第一實(shí)施例，圖4C的刻蝕工序中的a-Si膜14的刻蝕深度被設(shè)置為50埃。在p-型雜質(zhì)的離子注入工序之后，掩模17B被除去。
接下來(lái)，如圖6A所示，用于控制所述n-和p-溝道TFT的閾值的n-或p-型雜質(zhì)離子(例如，硼離子)被注入到a-Si膜14的整個(gè)表面中，沒(méi)有任何掩模。在該離子注入工序中，劑量被設(shè)置為1×1012cm-2。因此，p-型雜質(zhì)離子(即，硼離子)不僅被注入n-型雜質(zhì)摻雜區(qū)19Aa″，19Ab″，21Aa″和21Ab″中，而且被注入p-型雜質(zhì)摻雜區(qū)21Ba′和21Bb′中。在除區(qū)域19Aa″，19Ab″，21Aa″，21Ab″，21Ba′和21Bb′以外的薄膜14的剩余表面中，形成p-型雜質(zhì)摻雜區(qū)14b。
用于閾值調(diào)整的注入雜質(zhì)(即，硼)的濃度比n-型雜質(zhì)摻雜區(qū)21Aa″和21Ab″中的雜質(zhì)濃度以及p-型雜質(zhì)摻雜區(qū)21Ba″和21Bb″的雜質(zhì)濃度低一個(gè)數(shù)字以上。因此，用于閾值調(diào)整的注入雜質(zhì)不影響n-和p-溝道TFT的工作。
后續(xù)工序步驟與第三實(shí)施例中的方法相同。具體地，如圖6B所示(圖4F)，通過(guò)ELA方法，準(zhǔn)分子激光B被照射到a-Si膜14的整個(gè)表面，以由此晶化a-Si膜14，產(chǎn)生多晶硅膜35d。此時(shí)，存在于n-型雜質(zhì)摻雜區(qū)21Aa″、21Ab″中的n-型摻雜雜質(zhì)(即，磷)和p-型雜質(zhì)摻雜(即，硼)以及存在于p-型雜質(zhì)摻雜區(qū)21Ba′，21Bb′和14b中的p-型摻雜雜質(zhì)(即，硼)被激活，因此不需要用于所述摻雜雜質(zhì)的任意附加激活工序。而且，由于a-Si膜14晶化，n-型雜質(zhì)摻雜區(qū)19Aa″和19Ab″分別變成第一對(duì)準(zhǔn)標(biāo)記19Aa和19Ab。類似地，n-型的雜質(zhì)摻雜區(qū)21Aa′和21Ab′分別變成n-溝道TFT的n-型S/D區(qū)21Aa和21Ab。p-型雜質(zhì)摻雜區(qū)21Ba′和21Bb′分別變成p-溝道TFT的p-型S/D區(qū)21Ba和21Bb。p-型雜質(zhì)摻雜區(qū)14b變成p-型雜質(zhì)摻雜區(qū)35dd。
接下來(lái)，如圖6C所示(圖4G)，在多晶硅膜35d上形成掩模39a。掩模39a具有一圖形，包括用于形成多晶硅島45A″的部分40a、用于形成多晶硅島45B″的部分40b以及用于形成第二對(duì)準(zhǔn)標(biāo)記47a和47b的部分42a和42b，掩模39a的剩余部分被除去。使用先前形成的第一對(duì)準(zhǔn)標(biāo)記19Aa和19Ab進(jìn)行掩模39a的對(duì)準(zhǔn)。由于第一對(duì)準(zhǔn)標(biāo)記19Aa和19Ab分別被布置在n-型S/D區(qū)21Aa和p-型S/D區(qū)21Bb附近，因此可以以±0.1μm以下的精確度進(jìn)行掩模39a的對(duì)準(zhǔn)。
接下來(lái)，如圖6D所示(圖4H)，使用掩模39a有選擇地刻蝕多晶硅膜35d，由此形成島狀的多晶硅膜35d，即，多晶硅島45A″和45B″。同時(shí)，通過(guò)多晶硅膜35，在島45A″和45B″附近分別形成第二對(duì)準(zhǔn)標(biāo)記對(duì)47a和47b。島45A″包括n-型S/D區(qū)對(duì)21Aa和21Ab以及布置在S/D區(qū)21Aa和21Ab之間的溝道區(qū)21Ac。類似地，島45B″包括p-型S/D區(qū)對(duì)21Ba和21Bb，以及布置在S/D區(qū)21Ba和21Bb之間的溝道區(qū)21Bc。
接下來(lái)，如圖6E所示(圖4I)，在背膜12上形成柵絕緣膜50，以覆蓋多晶硅島45A″和45B″以及第二對(duì)準(zhǔn)標(biāo)記47a和47b。柵絕緣膜50覆蓋基板10的整個(gè)表面。形成膜50的方法可以與第三實(shí)施例相同。
接下來(lái)，如圖6F(圖4J)所示，在柵絕緣膜50上形成柵電極/線55a和55b。形成柵電極/線55a和55b的方法可以與第三實(shí)施例相同。使用多晶硅島45A″和45B″和第二對(duì)準(zhǔn)標(biāo)記47a和47b進(jìn)行該工序中的對(duì)準(zhǔn)。
接下來(lái)，如圖6G所示(圖4K)，在柵絕緣膜50上形成層間絕緣膜60，以覆蓋柵電極/線55a和55b。膜60覆蓋基板10的整個(gè)表面。形成膜60的方法可以與第三實(shí)施例相同。然后通過(guò)公知的方法平整膜60的表面。
接下來(lái)，如圖6H所示(圖4L)，通過(guò)已知的方法形成接觸孔對(duì)65a和65b和接觸孔對(duì)65c和65d，以貫穿層間絕緣膜60和柵絕緣膜50，孔65a和65b分別到達(dá)多晶硅島45A″的n-型S/D區(qū)21Aa和21Ab?？?5c和65d分別到達(dá)多晶硅島45B″的p-型S/D區(qū)21Ba和21Bb。
接下來(lái)，如圖6I所示(圖4M)，在層間絕緣膜60上淀積金屬膜并通過(guò)已知的方法構(gòu)圖，由此在膜60上形成一對(duì)S/D線70a和70b和一對(duì)S/D線70c和70d。S/D線70a和70b分別通過(guò)接觸孔65a和65b被機(jī)械和電連接到n-型S/D區(qū)21Aa和21Ab。S/D線70c和70d分別通過(guò)接觸孔65c和65d被機(jī)械和電連接到p-型S/D區(qū)21Ba和21Bb。
通過(guò)上述工序步驟，在基板10上完成了具有多晶硅膜35d作為有源層的n-和p-溝道TFT對(duì)(即，n-和p-溝道多晶硅TFT)。結(jié)果，獲得了根據(jù)第五實(shí)施例的半導(dǎo)體器件1d。
根據(jù)第五實(shí)施例制造半導(dǎo)體器件1d的方法對(duì)應(yīng)于通過(guò)增加將用于閾值調(diào)整的雜質(zhì)注入n-和p-溝道TFT的溝道區(qū)中的工序步驟到第三實(shí)施例的方法而獲得的方法。因此，通過(guò)該方法制造的半導(dǎo)體器件1d對(duì)應(yīng)于通過(guò)增加p-型雜質(zhì)摻雜區(qū)35dd到n-和p-溝道TFT的各個(gè)溝道區(qū)21Ac和21Bc獲得的半導(dǎo)體器件。
利用根據(jù)第五實(shí)施例的上述半導(dǎo)體器件1d和制造器件1d的方法，因?yàn)榕c根據(jù)第一實(shí)施例的半導(dǎo)體器件1和制造器件1的方法相同的原因，獲得以下優(yōu)點(diǎn)(a)至(d)。
(a)根據(jù)第五實(shí)施例的半導(dǎo)體器件1d需要的制造工序步驟的總數(shù)被減小，以及其制造成本被進(jìn)一步降低。
(b)提高n-溝道TFT(因此，器件Id)的工作性能和可靠性。
(c)上面的圖形獲得比以前更高的對(duì)準(zhǔn)精確度。
(d)n-和p-溝道TFT的閾值可被很好的控制或調(diào)整。
第六優(yōu)選實(shí)施例[制造半導(dǎo)體器件的方法]接下來(lái)，下面將參考圖7A至7J說(shuō)明根據(jù)本發(fā)明的第六實(shí)施例制造半導(dǎo)體器件的方法。
第六實(shí)施例的方法對(duì)應(yīng)于通過(guò)在第一實(shí)施例的方法中增加形成用于TFT的輕摻雜漏(LDD)區(qū)的工序步驟而獲得的方法。因此，根據(jù)第六實(shí)施例的半導(dǎo)體器件1e對(duì)應(yīng)于通過(guò)增加LDD結(jié)構(gòu)到根據(jù)第一實(shí)施例的半導(dǎo)體器件1而獲得的半導(dǎo)體器件。
首先，進(jìn)行第一實(shí)施例的方法中的圖2A至2E的工序步驟。因此，如圖2E所示，在a-Si膜14中形成一對(duì)表面刻蝕的p-型雜質(zhì)摻雜區(qū)18a″和18b″以及一對(duì)表面刻蝕的p-型雜質(zhì)摻雜區(qū)20a″和20b″。類似于第一實(shí)施例，a-Si膜14的刻蝕深度被設(shè)置為50埃。
在除去掩模16之后，如圖7A所示，在a-Si膜14上形成用于形成LDD區(qū)的掩模30。通過(guò)涂敷形成光敏抗蝕劑膜，然后曝光并顯影該所述抗蝕劑膜獲得該掩模30。此后，使用掩模30，用于形成LDD區(qū)的合適雜質(zhì)(這里為硼)被有選擇地注入a-Si膜14中。在該離子注入工序中，劑量被設(shè)置為1×1013cm-2。
通過(guò)掩模30的開口30a和30b，p-型雜質(zhì)離子(即，硼離子)被有選擇地注入a-Si膜14中，由此在p-型雜質(zhì)摻雜區(qū)對(duì)20a″和20b″之間形成一對(duì)p-型雜質(zhì)摻雜區(qū)22a″和22b″，如圖7B所示。互相離開的p-型雜質(zhì)摻雜區(qū)22a″和22b″分別與p-型雜質(zhì)摻雜區(qū)20a″和20b″接觸。在離子注入完成之后，掩模30被除去。
后續(xù)工序步驟與第一實(shí)施例的方法相同。具體地，如圖7C所示(圖2F)，通過(guò)ELA方法，準(zhǔn)分子激光B被照射到a-Si膜14的整個(gè)表面，以晶化a-Si膜14，由此形成多晶硅膜35e。此時(shí)，雜質(zhì)摻雜區(qū)20a″，20b″，22a″和22b″中的摻雜雜質(zhì)(即，硼)被激活，因此不需要用于所述摻雜雜質(zhì)的任意附加工序。而且，由于a-Si膜14的晶化，p-型雜質(zhì)摻雜區(qū)18a″和18b″分別變成第一對(duì)準(zhǔn)標(biāo)記18a和18b，以及p-型雜質(zhì)摻雜區(qū)20a″和20b″分別變成p-型S/D區(qū)20a和20b。p-型雜質(zhì)摻雜區(qū)22a”和22b”分別變成p-型LDD區(qū)22a和22b。
接下來(lái)，如圖7D所示(圖2G)，通過(guò)涂敷，在多晶硅膜35e上形成光敏抗蝕劑膜，然后所述抗蝕劑膜被曝光和顯影，由此形成用于形成多晶硅島45b和第二對(duì)準(zhǔn)標(biāo)記47a和47b的掩模39。掩模39具有一圖形，包括用于形成多晶硅島45b的部分40和用于形成第二對(duì)準(zhǔn)標(biāo)記47a和47b的部分42a和42b，掩模39的剩余部分被除去。使用先前形成的第一對(duì)準(zhǔn)標(biāo)記18a和18b進(jìn)行掩模39的對(duì)準(zhǔn)。由于第一對(duì)準(zhǔn)標(biāo)記18a和18b分別被布置在S/D區(qū)20a和20b附近，因此可以以±0.1μm以下的精確度進(jìn)行掩模39的對(duì)準(zhǔn)。
接下來(lái)，如圖7E所示(圖2H)，使用掩模39有選擇地刻蝕多晶硅膜35e，由此形成島狀多晶硅膜35e，即，多晶硅島45b。同時(shí)，靠近島45b在島45b的每個(gè)側(cè)面形成第二對(duì)準(zhǔn)標(biāo)記對(duì)47a和47b。島45b包括p-型S/D區(qū)對(duì)20a和20b、p-型LDD區(qū)對(duì)22a和22b以及在LDD區(qū)22a和22b之間布置的溝道區(qū)20c。
接下來(lái)，如圖7F所示(圖2I)，在背膜12上形成柵絕緣膜50，以覆蓋多晶硅島45b以及第二對(duì)準(zhǔn)標(biāo)記47a和47b。柵絕緣膜50覆蓋基板10的整個(gè)表面。膜50可以通過(guò)與用于第一實(shí)施例相同的工藝形成。
接下來(lái)，如圖7G所示(圖2J)，在柵絕緣膜50上形成柵電極/線55以被重疊在溝道區(qū)20c和LDD區(qū)22a和22b上。柵電極/線55可以通過(guò)與第一實(shí)施例相同的工藝形成。使用多晶硅島45b和第二對(duì)準(zhǔn)標(biāo)記47a和47b進(jìn)行該工序中的對(duì)準(zhǔn)。
接下來(lái)，如圖7H所示(圖2K)，在柵絕緣膜50上形成層間絕緣絕緣膜60，以覆蓋柵電極/線55。膜60覆蓋基板10的整個(gè)表面。膜60可以通過(guò)與第一實(shí)施例中所用的相同工藝形成。然后通過(guò)公知的方法平整膜60的表面。
接下來(lái)，如圖7I所示(參見圖2L)，通過(guò)已知的方法形成接觸孔對(duì)65a和65b，以貫穿層間絕緣膜60和柵絕緣膜50，孔65a和65b分別到達(dá)多晶硅島45b的S/D區(qū)20a和20b。
接下來(lái)，如圖7J所示(圖2M)，在層間絕緣膜60上淀積金屬膜并通過(guò)已知的方法構(gòu)圖，由此在膜60上形成一對(duì)S/D線70a和70b。S/D線70a和70b分別通過(guò)接觸孔65a和65b被機(jī)械和電連接到S/D區(qū)20a和20b。
通過(guò)上述工序步驟，在基板10上完成了具有多晶硅膜35e作為有源層(即，多晶硅TFT)的TFT。結(jié)果，制造了根據(jù)第六實(shí)施例的半導(dǎo)體器件1e。
利用根據(jù)第六實(shí)施例的上述半導(dǎo)體器件1e和制造器件1e的方法，因?yàn)榕c根據(jù)第一實(shí)施例的半導(dǎo)體器件1和制造器件1的方法相同的原因，獲得以下優(yōu)點(diǎn)(a)至(d)。
(a)根據(jù)第六實(shí)施例的半導(dǎo)體器件1e需要的制造工序步驟的總數(shù)被減小，以及其制造成本被進(jìn)一步降低。
(b)提高TFT(因此，器件1e)的工作性能和可靠性。
(c)上面的圖形獲得比以前更高的對(duì)準(zhǔn)精確度。
(d)由于LDD結(jié)構(gòu)提高了TFT的漏區(qū)耐壓。
其他實(shí)施例由于上述第一至第六實(shí)施例是本發(fā)明的實(shí)施了的例子，不用說(shuō)本發(fā)明不局限于這些實(shí)施例和它們的變化。任意其他改進(jìn)可應(yīng)用于這些實(shí)施例和改變。
例如，在本發(fā)明的上述第三實(shí)施例中，進(jìn)行用于n-溝道TFT的S/D形成區(qū)的雜質(zhì)注入工序，此后進(jìn)行用于p-溝道TFT的S/D形成區(qū)的雜質(zhì)注入工序。但是，這兩個(gè)工序的順序可以相反；換句話說(shuō)，可以進(jìn)行用于p-溝道TFT的S/D形成區(qū)的雜質(zhì)注入工序，此后可以進(jìn)行用于n-溝道TFT的S/D形成區(qū)的雜質(zhì)注入工序。
在本發(fā)明的上述第四實(shí)施例中，進(jìn)行用于n-溝道TFT的閾值調(diào)整的雜質(zhì)注入工序，此后進(jìn)行用于p-溝道TFT的閾值調(diào)整的雜質(zhì)注入工序。但是，這兩個(gè)工序的順序可以相反；換句話說(shuō)，可以進(jìn)行用于p-溝道TFT的閾值調(diào)整的雜質(zhì)注入工序，此后可以進(jìn)行用于n-溝道TFT的閾值調(diào)整的雜質(zhì)注入工序。
在本發(fā)明的上述第六實(shí)施例中，進(jìn)行用于形成TFT的S/D形成區(qū)的雜質(zhì)注入工序，此后進(jìn)行用于形成LDD區(qū)的雜質(zhì)注入工序。但是，這些工序的順序可以相反；換句話說(shuō)，可以進(jìn)行用于形成LDD區(qū)的雜質(zhì)注入工序，此后可以進(jìn)行用于形成TFT的S/D區(qū)的雜質(zhì)注入工序。
盡管已經(jīng)描述了本發(fā)明的優(yōu)選形式，但是應(yīng)當(dāng)理解在不脫離本發(fā)明的精神的條件下，其改進(jìn)對(duì)所屬領(lǐng)域的技術(shù)人員來(lái)說(shuō)是明顯的。因此，本發(fā)明的范圍僅僅由以下的權(quán)利要求決定。
權(quán)利要求
1.一種具有TFT的半導(dǎo)體器件，包括基板；直接在基板上或在具有中間背膜的基板之上形成的島狀半導(dǎo)體薄膜，所述半導(dǎo)體薄膜用作TFT的有源層；在所述半導(dǎo)體薄膜中形成的所述TFT的一對(duì)源/漏區(qū)；以及在半導(dǎo)體薄膜中的所述源/漏區(qū)對(duì)之間形成的所述TFT的溝道區(qū)，其中所述源/漏區(qū)對(duì)的厚度比所述半導(dǎo)體薄膜剩余部分的?。灰约捌渲?，所述源/漏區(qū)對(duì)和所述半導(dǎo)體薄膜的所述剩余部分之間的厚度差被設(shè)置在10埃至100埃的范圍內(nèi)。
2.根據(jù)權(quán)利要求1的器件，還包括設(shè)置在所述半導(dǎo)體薄膜外面并靠近所述半導(dǎo)體薄膜的對(duì)準(zhǔn)標(biāo)記，其中所述對(duì)準(zhǔn)標(biāo)記由與所述半導(dǎo)體薄膜相同的材料制成。
3.根據(jù)權(quán)利要求2的器件，其中所述對(duì)準(zhǔn)標(biāo)記在厚度方面等于所述半導(dǎo)體薄膜的所述剩余部分。
4.根據(jù)權(quán)利要求1的器件，還包括直接在所述基板上或在具有中間背膜的所述基板之上形成的附加的島狀半導(dǎo)體薄膜，所述附加的半導(dǎo)體薄膜用作附加的TFT的有源層，其中在所述附加的半導(dǎo)體薄膜中形成所述附加的TFT的附加的源/漏區(qū)對(duì)；在所述附加的半導(dǎo)體薄膜中的所述附加的源/漏區(qū)對(duì)之間形成所述附加的TFT的附加的溝道區(qū)；以及所述附加的源/漏區(qū)對(duì)在厚度方面等于所述附加的半導(dǎo)體薄膜的剩余部分。
5.一種具有TFT的半導(dǎo)體器件的制造方法，包括以下步驟直接在基板上或在具有中間背膜的基板之上形成非晶半導(dǎo)體薄膜；在所述非晶半導(dǎo)體薄膜上形成第一掩模，所述第一掩模具有用于源/漏區(qū)的第一圖形和用于第一對(duì)準(zhǔn)標(biāo)記的第二圖形；使用第一掩模將雜質(zhì)有選擇地注入所述非晶半導(dǎo)體薄膜中，由此通過(guò)所述第一圖形形成第一雜質(zhì)摻雜區(qū)和通過(guò)所述第二圖形形成第二雜質(zhì)摻雜區(qū)；使用第一掩模有選擇地刻蝕所述第一雜質(zhì)摻雜區(qū)的表面和所述第二雜質(zhì)摻雜區(qū)的表面；照射激光到包括所述表面刻蝕的第一雜質(zhì)摻雜區(qū)和所述表面刻蝕的第二雜質(zhì)摻雜區(qū)的非晶半導(dǎo)體薄膜，由此晶化所述非晶半導(dǎo)體薄膜，以形成多晶半導(dǎo)體薄膜，并激活注入所述第一雜質(zhì)摻雜區(qū)和所述第二雜質(zhì)摻雜區(qū)中的所述雜質(zhì)；在所述多晶半導(dǎo)體薄膜上形成第二掩模，所述第二掩模具有用于半導(dǎo)體島的第三圖形；以及使用所述第二掩模有選擇地刻蝕所述多晶半導(dǎo)體薄膜，由此通過(guò)所述第三圖形形成半導(dǎo)體島；其中在照射激光到所述非晶半導(dǎo)體薄膜的步驟中，在所述多晶半導(dǎo)體薄膜中，通過(guò)所述第一雜質(zhì)摻雜區(qū)形成一對(duì)源/漏區(qū)和通過(guò)所述第二雜質(zhì)摻雜區(qū)形成所述第一對(duì)準(zhǔn)標(biāo)記；以及其中，在有選擇地刻蝕所述多晶半導(dǎo)體薄膜的步驟中，在所述半導(dǎo)體島中包括所述源/漏區(qū)對(duì)，以及從所述半導(dǎo)體島排除所述第一對(duì)準(zhǔn)標(biāo)記。
6.根據(jù)權(quán)利要求5的方法，其中在使用第二掩模有選擇地刻蝕所述多晶半導(dǎo)體薄膜的步驟中，使用所述第一對(duì)準(zhǔn)標(biāo)記進(jìn)行對(duì)準(zhǔn)。
7.根據(jù)權(quán)利要求5的方法，其中所述第二掩模除用于所述半導(dǎo)體島的所述第三圖形之外還具有用于第二對(duì)準(zhǔn)標(biāo)記的第四圖形；以及其中在使用所述第二掩模有選擇地刻蝕所述多晶半導(dǎo)體薄膜以形成所述半導(dǎo)體島的步驟中，通過(guò)所述第四圖形在所述半導(dǎo)體島附近形成第二對(duì)準(zhǔn)標(biāo)記。
8.根據(jù)權(quán)利要求6的方法，其中所述第二掩模除用于所述半導(dǎo)體島的所述第三圖形之外還具有用于第二對(duì)準(zhǔn)標(biāo)記的第四圖形；以及其中在使用所述第二掩模有選擇地刻蝕所述多晶半導(dǎo)體薄膜以形成所述半導(dǎo)體島的步驟中，通過(guò)所述第四圖形在所述半導(dǎo)體島附近形成第二對(duì)準(zhǔn)標(biāo)記。
9.根據(jù)權(quán)利要求5的方法，還包括將用于閾值調(diào)整的雜質(zhì)注入所述非晶半導(dǎo)體薄膜的表面中的步驟；其中所述附加步驟在照射激光到所述非晶半導(dǎo)體薄膜的所述步驟之前進(jìn)行。
10.根據(jù)權(quán)利要求5的方法，還包括將用于形成LDD結(jié)構(gòu)的雜質(zhì)注入所述非晶半導(dǎo)體薄膜的表面中的步驟；其中所述附加步驟在照射激光到所述非晶半導(dǎo)體薄膜的步驟之前進(jìn)行。
11.一種具有第一導(dǎo)電類型的TFT和第二導(dǎo)電類型的TFT的半導(dǎo)體器件的制造方法，包括以下步驟直接在基板上或在具有中間背膜的基板之上形成非晶半導(dǎo)體薄膜；在所述非晶半導(dǎo)體薄膜上形成第一掩模，所述第一掩模具有用于第一導(dǎo)電類型的第一TFT的源/漏區(qū)的第一圖形和用于第一對(duì)準(zhǔn)標(biāo)記的第二圖形；使用所述第一掩模將所述第一導(dǎo)電類型的雜質(zhì)有選擇地注入所述非晶半導(dǎo)體薄膜中，由此通過(guò)所述第一圖形形成第一雜質(zhì)摻雜區(qū)，以及通過(guò)所述第二圖形形成第二雜質(zhì)摻雜區(qū)；使用所述第一掩模有選擇地刻蝕所述第一雜質(zhì)摻雜區(qū)的表面和所述第二雜質(zhì)摻雜區(qū)的表面；在所述非晶半導(dǎo)體薄膜上形成第二掩模，所述第二掩模具有用于第二導(dǎo)電類型的TFT的源/漏區(qū)的第三圖形；使用所述第二掩模有選擇地注入所述第二導(dǎo)電類型的雜質(zhì)到所述非晶半導(dǎo)體薄膜中，由此通過(guò)所述第三圖形形成第三雜質(zhì)摻雜區(qū)；照射激光到包括所述表面刻蝕的第一雜質(zhì)摻雜區(qū)、所述表面刻蝕的第二雜質(zhì)摻雜區(qū)以及所述第三雜質(zhì)摻雜區(qū)的所述非晶半導(dǎo)體薄膜，由此晶化所述非晶半導(dǎo)體薄膜，以形成多晶半導(dǎo)體薄膜，并激活注入所述第一雜質(zhì)摻雜區(qū)、所述第二雜質(zhì)摻雜區(qū)以及所述第三雜質(zhì)摻雜區(qū)中的所述雜質(zhì)；在所述多晶半導(dǎo)體薄膜上形成第三掩模，所述第三掩模具有用于半導(dǎo)體島的第四圖形；以及使用所述第三掩模有選擇地刻蝕所述多晶半導(dǎo)體薄膜，由此通過(guò)所述第四圖形形成用于所述第一TFT的第一半導(dǎo)體島和用于所述第二TFT的第二半導(dǎo)體島；其中在照射激光到所述非晶半導(dǎo)體薄膜的步驟中，在所述多晶半導(dǎo)體薄膜中，通過(guò)所述第一雜質(zhì)摻雜區(qū)形成所述第一TFT的一對(duì)源/漏區(qū)，通過(guò)所述第二雜質(zhì)摻雜區(qū)形成第一對(duì)準(zhǔn)標(biāo)記，以及通過(guò)所述第三雜質(zhì)摻雜區(qū)形成所述第二TFT的一對(duì)源/漏區(qū)；以及其中在有選擇地刻蝕所述多晶半導(dǎo)體薄膜的步驟中，在所述第一半導(dǎo)體島中包括所述第一TFT的源/漏區(qū)對(duì)，在所述第二半導(dǎo)體島中包括所述第二TFT的源/漏區(qū)對(duì)，以及從所述第一和第二半導(dǎo)體島排除所述第一對(duì)準(zhǔn)標(biāo)記。
12.根據(jù)權(quán)利要求11的方法，其中在使用所述第三掩模有選擇地刻蝕所述多晶半導(dǎo)體薄膜的步驟中，使用所述第一對(duì)準(zhǔn)標(biāo)記進(jìn)行對(duì)準(zhǔn)。
13.根據(jù)權(quán)利要求11的方法，其中所述第三掩模除用于半導(dǎo)體島的所述第四圖形之外還具有用于第二對(duì)準(zhǔn)標(biāo)記的第五圖形；以及其中在使用所述第三掩模有選擇地刻蝕所述多晶半導(dǎo)體薄膜以形成所述第一和第二半導(dǎo)體島的步驟中，通過(guò)所述第五圖形在所述第一和第二半導(dǎo)體島附近形成第二對(duì)準(zhǔn)標(biāo)記。
14.根據(jù)權(quán)利要求12的方法，其中所述第三掩模除用于半導(dǎo)體島的所述第四圖形之外還具有用于第二對(duì)準(zhǔn)標(biāo)記的第五圖形；以及其中在使用所述第三掩模有選擇地刻蝕所述多晶半導(dǎo)體薄膜以形成所述第一和第二半導(dǎo)體島的步驟中，通過(guò)所述第五圖形在所述第一和第二半導(dǎo)體島附近形成第二對(duì)準(zhǔn)標(biāo)記。
15.根據(jù)權(quán)利要求11的方法，還包括將用于閾值調(diào)整的雜質(zhì)注入所述非晶半導(dǎo)體薄膜的表面中的步驟；其中在照射激光到所述非晶半導(dǎo)體薄膜的步驟之前進(jìn)行所述附加步驟。
全文摘要
一種具有TFT的半導(dǎo)體器件，包括基板，在基板上或在基板上方用作TFT的有源層的島狀半導(dǎo)體薄膜，在半導(dǎo)體薄膜中形成的一對(duì)源/漏區(qū)，以及在半導(dǎo)體薄膜中的源/漏區(qū)對(duì)之間形成的溝道區(qū)。源/漏區(qū)對(duì)比除該源/漏區(qū)之外的半導(dǎo)體薄膜的剩余部分薄。源/漏區(qū)對(duì)和半導(dǎo)體薄膜的剩余部分之間的厚度差值處于10埃()至100埃的范圍內(nèi)。這減小了總的工序步驟并提高了器件的工作性能和可靠性。
文檔編號(hào)H01L21/336GK1909249SQ200610110138
公開日2007年2月7日 申請(qǐng)日期2006年8月7日 優(yōu)先權(quán)日2005年8月5日
發(fā)明者鹽田國(guó)弘, 奧村展 申請(qǐng)人:Nec液晶技術(shù)株式會(huì)社