專利名稱：用于制造半導體器件的方法和半導體器件的制作方法
技術領域：
本發(fā)明涉及一種用于制造半導體器件的方法，該半導體器件具有在多孔膜和阻擋金屬膜之間形成的無孔膜，以及涉及該半導體器件。
背景技術：
在近幾年的半導體器件中，在通過互連的信號傳播中，器件工作速度被延遲限制。通過互連的延遲常數(shù)由互連電阻和互連電容的乘積表示。因此，互連采用具有較低電阻率的銅(Cu)，互連之間形成的絕緣中間層采用如下多孔材料，該多孔材料與常規(guī)SiO2相比具有較低的相對介電常數(shù)，以便增加器件的工作速度。
通過用金屬鑲嵌工藝制造互連和通路來形成Cu多層互連。更具體地說，首先，在半導體襯底上形成絕緣膜，諸如絕緣中間層等。然后，在絕緣膜中形成互連溝槽或通路孔(下面稱為凹部)。然后，形成阻擋金屬膜，以便覆蓋凹部的內(nèi)壁，并且還覆蓋絕緣膜的表面。此外，在阻擋金屬膜上形成用作籽晶層的Cu薄膜。然后，通過利用Cu膜作為陰極，進行電解電鍍工藝，以在阻擋金屬膜上形成Cu膜，以便用其填充凹部的內(nèi)部。然后，通過化學機械拋光(CMP)去除位于凹部外面的阻擋金屬膜和Cu膜部分。通過采用這種方法，僅僅在凹部中部分地保留阻擋金屬膜和籽晶Cu膜，以形成互連或通路。在上述操作中，為了防止Cu擴散到半導體襯底中，在Cu和絕緣中間層之間提供阻擋金屬膜，用作絕緣中間層和Cu之間的粘附層，并且還防止Cu的氧化。
如上所述，層間絕緣膜由具有如下相對介電常數(shù)的多孔材料形成，該相對介電常數(shù)低于通常采用的SiO2的相對介電常數(shù)。因此，當形成阻擋金屬膜或Cu膜時，構成這些薄膜的材料常常會滲入多孔膜(層間絕緣膜)的微孔內(nèi)部。近年來，為了提高阻擋金屬薄膜的涂敷能力，研究了通過原子層淀積(ALD)工藝淀積阻擋金屬薄膜。
但是，由于ALD工藝通常提供較高的臺階覆蓋度，阻擋金屬容易滲入多孔膜的微孔中。該現(xiàn)象減小了凹部中形成的阻擋金屬膜的膜厚度，因此用于防止Cu通過阻擋金屬膜擴散到絕緣層中的能力被減小。因此，半導體器件中的晶體管特性的可靠性被減小。此外，諸如電介質(zhì)擊穿電壓等絕緣性能被滲入多孔膜中的微孔內(nèi)部中的諸如阻擋金屬或Cu等金屬降低。此外，相鄰互連之間的漏電流增加，由此減小了通過互連的信號傳播的可靠性。
在這種情況下，期待一種半導體器件，能夠阻止由ALD工藝形成的阻擋金屬進入多孔膜的微孔內(nèi)部，且因此防止阻擋金屬膜的厚度減少。
在日本專利未決公開No.2000-294,634、PCT國際申請的日本專利國內(nèi)公開No.2004-535,065和K.Maex，M.R.Baklanov，D.Shamiryan，F(xiàn).Iacopi，S.H.Brongersma和Z.S.Yanovitskaya，Journal of AppliedPhysics 93(11)，pp.8793-8841，2003中描述了圖8所示的這種半導體器件的典型實施方式。圖8所示的半導體器件包含半導體襯底112、在半導體襯底112之上形成的通路層132和在通路層132之上形成的Cu互連層，其中半導體襯底112包含半導體元件。圖9所示的通路層132由依次層疊的刻蝕停止層114、多孔膜116和保護膜118構成。在通路層132中形成凹部，以便在其底部露出半導體襯底112的Cu互連的表面。此外，在凹部中形成通路栓塞120。通路栓塞120由無孔膜124、阻擋金屬膜128和Cu膜130構成。在該凹部中形成無孔膜124、阻擋金屬膜128和Cu膜130，無孔膜124覆蓋凹部的側壁，阻擋金屬膜128覆蓋無孔膜124的表面和在凹部的底部上露出的半導體襯底112的Cu互連表面，Cu膜130堵塞凹部的內(nèi)部。在通路層132上形成互連層133。多層絕緣膜134包含通路層132和互連層133。
對于用作無孔膜124的材料，在日本專利未決公開No.2000-294,634中例示了SiO2，在PCT國際申請的日本專利國內(nèi)公開No.2004-535,065中例示了SixCy:H，以及K.Maex，M.R.Baklanov，D.Shamiryan，F(xiàn).Iacopi，S.H.Brongersma和Z.S.Yanovitskaya，Journal ofApplied Physics 93(11)，pp.8793-8841，2003中例示了SiO2、SiC和SiN。
此外，在日本專利未決公開No.2004-193,326中描述了具有如下結構的半導體器件，其中絕緣膜填充暴露于凹部的內(nèi)部的多孔膜的微孔內(nèi)部。在日本專利未決公開No.2004-193,326中描述了形成這種絕緣膜所采用無孔的聚烯丙基醚(polyallylether)或SiOx(CH3)y。
但是，就以下問題而言，上述常規(guī)技術還有改進的空間。在日本專利未決公開No.2000-294,634、PCT國際申請的日本專利國內(nèi)公開No.2004-535,065和上述K.Maex等人描述的工藝中，在多孔膜中的微孔內(nèi)部引入阻擋金屬或Cu，減小了多孔膜的絕緣電阻并且進一步引起相鄰互連之間的漏電流，以致會減小通過互連的信號傳播的可靠性。具體地，當通過ALD工藝形成阻擋金屬膜時，這種趨勢是相當大的。
在日本專利未決公開No.2004-193,326中描述的工藝中，不能用絕緣膜完全地填充暴露于凹部的多孔膜中存在的微孔內(nèi)部，因此，類似于如上所述的技術，這種工藝還有改進空間。此外，在日本專利未決公開No.2004-193,326中描述的工藝中，在填充多孔膜的微孔內(nèi)部的操作之后，必須去除多孔膜表面上的絕緣膜的多余部分，因此擔心工藝變復雜。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個方面，提供一種用于制造半導體器件的方法，該方法包括在半導體襯底之上形成多孔膜；在多孔膜之上形成具有預定圖形的抗蝕劑膜；通過以所述抗蝕劑膜作為掩?？涛g所述多孔膜，形成凹部，該凹部的底部露出所述半導體襯底的表面，其中該半導體襯底包含半導體元件；形成無孔膜，以便覆蓋凹部的整個內(nèi)壁和多孔膜的表面；通過各向異性刻蝕工藝，有選擇地去除凹部的底部上形成的部分無孔膜和位于多孔膜上的部分無孔膜；形成阻擋金屬膜，以便覆蓋多孔膜和在其側壁上具有無孔膜的凹部的內(nèi)壁；以及在阻擋金屬膜上形成金屬膜，以填充凹部，然后部分地去除在凹部外面的阻擋金屬膜和金屬膜部分，由此僅在凹部中部分地留下阻擋金屬膜和金屬膜，其中，在有選擇地去除無孔膜中，通過采用具有在等于或大于45且等于或小于100范圍內(nèi)的混合比的刻蝕氣體進行各向異性刻蝕工藝，該混合比由下面的公式表示((氣態(tài)的含“氮”化合物)+(惰性氣體))/(氣態(tài)的含“氟”化合物)。
根據(jù)本發(fā)明的上述方面，在預定的條件下，通過各向異性刻蝕工藝去除位于多孔膜的凹部的底部中的無孔膜部分，以便避免阻擋金屬和/或Cu滲入多孔膜中的微孔中，導致提供多孔膜的穩(wěn)定絕緣電阻。此外，該結構還防止在相鄰互連之間引起漏電流，由此在通過互連的信號傳播中提供提高的可靠性。此外，通過僅僅在預定條件下進行各向異性刻蝕工藝可以容易地獲得如上所述的有利效果，以便可以得到用于制造半導體器件的簡單工藝。


從下面結合附圖的詳細說明將使本發(fā)明的上述及其他目的、優(yōu)點和特點更明顯，其中圖1A至1C是半導體器件的剖面圖，示意地說明制造根據(jù)實施例的半導體器件的方法。
圖2A至2C是半導體器件的剖面圖，示意地說明制造根據(jù)實施例的半導體器件的方法。
圖3A和3B是半導體器件的剖面圖，示意地說明制造根據(jù)實施例的半導體器件的方法；圖4A至4C是半導體器件的剖面圖，用于描述在通過PECVD工藝形成無孔膜的工藝中，在多孔膜表面中產(chǎn)生微孔孔徑的結構；圖5是常規(guī)半導體器件中的多孔膜的示意性部分放大視圖；圖6是根據(jù)本發(fā)明的實施例的半導體器件中的多孔膜的示意性部分放大視圖；圖7是曲線圖，示出在ALD工藝中阻擋金屬膜的膜厚度和淀積周期之間的關系；圖8是剖面圖，示意地示出常規(guī)半導體器件；以及圖9是剖面圖，示意地示出了常規(guī)半導體器件中的半導體襯底112和通路層132。
具體實施例方式
現(xiàn)在將參考說明性實施例在此描述發(fā)明。本領域技術人員將認識到使用本發(fā)明的講述可以完成許多選擇性的實施例，并且本發(fā)明不局限于用于說明性目的而說明的實施例。
下面參考附圖，進一步詳細描述根據(jù)本發(fā)明的優(yōu)選實施例。在所有圖中，相同的數(shù)字指定給圖中共同出現(xiàn)的元件，且其詳細描述將不被重復。
圖1A至1C，圖2A至2C和圖3A和3B示出了半導體器件的剖面圖，說明制造根據(jù)本實施例的半導體器件的工藝。如圖1A所示，在半導體襯底12上順序地淀積刻蝕停止層14、多孔膜16和用于保護多孔膜16的保護膜18。半導體襯底12包含半導體元件(在圖中未示出)。
刻蝕停止層14由SiOC膜等等形成，并且可以具有從約25nm至150nm范圍內(nèi)的厚度。多孔膜16由甲基倍半硅氧烷(MSQ)的薄膜形成，并且通過普通的旋涂工藝形成。多孔膜16的膜厚度可以被設計為在從50nm至約1,000nm的范圍內(nèi)。保護膜18由SiO2膜等等形成，并且可以具有從25nm至150nm范圍內(nèi)的厚度。
多孔膜16可以具有等于或大于10％且等于或小于60％范圍內(nèi)的孔隙率，并且還可以具有等于或大于0.1nm且等于或小于5nm范圍內(nèi)的平均孔徑。這種多孔膜16用來防止在相鄰互連之間引起的漏電流，由此在通過互連的信號傳播中提供提高的可靠性。
利用可從日本東京的Rigaku公司購買的分析軟件“Nano-Solver”，通過分析X射線漫散射測量的結果可以確定孔隙率和平均孔徑。除上面所述之外，在例如Omote，K.，Y.Ito和S.Kawamura的″Small AngleX-Ray Scattering for Measuring Pore-Size Distribution in Porous Low-kFilms″，Appl.Phys.Lett.，82，pp.544-546，(2003)中描述了該軟件的工作原理。
然后，通過普通的構圖工藝在保護膜18上形成抗蝕劑膜20，其上形成有互連溝槽(或通路孔)的圖形。此外，通過抗蝕劑膜20的掩模，通過普通的刻蝕工藝刻蝕保護膜18和多孔膜16，并且該刻蝕自然地停止在刻蝕停止層14的表面。該過程形成具有底表面的凹部22，該底表面等于刻蝕停止層14的表面(圖1B)。
形成凹部22之后，通過灰化工藝除去抗蝕劑膜20(圖1C)。然后，形成無孔膜24，以便覆蓋凹部22的內(nèi)壁和多孔膜16上的保護膜18的整個表面(圖2A)。無孔膜24用作密封膜，提供位于多孔膜16表面上的微孔的阻斷。無孔膜24由SiCH膜等等形成，并且可以具有從約1nm至10nm范圍內(nèi)的厚度。無孔膜24可以通過采用四甲基硅烷的源材料的等離子體增強化學氣相淀積(PECVD)來形成。
更具體地說，為了增加半導體器件的工作速度，優(yōu)選地可以盡可能地減小凹部22的側面中的壁上形成的側壁厚度，以便互連溝槽或通路孔的截面面積增加，由此減小其電阻。另一方面，由于在由MSQ膜構成的多孔膜16中，在較高溫度下發(fā)生熱收縮，因此可用于形成無孔膜24的溫度范圍有上限。形成無孔膜24必需選擇溫度在等于或低于500℃的范圍內(nèi)，盡管該溫度范圍取決于制造工藝和/或用于該膜的材料。根據(jù)上述原因，用于制造無孔膜24的工藝采用利用等離子體的PECVD工藝，該PECVD工藝可以實現(xiàn)較高的覆蓋度并且可以在較低的淀積溫度下操作。
然后，通過各向異性刻蝕工藝，有選擇地除去在凹部22的底部上層疊的刻蝕停止層14和無孔膜24的部分以及在多孔膜16上的保護膜18的表面上形成的無孔膜24的部分(圖2B)。在凹部22的底部露出半導體襯底12的Cu互連的表面(在圖中未示出)。
該各向異性刻蝕工藝通過等離子體刻蝕工藝進行。在等離子體刻蝕工藝中，可以采用具有等于或大于45且等于或小于100的范圍內(nèi)的混合比的刻蝕氣體，該混合比由公式表示((氣態(tài)的含“氮”化合物)+(惰性氣體))/(氣態(tài)的含“氟”化合物)。
具有上述混合比的這種刻蝕氣體被采用，以提供多孔膜的穩(wěn)定絕緣電阻并防止在相鄰互連之間引起漏電流，由此在通過互連的信號傳播中提供提高的可靠性。
在這種刻蝕氣體中，典型的氣態(tài)含“氮”化合物可以是氮(N2)氣等。典型的惰性氣體可以是氬(Ar)氣等。典型的氣態(tài)含“氟”化合物可以是諸如CF4、C4F6、CH2F2、SF6、HFC等氣態(tài)化合物。
在這些各種類型的氣態(tài)化合物當中，氣態(tài)的含“氮”化合物可以優(yōu)選采用N2氣，惰性氣體可以優(yōu)選采用Ar氣，氣態(tài)的含“氟”化合物可以優(yōu)選采用CF4，以便在上述有益效果中可以提供進一步改善。
此外，該等離子體刻蝕工藝可以在等于或高于1mTorr且低于10mTorr真空度范圍內(nèi)的條件下進行。這進一步穩(wěn)定多孔膜的絕緣電阻，并且避免相鄰互連之間引起的漏電流，由此在通過互連的信號傳播中提供進一步提高的可靠性。由于當氣態(tài)化合物處于等離子態(tài)時，各種類型的氣體化合物的線性度增加，因此可以認為能夠獲得上述有益的效果，并且與存在于多孔膜16的微孔16a中形成的無孔膜25的表面中的甲基相比較，存在于凹部22中露出的無孔膜24的表面中的甲基被優(yōu)先除去。
在進行各向異性刻蝕工藝之后，形成阻擋金屬膜28，以便覆蓋凹部22的整個內(nèi)壁和多孔膜16，凹部22具有在其側壁上的無孔膜24(圖2C)。
該阻擋金屬膜28可以通過ALD工藝形成。典型的阻擋金屬膜28可以包括氮化鉭(TaN)膜、鉭(Ta)膜、氮化鈦(TiN)膜等等，并且可以形成至具有從約1nm至5nm范圍內(nèi)的厚度。
然后，在該阻擋金屬膜28上形成銅(Cu)膜(金屬膜)30，以填充凹部22(圖3A)。更具體地說，通過利用籽晶金屬層(未示出)作為陰極的電解電鍍工藝形成Cu膜30。
然后，通過普通的CMP工藝除去在凹部22外面布置的阻擋金屬膜28和Cu膜30部分，以便僅僅在凹部22中保留阻擋金屬膜28和Cu膜30，由此在凹部22中形成Cu互連(或通路栓塞)(圖3B)。這提供具有在半導體襯底12上形成的通路層32的半導體器件。此外，進行預定工藝，以在通路層32上制造多層互連結構，完成根據(jù)本實施例的半導體器件。
下面將描述通過采用根據(jù)本實施例的結構可獲得的有益效果。根據(jù)用于制造本實施例的半導體器件的方法，避免了將構成阻擋金屬膜或Cu膜的材料引入多孔膜的微孔內(nèi)部中。因此，可以提供顯示出多孔膜的穩(wěn)定絕緣電阻的半導體器件。此外，避免在相鄰互連之間引起的漏電流，以致可以提供在通過互連的信號傳播中顯示出提高的可靠性的半導體器件。
下面將參考附圖描述獲得這種有益效果的原因。在用于制造根據(jù)本實施例的半導體器件的方法中，通過如上所述的PECVD工藝形成無孔膜24。如果在多孔膜16的表面中形成微孔16a，以致在PECVD工藝中露出微孔的內(nèi)部，那么可能是淀積的無孔膜24不能充分地填充微孔16a，剩下露出的微孔的情況。
更具體地說，根據(jù)本發(fā)明人的科學知識，其機理如下。在用于通過PECVD工藝形成無孔膜24的工藝中，產(chǎn)生精細顆粒作為反應副產(chǎn)物。當在多孔膜16的表面上形成的無孔膜24的膜厚度足夠厚時，如圖4A所示，產(chǎn)生的精細顆粒34的影響較小，因此微孔16a被充分地覆蓋。
但是，由于由PECVD工藝形成的無孔膜24是具有從約1nm至10nm范圍內(nèi)的厚度的薄膜，所以無孔膜常常不能提供對于微孔16a的充分覆蓋，如圖4B所示。此外，在一旦用無孔膜24完成覆蓋微孔16a之后，在之后的工藝中從無孔膜24去除精細顆粒34會在無孔膜24中產(chǎn)生針孔24a，由此再次露出微孔16a，如圖4C所示。當精細顆粒34的直徑約為幾納米，并且無孔膜24的膜厚度等于或小于10nm時，在無孔膜24中形成大量針孔24a。
當在這種條件下通過ALD工藝在無孔膜24上淀積阻擋金屬膜28時，金屬氣體通過針孔24a擴散到微孔16a的內(nèi)部中，以在微孔16a中淀積金屬膜。盡管僅僅形成較少量的金屬膜，但是微孔16a內(nèi)部中的金屬膜的這種淀積減小了電介質(zhì)擊穿電壓，并且還在相鄰互連之間引起漏電流等等，以致在通過互連的信號傳播中有減小可靠性的可能。
在日本專利未決公開No.2000-294,634中描述的用于制造半導體器件的方法中，描述了一種結構，其中通過PECVD工藝形成無孔膜，并且再通過ALD工藝淀積阻擋金屬膜。但是，如圖5所示，在上述常規(guī)工藝中，在微孔116a的內(nèi)部中，金屬氣體通過無孔膜124的針孔124a擴散，以在微孔116a中形成的無孔膜125的內(nèi)壁上形成金屬膜129。因此，在常規(guī)結構中，電介質(zhì)擊穿電壓被減小并且還在相鄰互連之間引起漏電流等等，由此在通過互連的信號傳播中導致減小的可靠性。
相反，根據(jù)用于制造本實施例的半導體器件的方法，如圖6所示，即使在無孔膜24中形成針孔24a，在微孔16a中形成的無孔膜25的內(nèi)壁上也不形成金屬膜。
估計獲得這種有益效果的原因是，在等離子體刻蝕工藝中，通過適當?shù)剡x擇用于除去刻蝕停止層14的預定條件，使凹部22中露出的無孔膜24的表面中的甲基密度低于覆蓋多孔膜16中的微孔16a內(nèi)壁的無孔膜25的表面中的甲基密度。
下面將通過給出的實驗結果來描述這種現(xiàn)象。制備兩個襯底，并且在這些表面上形成約5nm厚度的無孔膜，以提供固態(tài)膜。通過采用四甲基硅烷作為源材料的PECVD工藝形成無孔膜。然后，在刻蝕氣體混合比(N3+Ar)/CF4＝70；以及5mTorr的真空度的條件下，在無孔膜之一上進行等離子體刻蝕工藝。通過傅里葉變換紅外(FTIR)光譜儀測量無孔膜的表面中的甲基密度。假如沒有被等離子體刻蝕的無孔膜中的密度被定義為100％，那么已經(jīng)被等離子體刻蝕的無孔膜的表面中的甲基密度約為75％。
采用其上形成有無孔膜的兩個襯底，通過ALD工藝在這些無孔膜的表面上淀積阻擋金屬膜(TaN膜)。在利用ALD工藝的用于阻擋金屬膜的淀積工藝中，重復源材料的一系列引入，以淀積原子層或分子層。通常，作為周期的單位，進行如下一系列工藝含金屬的源材料的提供；凈化；還原源材料的提供；和其它凈化。在圖7中示出了ALD工藝中的淀積工藝周期和淀積的阻擋金屬的膜厚度的關系。
如圖7所示，對于未處理的無孔膜(由“S”表示)，在其表面上形成的阻擋金屬膜的膜厚度與用于淀積阻擋金屬膜的周期數(shù)成正比地增加。另一方面，對于被等離子體刻蝕處理的無孔膜(由“L”指示)，基本上沒有淀積膜，直到進行一定的淀積周期數(shù)，此后，實現(xiàn)淀積，形成具有與未處理的無孔膜的情況相類似比率的層。盡管在未處理的無孔膜(S)上淀積阻擋金屬膜的工藝中也存在這種非淀積周期，但是在此情況下的潛伏(incubation)周期比在通過等離子體刻蝕處理的無孔膜(L)上淀積的情況更短，如可以由圖7看到。
更具體地說，如果在處理/未處理的無孔膜之間的潛伏周期中有這種差異，那么在多孔膜16的微孔內(nèi)部16a中形成的無孔膜25的表面上形成阻擋金屬膜之前，在凹部22中露出的無孔膜24的表面上形成阻擋金屬膜28。由于這些原因，認為微孔16a的開口被阻塞，因此在微孔16a的內(nèi)部基本上不淀積阻擋金屬。
處理/未處理的無孔膜之間的潛伏周期中的這種差異可以適當?shù)厝Q于無孔膜中形成的針孔尺寸或所采用的無孔膜的類型。但是，本發(fā)明人研究發(fā)現(xiàn)，假如阻擋金屬的希望膜厚度被定義為A，并且如果在用于實現(xiàn)膜厚度B的未處理/處理膜上的淀積之間的潛伏周期中有差異，其中所述膜厚度B等于或小于希望厚度A的80％，如圖7所示，那么不引起諸如增加相鄰互連之間的漏電流等等的問題。
因而，如果在用于在凹部22中露出的無孔膜24的表面上和多孔膜16中的微孔16a內(nèi)部形成的無孔膜25的表面上淀積阻擋金屬膜的工藝之間的潛伏周期中引起適當?shù)牟町?，那么在等離子體刻蝕工藝期間可以采用具有等于或大于45且等于或小于100范圍內(nèi)、優(yōu)選等于或大于60且等于或小于80范圍內(nèi)的混合比的刻蝕氣體，該混合比由公式表示((氣態(tài)的含“氮”化合物)+(惰性氣體))/(氣態(tài)的含“氟”化合物)。
通常，通過采用具有(N2+Ar)/CF4＝約1至40的混合比的CF4、N2和Ar的氣態(tài)刻蝕劑混合物進行用于刻蝕停止層的典型等離子體刻蝕工藝。但是，這種混合比的氣態(tài)刻蝕劑混合物提供的潛伏周期的差異不足夠，導致在微孔內(nèi)部不希望的淀積阻擋金屬膜。因此，在相鄰互連之間可能產(chǎn)生漏電流。
相反，通過采用根據(jù)本實施例的混合比的刻蝕氣體，可以有選擇地除去凹部中露出的無孔膜24的表面中包含的甲基。因此，在相鄰互連之間不引起漏電流等等，由此在通過互連的信號傳播中提供提高的可靠性。
此外，該等離子體刻蝕工藝可以在等于或大于1mTorr且等于或小于10mTorr的真空度范圍內(nèi)進行，優(yōu)選在等于或大于3mTorr且等于或小于8mTorr的真空度范圍內(nèi)進行。
通常，典型地在10mTorr至100mTorr的真空度范圍內(nèi)進行用于刻蝕停止層的等離子體刻蝕工藝。但是，這種真空度不提供潛伏周期的足夠差異，導致在微孔16a的內(nèi)部不希望的淀積阻擋金屬膜。因此，在相鄰互連之間可能產(chǎn)生漏電流。
相反，通過在本實施例中所述的真空度下進行等離子體刻蝕工藝，等離子態(tài)下的各種氣體的線性度被增加，以致可以有選擇地除去在凹部22中露出的無孔膜24的表面中包含的甲基。該過程提供了在凹部22中露出的無孔膜24的表面上的淀積和多孔膜16中的微孔16a的內(nèi)部形成的無孔膜25的表面上的淀積之間的潛伏周期中的差異。
盡管上面根據(jù)附圖描述了本發(fā)明的優(yōu)選實施例，但是應當理解上面的公開用于說明本發(fā)明，也可以采用除上述結構之外的各種結構。
例如，除旋涂工藝之外，可以通過CVD工藝形成多孔膜16。
此外，盡管這里描述了形成刻蝕停止層14和用于保護多孔膜16的保護膜18的示例性實施方式，但是該結構不特別限制于此，也可以采用不淀積這種膜的結構。
此外，盡管描述了通過單個金屬鑲嵌工藝形成通路層32的示例性實施方式，但是可以通過對圖8所示的結構采用雙金屬鑲嵌工藝，形成通路層32中的通路和通路層32上形成的互連層中的互連。
例子(例1)根據(jù)用于制造半導體器件的前述工藝制造圖3B所示的半導體器件，以便具有以下結構。除上面結構之外，形成相互相鄰的一對Cu互連。此外，在下列條件之下進行等離子體刻蝕工藝，用于有選擇地除去刻蝕停止層14以及淀積在凹部22的底部中的無孔膜24和形成在多孔膜16上的保護膜18的表面上的無孔膜24。
<結構>
刻蝕停止層14SiOC薄膜，約100nm的膜厚度；多孔膜16MSQ薄膜，約500nm的膜厚度，約40％的孔隙率，約3nm的平均孔徑；保護膜18SiO2薄膜，約100nm的膜厚度；無孔膜24SiCH膜，約5nm的膜厚度；以及阻擋金屬膜28TaN膜，約3nm的膜厚度。
<用于等離子體刻蝕的條件>
等離子體功率700W；偏壓功率100W；真空度1mTorr，以及刻蝕氣體(混合比(N2+Ar)/CF4＝45)525sccm的體積流速的N2氣，1,500sccm的體積流速的Ar氣，以及45sccm的體積流速的CF4氣。
在獲得的半導體器件中，測量相鄰互連之間產(chǎn)生的漏電流。結果，在例1的半導體器件中沒有檢測到漏電流。
(例2)除了刻蝕氣體是2,000sccm的體積流速的N2氣；2,500sccm的體積流速的Ar氣；以及45sccm的體積流速的CF4氣的混合物，以及刻蝕氣體的混合比(N2+Ar)/CF4是100之外，在與例子1所采用的條件相同的條件下制造半導體器件，并測量所得器件中產(chǎn)生的漏電流。結果，在例2的半導體器件中沒有檢測到漏電流。
(例3)除了等離子體刻蝕工藝期間的真空度是9mTorr之外，在與例1所采用的條件相同條件下制造半導體器件，并測量所得器件中產(chǎn)生的漏電流。結果，在例3的半導體器件中沒有檢測到漏電流。
(比較例1)除了刻蝕氣體是1,500sccm的體積流速的N2氣；1,500sccm的體積流速的Ar氣；以及100sccm的體積流速的CF4氣的混合物，以及刻蝕氣體的混合比(N2+Ar)/CF4是30之外，在與例子1所采用的條件相同的條件下制造半導體器件，并測量所得器件中產(chǎn)生的漏電流。結果，在比較例1的半導體器件中檢測到漏電流。
(比較例2)除了等離子體刻蝕工藝期間的真空度是20mTorr之外，在與例1所采用的條件相同的條件下制造半導體器件，并測量所得器件中產(chǎn)生的漏電流。結果，在比較例2的半導體器件中檢測到漏電流。
如上所述，證實了通過在用于制造半導體器件的方法中的等離子體刻蝕工藝中采用具有等于或大于45且等于或小于100范圍內(nèi)的混合比的刻蝕氣體，不產(chǎn)生漏電流并且通過互連的信號傳播中的可靠性被提高，該混合比由下面的公式表示((氣態(tài)的含“氮”化合物)+(惰性氣體))/(氣態(tài)的含“氟”化合物)。
此外，證實了通過用具有上述混合比的刻蝕氣體和在等于或大于1mTorr且小于10mTorr的真空度范圍內(nèi)進行等離子體刻蝕工藝，可以獲得上述有益的效果。
很顯然本發(fā)明不局限于上述實施例，在不脫離本發(fā)明的范圍和精神的條件下可以進行改進和改變。
權利要求
1.一種用于制造半導體器件的方法，包括在半導體襯底上形成多孔膜；在所述多孔膜上形成具有預定圖形的抗蝕劑膜；通過以所述抗蝕劑膜作為掩?？涛g所述多孔膜，形成凹部，該凹部的底部露出包含半導體元件的所述半導體襯底的表面；形成無孔膜，以便覆蓋所述凹部的整個內(nèi)壁和所述多孔膜的表面；通過各向異性刻蝕工藝有選擇地去除在所述凹部的底部上形成的一部分所述無孔膜和位于所述多孔膜上的一部分所述無孔膜；形成阻擋金屬膜，以便覆蓋所述多孔膜和所述凹部的內(nèi)壁，所述凹部在其側壁上具有所述無孔膜；以及在所述阻擋金屬膜上形成金屬膜，以填充所述凹部，然后部分地去除在所述凹部外面的所述阻擋金屬膜和所述金屬膜的部分，由此僅僅在所述凹部中部分地留下阻擋金屬膜和金屬膜，其中，在所述有選擇地去除所述無孔膜中，通過采用具有等于或大于45且等于或小于100范圍內(nèi)的混合比的刻蝕氣體進行各向異性刻蝕工藝，所述混合比由以下公式表示((氣態(tài)的含“氮”化合物)+(惰性氣體))/(氣態(tài)的含“氟”化合物)。
2.根據(jù)權利要求1的用于制造半導體器件的方法，其中所述氣態(tài)的含“氮”化合物是N2氣。
3.根據(jù)權利要求1的用于制造半導體器件的方法，其中所述惰性氣體是Ar氣。
4.根據(jù)權利要求1的用于制造半導體器件的方法，其中所述氣態(tài)的含“氟”化合物是CF4氣。
5.根據(jù)權利要求1的用于制造半導體器件的方法，其中，在所述有選擇地去除所述無孔膜中，在真空度處于等于或大于1mTorr且小于10mTorr范圍內(nèi)的條件下進行各向異性刻蝕。
6.根據(jù)權利要求1的用于制造半導體器件的方法，其中所述各向異性刻蝕工藝是等離子體刻蝕工藝。
7.根據(jù)權利要求1的用于制造半導體器件的方法，其中所述形成無孔膜包括通過等離子體增強化學氣相淀積(PECVD)工藝形成無孔膜，以便覆蓋所述凹部的整個內(nèi)壁和所述多孔膜的表面。
8.根據(jù)權利要求1的用于制造半導體器件的方法，其中所述形成所述阻擋金屬膜包括通過原子層淀積(ALD)工藝形成所述阻擋金屬膜。
9.根據(jù)權利要求1的用于制造半導體器件的方法，還包括在進行所述形成所述多孔膜之前，在所述半導體襯底上形成刻蝕停止層。
10.一種半導體器件，包括半導體襯底；在所述半導體襯底上形成的多孔膜；在所述多孔膜中形成的凹部，該凹部的底部暴露出包含半導體元件的所述半導體襯底的表面；無孔膜，覆蓋所述凹部的側壁并且還覆蓋所述凹部中露出的所述多孔膜中的微孔的內(nèi)壁；阻擋金屬膜，覆蓋所述凹部中的所述無孔膜的表面并且覆蓋所述凹部的底部中露出的所述半導體襯底的表面；以及形成在所述阻擋金屬膜上并填充所述凹部的內(nèi)部的金屬膜，其中覆蓋所述凹部的側壁的所述無孔膜的表面中的甲基密度低于覆蓋所述凹部中露出的所述多孔膜中的所述微孔的內(nèi)壁的所述無孔膜的表面中的甲基密度。
全文摘要
提供一種用于制造半導體器件的方法，其中可以穩(wěn)定多孔膜的絕緣電阻，并且提供相鄰互連之間引起的漏電流，使得在通過互連的信號傳播中可以提供提高的可靠性。一種用于制造半導體器件的方法，包括在半導體襯底上形成多孔膜；在該多孔膜上形成具有預定圖形的抗蝕劑膜；通過以所述抗蝕劑膜作為掩模刻蝕所述多孔膜，形成凹部，該凹部的底部露出所述半導體襯底的表面；形成無孔膜，以便覆蓋該凹部的整個內(nèi)壁和該多孔膜的表面；通過各向異性刻蝕工藝有選擇地去除在該凹部的底部上形成的無孔膜和位于多孔膜上的無孔膜；形成阻擋金屬膜，以便覆蓋所述多孔膜和所述凹部的內(nèi)壁，所述凹部在其側壁上具有無孔膜；以及在該阻擋金屬膜上形成金屬膜，以填充該凹部，然后部分地去除在該凹部外面的阻擋金屬膜和金屬膜的部分，由此僅僅在凹部中部分地留下阻擋金屬膜和金屬膜，其中，在有選擇地去除無孔膜中，通過采用具有等于或大于45且等于或小于100范圍內(nèi)的混合比的刻蝕氣體進行各向異性刻蝕工藝，該混合比由以下公式表示((氣態(tài)的含“氮”化合物)+(惰性氣體))/(氣態(tài)的含“氟”化合物)。
文檔編號H01L23/522GK1913127SQ20061011496
公開日2007年2月14日 申請日期2006年8月14日 優(yōu)先權日2005年8月12日
發(fā)明者古谷晃 申請人:恩益禧電子股份有限公司