專利名稱：在引線架結(jié)構(gòu)上有倒裝芯片的密封型芯片級(jí)封裝及其方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及電子器件，而更具體地涉及組件的薄剖面小基底面封裝和方法。
背景技術(shù)：
手持式消費(fèi)產(chǎn)品市場(chǎng)在可移動(dòng)電子設(shè)備微型化方面是所向披靡的。主要由于便攜式電話市場(chǎng)和數(shù)字化輔助市場(chǎng)推動(dòng)，這些器件的制造受到盡可能縮減大小尺寸和對(duì)更多PC類功能需要的挑戰(zhàn)。這種挑戰(zhàn)是不可抗拒的，迫使表面安裝元件制造部門來設(shè)計(jì)盡可能控制最小面積的業(yè)內(nèi)產(chǎn)品。這樣做就使可移動(dòng)電子設(shè)備設(shè)計(jì)人員能夠把一些額外功能裝入器件而沒有增加總的產(chǎn)品尺寸。
制造部門研制了各種類型的封裝技術(shù)和互連技術(shù)來減小半導(dǎo)體元件的總尺寸。封裝技術(shù)方法的一些實(shí)施例包含無引線封裝、表面安裝封裝、芯片級(jí)封裝和球柵陣列封裝。典型互連技術(shù)的一些實(shí)施例包含倒裝芯片互連，倒裝芯片互連包含焊料球互連結(jié)構(gòu)、焊料塊互連結(jié)構(gòu)和雙頭塊互連結(jié)構(gòu)。
在使用倒裝芯片互連的一種典型器件中，形成疊置在半導(dǎo)體芯片上面的鋁焊接面。然后把氮化物鈍化層覆蓋在芯片上面并且把像苯并環(huán)丁酮(BCB1)層之類有機(jī)鈍化層覆蓋在氮化物鈍化層上面。然后在BCB1和氮化物層中形成一些開口以露出鋁焊盤。下一步，在開口里形成像AlNiVCu焊盤之類內(nèi)塊金屬(UBM)焊盤并且接觸在下面露出的鋁焊盤。然后采用焊接、球壓焊或雙頭塊技術(shù)方法把焊料塊或焊料球安裝到UBM焊盤上。
在以上所述的倒裝芯片互連工藝過程存在包含工藝變易性和可靠性的一些問題，結(jié)果是與一些不同的材料有關(guān)。并且，球安裝或塊工藝方法使工藝流程復(fù)雜化。此外，就每片200mm晶片$90～$150的成本來說，常規(guī)倒裝法互連工藝是非常昂貴的。
因此，需要有一種具有小尺寸、成本低收效大和致力于解決與以上所描述的焊料球/塊互連方案有關(guān)的一些可靠性問題的改進(jìn)型電子封裝結(jié)構(gòu)及其方法。


圖1具體說明根據(jù)本發(fā)明一個(gè)實(shí)施例所封裝的器件的橫截面圖；圖2具體說明根據(jù)本發(fā)明的一種互連結(jié)構(gòu)的放大橫截面圖；圖3具體說明在制造中間階段時(shí)圖1中一部分已封裝器件的高倍放大橫截面圖；圖4具體說明供本發(fā)明使用一種主引線架結(jié)構(gòu)的一個(gè)實(shí)施例的頂視圖；圖5具體說明在根據(jù)本發(fā)明的進(jìn)一步處理以后圖4中的主引線架結(jié)構(gòu)的頂視圖；圖6具體說明在根據(jù)本發(fā)明的更進(jìn)一步處理以后圖4中的主引線架結(jié)構(gòu)的頂視圖；圖7具體說明在分割以前根據(jù)本發(fā)明處理的圖4中所封裝器件的頂視圖；圖8-12具體說明根據(jù)本發(fā)明一些不同實(shí)施例所封裝的器件的局部側(cè)視圖；圖13具體說明根據(jù)本發(fā)明另一個(gè)實(shí)施例所封裝的器件的局部側(cè)視圖；圖14具體說明根據(jù)本發(fā)明進(jìn)一步實(shí)施例所封裝的器件的橫截面圖；圖15具體說明根據(jù)本發(fā)明更進(jìn)一步實(shí)施例所封裝的器件的橫截面圖；以及圖16和17具體說明表示根據(jù)本發(fā)明形成互連結(jié)構(gòu)的一部分襯底在各個(gè)制造階段時(shí)的放大橫截面圖。
具體實(shí)施例方式
為了便于理解，不一定按比例繪制附圖中的一些元件，而且專用于所有不同附圖的同樣元件標(biāo)詞數(shù)字用來表示同樣或類似的元件。
另外，下面使用方形扁平無引腳(QFN)芯片級(jí)封裝實(shí)施例來描述本發(fā)明，同樣，它也適用于理解本發(fā)明的其他芯片比例封裝類型。
圖1表示根據(jù)本發(fā)明一個(gè)實(shí)施例所封裝的半導(dǎo)體器件或電子器件或結(jié)構(gòu)10的高倍放大橫截圖。根據(jù)本發(fā)明，器件10包括在引線架互連結(jié)構(gòu)上具有倒裝片的一種密封型芯片級(jí)封裝。正如在此所使用的那樣，芯片級(jí)封裝指的是比在封裝里裝有的電子元件的尺寸小大約1.2倍的一種封裝。
器件10包含具有主要表面14的半導(dǎo)體芯片或者半導(dǎo)體器件12。舉例來說，半導(dǎo)體芯片12包括邏輯元件、功率元件、存儲(chǔ)器、傳感器、光學(xué)元件或無源元件，并且在以上所描述的引線架結(jié)構(gòu)上以倒裝芯片表示半導(dǎo)體芯片12。在所示的實(shí)施例中，器件10適用于對(duì)僅在一個(gè)表面上的互連方案有要求的這些器件。下面將結(jié)合圖4來描述對(duì)在多個(gè)表面上的互連方案有要求的一個(gè)替換實(shí)施例。
器件10進(jìn)一步包含提供與下一級(jí)組件或到芯片12外部的一些結(jié)構(gòu)電連接的多個(gè)導(dǎo)電引線或可焊接的導(dǎo)電引線17。導(dǎo)電引線17可以有各種各樣形狀和特征，下面將結(jié)合圖8-13更充分地描述這些形狀和特征。舉例來說，導(dǎo)電引線17包括像銅合金(例如，TOMAC4、TAMAC5、2ZFROFC或CDA194)、鍍鐵/鎳合金的銅(例如，鍍合金42的銅)、鍍鋁的銅、涂敷塑料的銅或者諸如此類可焊接的材料。鍍敷材料包含銅、銀或者像鎳-鈀和金之類多層鍍層。
密封層即覆蓋層19密封芯片12和一部分導(dǎo)電引線17而使剩下其他部分導(dǎo)電引線17如例如圖1所示那樣沿器件10主表面22暴露出。舉例來說，密封層19包括塑性環(huán)氧樹脂材料。
根據(jù)本發(fā)明，形成或構(gòu)圖成疊加在主表面14上面的可焊接金屬焊盤、多層可焊接導(dǎo)電結(jié)構(gòu)、圖形化的可焊接互連結(jié)構(gòu)或者圖形化的可焊接金屬焊盤21，以使在芯片12上面、在芯片12上方或芯片12里面形成的電路與導(dǎo)電引線17互連。根據(jù)本發(fā)明，可焊焊盤21包含為連接或安裝到器件10中的導(dǎo)電引線17上而以最外面層或暴露區(qū)形式定位或放置的圖形化可焊接金屬層或鍍層。正如在此所使用的那樣，把可焊接的金屬定義為具有良好到極好可焊性的金屬，或者具有熔融焊料比較容易浸潤(rùn)表面的金屬。一些可焊接金屬的實(shí)施例包含銅、銀、金、鈀、銠、鎳-銀等等。一些被認(rèn)為不可焊接的金屬的實(shí)施例包含鉻、鈦、鋁和鋁合金。
此外，正如在此所使用的那樣，圖形化結(jié)構(gòu)指的是由在半導(dǎo)體芯片或晶片上面一層或更多層覆蓋層沉積或形成所產(chǎn)生的一種結(jié)構(gòu)，接著這些覆蓋層是根據(jù)預(yù)先確定的圖形或掩模來蝕刻或圖形化的，以形成特定的結(jié)構(gòu)。正如在此所使用的那樣，圖形化的結(jié)構(gòu)不包含用電鍍技術(shù)方法形成的結(jié)構(gòu)。
圖2表示一部分芯片12的局部高倍放大視圖以提供一個(gè)根據(jù)本發(fā)明圖形化可焊焊盤或一個(gè)根據(jù)本發(fā)明圖形化互連結(jié)構(gòu)21的補(bǔ)充細(xì)部圖。在這個(gè)實(shí)施例中，焊盤21包括在表示出含電介質(zhì)層113的芯片12上面所形成的一種導(dǎo)電材料多層結(jié)構(gòu)。例如，焊盤21包含用鋁或像AlCu、AlCuSi、AlSi、或諸如此類鋁合金做的第一導(dǎo)電層，第一導(dǎo)電層在芯片12上形成并且接觸例如在芯片內(nèi)或上面所形成的器件結(jié)構(gòu)即區(qū)域114。舉例來說，第一薄層210具有厚度大約0.5微米～大約5.0微米。然后在第一導(dǎo)電層210上面形成粘結(jié)或第二導(dǎo)電層211并且包括例如鈦、鉻、氮化鈦或諸如此類。舉例來說，第二導(dǎo)電層211具有厚度大約0.1微米～大約0.2微米。然后在第二導(dǎo)電層211上面形成擴(kuò)散阻擋層或第三導(dǎo)電層212并且包括例如鎳、鎳釩合金或諸如此類。舉例來說，第三導(dǎo)電層212具有厚度大約0.15微米～大約0.3微米。在第三導(dǎo)電層212上面形成可焊接金屬層或第四導(dǎo)電層213并且包括例如銅、銀、金或諸如此類。舉例來說，第四導(dǎo)電層具有厚度大約0.7微米～大約1.0微米。
根據(jù)本發(fā)明，疊置在芯片12上面的圖形化可焊焊盤21是采用常規(guī)蒸發(fā)或?yàn)R射沉積技術(shù)來形成的并且接著是采用常規(guī)平板印刷和蝕刻技術(shù)來圖形化的。圖形化可焊焊盤21具有適合于在芯片12和引線17之間構(gòu)成足夠間隙的厚度。圖形化可焊焊盤21避免了與使用包含UBM層、有機(jī)鈍化層和所安裝的焊料球或塊的現(xiàn)有技術(shù)倒裝芯片互連方案有關(guān)的組裝和可靠性問題。另外，本發(fā)明由于簡(jiǎn)化了工藝過程而使互連工藝過程成本減少近80％。
圖3表示一部分圖1所示的器件10在制造中間階段時(shí)的高倍放大橫截面圖。在這個(gè)步驟時(shí)，具有圖形化焊盤21的半導(dǎo)體芯片12是與具有導(dǎo)電引線17的引線架同時(shí)構(gòu)成的。安裝層或焊料安裝層24用來把圖形化焊盤21連接到固定到導(dǎo)電引線17上而構(gòu)成引線架結(jié)構(gòu)或組件31的倒裝芯片。舉例來說，安裝層包括焊料壓片或焊料膏。例如，安裝層24包括低共熔焊料、焊接焊料膏、焊料預(yù)加工薄膜或諸如此類。在一個(gè)實(shí)施例中，安裝層24包括引線/錫/銀或無引線焊接材料。
按一種工藝過程次序，把芯片12、安裝層24和導(dǎo)電引線放置成保持接觸以便形成組件31。然后用例如回流爐來使組件31加熱以在圖形化焊盤21和導(dǎo)電引線17之間形成金屬鍵合。在一種替換工藝流程中，在一個(gè)分段工藝過程內(nèi)使導(dǎo)電引線17預(yù)熱，把安裝層24放在導(dǎo)電引線17上，并且把芯片12固定或者焊接到導(dǎo)電引線17上。用替換實(shí)施例，把安裝層24放在焊盤21上面而然后把安裝層24放到預(yù)熱的導(dǎo)電引線17上。
圖4是適合于用作本發(fā)明一種部件的主引線架41的頂視圖。主引線架41包括多個(gè)子引線架43，多個(gè)于引線架43包含多個(gè)導(dǎo)電引線17。雖然只表示出四個(gè)子引線架43，但是可以使用包含在具有多個(gè)行和列的陣列內(nèi)的或更多或更少個(gè)子引線架43。
圖5表示裝有安裝到其中一個(gè)子引線架43上以構(gòu)成其中一個(gè)組件31第一半導(dǎo)體芯片12的主引線架41的頂視圖。為了便于理解，圖3所示的在引線架上倒裝芯片組件31橫截面圖是沿圖5的標(biāo)記線3-3得出的。然后采用以上結(jié)合圖3所概括闡述的工藝過程把另外一些芯片12安裝到可以買得到的子引線架43或者剩留下的子引線架43上以構(gòu)成多個(gè)在引線架上倒裝芯片組件310。
圖6表示圖5的結(jié)構(gòu)在主引線架41上面形成密封層以后的頂視圖。圖6中所示的實(shí)施例包括一種模制陣列封裝(MAP)組件，其中密封層19以不間斷薄膜形式覆蓋多個(gè)子引線架43。用替換實(shí)施例，采用陰模模制技術(shù)、液封技術(shù)或槽縫模制技術(shù)來形成密封層19。
在形成密封層19以后，使用一種特殊工藝來把器件陣列分割成如圖7所示的一些分立的封裝或器件10。一些線條71表示在存在鋸切割裝置或者其他分割裝置或特殊裝置的場(chǎng)合下分割線的一個(gè)實(shí)施例。
現(xiàn)在翻到圖8-12，根據(jù)本發(fā)明描述導(dǎo)電引線17的一些不同實(shí)施例。虛線71表示在所有不同實(shí)施例上所建議的特定線條。為了便于理解本發(fā)明的這個(gè)部分而沒有表示出密封層19。圖8表示包含用于安裝芯片12內(nèi)圖形化可焊焊盤21中的隆起部分即臺(tái)階部分118的導(dǎo)電引線117的局部側(cè)視圖。隆起部分118的一個(gè)優(yōu)點(diǎn)在于在安裝過程期間為使芯片12更好地校正而提供保證，隆起部分118有助于在組裝期間防止芯片12偶然轉(zhuǎn)動(dòng)。在所示的實(shí)施例中，使隆起部分118離末端部分119彼此留出一定間隔而在末端部分119和隆起部分118之間留下凹入部分121。在一種精細(xì)組裝中，如圖1所示那樣導(dǎo)電引線117的暴露部分或外部表面延伸到器件10的邊緣。
圖9表示具有隆起部分即臺(tái)階部分218的導(dǎo)電引線217的局部側(cè)視圖。導(dǎo)電引線217除隆起部分與末端部分219毗連或鄰接以外類似于導(dǎo)電引線117。在一種精細(xì)組裝中，如圖1所示那樣導(dǎo)電引線217的暴露部分或外部表面延伸到器件10的邊緣。
圖10表示具有隆起部分318和凹入部分321的導(dǎo)電引線317的局部側(cè)視圖。導(dǎo)電引線317除用密封材料填滿凹入部分321以便導(dǎo)電引線317的暴露部分或外部表面323在密封以后嵌在密封型器件的邊緣與器件邊緣分開以外類似于導(dǎo)電引線217。在下面描述的圖13中表示出像這種結(jié)構(gòu)的實(shí)施例。
圖11表示具有與半導(dǎo)體芯片12邊緣13毗連或鄰接的對(duì)正特點(diǎn)或隆起部分422的導(dǎo)電引線417的局部側(cè)視圖，導(dǎo)電引線417為在組裝過程期間更一致的半導(dǎo)體芯片12校正或方位提供保證。
圖12表示具有對(duì)正特點(diǎn)或隆起部分522的導(dǎo)電引線517的局部側(cè)視圖，對(duì)正特點(diǎn)522類似于對(duì)正特點(diǎn)422。導(dǎo)電引線571進(jìn)一步具有凹入部分521，在密封過程期間用密封材料填滿凹入部分521。這樣就使導(dǎo)電引線517的暴露部分或外部表面523嵌在密封型器件的邊緣，并且與器件邊緣分開。在下面描述的圖13中表示出像這種結(jié)構(gòu)的實(shí)施例。
圖13表示根據(jù)本發(fā)明另一個(gè)實(shí)施例封裝好的半導(dǎo)體器件或結(jié)構(gòu)或者電子器件或結(jié)構(gòu)100的局部橫截面圖。根據(jù)本發(fā)明，器件100包括具有在引線架上倒裝芯片互連結(jié)構(gòu)的一種密封型芯片級(jí)封裝。器件100除器件100進(jìn)一步包含與導(dǎo)電引線617連接的焊料球或塊626以構(gòu)成一種球柵陣列實(shí)施例以外類似于器件10。在一個(gè)實(shí)施例中，導(dǎo)電引線617包含容納其中一個(gè)焊料球626的凹坑、陷窩或壓痕620。在一些可選擇的實(shí)施例中，導(dǎo)電引線617進(jìn)一步包含隆起部分618和/或凹入部分623。另外，應(yīng)當(dāng)理解，可以把在此所公開、包含圖8-12所表示的各種特點(diǎn)的一些不同特點(diǎn)其中一個(gè)特點(diǎn)或更多個(gè)特點(diǎn)并入器件10和100。
圖14表示根據(jù)本發(fā)明進(jìn)一步實(shí)施例封裝好的半導(dǎo)體器件或者電子器件或結(jié)構(gòu)200的高倍放大橫截面圖。根據(jù)本發(fā)明，器件200包括具有在引線架上倒裝芯片互連結(jié)構(gòu)的一種密封型芯片級(jí)封裝。器件200包含除芯片212在導(dǎo)電引線717范圍不裝有焊盤21并且芯片212包含用于流通器件電流的有源主表面即第二主表面215以外類似于芯片12的芯片212。用在芯片212的主表面214上面形成的焊盤21來把芯片212安裝到導(dǎo)電引線217上。結(jié)構(gòu)200進(jìn)一步包含把有源表面215連接或聯(lián)接到導(dǎo)電引線717的一種附屬裝置36。舉例來說，附屬裝置36包括像金屬夾、鍍金屬的金屬夾或鍍金屬的塑料夾之類導(dǎo)電夾具。另外，應(yīng)當(dāng)理解，可以把在此所公開、包含圖8-13所表示的各種特點(diǎn)的一些不同特點(diǎn)其中一個(gè)特點(diǎn)或更多個(gè)特點(diǎn)并入器件200。
圖15表示根據(jù)本發(fā)明更進(jìn)一步實(shí)施例封裝的半導(dǎo)體器件或者電子器件或結(jié)構(gòu)300的高倍放大橫截面圖。根據(jù)本發(fā)明，器件300包括裝有在引線架上倒裝芯片互連結(jié)構(gòu)的一種密封型芯片級(jí)封裝。器件300除密封材料19不完全覆蓋或不完全密封器件12的主表面315以外類似于器件10。換言之，露出表面315全部或者表面315的一部分。這就為電輸送或熱傳導(dǎo)應(yīng)用提供例如一種用于直接與芯片12表面315接觸的實(shí)施例。舉例來說，把夾具(例如圖14所示的夾具36)或?qū)Ь€接頭安裝到用于使器件12連接到另一種組裝結(jié)構(gòu)的表面215上。用一種替換實(shí)施例，把一種頭部展寬的裝置(直接或間接)安裝到表面315上以增強(qiáng)器件300的熱性能。把典型的實(shí)施方案301和302表示為裝有暴露表面315結(jié)構(gòu)的一些實(shí)施例。在實(shí)施方式301中，密封層19基本上是與表面齊平的，并且是在模制期間使用掩模結(jié)構(gòu)的掩蓋層來形成的，或者在密封以后采用研磨或者其他清除技術(shù)來形成的。在實(shí)施方式302中，形成疊置在表面315上面的一部分密封層以構(gòu)成窗框狀結(jié)構(gòu)。在膜制期間采用掩模技術(shù)或者在密封后采用蝕刻或一些其他清除技術(shù)來構(gòu)成實(shí)施方式302。另外，應(yīng)當(dāng)理解，可以把在此所公開，包含圖8-14所表示的各種特點(diǎn)的一些不同特點(diǎn)其中一個(gè)特點(diǎn)或更多特點(diǎn)并入器件300。
圖16和17表示根據(jù)本發(fā)明在制造的各個(gè)階段時(shí)的襯底或半導(dǎo)體晶片112的放大局部橫截面圖以舉例說明用于形成圖形化焊盤21的一種晶片校正方法。在圖16中表示出裝有電介質(zhì)層113的晶片112，介電層113含有一些開口以提供通向在沿主表面14不同的位置上形成的一些器件區(qū)域114的一些入口。采用蒸發(fā)或?yàn)R射沉積枝術(shù)在薄片112上面沉積多個(gè)導(dǎo)電覆蓋層209。在所表示的實(shí)施例中，多個(gè)薄層209包括結(jié)合圖2所描述的一些導(dǎo)電層210-213。應(yīng)當(dāng)理解所述多個(gè)薄層209可以包括更多或更少導(dǎo)電層，并且應(yīng)當(dāng)理解這些薄層是在一次沉積中、在一些分立的沉積步驟中或者兩者的組合中按順序沉積的。根據(jù)本發(fā)明，所述多個(gè)的薄層209包含用作最外面導(dǎo)電層的可焊接金屬層213。
然后在薄層209的上面沉積光致抗蝕劑層并且應(yīng)用常規(guī)光刻技術(shù)方法使光致抗蝕劑層圖形化以提供一種預(yù)定或所想要的圖形215。下一步，蝕刻掉薄層209中的暴露部分，并且清除圖形化的抗蝕劑層215以致形成圖17所示的圖形化導(dǎo)電焊盤即結(jié)構(gòu)21。應(yīng)當(dāng)理解，可以按順序沉積一部分薄層209并且使其圖形化，和沉積另外部分薄層209并且使其圖形化。然后使用一些眾所周知的技術(shù)把薄片112分割成多個(gè)芯片或器件12。
到此為止，顯而易見，已根據(jù)本發(fā)明提供了用于形成一種改進(jìn)型電子封裝的結(jié)構(gòu)和方法。這種封裝裝入具有圖形化的連接結(jié)構(gòu)、或在主表面上形成的焊盤的電子芯片。圖形化連接結(jié)構(gòu)包含用于形成與導(dǎo)電引線金屬鍵合以構(gòu)成在引線架上倒裝芯片結(jié)構(gòu)的暴露或在外面的可焊接金屬層。圖形化連接結(jié)構(gòu)提供一種與現(xiàn)有技術(shù)器件相比更可靠而成本更低收效更大的封裝結(jié)構(gòu)。
在一些進(jìn)一步的實(shí)施例中，把一些焊料球或塊加到一些導(dǎo)電引線上，并且裝入使電子芯片主表面與導(dǎo)電引線連接的導(dǎo)電夾具。
雖然已參照其具體實(shí)施例描述了而且舉例說明了本發(fā)明，但是并不意味著本發(fā)明局限于這些例證性實(shí)施例。
權(quán)利要求
1.一種用于形成在引線架互連結(jié)構(gòu)上裝有倒裝芯片的芯片級(jí)封裝的方法，該方法包括步驟提供具有第一和第二子引線架的主引線架，其中第一和第二子引線架裝有多個(gè)導(dǎo)電引線；提供第一和第二電子器件，每個(gè)電子器件裝有在第一主表面上形成的多個(gè)圖形化的可焊焊盤；把在第一電子器件上圖形化的可焊焊盤進(jìn)行焊料安裝(solderattaching)到第一子引線架上；把在第二電子器件上圖形化的可焊焊盤進(jìn)行焊料安裝到第二子引線架上；用密封材料密封第一和第二子引線架以及第一和第二電子器件以形成密封型組件；以及使密封型組件分離以構(gòu)成芯片級(jí)封裝。
2.根據(jù)權(quán)利要求1的方法，其中提供主引線架的步驟包括提供具有含多個(gè)導(dǎo)電引線的第一子引線架的主引線架，而多個(gè)導(dǎo)電引線包括用于焊料安裝到第一電子器件上圖形化可焊焊盤上的隆起部分。
3.根據(jù)權(quán)利要求1的方法，其中構(gòu)成主引線架的步驟包括提供具有含多個(gè)導(dǎo)電引線第一子引線架的主引線架而多個(gè)導(dǎo)電引線包括凹入部分，讓所述多個(gè)導(dǎo)電引線的暴露部分在密封以后從芯片級(jí)封裝的邊緣嵌出。
4.根據(jù)權(quán)利要求1的方法，其中構(gòu)成主引線架的步驟包括提供具有含多個(gè)導(dǎo)電引線第一子引線架的主引線架而多個(gè)導(dǎo)電引線包括隆起部分，并且其中把第一電子器件中的圖形化可焊焊盤焊料安裝到第一子引線架上的步驟包括焊料安裝圖形化可焊焊盤以使第一電子器件的邊緣鄰接隆起部分。
5.根據(jù)權(quán)利要求1的方法，其中提供主引線架的步驟包括提供具有含多個(gè)導(dǎo)電引線第一子引線架的主引線架而多個(gè)導(dǎo)電引線包含用于容納焊料塊和焊料球其中之一的凹痕，該方法進(jìn)一步包括把焊料塊和焊料球其中之一安裝到凹痕上。
6.根據(jù)權(quán)利要求1的方法，進(jìn)一步包括使附屬裝置(an attachmentdevice)與第一電子器件的第二主表面聯(lián)接并且與其中一條導(dǎo)電引線聯(lián)接。
7.根據(jù)權(quán)利要求1的方法，其中構(gòu)成第一和第二電子器件的步驟包括以下步驟形成在半導(dǎo)體晶片上面的多個(gè)導(dǎo)電層，其中最外面導(dǎo)電層包括可焊接金屬；使所述多個(gè)導(dǎo)電層圖形化以提供多個(gè)圖形化可焊焊盤；以及把半導(dǎo)體晶片分割成分立的芯片以提供第一和第二電子器件。
8.一種用于形成密封在引線架上倒裝芯片的半導(dǎo)體封裝的工藝，包括以下步驟提供裝有多個(gè)在第一主表面上形成的圖形化可焊接結(jié)構(gòu)的半導(dǎo)體芯片；把圖形化的可焊接結(jié)構(gòu)安裝到在引線架里的導(dǎo)電引線上而形成在引線架結(jié)構(gòu)上的倒裝芯片；和用密封材料密封在引線架結(jié)構(gòu)上的倒裝芯片。
9.一種半導(dǎo)體封裝，包括多個(gè)導(dǎo)電引線；具有在電子器件第一主表面上面形成的多個(gè)圖形化焊盤的電子器件，其中所述多個(gè)圖形化焊盤中的每個(gè)圖形化焊盤包含用作最外層的可焊接金屬層，并且其中所述多個(gè)圖形化焊盤是直接焊料安裝到所述多個(gè)導(dǎo)電引線上；以及覆蓋電子器件和一部分導(dǎo)電引線的密封層，其中所述多個(gè)引線的另外部分是沿著半導(dǎo)體封裝中的主表面暴露出的。
10.根據(jù)權(quán)利要求9的封裝，其中可焊接金屬層包括銅、銀和金中之一。
全文摘要
在一個(gè)實(shí)施例中，密封型電子封裝包含裝有在主表面上形成圖形化可焊焊盤的半導(dǎo)體芯片。在組裝過程期間，直接把圖形化可焊焊盤安裝到導(dǎo)電引線上。用例如MAP包覆成型工藝來密封組件，并且然后使組件通過分割加工而形成在引線架互連上裝有倒裝芯片的各個(gè)芯片級(jí)封裝。
文檔編號(hào)H01L23/488GK1917156SQ20061011560
公開日2007年2月21日 申請(qǐng)日期2006年8月16日 優(yōu)先權(quán)日2005年8月18日
發(fā)明者喬斯弗·K·弗蒂, 小詹姆斯·P·萊特蔓, 戴尼斯·西恩泊特 申請(qǐng)人:半導(dǎo)體元件工業(yè)有限責(zé)任公司