專利名稱：完全緩存oled顯示屏列控制電路的制作方法
技術領域：
本發(fā)明涉及一種OLED(有機電致發(fā)光器件)顯示屏列控制電路，特別是一種完全緩存OLED顯示屏列控制電路。其中適當增大圖像緩存，以提高顯示的掃描效率并降低掃描中的亮度損失，而且可以直接接受灰度數據。
背景技術：
隨著VLSI(大規(guī)模集成電路)和新型顯示器件的飛速發(fā)展，人們對OLED(有機電致發(fā)光器件)在顯示領域應用的日益重視，與之配套的OLED顯示器件驅動芯片也就相應出現。對于功能豐富，性能優(yōu)越，應用方便的顯示驅動芯片的要求日益強烈。
傳統OLED平板顯示器的顯示數據從控制器傳送到顯示面板通常采用的方法是串行傳輸方式，如圖1所示。
傳統列控制電路包括串行器(11)和緩存器(12)兩個部分，其中串行器(11)是一個多組多位寄存器，多個寄存器共用相同的時鐘端(串行時鐘cp，21)，第一組寄存器的輸入數據為串行輸入信號cdin(22)，第一組的輸出數據連至第二組的輸入，第二組的輸出連至第三組的輸入，以此類推，最后一組的數據輸出至串行輸出信號cdout(23)，各組寄存器的輸出按第一組為高位，最后一組為低位方式構成串行數據sdata(24)，在串行時鐘cp(21)上升沿時，串行器(11)中的各寄存器將輸入數據鎖入至輸出數據；緩存器(12)是一個多位帶清零控制端的鎖存器，多個鎖存器共用相同的鎖存端，鎖入信號latch(25)和清零端(清零信號clrn，26)，當清零信號clrn(26)低電平有效時，列數據cdata(27)輸出全部為低電平，以關閉顯示屏的顯示，當清零信號clrn(26)無效且鎖入信號latch(25)高電平有效時，將串行數據sdata(24)鎖存至列數據cdata(27)，以驅動顯示屏的顯示。傳統電路中信號cdin(22)和cdout(23)有相同位寬；數據sdata(24)和cdata(27)也具有相同位寬。
使用串行方法掃描生成高灰度圖像，一般采用按權值(按位)掃描方式，如圖2所示，圖2表示一個32級灰度的掃描波形片斷，圖中“1.8”表示第一行權值8對應的數據，“2.1”表示第二行權值1對應的數據等，權值按“1-2-4-8-16”的順序進行掃描。
在時間點A，首先由cp(21)與cdin(22)將第一行第一個權值的數據“1.1”傳送到面板上，傳送一個權值所有的數據所需的時間稱為一個傳送時間，在一個傳送時間后，“1.1”傳送結束；在時間點B，“1.1”傳送結束，有效latch(25)信號以產生一個時鐘寬度的高電平脈沖，以將數據鎖入到緩存器中，在latch(25)高電平期間，為保證鎖入的正確性，應保持cp(21)為高電平，同時清零信號clrn(26)無效(高電平)以進行“1.1”數據的顯示，由于權值只有1，顯示所占用的時間最短，權值1對應的顯示時間稱為一個顯示時間，為了達到高灰度要求，一個顯示時間比一個傳送時間要小得多；在時間點C，開始下一個權值數據“1.2”的傳送，這時“1.1”的顯示結束，有效清零信號clrn(26)以關閉顯示；在時間點D，“1.2”傳送結束，產生一個latch(25)高電平脈沖，同時無效clrn(26)以顯示“1.2”數據；在時間點E，開始“1.4”數據的傳送；在時間點F，“1.2”的顯示結束，有效clrn(26)以關閉“1.2”的顯示；在時間點G，“1.4”傳送結束，產生一個latch(25)高電平脈沖，同時無效clrn(26)以顯示“1.4”數據；在時間點H，開始“1.8”數據的傳送；在時間點I，“1.4”的顯示結束，有效clrn(26)以關閉“1.4”的顯示；在時間點J，“1.8”傳送結束，產生一個latch(25)高電平脈沖，同時無效clrn(26)以顯示“1.8”數據；在時間點K，開始“1.16”數據的傳送；在時間點L，“1.16”傳送結束，而這時“1.8”的顯示仍未結束，應保持cp(21)為高電平；在時間點M，“1.8”顯示結束，產生一個latch(25)高電平脈沖以顯示“1.16”；在時間點N，開始下一行權值“2.1”的傳送；在時間點O，“2.1”傳送結束，但“1.16”仍在顯示，保持cp(21)為高電平；在時間點P，“1.16”顯示結束，產生一個latch(25)高電平脈沖以開始下一行的顯示。
至此第一行的掃描就算完成，從權值1顯示開始到權值16顯示結束(時間點C到P)為一個行周期，不斷重復該周期以進行下一行的掃描，最終完成整個32級灰度圖像的掃描。
記顯示時間為Ts，權值n對應的顯示時間為Ts(n)，有Ts(n)＝n×Ts(1)，有效顯示的總時間∑Ts＝(2N-1)×Ts(1)，其中N為權值個數；記傳送時間為Tt，權值n對應的傳送時間為Tt(n)，有Tt(n)＝Tt(1)，有效傳送的總時間∑Tt＝N×Tt(1)；記單個權值實際時間為Tw，權值n對應的實際時間為Tw(n)，它是相應顯示時間和傳送時間的最大值，有Tw(n)＝max(Ts(n)，Tt(n))；記行周期時間為Tc，它是所有權值的實際時間累加和，有Tc＝∑Tw；記Fsc為一個行周期內的空閑顯示時間，有Fsc＝Tc-∑Ts；記Rsc為顯示時間空閑率，有Rsc＝Fsc/Tc×100％；記Ftc為一個行周期內的有效傳送時間，有Ftc＝∑Tt＝N×Tt(1)；記Rtc為傳送時間利用率，有Rtc＝Ftc/Tc×100％。
顯然，Tc越小越好，Tc越小則掃描一行所需時間減少，可以提高幀頻、提高灰度等級或增加圖像尺寸；Fsc與Rsc越小越好，越大則用于實際顯示的時間總量減少，顯示屏亮度損失增多，屏體偏暗；Ftc與Rtc越大越好，越小則用于實際傳送的時間比率減少，由于傳送總量不變，需要更多的時間完成傳送。Rsc用于衡量亮度損失，Rtc用于衡量掃描傳送性能。
在cp(21)時鐘頻率和顯示圖像尺寸不變的情況下，Tt不變，記R為一個顯示時間與一個傳送時間的比值，即R＝Ts(1)/Tt(1)。如果R越小，則越多Ts小于Tt，越多Tw取值為Tt，則Tc越小，但Fsc越大，因此可以提高灰度和幀頻，但損失顯示屏總體亮度；如果R越大，則相反地，顯示屏亮度損失減少，但灰度和幀頻提不高。這是傳統實現方式的一對矛盾。
在圖2所示的32級灰度掃描方法中，以Ts(1)為基本時間單位，則Ts(1)＝1，實際傳送為4次，加上等待latch(25)需一個時鐘，故Tt(1)＝5，R＝1/5，Ts(n)＝n，Tt(n)＝5，Tw(n)＝若n小于5為5否則為n，Tc＝5+5+5+8+16＝39，Fsc＝39-31＝8，Ftc＝4*5＝20，Rsc＝22.51％，Rtc＝51.28％。
因此，采用圖1和圖2所示的控制電路方法，亮度損失超過五分之一，傳送利用率基本只有五成。

發(fā)明內容
本發(fā)明的目的在于提供一種完全緩存OLED顯示屏列控制電路，能有效降低甚至消除掃描過程中造成的亮度損失，提高顯示幀頻，并可直接接收灰度圖像數據，明顯簡化掃描控制復雜度，有效降低掃描控制電路的數據傳輸的時鐘頻率。
為達到上述目的，本發(fā)明的構思是參見圖1，傳統列控制電路包括串行器(11)和緩存器(12)兩個部分，其中串行器(11)是一個多組多位寄存器，多個寄存器共用相同的時鐘端(串行時鐘cp，21)，第一組寄存器的輸入數據為串行輸入信號cdin(22)，第一組的輸出數據連至第二組的輸入，第二組的輸出連至第三組的輸入，以此類推，最后一組的數據輸出至串行輸出信號cdout(23)，各組寄存器的輸出按第一組為高位，最后一組為低位方式構成串行數據sdata(24)，在串行時鐘cp(21)上升沿時，串行器(11)中的各寄存器將輸入數據鎖入至輸出數據；緩存器(12)是一個多位帶清零控制端的鎖存器，多個鎖存器共用相同的鎖存端(鎖入信號latch，25)和清零端(清零信號clrn，26)，當清零信號clrn(26)低電平有效時，列數據cdata(27)輸出全部為低電平，以關閉顯示屏的顯示，當清零信號clrn(26)無效且鎖入信號latch(25)高電平有效時，將串行數據sdata(24)鎖存至列數據cdata(27)，以驅動顯示屏的顯示。傳統電路中信號cdin(22)和cdout(23)有相同位寬；數據sdata(24)和cdata(27)也具有相同位寬。本發(fā)明所采用的電路包括串行器(31)、緩存器(32)和選擇器(33)三個部分，其中串行器(31)是一個多組多位帶使能的寄存器，寄存器位數為接受的灰度數據的位寬，多個寄存器共用相同的時鐘端(全局時鐘clk，41)和使能端(串行使能cdena，48)，第一組寄存器的輸入數據為串行輸入信號cdin(22)，第一組的輸出數據連至第二組的輸入，第二組的輸出連至第三組的輸入，以此類推，最后一組的數據輸出至串行輸出信號cdout(23)，各組寄存器的輸出構成串行灰度數據sdata(44)，在全局時鐘clk(41)上升沿且串行使能cdena(48)高電平有效時，串行器(31)中的各寄存器將輸入數據鎖入至輸出數據；緩存器(32)是一個多位帶使能和清零的寄存器，多個寄存器共用相同的時鐘端(全局時鐘clk，41)、使能端(鎖入信號latch，25)和清零端(清零信號clrn，26)，在全局時鐘clk(41)上升沿時，如果清零信號clrn(26)低電平有效，則鎖存器數據ldata(49)輸出全部為低電平，以關閉顯示屏的顯示，否則如果清零信號clrn(26)無效且鎖入信號latch(25)高電平有效，則將數據sdata(44)鎖入至鎖存器數據ldata(49)，以輸入到選擇器選出特定權值的列數據輸出顯示；選擇器(33)是一個多位N選一選擇器，灰度數據的位寬為N，多個N選一選擇器共用相同的選擇端(選擇信號sel，40)，當一個選擇信號sel(40)輸入選擇器(33)時，選擇器(33)將灰度數據ldata(49)中所有相應得權值全部輸出至列數據cdata(27)，以驅動顯示屏的顯示；本發(fā)明電路中信號cdin(22)和cdout(23)有相同位寬；數據sdata(44)和ldata(45)也具有相同位寬。本發(fā)明電路與傳統電路相比，串行器(31)增加使能控制端，緩存器(32)改為時鐘同步方式，并增大了存儲容量，增加了選擇器(33)電路，將串行時鐘信號cp(21)改為全局時鐘信號clk(41)，鎖入信號latch(25)改為同步工作方式，增加控制信號cdena(48)和sel(40)。
根據上述的發(fā)明構思，本發(fā)明采用下述技術方案一種完全緩存OLED顯示屏列控制電路，包括輸入數據為串行輸入信號cdin(22)和輸出數據為串行輸出信號cdout(23)的串行器(31)，以及從串行器(31)輸入串行數據sdata(44)的緩存器(32)，其特征在于(1)還包含有從緩存器(32)輸入所有數據ldata(49)和輸出列數據cdata(27)的選擇器(33)；(2)所述的串行器(31)有使能端輸入串行使能信號cdena(48)；(3)所述的緩存器(32)輸入的鎖入信號latch(25)和清零信號clrn(26)為同步信號；(4)所述的選擇器(33)有選擇端輸入選擇權值輸入信號sel(40)；(5)所述的串行器(31)、緩存器(32)和選擇器(33)采用統一的全局時鐘clk(41)。
上述的串行器(31)是一個多組多位帶使能的寄存器，寄存器位數為接受的灰度數據的位寬，多個寄存器共用相同的時鐘端，即全局時鐘clk(41)和共用相同的使能端，串行使能cdena(48)，第一組寄存器的輸入數據為串行輸入信號cdin(22)，第一組的輸出數據連至第二組的輸入，第二組的輸出連至第三組的輸入，以此類推，最后一組的數據輸出至串行輸出信號cdout(23)，各組寄存器的輸出構成串行數據sdata(44)，在全局時鐘clk(41)上升沿并且串行使能cdena(48)高電平有效時，串行器(31)中的各寄存器將輸入數據鎖入至輸出數據。
上述的緩存器(32)是一個多位帶使能和清零的寄存器，多個寄存器共用相同的時鐘端，即全局時鐘clk(41)，并共同相同的使能端輸入鎖入信號latch(25)和清零端輸入清零信號clrn(26)，在全局時鐘clk(41)上升沿時，如果清零信號clrn(26)低電平有效，則鎖存器數據ldata(49)輸出全部低電平，以關閉顯示屏的顯示，否則如果清零信號clrn(26)無效且鎖入信號latch(25)高電平有效，則將數據sdata(44)鎖入至鎖存器數據ldata(49)，以輸入到選擇器選出特定權值的列數據輸出顯示。
上述的選擇器(33)是一個多位N選一選擇器，灰度數據的位寬為N，多個N選一選擇器共用相同的選擇端輸入選擇信號sel(40)，當一個選擇信號sel(40)輸入選擇器(33)時，選擇器(33)將所有數據ldata(49)中所有相應得權值的全部數據輸出至列數據cdata(27)，以驅動顯示屏的顯示。
上述的串行輸入信號cdin(22)和串行輸出信號cdout(23)有相同位寬；串行數據sdata(44)和所有數據ldata(49)也具有相同位寬。
本發(fā)明與現有技術相比較，具有如下顯而易見的突出實質性特點和顯著優(yōu)點在顯示屏列數據傳統串行傳輸電路的基礎上，采用完全緩存結構，即通過增大鎖存器和增加選擇器，并使用同步方式，可以有效地降低，甚至消除掃描過程中造成的亮度損失，提高顯示幀頻，并可以直接接收灰度圖像數據，明顯簡化掃描控制復雜度，有效降低了掃描控制電路的數據傳輸的時鐘頻率。在256級灰度下，與傳統結構在R＝1/33的條件下相比，采用本發(fā)明，亮度損失僅為0.39％，傳送利用率高達100％，比傳統結構亮度損失減少98.87％，基本消除亮度損失，并且傳送利用率達到極限。完全緩存結構僅增加了一個選擇器控制信號，電路簡單，適合OLED芯片設計。


圖1是傳統OLED列控制電路圖。
圖2是傳統列控制電路的32級灰度掃描波形圖。
圖3是本發(fā)明采用的列控制電路圖。
圖4是采用本發(fā)明的32級灰度掃描波形圖。
圖5是采用本發(fā)明的32列256級灰度的串行器詳細電路圖。
圖6是采用本發(fā)明的32列256級灰度的緩存器詳細電路圖。
圖7是采用本發(fā)明的32列256級灰度的選擇器詳細電路圖。
圖8是采用本發(fā)明的256列256級灰度的頂層模塊詳細電路圖。
具體實施例方式
本發(fā)明的一個優(yōu)選實施例并結合附圖詳述如下本完全緩存OLED顯示屏列控制電路是基于圖1所示的傳統OLED列控制電路，將圖1中的latch(25)與clrn(26)改為同步信號，cp(21)改為全局時鐘信號，更名為clk(41)，增加一個串行使能信號cdena(48)，該信號高電平有效時允許串行鎖入cdin(22)，同時選擇器(32)，并增加一個選擇信號sel(40)，如圖3所示。
參見圖3，串行器(31)是一個多組多位帶使能的寄存器，寄存器位數為接受的灰度數據的位寬，多個寄存器共用相同的時鐘端(全局時鐘clk，41)和使能端(串行使能cdena，48)，第一組寄存器的輸入數據為串行輸入信號cdin(22)，第一組的輸出數據連至第二組的輸入，第二組的輸出連至第三組的輸入，以此類推，最后一組的數據輸出至串行輸出信號cdout(23)，各組寄存器的輸出構成串行灰度數據sdata(44)，在全局時鐘clk(41)上升沿且串行使能cdena(48)高電平有效時，串行器(11)中的各寄存器將輸入數據鎖入至輸出數據；緩存器(32)是一個多位帶使能和清零的寄存器，多個寄存器共用相同的時鐘端(全局時鐘clk，41)、使能端(鎖入信號latch，25)和清零端(清零信號clrn，26)，在全局時鐘clk(41)上升沿時，如果清零信號clrn(26)低電平有效，則緩存器數據ldata(49)輸出全部為低電平，以關閉顯示屏的顯示，否則如果清零信號clrn(26)無效且鎖入信號latch(25)高電平有效，則將數據sdata(44)鎖入至緩存器數據ldata(49)，以輸入到選擇器選出特定權值的列數據輸出顯示；選擇器(33)是一個多位N選一選擇器，灰度數據的位寬為N，多個N選一選擇器共用相同的選擇端(選擇信號sel，40)，當一個選擇信號sel(40)輸入選擇器(33)時，選擇器(33)將灰度數據ldata(49)中所有相應得權值全部輸出至列數據cdata(27)，以驅動顯示屏的顯示；本發(fā)明電路中信號cdin(22)和cdout(23)有相同位寬；數據sdata(44)和ldata(49)也具有相同位寬。
同樣以32級灰度為例來說明掃描過程，如圖4所示，權值按“1-2-4-8-16”的順序進行掃描。
在時間點A，在全局時鐘clk(41)作用下，通過串行輸入cdin(22)將第一行的所有圖像數據串行到串行器中，第一行的圖像數據傳送結束，若前一行的顯示尚未結束，則必須無效串行使能cdena(48)信號(低電平)以關閉傳送，等待顯示結束，否則繼續(xù)有效串行使能cdena(48)信號(高電平)繼續(xù)傳送；若顯示結束，圖像已消隱，則有效latch(25)信號以產生一個時鐘寬度的高電平脈沖，并且無效清零clrn(26)信號(高電平)，以將串行數據sdata(44)緩存到ldata(49)中并開始第一行“1”圖像的顯示，同時有效串行使能cdena(48)信號(高電平)繼續(xù)第二行“2”圖像數據傳送；在時間點B，開始第一行“1.1”圖像的顯示，在掃描控制電路產生的權值選擇信號sel(40)為二進制數000，并計數相應的時間長度，選擇器(33)從灰度圖像數據ldata(49)中選出權值為1的數據送至列數據cdata(27)，以驅動OLED面板顯示；在時間點C，開始第一行“1.2”圖像的顯示，在掃描控制電路產生的權值選擇信號sel(40)為二進制數001，并計數相應的時間長度，選擇器(33)從灰度圖像數據ldata(49)中選出權值為2的數據送至列數據cdata(27)，以驅動OLED面板顯示；在時間點D，開始第一行“1.4”圖像的顯示，在掃描控制電路產生的權值選擇信號sel(40)為二進制數010，并計數相應的時間長度，選擇器(33)從灰度圖像數據ldata(49)中選出權值為4的數據送至列數據cdata(27)，以驅動OLED面板顯示；在時間點E，開始第一行“1.8”圖像的顯示，在掃描控制電路產生的權值選擇信號sel(40)為二進制數011，并計數相應的時間長度，選擇器(33)從灰度圖像數據ldata(49)中選出權值為8的數據送至列數據cdata(27)，以驅動OLED面板顯示；在時間點F，開始第一行“1.16”圖像的顯示，在掃描控制電路產生的權值選擇信號sel(40)為二進制數100，并計數相應的時間長度，選擇器(33)從灰度圖像數據ldata(49)中選出權值為16的數據送至列數據cdata(27)，以驅動OLED面板顯示；在時間點G，第一行“1”圖像數據顯示即將結束，有效清零clrn(26)信號(低電平)，以將緩存器清零，圖像顯示將在下一個時鐘上升沿時開始消隱；在時間點H，第一行圖像顯示結束；在時間點I，第二行圖像數據傳送結束，若上一行圖像顯示尚未結束，則必須無效串行使能cdena(48)以關閉傳送，否則有效串行使能cdena(48)繼續(xù)傳送；若第一行顯示結束，有效latch(25)信號以產生一個時鐘寬度的高電平脈沖，并且無效清零clrn(26)信號(高電平)，以將串行數據sdata(44)緩存到ldata(49)中并準備開始第二行“2”圖像的顯示，同時有效串行使能cdena(48)以繼續(xù)第三行“3”圖像數據傳送；在時間點J，開始第二行圖像的顯示，在掃描控制電路產生的權值選擇信號sel(40)的控制下，選擇器(33)開始按照“1-2-4-8-16”的權值掃描順序，以及相應的時間長度，從鎖存器(32)存儲的圖像數據ldata(49)中選出送至列數據cdata(27)，以驅動OLED面板顯示。
按“1-2-4-8-16”的權值順序，從權值1的顯示開始，到圖像消隱和新的數據鎖入鎖存器(32)結束，這個階段為一個行周期(從時間點C到L)，不斷重復這個周期進行下一行的掃描，可以完成整個圖像的掃描。
由于完全緩存，使得當傳送結束而顯示未結束時，可以提前進行下一個權值的傳送，減少傳送的空閑時間；同時，由于完全緩存把一行圖像的灰度數據全部緩存，當一個權值數據顯示結束時，可以直接進行下一個權值的數據的顯示，所以不必等待傳送結束而立即開始下一權值的顯示，減少顯示的空閑時間。
對緩存器的管理是通過latch(25)和clrn(26)這兩個信號，對于選擇器的管理是通過sel(40)一個信號，掃描電路設計時應確保latch(25)信號與clrn(26)信號不同時有效，sel(40)信號可以按照任意順序掃描。
數據傳送依賴于cdena(48)信號，只要cdena(48)有效即可開始下一行的傳送，傳送完成時若clrn(26)有效已出現則無效clrn(26)并有效latch(25)信號，否則無效cdena(48)并等待clrn(26)有效后的下一個時鐘再有效latch(25)和cdena(48)，并無效clrn(26)；而顯示依賴于latch(25)信號，只要latch(25)有效則clrn(26)同時為高，開始通過sel(40)順序選出權值數據，并對顯示時間按權值進行計數，所有權值數據顯示完成后，clrn(26)有效，消隱圖像，再下一個時鐘若clrn(26)無效，cdena(48)無效，則有效latch(25)，若cdena(48)有效，則等待cdena(48)無效后的下一個時鐘再有效；latch(25)和clrn(26)不能同時有效，在等待期間應保持clrn(26)為低電平。
由于低權值的顯示時間小于傳送時間，如果采用“1-2-4-8-16”權值順序，則權值1和權值2的顯示全部完成而一次傳送可能還未完成，因此不得不插入顯示等待時間，這會引起亮度損失。
當相鄰權值的有效顯示時間小于相應的傳送時間時，掃描時必須插入無效的時間以等待傳送完成，這樣就會增加總的掃描時間。
權值序列采用“1-2-4-8-16”順序。
在圖4所示掃描方法中，Ts(1)＝1，Tc＝32，Fsc＝32-31＝1，Ftc＝32，Rsc＝1/32＝3.13％，Rtc＝32/32＝100％，與圖2所示方法相比較，傳輸利用率達到100％，幀頻提高了95.01％，亮度損失降低了86.10％，亮度損失基本消除。
在256級高灰度情況下，256級灰度有8個權值，以Ts(1)為1個時間單位，則顯示時間總和為∑Ts＝255。權值掃描采用“1-2-4-8-16-32-64-128”的掃描順序。
若取R＝1/33，則Ftc＝8×33＝264，與∑Ts＝255相近，這時注重提高傳送利用率。
在傳統方法中，可計算出Tc＝33+33+33+33+33+33+64+128＝390，則亮度損失Rsc＝34.62％，傳送利用率Rtc＝67.69％。
使用本發(fā)明電路的方法，可計算出Tc＝256(傳送時間為256；顯示時間為255；無效顯示時間為256-255＝1)，則亮度損失Rsc＝0.39％，可以忽略，傳送利用率Rtc＝100％，與傳統比較，亮度損失減少98.87％，亮度損失基本消除，而傳送利用率達到100％。
可以看到，在列控制電路中采用完全緩存結構后，可以極大的降低亮度損失，甚至可以完全消除，與此同時，顯示性能也有相當可觀的提高。
本發(fā)明電路的傳輸利用率Rtc和亮度損失Rsc可由以下的公式計算得出首先定義M表示驅動的顯示面板的列數，N表示圖像灰度數據的位數，串行器的串入數據位寬為W，為了電路簡潔，一般選擇M×N可被W整除，這時(M×N)/W個單位時間就是串行器串入一整行圖像的灰度數據所需要的傳送時間，當(M×N)/W≥2N-1時，Rtc＝100％，Rsc＝[M×N-(2N-1)×W]/(M×N)×100％；當(M×N)/W＜2N-1時，Rtc＝(M×N)/[(2N-1)×W]×100％，Rsc＝0％。
從以上公式可以看出，在電路設計時，為了達到最高的傳輸效率和最低的亮度損失，應盡量設計使(M×N)/W與2N-1接近。
本發(fā)明的一個具體實施例如圖5、圖6與圖7所示，這是一個32列單色OLED串行列控制電路，整個電路是由3個模塊，共96個元件構成，從U1至U96，其中，U1至U32構成串行器(31)，詳細電路見圖5，U33至U64構成緩存器(32)，詳細電路見圖6，U65至U96構成選擇器(33)，詳細電路見圖7。
元件REG8#ENA為一個8位帶使能寄存器，CLK為時鐘，ENA為時鐘使能，D[7:0]為輸入數據，Q[7:0]為寄存器輸出數據，當CLK上升沿并且ENA有效時，IN數據鎖存到OUT端口。
元件REG8為一個8位同步清零帶使能的寄存器，功能與REG8#ENA類似，增加一個同步清零信號CLRN，當CLK上升沿時，如果CLRN有效(低電平)，則OUT清零，否則如果ENA有效，則將D[7:0]鎖存至Q[7:0]。
元件8MUX1為一個1位八選一選擇器，當SEL[2:0]為0時，選擇A0輸出至Y，當SEL[2:0]為1時，選擇A1輸出至Y，當SEL[2:0]為2時，選擇A2輸出至Y，當SEL[2:0]為3時，選擇A3輸出至Y，當SEL[2:0]為4時，選擇A4輸出至Y，當SEL[2:0]為5時，選擇A5輸出至Y，當SEL[2:0]為6時，選擇A6輸出至Y，當SEL[2:0]為7時，選擇A7輸出至Y。
圖5中，由32個REG8#ENA構成一個串行器(31)，當clk(41)上升且cdena(48)有效時，cdin[7:0](22)鎖入到sdata[7:0]，同時sdata的低位隔8位向高位串行，即sdata[7:0]鎖至sdata[15:8]，sdata[15:8]鎖至sdata[23:16]，sdata[23:16]鎖至sdata[31:24]，以此類推，而信號sdata[255:248]輸出至cdout[7:0](23)以便列控制信號串級聯接，信號sdata[255:0](24)輸出至緩存器(32)。
圖6中，元件U33至U64為緩存器(32)，當clk(41)上升沿時，如果clrn(26)為低電平，則ldata[31:0](27)輸出低電平，如果clrn(26)為高電平且latch(25)有效，則將sdata[255:0](45)鎖入至ldata[255:0](27)。
圖7中，元件U65至U96為選擇器(33)，當sel[2:0](40)為n時，則按照ldata[n+i×8]＝cdata[i](i＝0，1，2，3，4，5……31)規(guī)則，將以每間隔31位選擇一位ldata(45)信號至cdata(27)輸出。
本發(fā)明的另一個具體實施例如圖8所示，它由八個相同的子模塊SU1至SU8級聯擴展構成，子模塊32Driver是第一種具體實施中描述的32列單色OLED串行列控制電路。八個子模塊SU1至SU8的時鐘clk連接在一起構成整個電路的時鐘信號clk，八個子模塊SU1至SU8的使能端cdena連接在一起構成整個電路的串行使能信號cdena，八個子模塊SU1至SU8的清零端clrn連接在一起構成整個電路的清零信號clrn，八個子模塊SU1至SU8的鎖存端latch連接在一起構成整個電路的鎖存信號latch，八個子模塊SU1至SU8的權值選擇sel[2:0]連接在一起構成整個電路的權值選擇信號sel[2:0]，SU1的串行器輸出數據cdout[7:0]與SU2的串行器輸入數據cdin[7:0]相連，SU2的串行器輸出數據cdout[7:0]與SU3的串行器輸入數據cdin[7:0]相連，SU3的串行器輸出數據cdout[7:0]與SU4的串行器輸入數據cdin[7:0]相連，SU4的串行器輸出數據cdout[7:0]與SU5的串行器輸入數據cdin[7:0]相連，SU5的串行器輸出數據cdout[7:0]與SU6的串行器輸入數據cdin[7:0]相連，SU6的串行器輸出數據cdout[7:0]與SU7的串行器輸入數據cdin[7:0]相連，SU7的串行器輸出數據cdout[7:0]與SU8的串行器輸入數據cdin[7:0]相連，串行時的數據寬度為8位，SU1的串行器輸入cdin[7:0]為整個電路的串行器的串行輸入cdin[7:0]，SU8的串行器輸出cdout[7:0]為整個電路的串行器的串行輸出cdout[7:0]，八個子模塊中所有的U1至U32構成了整個電路的串行器，八個子模塊中所有的U33至U64構成了整個電路的緩存器，八個子模塊中所有的U65至U96構成了整個電路的選擇器。
權利要求
1.一種完全緩存OLED顯示屏列控制電路，包括輸入數據為串行輸入信號cdin(22)和輸出數據為串行輸出信號cdout(23)的串行器(31)，以及從串行器(31)輸入串行數據sdata(44)的緩存器(32)，其特征在于(1)還包含有從緩存器(32)輸入所有數據1data(49)和輸出列數據cdata(27)的選擇器(33)；(2)所述的串行器(31)有使能端輸入串行使能信號cdena(48)；(3)所述的緩存器(32)輸入的鎖入信號1atch(25)和清零信號clrn(26)為同步信號；(4)所述的選擇器(33)有選擇端輸入選擇權值輸入信號sel(40)；(5)所述的串行器(31)、緩存器(32)和選擇器(33)采用統一的全局時鐘clk(41)。
2.根據權利要求1所述的完全緩存OLED顯示屏列控制電路，其特征在于所述的串行器(31)是一個多組多位帶使能的寄存器，寄存器位數為接受的灰度數據的位寬，多個寄存器共用相同的時鐘端，即全局時鐘clk(41)和共用相同的使能端，串行使能cdena(48)，第一組寄存器的輸入數據為串行輸入信號cdin(22)，第一組的輸出數據連至第二組的輸入，第二組的輸出連至第三組的輸入，以此類推，最后一組的數據輸出至串行輸出信號cdout(23)，各組寄存器的輸出構成串行數據sdata(44)，在全局時鐘clk(41)上升沿且串行使能cdena(48)高電平有效時，串行器(31)中的各寄存器將輸入數據鎖入至輸出數據。
3.根據權利要求1所述的完全緩存OLED顯示屏列控制電路，其特征在于所述的緩存器(32)是一個多位帶使能和清零的寄存器，多個寄存器共用相同的時鐘端，即全局時鐘clk(41)，并共用相同的使能端輸入鎖入信號1atch(25)和清零端輸入清零信號clrn(26)，在全局時鐘clk(41)上升沿時，如果清零信號clrn(26)低電平有效，則鎖存器數據1data(49)輸出全部低電平，以關閉顯示屏的顯示，否則如果清零信號clrn(26)無效且鎖入信號1atch(25)高電平有效，則將數據sdata(44)鎖入至鎖存器數據1data(49)，以輸入到選擇器選出特定權值的列數據輸出顯示。
4.根據權利要求1所述的完全緩存OLED顯示屏列控制電路，其特征在于所述的選擇器(33)是一個多位N選一選擇器，灰度數據的位寬為N，多個N選一選擇器共用相同的選擇端輸入選擇信號sel(40)，當一個選擇信號sel(40)輸入選擇器(33)時，選擇器(33)將所有數據1data(49)中所有相應得權值全部輸出至列數據cdata(27)，以驅動顯示屏的顯示。
5.根據權利要求1所述的完全緩存OLED顯示屏列控制電路，其特征在于所述的串行輸入信號cdin(22)和串行輸出信號cdout(23)有相同位寬；串行數據sdata(44)和所有數據1data(49)也具有相同位寬。
全文摘要
本發(fā)明涉及一種完全緩存OLED顯示屏列控制電路。它包括輸入數據為串行輸入信號和輸出數據為串行輸出信號的串行器，以及從串行器輸入串行數據的緩存器，還包含有從緩存器輸入所有數據和輸出列數據的選擇器，串行器有使能端輸入串行使能信號，緩存器輸入的鎖入信號和清零信號為同步信號，選擇器有選擇端輸入選擇權值輸入信號，串行器、緩存器和選擇器采用統一的全局時鐘。本發(fā)明電路中，適當增大圖像緩存，以提高顯示的掃描效率并降低掃描中的亮度損失。
文檔編號H01L27/28GK101064091SQ200610118169
公開日2007年10月31日 申請日期2006年11月9日 優(yōu)先權日2006年11月9日
發(fā)明者陳章進, 徐美華, 冉峰, 鄭方, 姜玉稀 申請人:上海大學