專利名稱：一種多晶硅電容耦合otp器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體集成電路中一次性編程器件(0TP， One-Time-Programmable)的設(shè)計與制造技術(shù)，特別涉及一種多晶硅電容耦 合OTP器件及其制造方法。
背景技術(shù)：
隨著半導(dǎo)體集成電路(IC)的不斷發(fā)展，目前在許多邏輯電路和高壓 工藝應(yīng)用中(諸如LCD-Driver、 RFID、 Smart Card等)，常常需要用到一次 可編程存儲器件(OTP)。并且由于所需的OTP容量常常比較小，因此業(yè)界均 希望在不改變現(xiàn)有工藝的前提下，通過器件設(shè)計來達(dá)到嵌入OTP的效果。目 前的OTP基本上采用的是類似EEPROM的結(jié)構(gòu)或用EEPROM代替等方法來實現(xiàn)， 其缺點是由于EEPROM復(fù)雜的工藝要求和專有的模塊工藝，所以很難嵌入普 通的邏輯和高壓工藝中；也有利用單層多晶硅來做OTP器件的工藝，但由于 OTP器件編程時需要用到高壓，因此大多都需要追加一些特殊的工藝，從而 增加工藝的復(fù)雜度，并在器件可靠性方面出現(xiàn)問題。如圖1所示，為一種典 型的傳統(tǒng)單層多晶硅柵OTP結(jié)構(gòu)，其中1、有源區(qū)，2、多晶硅柵，3、存 儲器晶體管，4、晶體管電容區(qū)；包括存儲器晶體管(有源區(qū))、晶體管電容， 其中晶體管電容作為對多晶硅浮柵的控制端，對OTP的讀寫編程等起到關(guān)鍵 作用。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種多晶硅電容耦合OTP器件及其制
造方法，通過改變傳統(tǒng)的版圖設(shè)計，利用現(xiàn)有工藝即達(dá)到嵌入式OTP的成功 運用。
為解決上述技術(shù)問題，本發(fā)明提出了一種多晶硅電容耦合OTP器件，該 OTP器件除包括存儲器晶體管、多晶硅浮柵，還包括多晶硅(PIP， Poly-Insulator-Poly)電容，即利用PIP電容代替常規(guī)OTP結(jié)構(gòu)中的晶體管 電容，并且PIP電容的下電極作為浮柵控制存儲器晶體管的溝道，PIP電容 的上電極作為浮柵的控制端；上述PIP電容的上電極可突出到所述PIP電容 的下電極。
為解決上述技術(shù)問題，本發(fā)明還提出了一種制造上述器件的方法，即 使用現(xiàn)有工藝中的PIP電容與存儲器晶體管相結(jié)合，且用PIP電容的下電極 作為浮柵控制所述存儲器晶體管的溝道，用PIP的上電極作為浮柵的控制 端；也可將上述PIP電容的上電極制作為突出到所述PIP電容的下電極的結(jié) 構(gòu)。
本發(fā)明由于利用現(xiàn)有工藝中PIP電容，通過版圖設(shè)計與低壓邏輯晶體管 共同構(gòu)成OTP器件，并且本發(fā)明可完全保持現(xiàn)有PIP工藝不變，不需要特別 制作OTP編程所需的高壓結(jié)，即可實現(xiàn)結(jié)構(gòu)簡單、編程效果良好、可靠性高 的嵌入式OTP器件。


圖l是一種傳統(tǒng)的單層多晶硅柵OTP設(shè)計結(jié)構(gòu)示意圖； 圖2是本發(fā)明的一個具體實施例的0TP設(shè)計結(jié)構(gòu)示意圖； 附圖標(biāo)記1、有源區(qū)，2、多晶硅柵，3、存儲器晶體管，4、晶體管 電容區(qū)，5、有源區(qū)，6、多晶硅柵#1， 7、多晶硅柵#2， 8、存儲器晶體管，
9、 PIP電容區(qū)。
具體實施例方式
下面結(jié)合附圖和具體實施例對本發(fā)明作進(jìn)一步詳細(xì)的說明。 如前所述，圖l中是一種傳統(tǒng)的單層多晶硅柵OTP結(jié)構(gòu)，其中晶體管電 容作為對浮柵的控制端，對OTP的讀寫編程等起到關(guān)鍵作用。由于在現(xiàn)今S0C 盛行的時代里，許多諸如LCD-Drive、 RFID、 Smart Card等工藝中都用到多 晶硅電容(PIP)，同時又需要OTP器件，因此本發(fā)明設(shè)計思路是在不改變 任何工藝條件的基礎(chǔ)上，利用現(xiàn)有工藝中的PIP電容工藝，用PIP電容代替 常規(guī)OTP結(jié)構(gòu)中的晶體管電容(圖l中的晶體管電容部分)，設(shè)計了一種新的 OTP器件嵌入現(xiàn)有工藝。 實施例
圖2是本發(fā)明的一個具體實施例的0TP設(shè)計結(jié)構(gòu)示意圖，其中5、有源 區(qū)，6、多晶硅柵#1， 7、多晶硅柵#2， 8、存儲器晶體管，9、 PIP電容區(qū)。
在該實施例中，用PIP電容代替常規(guī)OTP結(jié)構(gòu)中的晶體管電容，PIP的下 電極6 (多晶硅柵ttl)作為浮柵控制晶體管的溝道，用PIP的上電極7 (多晶 硅柵#2)，取代常規(guī)的MOS的有源區(qū)，作為浮柵的控制端。
必須強調(diào)指出，制作該結(jié)構(gòu)的OTP可完全保持現(xiàn)有PIP工藝流程不變， 不用追加任何額外工藝條件，即使用現(xiàn)有工藝中的PIP電容與存儲器晶體管 相結(jié)合，且用PIP電容的下電極作為浮柵控制所述存儲器晶體管的溝道，用 PIP的上電極作為浮柵的控制端；也可將上述PIP電容的上電極制作為突出 到所述PIP電容的下電極的結(jié)構(gòu)。
本實施例可實現(xiàn)結(jié)構(gòu)簡單、不需要特別制作OTP編程所需的高壓結(jié)、編 程效果良好、可靠性高的嵌入式OTP技術(shù)。
另外，本發(fā)明除圖2所示實施例的結(jié)構(gòu)外，也可以制作諸如多晶硅柵ft2 突出到多晶硅柵l等類似OTP結(jié)構(gòu)等。
綜上所述，本發(fā)明由于利用現(xiàn)有工藝中的PIP電容，通過改變版圖設(shè)計 與低壓邏輯晶體管共同構(gòu)成OTP器件，從而達(dá)到嵌入式OTP的成功運用。與 傳統(tǒng)的0TP相比，本發(fā)明的OTP具有以下效果和優(yōu)點可保持現(xiàn)有PIP工藝不 變，不用追加任何額外工藝，因而工藝簡單開發(fā)成本低；不需要特別制作 OTP編程所需的高壓結(jié)，存儲器器件的有源區(qū)不經(jīng)受高壓，編程效果好，可 靠性優(yōu)良。
權(quán)利要求
1、一種多晶硅電容耦合OTP器件，包括存儲器晶體管、多晶硅浮柵，其特征在于，還包括PIP電容，并且所述PIP電容的下電極作為浮柵控制所述存儲器晶體管的溝道，所述PIP電容的上電極作為浮柵的控制端。
2、 根據(jù)權(quán)利要求l所述多晶硅電容耦合OTP器件，其特征在，所述PIP 電容的上電極突出到所述PIP電容的下電極。
3、 一種制造權(quán)利要求l的器件的方法，其特征在于，使用PIP電容與所 述存儲器晶體管相結(jié)合，且用所述PIP電容的下電極作為浮柵控制所述存儲 器晶體管的溝道，用PIP的上電極作為浮柵的控制端。
4、 根據(jù)權(quán)利要求3所述的方法，其特征在于，將所述PIP電容的上電極制作為突出到所述PIP電容的下電極的結(jié)構(gòu)。
全文摘要
本發(fā)明公開了一種多晶硅電容耦合OTP器件及其制造方法，該OTP器件除包括存儲器晶體管(8)、多晶硅浮柵，還包括PIP電容(9)，即利用PIP電容代替常規(guī)OTP結(jié)構(gòu)中的晶體管電容，并且PIP電容的下電極(6)作為浮柵控制存儲器晶體管的溝道，PIP電容的上電極(7)作為浮柵的控制端。本發(fā)明由于利用現(xiàn)有工藝中PIP電容，通過改變版圖設(shè)計與低壓邏輯晶體管共同構(gòu)成OTP器件，并且本發(fā)明可完全保持現(xiàn)有PIP工藝不變，不需要特別制作OTP編程所需的高壓結(jié)，即可實現(xiàn)結(jié)構(gòu)簡單、編程效果良好、可靠性高的嵌入式OTP器件。
文檔編號H01L27/06GK101202283SQ20061011940
公開日2008年6月18日 申請日期2006年12月11日 優(yōu)先權(quán)日2006年12月11日
發(fā)明者徐向明, 龔順強 申請人:上海華虹Nec電子有限公司