專利名稱：雙極集成電路器件中三層硬質(zhì)掩膜的刻蝕方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路半導(dǎo)體制造工藝方法，尤其涉及一種用于雙 極集成電路器件的三層硬質(zhì)掩膜等離子干法刻蝕的方法。
背景技術(shù)：
在典型的雙極工藝集成電路技術(shù)中，在深隔離槽(De印Trench)刻蝕 工藝之前，需要進行硬質(zhì)三層掩膜刻蝕，為后續(xù)的深隔離槽刻蝕工藝復(fù)制
出圖形。
現(xiàn)有的硬質(zhì)三層掩膜刻蝕的工藝為局部氧化隔離工藝完成之后，由 于雙極工藝的特殊要求，依此在硅片(Silicon)上淀積熱氧化膜(Thermal Oxide)、氮化膜(Nitride)和常壓氧化膜(USG);然后涂布光刻膠(PR)，對 掩膜曝光制作圖形，最后進行等離子千法刻蝕，為后續(xù)深隔離槽刻蝕提供 圖形(見圖1)。
雙極工藝集成電路中三層硬質(zhì)掩膜刻蝕中常見的問題為
1、 由于雙極工藝的隔離槽非常的深，具有很高的深寬比(Aspect ratio),再加上三層硬質(zhì)掩膜的厚度，所以整個深寬比約有IO左右。對 后續(xù)的多晶硅淀積工藝提出了很大的挑戰(zhàn)，這就要求硬質(zhì)掩膜刻蝕具有傾 斜的形貌，特別是在頂端。這樣有助于多晶硅淀積，利于減小或者消除空 洞的產(chǎn)生(見圖2)。
2、 考慮到三步成膜機成膜厚度變化以及硅片面內(nèi)均勻性，還有刻蝕
機刻蝕速率的變化以及硅片面內(nèi)均勻性，需要加一定的過刻蝕時間來防止 刻蝕不足而造成掩膜未被打開。高過刻蝕時間會對掩膜下層的硅表面產(chǎn)生 損失，所以底層氧化膜刻蝕的條件需要具有氧化膜對硅的高選擇比。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種雙極集成電路器件中三層硬質(zhì) 掩膜的刻蝕方法，該方法有助于后續(xù)多晶硅淀積，防止由于高深寬比導(dǎo)致 的淀積空隙產(chǎn)生，提高器件的可靠性。
為解決上述技術(shù)問題，本發(fā)明提供一種雙極集成電路器件中三層硬質(zhì) 掩膜的刻蝕方法，包括如下步驟
第一步，頂層氧化硅的刻蝕通過調(diào)整三氟甲烷和四氟甲烷的比例， 提高腔體內(nèi)的聚合物，增加側(cè)壁的保護，從而獲得傾斜的頂端形貌；
第二步，氮化硅的刻蝕調(diào)節(jié)三氟甲烷和四氟甲垸的比例，獲得較快 的刻蝕速率為2200-2600埃/分鐘，確保氮化硅被充分刻蝕掉；
第三步，底層氧化硅的刻蝕。
在第一步中追加過刻蝕，確保頂層氧化硅被充分打開。 第一步刻蝕的主要參數(shù)為壓力為6-12帕；上/下電極功率為
800-1400瓦；三氟甲烷為30-50sccm;四氟甲烷為10-25sccm;氦氣為
10-30sccm。
第二步刻蝕的主要參數(shù)為三氟甲烷四氟甲烷=1:(2-4);氦氣為 10-30sccm。
第三步中通過調(diào)整三氟甲烷和四氟甲烷的比例來獲得氧化膜對硅的 高選擇比為8:1-12:1。
第三步刻蝕的主要參數(shù)為壓力為6-12巾fi;上/下電極功率為
800-1400瓦;三氟甲烷四氟甲烷二 (2-4):1;氦氣為10-30sccm。
本發(fā)明具有以下有益效果在氧化硅刻蝕時，調(diào)整三氟甲烷(CHF:,)
和四氟甲垸(CR,)的比例，提高腔體內(nèi)的聚合物，增加側(cè)壁的保護，從
而獲得傾斜的氧化膜側(cè)壁形貌，有利于高深寬比隔離槽的多晶硅淀積，減 小了空隙形成。另外，底層氧化膜刻蝕的條件具有氧化膜對硅的高選擇比， 在增加一定的過刻蝕比例，確保掩膜被充分打開的同時，可以降低對下層
硅表面的損傷。此外，在氧化硅刻蝕時，調(diào)整三氟甲烷(CHF,)和四氟甲 垸(CR,)的比例，提高刻蝕速率，增加了生產(chǎn)效率。


圖1是現(xiàn)有的雙級集成電路器件中三層硬質(zhì)掩膜的結(jié)構(gòu)示意圖； 圖2是采用本發(fā)明方法導(dǎo)致多晶硅淀積時產(chǎn)生的空洞減小的效果示 意圖3是采用本發(fā)明方法刻蝕的三層硬質(zhì)掩膜傾斜的惻壁形貌示意圖。
具體實施例方式
以下結(jié)合附圖及實施例對本發(fā)明作進一步的闡述
三層硬質(zhì)掩膜的刻蝕從上到下要依次刻常壓氧化膜(USG)，氮化膜 (Nitride)和熱氧化膜(Thermal Oxide)(見圖1)，所以針對不同的介 質(zhì)膜，采用相應(yīng)的刻蝕條件。
第一步頂層氧化硅的刻蝕。該步刻蝕直接決定了掩膜的側(cè)面形貌。 通過調(diào)整三氟甲烷(CHF3)和四氟甲烷(CF4)的比例，提高腔體內(nèi)的聚合 物，增加側(cè)壁的保護，從而獲得傾斜的氧化膜側(cè)壁形貌(掩膜頂端肩部傾
斜)(見圖3)，較傾斜的形貌有助于多晶硅淀積，易于減小或者消除由于 高深度比在多晶硅淀積時產(chǎn)生的空洞(見圖2)。此外，可以增加--定的
過刻蝕比例，確保頂層氧化硅被充分打開。該步主要參數(shù)壓力6-12帕； 上/下電極功率800-1400瓦；三氟甲烷30-50sccm;四氟甲烷 10-25sccm;氦氣10-30sccm。
第二步氮化硅的刻蝕。為了保證氮化的刻蝕速率，調(diào)節(jié)三氟甲烷 (CHF:i)和四氟甲烷(CF.,)的比例，獲得較快的刻蝕速率(2200-2600埃
/分鐘)，確保氮化硅被充分刻蝕掉。該步主要參數(shù)三氟甲烷四氟甲烷二 1:(2-4); 氦氣10-30sccm。
第三步底層氧化硅的刻蝕。該步刻蝕要同時兼顧傾斜的側(cè)壁形貌和
氧化膜對硅的高選擇比。同樣調(diào)整三氟甲烷(CHF3)和四氟甲烷(CF4)的 比例來獲得理想的結(jié)果(氧化膜對硅的高選擇比為8:1-12:1)。該步主要 參數(shù)壓力6-12帕；上/下電極功率800-1400瓦；三氟甲烷四氟甲烷二 (2-4):1; 氦氣10—30sccm。
權(quán)利要求
1、一種雙極集成電路器件中三層硬質(zhì)掩膜的刻蝕方法，其特征在于，包括如下步驟第一步，頂層氧化硅的刻蝕通過調(diào)整三氟甲烷和四氟甲烷的比例，提高腔體內(nèi)的聚合物，增加側(cè)壁的保護，從而獲得傾斜的頂端形貌；第二步，氮化硅的刻蝕調(diào)節(jié)三氟甲烷和四氟甲烷的比例，獲得較快的刻蝕速率為2200-2600埃/分鐘，確保氮化硅被充分刻蝕掉；第三步，底層氧化硅的刻蝕。
2、 如權(quán)利要求1所述的雙極集成電路器件中三層硬質(zhì)掩膜的刻蝕方 法，其特征在于，在第一步中追加過刻蝕，確保頂層氧化硅被充分打開。
3、 如權(quán)利要求1所述的雙極集成電路器件中三層硬質(zhì)掩膜的刻蝕方 法，其特征在于，第一步刻蝕的主要參數(shù)為壓力為6-12帕；上/下電極功率為800-1400瓦；三氟甲烷為30-50sccm;四氟甲烷為10-25sccm;氦 氣為10-30sccm。
4、 如權(quán)利要求1所述的雙極集成電路器件中三層硬質(zhì)掩膜的刻蝕方 法，其特征在于，第二步刻蝕的主要參數(shù)為三氟甲烷四氟甲垸二 1: (2-4);氦氣為10-30sccm。
5、 如權(quán)利要求1所述的雙極集成電路器件中三層硬質(zhì)掩膜的刻蝕方 法，其特征在于，第三步中通過調(diào)整三氟甲烷和四氟甲烷的比例來獲得氧 化膜對硅的高選擇比為8:1-12:1。
6、 如權(quán)利要求1所述的雙極集成電路器件中三層硬質(zhì)掩膜的刻蝕方 法，其特征在于，第三步刻蝕的主要參數(shù)為壓力為6-12帕；上/下電極功率為800-1400瓦；三氟甲烷四氟甲烷=(2-4) :1;氦氣為10-30sccm。
全文摘要
本發(fā)明公開了一種雙極集成電路器件中三層硬質(zhì)掩膜的刻蝕方法，包括如下步驟第一步，頂層氧化硅的刻蝕通過調(diào)整三氟甲烷和四氟甲烷的比例，提高腔體內(nèi)的聚合物，增加側(cè)壁的保護，從而獲得傾斜的頂端形貌；第二步，氮化硅的刻蝕調(diào)節(jié)三氟甲烷和四氟甲烷的比例，獲得較快的刻蝕速率為2200-2600埃/分鐘，確保氮化硅被充分刻蝕掉；第三步，底層氧化硅的刻蝕。采用本發(fā)明方法獲得傾斜的掩膜頂端肩部幫助后續(xù)多晶硅淀積，防止由于高深寬比導(dǎo)致的淀積空隙產(chǎn)生，提高器件的可靠性。
文檔編號H01L21/02GK101202230SQ20061011956
公開日2008年6月18日 申請日期2006年12月13日 優(yōu)先權(quán)日2006年12月13日
發(fā)明者呂煜坤, 函 王 申請人:上海華虹Nec電子有限公司