專利名稱：絕緣柵型場效應(yīng)晶體管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及絕緣柵型場效應(yīng)晶體管及其制造方法，特別是涉及實現(xiàn)回授電容降低的絕緣柵型場效應(yīng)晶體管及其制造方法。
背景技術(shù)：
參照圖16，以n溝道型MOSFET為例說明現(xiàn)有的絕緣柵型場效應(yīng)晶體管。
如圖16，在n+型硅半導(dǎo)體襯底21上層疊n-型半導(dǎo)體層，設(shè)置漏極區(qū)域22。在漏極區(qū)域22表面設(shè)置多個p型溝道區(qū)域24。在相鄰的溝道區(qū)域24間的n-型半導(dǎo)體層22表面經(jīng)由柵極絕緣膜31設(shè)置柵極電極33。柵集電極33的其周圍由層間絕緣膜36覆蓋。另外，在溝道區(qū)域24表面設(shè)置n+型源極區(qū)域35，在源極區(qū)域35間的溝道區(qū)域24表面，設(shè)置p+型體區(qū)37，它們與源極電極38接觸(例如參照專利文獻1)。
圖中MOSFET是在襯底表面設(shè)有柵極電極的所謂的平面結(jié)構(gòu)的縱型MOSFET。
專利文獻1特開平5-121747號公報圖17及圖18是表示MOSFET開關(guān)時的狀態(tài)的圖。圖17(A)是表示柵極-源極間電壓VGS和柵極的總電荷量Qg的關(guān)系的圖，圖17(B)是漏極-源極間電壓VDS和回授電容Crss(柵極-漏極間電容Cgd)的關(guān)系的圖，圖18是MOSFET開關(guān)時的剖面圖。
參照圖17(A)，當(dāng)在施加某種穩(wěn)定的漏極-源極間電壓VDS(未圖示)的狀態(tài)下，施加?xùn)艠O-源極間電壓VGS時，隨著柵極-源極間電壓VGS的增加，柵極-源極間電荷量Qgs(總電荷量Qg)增加。然后，當(dāng)柵極-源極間電壓VGS接近柵極的夾斷電壓Vp時，MOSFET構(gòu)成導(dǎo)通狀態(tài)，漏極-源極間電壓VDS降低。其間，柵極-源極間電壓VGS不增加，柵極-漏極間電荷量Qgd(總電荷量Qg)蓄積。然后，隨著柵極-源極間電壓VGS的增加，總電荷量Qg再次增加。
另外，如圖17(B)，隨著漏極-源極間電壓VDS降低，回授電容Crss增加。即，MOSFET構(gòu)成導(dǎo)通狀態(tài)，當(dāng)?shù)陀谀骋浑妷?圖中例如為10V程度)時，回授電容Crss迅速增加。
圖18是表示該狀態(tài)的剖面圖。
隨著漏極-源極間電壓VDS的降低，如箭頭所示，從溝道區(qū)域24擴散的耗盡層50的寬度變窄。在耗盡層50加寬的區(qū)域產(chǎn)生耗盡電容C1，在柵極電極33和柵極氧化膜31及襯底表面之間產(chǎn)生柵極氧化膜電容C2。
在此，影響高頻開關(guān)特性的回授電容Crss(柵極-漏極間電容Cgd)是耗盡電容C1和柵極氧化膜電容C2之和。要提高高頻開關(guān)特性，回授電容Crss最好盡可能地降低。
耗盡電容C1由于在柵極-源極方向距離d1大，面積S小，故其電容值小。另一方面，在耗盡層50清除了的區(qū)域(柵極電極33的中央附近)，只有柵極氧化膜電容C2，由于其厚度(距離d2)薄，故構(gòu)成非常大的電容。即，在平面結(jié)構(gòu)的MOSFET中，隨著漏極-源極間電壓VDS的降低，特別是在柵極電極33中央附近的回授電容Crss迅速增大，構(gòu)成圖17(B)所示的特性。
而且，在回授電容Crss迅速增大后，漏極-源極間電壓VDS達到導(dǎo)通電壓之前的回授電容Crss的總量，即陰影線表示的區(qū)域x的積分值為圖17(A)所示的柵極-漏極間電荷量Qgd。
柵極-漏極間電荷量Qgd是在MOSFET為導(dǎo)通狀態(tài)(漏極-源極間電壓VDS壓降時)下蓄積在柵極-漏極間的電荷量。而且，在進行開關(guān)時，由于將這些電荷量釋放后為截止?fàn)顟B(tài)，故在柵極-漏極間電荷量Qgd多的情況下，開關(guān)速度減緩。即，要改善高頻開關(guān)特性，區(qū)域x的積分值小是理想的。
但是，區(qū)域x的積分值如圖17(B)由于由施加在導(dǎo)通狀態(tài)的MOSFET上的漏極-源極間電壓VDS決定，故改善高頻開關(guān)特性有限。

發(fā)明內(nèi)容
本發(fā)明是鑒于這樣的課題而構(gòu)成的，本發(fā)明第一方面提供絕緣柵型場效應(yīng)晶體管，其具有一導(dǎo)電型半導(dǎo)體襯底；設(shè)于所述襯底上的一導(dǎo)電型半導(dǎo)體層；在所述半導(dǎo)體層表面設(shè)有多個的反向?qū)щ娦蜏系绤^(qū)域；在相鄰的所述溝道區(qū)域間的所述半導(dǎo)體層表面設(shè)置的柵極電極；將所述柵極等分割的分離孔；覆蓋所述分離孔及所述柵極電極的絕緣膜；設(shè)于所述溝道區(qū)域表面的一導(dǎo)電型源極區(qū)域；在所述源極區(qū)域間的所述溝道區(qū)域表面設(shè)置的反向?qū)щ娦腕w區(qū)。
本發(fā)明第二方面提供絕緣柵型場效應(yīng)晶體管的制造方法，其包括在一導(dǎo)電型半導(dǎo)體襯底上層疊一導(dǎo)電型半導(dǎo)體層，并在該一導(dǎo)電型半導(dǎo)體層表面形成絕緣膜的工序；在所述絕緣膜上形成由分離孔等分割了的柵極電極的工序；在與所述柵極電極相鄰的所述半導(dǎo)體層表面形成多個反向?qū)щ娦蜏系绤^(qū)域的工序；在所述溝道區(qū)域表面形成一導(dǎo)電型源極區(qū)域及反向?qū)щ娦腕w區(qū)的工序；形成將所述分離孔及所述柵極電極覆蓋的其它絕緣膜的工序。
本發(fā)明第三方面提供絕緣柵型場效應(yīng)晶體管的制造方法，其包括在一導(dǎo)電型半導(dǎo)體襯底上層疊一導(dǎo)電型半導(dǎo)體層，并在該一導(dǎo)電型半導(dǎo)體層表面形成第一絕緣膜的工序；在所述第一絕緣膜上形成由分離孔等分割了的柵極電極的工序；將所述分離孔由含有一導(dǎo)電型雜質(zhì)的第二絕緣膜覆蓋，在與所述柵極電極相鄰的所述半導(dǎo)體層表面形成多個反向?qū)щ娦蜏系绤^(qū)域，在所述柵極電極下方形成雜質(zhì)濃度比所述半導(dǎo)體層高的一導(dǎo)電型雜質(zhì)區(qū)域的工序；在所述溝道區(qū)域表面形成一導(dǎo)電型源極區(qū)域及反向?qū)щ娦腕w區(qū)的工序；形成將所述分離孔及所述柵極電極覆蓋的第三絕緣膜的工序。
根據(jù)本發(fā)明，第一，將一個柵極電極由分離孔等分割。從溝道區(qū)域延伸的耗盡層在柵極電極的中央下方夾斷。在本實施方式中，由于夾斷區(qū)域上方的柵極電極被除去，故可大幅降低耗盡層開始后退的導(dǎo)通狀態(tài)(漏極-源極間電壓VDS壓降時)的柵極-漏極電容Cgd(回授電容Crss)。由此，可提高高頻特性。
另外，在現(xiàn)有結(jié)構(gòu)中，即使對本實施方式的絕緣柵型場效應(yīng)晶體管施加降低至耗盡層開始后退的程度的漏極-柵極間電壓VDS，回授電容Crss也不會增加。即，可將回授電容Crss急速增大的界限的漏極-源極間電壓VDS移動至低的電壓。不能避免回授電容Crss隨著漏極-源極間電壓VDS的降低而增大，但根據(jù)本實施方式，由于可減小區(qū)域x的積分值，故可提高高頻特性。
第二，在分離孔下方設(shè)置濃度比n-型外延層高的高濃度n型雜質(zhì)區(qū)域。利用n型雜質(zhì)區(qū)域可降低構(gòu)成電流經(jīng)路的柵極電極下方的電阻，謀求導(dǎo)通電阻的降低。
第三，n型雜質(zhì)區(qū)域可通過來自分離孔的雜質(zhì)注入及擴散而自調(diào)節(jié)形成。即，可提供不追加用于n型雜質(zhì)區(qū)域形成的掩模，即可降低導(dǎo)通電阻的絕緣柵型場效應(yīng)晶體管的制造方法。
第四，通過從分離孔進行離子注入來形成n型雜質(zhì)區(qū)域，從而可個別選擇溝道區(qū)域和n型雜質(zhì)區(qū)域的雜質(zhì)濃度。因此，在將溝道區(qū)域的雜質(zhì)濃度維持所希望的值的同時，可形成高濃度的n型雜質(zhì)區(qū)域。
第五，由高濃度PSG膜覆蓋分離孔，將雜質(zhì)從高濃度PSG膜擴散。另外，在對整個面離子注入構(gòu)成源極區(qū)域及體區(qū)的雜質(zhì)后，形成槽，由此來分割源極區(qū)域。由此，可降低掩模片數(shù)。


圖1(A)是本發(fā)明的絕緣柵型場效應(yīng)晶體管的剖面圖，(B)是立體圖；圖2是本發(fā)明的絕緣柵型場效應(yīng)晶體管的(A)剖面圖，(B)特性圖；圖3是本發(fā)明的絕緣柵型場效應(yīng)晶體管的剖面圖；圖4是本發(fā)明的絕緣柵型場效應(yīng)晶體管的(A)剖面圖，(B)特性圖；圖5是本發(fā)明的絕緣柵型場效應(yīng)晶體管的剖面圖；圖6是本發(fā)明的絕緣柵型場效應(yīng)晶體管的制造方法的剖面圖；圖7(A)、(B)是本發(fā)明的絕緣柵型場效應(yīng)晶體管的制造方法的剖面圖；圖8(A)～(C)是本發(fā)明絕緣柵型場效應(yīng)晶體管的制造方法的剖面圖；圖9(A)、(B)是本發(fā)明的絕緣柵型場效應(yīng)晶體管的制造方法的剖面圖；圖10(A)～(C)是本發(fā)明絕緣柵型場效應(yīng)晶體管制造方法的剖面圖；圖11是說明本發(fā)明的絕緣柵型場效應(yīng)晶體管的制造方法的剖面圖；圖12(A)、(B)是本發(fā)明的絕緣柵型場效應(yīng)晶體管的制造方法的剖面圖；圖13是本發(fā)明的絕緣柵型場效應(yīng)晶體管的制造方法的剖面圖；圖14(A)～(C)是本發(fā)明的絕緣柵型場效應(yīng)晶體管的制造方法的剖面圖；圖15是本發(fā)明的絕緣柵型場效應(yīng)晶體管的制造方法的剖面圖；圖16是現(xiàn)有的絕緣柵型場效應(yīng)晶體管的剖面圖；圖17(A)、(B)是現(xiàn)有的絕緣柵型場效應(yīng)晶體管的特性圖；
圖18是現(xiàn)有的絕緣柵型場效應(yīng)晶體管的剖面圖。
附圖標(biāo)記1 n+型半導(dǎo)體襯底2 n-型半導(dǎo)體層4 溝道區(qū)域11 柵極氧化膜13 柵極電極14 n型雜質(zhì)區(qū)域14’n型區(qū)域15 源極區(qū)域15’n+型雜質(zhì)區(qū)域16 層間絕緣膜16a 固相擴散源16b 絕緣膜17 體區(qū)18 源極電極20 槽21 n+型半導(dǎo)體襯底22 n-型外延層(漏極區(qū)域)24 溝道區(qū)域31 源極氧化膜33 柵極電極35 源極區(qū)域36 層間絕緣膜37 體區(qū)38 源極電極50 耗盡層具體實施方式
參照圖1～圖15，以n溝道型MOSFET為例說明本發(fā)明的實施方式。
圖1是表示第一實施方式的本實施方式的MOSFET的結(jié)構(gòu)的圖。圖1(A)是剖面圖，圖1(B)是立體圖。
MOSFET具有半導(dǎo)體襯底1、半導(dǎo)體層2、溝道區(qū)域4、柵極電極13、分離孔12、柵極絕緣膜11、層間絕緣膜16、源極區(qū)域15、體區(qū)17。
在n+型硅半導(dǎo)體襯底1上層疊例如n-型外延層2等，設(shè)置漏極區(qū)域。在n-型外延層2表面設(shè)置p型溝道區(qū)域4。溝道區(qū)域4通過離子注入及擴散在外延層2表面設(shè)置多個。另外，也有在半導(dǎo)體襯底2上通過雜質(zhì)擴散形成低電阻層的情況。
在n-型外延層2表面設(shè)置柵極氧化膜11，并在柵極氧化膜11上配置柵極電極13(柵極長度Lg)。在柵極電極13上設(shè)置層間絕緣膜16，且柵極電極13的其周圍由柵極氧化膜11及層間絕緣膜16覆蓋。
構(gòu)成一個單元的柵極電極13，如圖，其一部分由分離寬度LKT的分離孔12分割。即，柵極電極13為具有在中央設(shè)有分離孔12的縫隙(在兩端連接)的帶狀或環(huán)狀、或分離孔12到達了一端的凹型?；?，圖中未圖示，也可以是柵極電極13由分離孔12完全分離，分離孔12到達了兩端的帶狀。另外，柵極電極13至少在配置有多個上述單元的MOSFET元件區(qū)域外被聚成一束。分離寬度LKT例如為0.6μm。被分割成兩個的柵極電極13a、13b的柵極寬度Lgd均等。另外，被分割了的兩個柵極電極13a、13b與分離孔12一起被一個層間絕緣膜16覆蓋。柵極電極13例如在平面圖案上被配置成具有縫隙(在兩端連接)的條狀、或凹型、或條狀。溝道區(qū)域4在任何情況下都在柵極電極13的兩側(cè)條狀配置。
源極區(qū)域15是設(shè)于溝道區(qū)域4的高濃度的n型雜質(zhì)區(qū)域，被配置在柵極電極13的下方局部和外側(cè)。在源極區(qū)域15間的溝道區(qū)域4表面設(shè)置高濃度的p型體區(qū)17。源極區(qū)域15及體區(qū)17經(jīng)由層間絕緣膜16間的接觸孔CH與源極電極18接觸。
圖2是表示漏極-源極間電壓VDS低的狀態(tài)的上述MOSFET的圖。圖2(A)是剖面圖，圖2(B)是表示回授電容Crss和漏極-源極間電壓VDS的關(guān)系的特性圖。
當(dāng)施加漏極-源極間電壓VDS時，耗盡層50從溝道區(qū)域4擴散，在柵極電極13的中央下方夾斷。而且，如圖2(A)，當(dāng)漏極-源極間電壓VDS降低時，從溝道區(qū)域4延伸的耗盡層50的寬度變窄。
在本實施方式中，在柵極電極13的中央形成有分離孔12。即，即使在耗盡層50的寬度縮窄的情況下，在被分割了的柵極電極13a、13b之間也不會產(chǎn)生柵極-漏極電容Cgd(回授電容Crss)。
圖2(B)中，實線表示本實施方式的特性，虛線表示圖17(B)的特性。
柵極氧化膜是非常薄的絕緣膜。即，如現(xiàn)有結(jié)構(gòu)(圖18)，在柵極電極下方不會產(chǎn)生耗盡層50的電容，而僅在柵極氧化膜33的電容C2的情況構(gòu)成大的回授電容Crss。這也通過圖2的虛線所示的特性圖明了。即，在漏極-源極間電壓VDS達到規(guī)定的值(例如10V)以下時，回授電容Crss(柵極-漏極電容Cgd)迅速增加。
另一方面，在本實施方式中，柵極電極13中央附近的柵極氧化膜電容C2是受兩側(cè)被分割了的柵極電極13a、13b的影響而產(chǎn)生的微小的電容。即，可降低回授電容Crss增大的界限的漏極-源極間電壓VDS。因此，如實線所示，可將現(xiàn)有的特性移動向漏極-源極間電壓VDS低的一側(cè)。
因此，可減小區(qū)域x的積分值。區(qū)域x的積分值是在MOSFET導(dǎo)通的狀態(tài)(漏極-源極間電壓VDS為低電壓時)下蓄積在柵極-漏極間的電荷量Qgd(參照圖17)。在進行開關(guān)時，由于在將這些電荷量釋放后，構(gòu)成截止?fàn)顟B(tài)，故柵極-漏極間的電荷量Qgd，即區(qū)域x的積分值越小，高頻開關(guān)特性越好。
根據(jù)本實施方式，雖然回授電容Crss隨著漏極-源極間電壓VDS的降低而增大的情況不能被避免，但與現(xiàn)有結(jié)構(gòu)相比，可減小區(qū)域x的積分值。因此，大大有利于高頻開關(guān)。
圖3表示第二實施方式。在第二實施方式中，在柵極電極13下方的n-型外延層2表面設(shè)置n型雜質(zhì)區(qū)域14。
n型雜質(zhì)區(qū)域14設(shè)于相鄰的溝道區(qū)域2間。其深度與溝道區(qū)域4的深度相同或低于該深度。另外，n型雜質(zhì)區(qū)域14的雜質(zhì)濃度為1×1017cm-3程度。
被分割了的柵極電極13a、13b相對n型雜質(zhì)區(qū)域14的中心線被對稱配置。即，分離孔12設(shè)于n型雜質(zhì)區(qū)域14的上方，分離孔12的中心線和n型雜質(zhì)區(qū)域14的中心線如點劃線所示，大致一致。除此以外，與第一實施方式相同，因此省略說明。
這樣，通過在柵極電極13中央下方的n-型外延層2表面設(shè)置濃度比n-型外延層2高的n型雜質(zhì)濃度14，可降低構(gòu)成電流經(jīng)路的柵極電極13下方的電阻值。因此，對導(dǎo)通電阻Ron的降低有利。
后面敘述，n型雜質(zhì)區(qū)域14可通過進行來自分離孔12的離子注入而僅在所希望的區(qū)域(柵極電極13的中央下方)形成。因此，可將溝道區(qū)域4和n型雜質(zhì)區(qū)域14分別獨立設(shè)計。即，不會影響到夾斷電壓Vp，而可降低導(dǎo)通電阻Ron。
另外，圖中n型雜質(zhì)區(qū)域14和溝道區(qū)域4相接觸，但它們也可以不接觸。
圖4表示本發(fā)明第三實施方式。圖4(A)是第三實施方式的剖面圖，圖4(B)是其特性圖。
如圖，在第三實施方式中，使n型雜質(zhì)區(qū)域14和溝道區(qū)域4的底部為大致相同的深度，并將它們的接合面垂直形成。要設(shè)定這樣的結(jié)構(gòu)，適宜選擇分離孔12的離開距離、n-型外延層2的雜質(zhì)濃度、柵極電極13的柵極寬度Lg、n型雜質(zhì)區(qū)域14及溝道區(qū)域4的雜質(zhì)濃度。
另外，與第二實施方式相同，可從將柵極電極13等分割的分離孔12進行離子注入。因此，可通過自對準(zhǔn)在柵極電極13的中央形成n型雜質(zhì)區(qū)域14。另外，由于可在柵極電極13中央下方準(zhǔn)確地形成n型雜質(zhì)區(qū)域14，故可抑制耗盡層擴散的誤差。
進而，用于通過來自分離孔12的離子注入而形成n型雜質(zhì)區(qū)域14，故可分別選擇溝道區(qū)域4和n型雜質(zhì)區(qū)域14的雜質(zhì)濃度。因此，在將溝道區(qū)域4的雜質(zhì)濃度維持所希望的值的同時，可形成濃度比n-型外延層2高的高濃度的n型雜質(zhì)區(qū)域14。
圖4(B)是表示上述結(jié)構(gòu)(實線)和圖17所示的現(xiàn)有結(jié)構(gòu)(虛線)的，回授電容Crss與漏極-源極間電壓VDS的關(guān)系的特性圖。
這樣，即使降低漏極-源極間電壓VDS，也可以維持低的回授電容Crss。因此，對高頻開關(guān)特性更有利。
另外，由于在耗盡層50未產(chǎn)生曲率，而沿襯底垂直方向均勻地擴散(參照圖4(A))，故也可以提高截止時的漏極-源極間電壓VDS(耐壓)。
圖5表示本發(fā)明第四實施方式。
第四實施方式中，具有覆蓋分離孔12的固相擴散源16a和設(shè)于源極區(qū)域15間的槽20。有關(guān)制造方法后述，固相擴散源16a是高濃度的PSG(Phosphorus Silicate Glass)膜，將n型雜質(zhì)區(qū)域14的雜質(zhì)進行固相擴散。固相擴散源16a與覆蓋柵極電極13周圍的PSG膜16b一體構(gòu)成層間絕緣膜16。
槽20在一個溝道區(qū)域4設(shè)于相鄰的源極區(qū)域15間，其深度比源極區(qū)域15深，比體區(qū)17淺。在槽20的側(cè)面局部露出的源極區(qū)域15及在底面露出的體區(qū)17與源極電極18接觸。除此以外的構(gòu)成要素與第二實施方式相同，故省略說明。根據(jù)第四實施方式，在后述的制造方法中可降低掩模數(shù)量。
參照圖6～圖15說明本實施方式的絕緣柵型場效應(yīng)晶體管的制造方法。首先，參照圖6～圖11，以圖3(第二實施方式)的MOSFET為例進行說明。
第一工序(參照圖6)在一導(dǎo)電型半導(dǎo)體襯底上層疊一導(dǎo)電型半導(dǎo)體層，在一導(dǎo)電型半導(dǎo)體層表面形成絕緣膜的工序。
在n+型硅半導(dǎo)體襯底1上層疊n-型外延層2等，形成漏極區(qū)域。將整個面進行熱氧化(1000℃程度)，形成對應(yīng)閾值的膜厚的柵極氧化膜11。
第二工序(參照圖7、圖8)在絕緣膜上形成至少一部分由分離孔分割了的柵極電極的工序。
在整個面上堆積非摻雜的多晶硅層13’，例如將磷(P)高濃度注入、擴散，謀求高導(dǎo)電率化。形成抗蝕膜PR，形成柵極電極形成區(qū)域及分離孔形成區(qū)域露出的圖案掩模(圖7(A))。
以抗蝕膜PR為掩模，進行干式蝕刻，形成柵極長度Lg的柵極電極13。同時，在至少一部分柵極電極13的中央部形成分離孔12。即，通過設(shè)在柵極電極13的至少一部分分離孔12，形成具有相同的柵極寬度Lgd的兩個被分割了的柵極電極13a、13b。MOSFET的一個單元由兩個被分割了的柵極電極13a、13b構(gòu)成(圖7(B))。
分離孔12的寬度(分離寬度LKT)例如為0.6μm。另外，在整個面上堆積摻雜了雜質(zhì)的多晶硅層13’后，進行構(gòu)圖，也可以形成柵極電極13。
通過在柵極電極13的中央形成分離孔12，即使在漏極-源極間電壓VDS降低，耗盡層50的寬度變窄的情況，也可以避免回授電容Crss的增大。
其次，在柵極電極的下方形成濃度比n-型外延層2高的高濃度的一導(dǎo)電型雜質(zhì)區(qū)域。
在整個面上形成抗蝕膜PR，進行構(gòu)圖，至少使分離孔12露出。然后，將從分離孔12露出的柵極氧化膜11控制膜厚進行蝕刻。蝕刻后的分離孔12的柵極氧化膜11的膜厚例如為250(圖8(A))。
然后，以抗蝕膜PR為掩模，離子注入n型雜質(zhì)(例如磷P)。離子注入條件是加速能量120KeV，劑量2×1013cm-2。n型雜質(zhì)從分離孔12向n-型外延層2表面注入(圖8(B))。
然后，進行熱處理(1150℃，180分鐘)，使雜質(zhì)擴散，形成雜質(zhì)濃度1×1017cm-3程度的n型雜質(zhì)區(qū)域14(圖8(C))。
即，盡管是對分離孔12表面進行的離子注入，但用于形成抗蝕膜PR的微細的掩模對位精度沒有要求，而可以以被分割了的柵極電極13a、13b為掩模，注入n型雜質(zhì)。即，掩模對位精度提高，可在一個柵極電極13的中央自對準(zhǔn)形成n雜質(zhì)區(qū)域14。
n型雜質(zhì)區(qū)域14也考慮在形成柵極電極13之前對整個面進行離子注入及擴散而形成。但是，當(dāng)在整個面上注入高濃度的n型雜質(zhì)時，作為p型雜質(zhì)區(qū)域的溝道區(qū)域4的雜質(zhì)濃度降低。另一方面，當(dāng)考慮n型雜質(zhì)的濃度，而提高溝道區(qū)域4的雜質(zhì)濃度時，夾斷電壓Vp難以控制。另外，也存在溝道區(qū)域4的橫擴散使溝道區(qū)域4的間隔變窄，構(gòu)成短溝道的問題。
但是，根據(jù)本實施方式，n型雜質(zhì)區(qū)域14可通過自對準(zhǔn)而形成，另外，可與之后形成的溝道區(qū)域以不同的工序形成。
因此，可準(zhǔn)確地形成溝道區(qū)域。由此，可使夾斷電壓Vp、漏極-源極間電壓VDS、飽和漏極電流IDSS的特性穩(wěn)定。
另外，n型雜質(zhì)區(qū)域14及溝道區(qū)域可分別選擇所希望的雜質(zhì)濃度。即，不會影響溝道區(qū)域，而可形成柵極電極13下方的電阻值充分降低的n型雜質(zhì)區(qū)域14。另外，在第一實施方式的情況中，在本工序中只要不形成圖8所示的n型雜質(zhì)區(qū)域14即可。
第三工序(參照圖9)在與柵極電極相鄰的所述一導(dǎo)電型半導(dǎo)體層表面形成多個反向?qū)щ娦蜏系绤^(qū)域的工序。
再次形成抗蝕膜PR，殘留至少覆蓋分離孔12上的抗蝕膜PR。在相鄰的柵極電極13間的n-型外延層2表面離子注入p型雜質(zhì)(例如硼B(yǎng))。離子注入條件為加速能量80KeV，劑量2×1013cm-2(圖9(A))。
然后，將抗蝕膜除去，進行熱處理(1150℃，180分鐘)，將p型雜質(zhì)擴散，形成多個溝道區(qū)域4(圖9(B))。由此，溝道區(qū)域4設(shè)于n型雜質(zhì)區(qū)域14的兩側(cè)。另外，圖中n型雜質(zhì)區(qū)域14和溝道區(qū)域4相接觸，但它們也可以不接觸。
這樣，由于通過從分離孔12進行離子注入來形成n型雜質(zhì)區(qū)域14，故可分別選擇溝道區(qū)域4和n型雜質(zhì)區(qū)域14的雜質(zhì)濃度。因此，可在將溝道區(qū)域4的雜質(zhì)濃度維持所希望的值的同時，形成高濃度的n型雜質(zhì)區(qū)域14。
第四工序(參照圖10)在溝道區(qū)域表面形成一導(dǎo)電型源極區(qū)域及反向?qū)щ娦腕w區(qū)的工序。
利用新的抗蝕膜PR形成將溝道區(qū)域4的一部分露出的掩模，并將n型雜質(zhì)(例如砷As)離子注入。注入能量為140KeV程度，劑量為5×1015cm-2程度(圖10(A))。另外，形成露出溝道區(qū)域4的其它部分的掩模，將p型雜質(zhì)(例如硼B(yǎng))離子注入。注入能量為80KeV程度，劑量為2×1015cm-2程度(圖10(B))。
然后，在整個面上利用CVD法堆積構(gòu)成層間絕緣膜的PSG等絕緣膜16’。通過該成膜時的熱處理(1000℃以下，60分鐘程度)擴散n型雜質(zhì)，在溝道區(qū)域4表面形成經(jīng)由柵極氧化膜11與柵極電極13相鄰的源極區(qū)域15。同時，擴散p型雜質(zhì)，在源極區(qū)域15間的溝道區(qū)域4表面形成體區(qū)17(圖10(C))。另外，源極區(qū)域15及體區(qū)17也可以將雜質(zhì)注入的順序進行交換。
第五工序(參照圖11)，形成覆蓋分離孔及柵極電極的其它絕緣膜的工序。
以新的抗蝕膜(未圖示)為掩模，蝕刻絕緣膜16’，并殘留層間絕緣膜16，同時形成接觸孔CH。層間絕緣膜16將分離孔12、n型雜質(zhì)區(qū)域14上的兩個被分割了的柵極電極13a、13b一體覆蓋。
然后，在整個面上形成勢壘金屬層(未圖示)，噴濺鋁合金到20000～50000程度的膜厚。進行合金化處理，形成構(gòu)圖為所希望形狀的源極電極18，得到圖3所示的最終結(jié)構(gòu)。
另外，在第二工序和第三工序中，將n型雜質(zhì)區(qū)域14的雜質(zhì)注入和溝道區(qū)域4的雜質(zhì)注入連續(xù)進行，使其由一次的熱處理工序同時擴散，也可以形成n型雜質(zhì)區(qū)域14及溝道區(qū)域4。
第三實施方式的制造方法是，在第二實施方式的制造方法的第二工序及第三工序中，將分離孔12的離開距離、柵極電極13的柵極寬度Lg、n型雜質(zhì)區(qū)域14及溝道區(qū)域4的雜質(zhì)濃度適宜選擇。另外，n-型外延層2的雜質(zhì)濃度也考慮這些而適宜選擇。由此，可使n型雜質(zhì)區(qū)域14和溝道區(qū)域4的底部為大致同等的深度，且可將它們的接合面垂直形成。
其次，對第四實施方式的制造方法進行說明。另外，與第二實施方式相同的工序省略說明。
第一工序及第二工序(參照圖6、圖7)在一導(dǎo)電型半導(dǎo)體襯底上層疊一導(dǎo)電型半導(dǎo)體層，并在一導(dǎo)電型半導(dǎo)體層表面形成第一絕緣膜的工序、及在第一絕緣膜上形成由分離孔等分割了的柵極電極的工序。
與第二實施方式的制造方法相同，在n+型硅半導(dǎo)體襯底1上層疊n-型外延層2等，形成溝道區(qū)域，并在表面形成柵極氧化膜11。然后，在堆積多晶硅層13’之后，在柵極氧化膜11上形成被分離孔12分割了的柵極電極13a、13b(柵極電極13)。
第三工序(參照圖12、圖13)將分離孔用含有一導(dǎo)電型雜質(zhì)的第二絕緣膜覆蓋，在與柵極電極相鄰的半導(dǎo)體層表面形成多個反向?qū)щ娦蜏系绤^(qū)域，在柵極電極下方形成雜質(zhì)濃度比半導(dǎo)體層高的一導(dǎo)電型雜質(zhì)區(qū)域的工序。
首先，以柵極電極13為掩模，將柵極氧化膜11除去。其次，在整個面上形成含有高濃度的磷(P)的PSG膜16a’。由于PSG膜16a’構(gòu)成固相擴散源，故具有擴散時達到1×1017cm-3程度的雜質(zhì)濃度，膜厚為5000程度。分離孔12由PSG膜16a’覆蓋(圖12(A))。
然后，設(shè)置抗蝕膜PR得到的掩模，對PSG膜16a’進行構(gòu)圖，形成至少覆蓋分離孔12，在被分割了的柵極電極13a、13b上殘留的固相擴散源16a。保持抗蝕膜PR，在整個面上離子注入p型雜質(zhì)(例如硼B(yǎng))。離子注入條件是，加速能量80KeV，劑量2×1013cm-2(圖12(B))。
其次，如圖13，將抗蝕膜PR除去，進行熱處理(1150℃，180分鐘)，從固相擴散源16a向n-型外延層2表面擴散n型雜質(zhì)，形成n型雜質(zhì)區(qū)域14(雜質(zhì)濃度為1×1017cm-3程度)。由此，在一個柵極電極13的中央，可自對準(zhǔn)地擴散n型雜質(zhì)。
同時，將p型雜質(zhì)擴散，形成多個溝道區(qū)域4。溝道區(qū)域4位于n型雜質(zhì)區(qū)域14的兩側(cè)。另外，圖中n型雜質(zhì)區(qū)域14和溝道區(qū)域4相接觸，但它們也可以不接觸。
第四工序(參照圖14)在溝道區(qū)域表面形成一導(dǎo)電型源極區(qū)域及反向?qū)щ娦腕w區(qū)的工序。
在整個面上離子注入n型雜質(zhì)(例如砷As)。注入能量為140KeV程度，劑量為5×1015cm-2程度(圖14(A))。
然后，在整個面上離子注入p型雜質(zhì)(例如硼B(yǎng))。此時，進行離子注入，使得p型雜質(zhì)的峰值濃度的深度比n型雜質(zhì)的峰值濃度的深度深(圖14(B))。另外，這些注入順序也可以進行交換。
然后，在整個面上利用CVD法堆積PSG等絕緣膜16b’。通過進行該成膜時的熱處理(1000℃以下，60分鐘程度)擴散n型雜質(zhì)及p型雜質(zhì)。由此，在柵極電極13間的溝道區(qū)域4表面形成n+型雜質(zhì)區(qū)域15’。同時，在n+型雜質(zhì)區(qū)域15’的下方形成體區(qū)17(圖14(C))。
第五工序(參照圖15)形成覆蓋分離孔及柵極電極的第三絕緣膜的工序。
以新的抗蝕膜(未圖示)為掩模，蝕刻絕緣膜16b’，將n-型半導(dǎo)體層2的表面也進行蝕刻，在相鄰的柵極電極13間形成槽20。槽20比n+型雜質(zhì)區(qū)域15’深，形成到未達至漏極區(qū)域2的深度。由此，將n+型雜質(zhì)區(qū)域15’分割，形成與柵極電極13相鄰的源極區(qū)域15。另外，在槽20的側(cè)面，源極區(qū)域15露出，在槽20的底面，體區(qū)17露出。
絕緣膜16b與固相擴散源16a一起構(gòu)成將n型雜質(zhì)區(qū)域14上的兩個被分割了的柵極電極13a、13b和分離孔12一體覆蓋的層間絕緣膜16。
然后，在整個面上形成勢壘金屬層(未圖示)，噴濺鋁合金到20000～50000程度的膜厚。進行合金化熱處理，形成構(gòu)圖為所希望形狀的源極電極18。源極電極18與在槽20內(nèi)露出的源極區(qū)域15及體區(qū)17接觸，得到圖5所示的最終結(jié)構(gòu)。
以上在本實施方式中，以n溝道型MOSFET為例進行了說明，但對于使導(dǎo)電型相反的p溝道型MOSFET來說，也可以同樣實施。進一步說，對于在一導(dǎo)電型半導(dǎo)體襯底1下方配置有反向?qū)щ娦桶雽?dǎo)體層的IGBT來說，也可以同樣實施。
權(quán)利要求
1.一種絕緣柵型場效應(yīng)晶體管，其特征在于，具有一導(dǎo)電型半導(dǎo)體襯底；設(shè)于所述襯底上的一導(dǎo)電型半導(dǎo)體層；在所述半導(dǎo)體層表面設(shè)有多個的反向?qū)щ娦蜏系绤^(qū)域；在相鄰的所述溝道區(qū)域間的所述半導(dǎo)體層表間設(shè)置的柵極電極；將至少一部分的所述柵極等分割的分離孔；覆蓋所述分離孔及所述柵極電極的絕緣膜；設(shè)于所述溝道區(qū)域表面的一導(dǎo)電型源極區(qū)域；在所述源極區(qū)域間的所述溝道區(qū)域表面設(shè)置的反向?qū)щ娦腕w區(qū)。
2.如權(quán)利要求1所述的絕緣柵型場效應(yīng)晶體管，其特征在于，在所述分離孔下方的所述半導(dǎo)體層表面設(shè)置雜質(zhì)濃度比該半導(dǎo)體層高的一導(dǎo)電型雜質(zhì)區(qū)域。
3.如權(quán)利要求1所述的絕緣柵型場效應(yīng)晶體管，其特征在于，所述分離孔及所述一導(dǎo)電型雜質(zhì)區(qū)域的中心大致一致。
4.如權(quán)利要求1所述的絕緣柵型場效應(yīng)晶體管，其特征在于，由其它絕緣膜將所述分離孔覆蓋。
5.如權(quán)利要求4所述的絕緣柵型場效應(yīng)晶體管，其特征在于，所述其它絕緣膜含有所述一導(dǎo)電型雜質(zhì)區(qū)域的固相擴散源。
6.如權(quán)利要求1所述的絕緣柵型場效應(yīng)晶體管，其特征在于，在一個所述溝道區(qū)域的相鄰所述源極區(qū)域間設(shè)置比該源極區(qū)域深的槽，在該槽的側(cè)面露出所述源極區(qū)域，在所述槽的底面露出所述體區(qū)。
7.一種絕緣柵型場效應(yīng)晶體管的制造方法，其特征在于，包括在一導(dǎo)電型半導(dǎo)體襯底上層疊一導(dǎo)電型半導(dǎo)體層，并在該一導(dǎo)電型半導(dǎo)體層表面形成絕緣膜的工序；在所述絕緣膜上形成至少一部分由分離孔等分割了的柵極電極的工序；在與所述柵極電極相鄰的所述半導(dǎo)體層表面形成多個反向?qū)щ娦蜏系绤^(qū)域的工序；在所述溝道區(qū)域表面形成一導(dǎo)電型源極區(qū)域及反向?qū)щ娦腕w區(qū)的工序；形成將所述分離孔及所述柵極電極覆蓋的其它絕緣膜的工序。
8.如權(quán)利要求7所述的絕緣柵型場效應(yīng)晶體管的制造方法，其特征在于，以所述柵極電極為掩模，對所述分離孔離子注入一導(dǎo)電型雜質(zhì)，在所述柵極電極下方的所述半導(dǎo)體層表面自對準(zhǔn)形成雜質(zhì)濃度比所述半導(dǎo)體層高的一導(dǎo)電型雜質(zhì)區(qū)域。
9.一種絕緣柵型場效應(yīng)晶體管的制造方法，其特征在于，包括在一導(dǎo)電型半導(dǎo)體襯底上層疊一導(dǎo)電型半導(dǎo)體層，并在該一導(dǎo)電型半導(dǎo)體層表面形成第一絕緣膜的工序；在所述第一絕緣膜上形成至少一部分由分離孔等分割了的柵極電極的工序；將所述分離孔由含有一導(dǎo)電型雜質(zhì)的第二絕緣膜覆蓋，在與所述柵極電極相鄰的所述半導(dǎo)體層表面形成多個反向?qū)щ娦蜏系绤^(qū)域，在所述柵極電極下方形成雜質(zhì)濃度比所述半導(dǎo)體層高的一導(dǎo)電型雜質(zhì)區(qū)域的工序；在所述溝道區(qū)域表面形成一導(dǎo)電型源極區(qū)域及反向?qū)щ娦腕w區(qū)的工序；形成將所述分離孔及所述柵極電極覆蓋的第三絕緣膜的工序。
10.如權(quán)利要求9所述的絕緣柵型場效應(yīng)晶體管的制造方法，其特征在于，在所述柵極電極間露出的所述襯底表面形成高濃度的一導(dǎo)電型雜質(zhì)區(qū)域，將該高濃度的一導(dǎo)電型雜質(zhì)區(qū)域由槽分割，形成所述源極區(qū)域。
11.如權(quán)利要求7所述的絕緣柵型場效應(yīng)晶體管的制造方法，其特征在于，對在所述分離孔露出的所述絕緣膜進行膜厚控制蝕刻。
12.如權(quán)利要求7或9所述的絕緣柵型場效應(yīng)晶體管的制造方法，其特征在于，選擇所述一導(dǎo)電型雜質(zhì)區(qū)域及所述溝道區(qū)域的雜質(zhì)濃度分別為所希望的值。
全文摘要
本發(fā)明涉及一種絕緣柵型場效應(yīng)晶體管，在平面結(jié)構(gòu)的MOSFET中，當(dāng)降低漏極－源極間電壓VDS時，耗盡層寬度變窄，在柵極電極的中央下方的柵極－漏極間電容Cgd(回授電容Crss)迅速增大。由于回授電容Crss影響開關(guān)特性，故存在高頻開關(guān)特性不能提高的問題。在柵極電極的中央設(shè)置分離孔?？梢种圃诮档吐O－源極間電壓VDS，且耗盡層寬度變窄的情況下的回授電容Crss的迅速增大。由此，高頻開關(guān)特性提高。另外，從分離孔注入n型雜質(zhì)，在溝道區(qū)域間形成n型雜質(zhì)區(qū)域。由于可使柵極電極下方為低電阻，故可降低導(dǎo)通電阻。n型雜質(zhì)區(qū)域可自對準(zhǔn)形成。
文檔編號H01L29/423GK1941413SQ20061012120
公開日2007年4月4日 申請日期2006年8月17日 優(yōu)先權(quán)日2005年9月29日
發(fā)明者櫛山和成, 岡田哲也, 及川慎, 石田?？? 佐山康之 申請人:三洋電機株式會社