專利名稱：半導體器件的制作方法
技術領域：
本發(fā)明涉及一種形成有構成從基帶區(qū)域到RF(高頻)區(qū)域的模擬電路、數(shù)字電路或模擬數(shù)字混載電路的半導體元件及半導體電路的半導體器件，特別涉及一種防止元件之間、以及元件組之間的信號干擾的半導體器件。
背景技術：
近年來，對于在便攜式電話、便攜式信息終端等中使用的模塊的小型化、低成本化的要求越來越強烈。為了應對此要求，正在不斷推進芯片布圖的面積縮小、高頻及基帶的單芯片化、以及數(shù)字模擬混載芯片化。但是，在具有這種結構的半導體器件中，由于增大了元件之間、元件組之間或芯片之間的信號干擾、并阻礙了信號處理，所以必須采取良好的隔離對策。
作為以這樣的確保隔離為目的被報道的有關元件分離的現(xiàn)有技術，有記載在非專利文獻1中的半導體器件。如圖1所示，在此半導體器件中，在p型硅襯底1000上形成的、電阻率比該p型硅襯底低的n型半導體層中，形成有由基極1001、集電極1003及發(fā)射極1002構成的雙極晶體管。此外，在半導體層內(nèi)形成有相對于半導體層表面垂直的深度方向上的溝槽1004，該溝槽1004之間隔著該雙極晶體管，并且在溝槽1004中埋入絕緣物。此外，此溝槽1004形成為到達硅襯底1000。
在具有這樣結構的半導體器件中，利用溝槽1004來防止相對于半導體層表面向平行的橫方向上的信號干擾。此外，在形成了雙極晶體管的區(qū)域、即由2個溝槽1004夾著的元件區(qū)域的下方，設有由pn結耗盡層形成的電容，因此還能夠防止向深度方向的信號干擾。其結果，可確保隔離度。
此外，作為有關元件分離的其它現(xiàn)有技術，有在非專利文獻2中記載的半導體器件。如圖2所示，此半導體器件中，在電阻率為1kΩcm以上的硅襯底1101內(nèi)，形成了用于形成半導體元件的阱區(qū)域1102。
在具有這種結構的半導體器件中，由于在半導體元件的周圍設有由pn結耗盡層形成的電容，所以，能夠防止在襯底內(nèi)設置的兩個半導體元件之間的信號干擾。此外，由于半導體元件周圍的襯底的電阻率高，所以能夠使在襯底中傳播的信號衰減。其結果，能夠確保隔離度。
此外，作為有關元件分離的其它現(xiàn)有技術，有記載在專利文獻1中的半導體器件。如圖3所示，在該半導體器件中，在硅襯底1200內(nèi)形成在內(nèi)部埋入絕緣物的溝槽1203、電阻率為1kΩcm以上的高電阻層1201和電阻率比高電阻層1201小的低電阻層1202，在由溝槽1203夾著的低電阻層1202內(nèi)，形成了半導體元件1204。
在具有這樣結構的半導體器件中，由于在半導體元件之間形成了1個溝槽，所以可防止在相對于硅襯底表面平行的橫方向上的信號干擾。此外，由于半導體元件下方的襯底的電阻率高，所以傳播到溝槽下方、即比規(guī)定深度更深的位置且在橫方向傳播的信號衰減。其結果，就可確保隔離度。
非專利文獻1MIKE GOLIO The RF AND MICROWAVE HANDBOOK CRC Press2000 7-51，F(xiàn)igure 7.43。
非專利文獻2小坂大輔、永田 真(神戶大學)、平岡幸生、今西郁夫、前田昌克(松下電器產(chǎn)業(yè)株式會社)、村坂佳隆、巖田 穆((株)エイアルテック)，CMOSミックストシグナル/RF回路にぉける基板結合對策，集積回路研究會(ICD)，一般講演(実験)。
專利文獻1日本特開2004-253633號公報但是，通常在模擬電路和數(shù)字電路中，從形成有半導體元件的元件區(qū)域產(chǎn)生的信號，通過襯底、襯底表面或形成于襯底表面附近的寄生電容和電阻，傳播到其它的元件區(qū)域。此信號對于信號產(chǎn)生元件以外的元件、電路或芯片來說就成為噪聲，使其它部位的信號質(zhì)量劣化。特別地，此問題隨模塊的布圖面積縮小、模擬數(shù)字混載芯片化及RF(高頻)區(qū)域的單一芯片化的推進而變得更加顯著。
但是，在非專利文獻1記載的半導體器件中，利用由pn結耗盡層引起的電容來防止向元件區(qū)域下方的信號傳播，所以，在信號中使用例如800MHz以上的RF信號的情況下，就不能確保足夠高的阻抗。其結果，通過溝槽下方的襯底區(qū)域信號容易在橫方向進行傳輸，此傳播信號再度向上方傳輸而產(chǎn)生串擾。因此，在此半導體器件中不能確保良好的隔離度。
此外，在非專利文獻2記載的半導體器件中也同樣，利用由pn結耗盡層引起的電容來防止向其它半導體元件的信號傳播，所以，在信號中使用800MHz以上的RF信號的情況下，同樣不能確保足夠高的阻抗。其結果，就會產(chǎn)生串擾，在此半導體器件中也不能實現(xiàn)良好的隔離度。
再者，在非專利文獻2及專利文獻1中記載的半導體器件中，在襯底內(nèi)的半導體元件周圍形成高電阻率的區(qū)域，就會使從半導體元件泄漏并在襯底中傳播的信號衰減，抑制串擾，但是，如果越提高襯底電阻率，則從襯底產(chǎn)生的熱噪聲也增大。而且，在半導體襯底表面形成的半導體元件，會通過襯底寄生電容來拾取此熱噪聲，所以半導體元件的信號品質(zhì)會劣化。此外，如果襯底電阻率高則容易形成晶體缺陷，因此，容易引起因pn結漏電流引起的閂鎖，所以電路工作不穩(wěn)定。
此外，雖然在專利文獻1記載的半導體器件中，還通過在半導體襯底內(nèi)的多個半導體元件之間形成1個溝槽來抑制信號干擾，但是，在需要更加良好的隔離度的情況下，此布圖仍存在不足。

發(fā)明內(nèi)容
因此，本發(fā)明鑒于上述問題點而提出，其第1目的在于提供一種半導體器件，可抑制噪聲引起的信號品質(zhì)的劣化，并且降低因閂鎖引起的電路誤操作，同時能確保良好的隔離度。
此外，本發(fā)明的第2目的在于，提供一種能提高隔離度的半導體器件。
為了實現(xiàn)上述目的，本發(fā)明的半導體器件包括第1層，在半導體襯底內(nèi)形成，電阻率比10Ωcm大、且比1kΩcm??；第2層，在上述半導體襯底內(nèi)的表面?zhèn)惹椅挥谏鲜龅?層上方形成；2個半導體元件或半導體電路，在上述第2層內(nèi)或上述第2層之上形成；以及分離區(qū)域，位于上述2個半導體元件或半導體電路之間，形成在上述半導體襯底內(nèi)、且從上述半導體襯底的表面到達上述第1層，將上述2個半導體元件或半導體電路電分離。在此，上述半導體元件也可以是數(shù)字電路元件。
由此，通過分離區(qū)域及高電阻的第1層來防止在半導體元件或半導體電路產(chǎn)生的噪聲的擴散，所以，即使對于800MHz以上的RF信號來說，也能夠確保良好的隔離度。此外，由于規(guī)定第1層的電阻率為大于10Ωcm、小于1kΩcm的電阻率，所以能夠抑制熱噪聲及閂鎖的發(fā)生。其結果，能夠降低電路的誤操作并抑制信號品質(zhì)劣化，因此，能夠抑制信號品質(zhì)的劣化，并且既降低電路誤操作，同時確保了良好的隔離度。
此外，也可以是，上述兩個半導體元件或半導體電路之間形成2個上述分離區(qū)域。
由此，通過2個分離區(qū)域能夠抑制半導體元件或半導體電路間的信號干擾，所以能夠提高隔離度。
此外，也可以是，還具有在上述第2層內(nèi)的上述2個分離區(qū)域之間形成的、電阻率比上述第2層大的高電阻區(qū)域。
由此，通過高電阻區(qū)域能夠抑制半導體元件或半導體電路間的信號干擾，所以能夠提高隔離度。
此外，也可以是，還具有在上述第2層內(nèi)的上述2個分離區(qū)域之間形成的、電位固定且電阻率比上述第2層小的低電阻區(qū)域。
由此，能夠通過低電阻區(qū)域向外部排出噪聲，所以能夠提高隔離度。
此外，也可以是，作為上述2個分離區(qū)域中的一個的第1分離區(qū)域包圍著1個上述半導體元件或半導體電路形成；作為上述2個分離區(qū)域中的另一個的第2分離區(qū)域包圍著上述第1分離區(qū)域形成。
由此，能夠增加鄰接的半導體元件或半導體電路間的距離，所以能夠提高由高電阻率的第1層引起的信號衰減效果，能夠提高隔離度。
此外，也可以是，還具有與上述第2層連接地形成在上述第1層內(nèi)、且與上述第1層不同導電型的埋入層。
由此，在半導體元件或半導體電路的下方形成pn結耗盡層，所以能夠提高隔離度。
此外，也可以是，還具有與上述第2層連接地形成在上述第1層內(nèi)、且電阻率比上述第1層小的埋入?yún)^(qū)域。
由此，能夠通過低電阻率的埋入?yún)^(qū)域向外部排出噪聲，并且能夠提高隔離度。
發(fā)明效果根據(jù)本發(fā)明的半導體器件，能夠抑制因噪聲引起的信號品質(zhì)的劣化，且降低電路的誤操作的同是，又確保良好的隔離度。此外，既可以抑制芯片面積的增大，又能夠降低因閂鎖導致的電路的誤操作。即，既能夠維持穩(wěn)定的電路工作，又能夠使半導體器件小型化。再有，這些效果不受頻帶、使用器件或系統(tǒng)的限定。


圖1是表示非專利文獻1中記載的現(xiàn)有半導體器件的結構的剖面圖。
圖2是表示非專利文獻2中記載的現(xiàn)有半導體器件的結構的立體圖。
圖3是表示專利文獻1中記載的現(xiàn)有半導體器件的結構的剖面圖。
圖4是本發(fā)明的第1實施方式的半導體器件的剖面圖。
圖5是表示對于頻率為100MHz的RF信號的隔離度與電阻率(第1層的電阻率)之間依賴關系的曲線圖。
圖6是表示對于頻率為1GHz的RF信號的隔離度與電阻率(第1層的電阻率)之間依賴關系的曲線圖。
圖7是表示熱噪聲與電阻率(第1層的電阻率)之間依賴關系的曲線圖。
圖8是表示本發(fā)明的第2實施方式的半導體器件結構的剖面圖。
圖9(a)是本發(fā)明的第3實施方式半導體器件的平面圖。
圖9(b)是同一實施方式的半導體器件的剖面圖(沿圖9(a)的A-A′線的剖面圖)。
圖10(a)是本發(fā)明的第4實施方式的半導體器件的平面圖。
圖10(b)是同一實施方式的半導體器件的剖面圖(沿圖10(a)的A-A′線的剖面圖)。
圖11(a)是本發(fā)明的第5實施方式的半導體器件的平面圖。
圖11(b)是同一實施方式的半導體器件的剖面圖(圖11(a)的A-A′線的剖面圖)。
圖12是表示實驗中使用的第1測試類型的結構的剖面圖。
圖13是表示實驗中使用的第2測試類型的結構的剖面圖。
圖14是表示實驗中使用的第3測試類型的結構的剖面圖。
圖15是表示第1層電阻率為10Ωcm時的第1、第2、第3測試類型的隔離度與頻率之間依賴關系的曲線圖。
圖16是表示第1層電阻率為100Ωcm時的第1、第2、第3測試類型的隔離度與頻率之間依賴關系的曲線圖。
圖17是表示第1層電阻率為1kΩcm時的第1、第2、第3測試類型的隔離度與頻率之間依賴關系的曲線圖。
圖18是表示第1層電阻率為2kΩcm時的第1、第2、第3測試類型的隔離度與頻率之間依賴關系的曲線圖。
附圖標記說明51 S1端口 53 S2端口100 半導體襯底103 第1層105 第2層 109、1204 半導體元件111 溝槽型絕緣區(qū)域213 第1埋入層215 第2埋入層 311 第1溝槽型絕緣區(qū)域321 第2溝槽型絕緣區(qū)域 417 高電阻區(qū)域511 第3溝槽型絕緣區(qū)域 521 第4溝槽型絕緣區(qū)域1000、1101、1200 硅襯底 1001 基極1002 發(fā)射極 1003 集電極1004、1203 溝槽 1102 阱區(qū)1201 高電阻層 1202 低電阻層
具體實施例方式
下面，參照

本發(fā)明的實施方式的半導體器件。
(第1實施方式)圖4是表示第1實施方式的半導體器件結構的剖面圖。
此半導體器件中，在半導體襯底100內(nèi)形成有第1層103、第2層105及溝槽型絕緣區(qū)域111。
第1層103是在半導體襯底100內(nèi)形成的、具有大于10Ωcm、且小于1kΩcm的高電阻率的第1導電型的高電阻襯底。
第2層105是在半導體襯底100的表面?zhèn)惹椅挥诘?層103的上方形成的、具有比第1層103小的低電阻率例如1Ωcm的低電阻率的第2導電型的低電阻襯底。在第2層105的規(guī)定部位內(nèi)，形成有多個半導體元件或半導體電路(以下，單稱為半導體元件)109。再有，作為半導體元件109，例如可以是模擬電路、數(shù)字電路或RF電路等的集成電路，雙極晶體管、或MOS晶體管等有源元件，或者電阻、電感或電容器等無源元件。
此時，第1層103及第2層105既可以通過外延生長法形成，也可以通過向襯底內(nèi)的離子注入來形成。
溝槽型絕緣區(qū)域111處于包圍半導體元件109的位置，將兩個半導體元件109電隔離。溝槽型絕緣區(qū)域111由具有從半導體襯底100的表面橫切第2層105并在相對于半導體襯底100表面垂直的深度方向上延伸而分斷第2層105的、到達第1層103的深度例如3微米(μm)的深度，并且在內(nèi)部埋入絕緣物的溝槽構成。
在具有上述這種結構的半導體器件中，由于半導體器件109工作，產(chǎn)生信號(對其他元件或電路來說是噪聲)或者因信號引起的噪聲，如果不采取任何對策，此信號或其引起的噪聲就會向與半導體襯底100的表面平行的橫方向和深度方向擴散。
但是，在上述半導體器件中，由于包圍半導體元件109形成溝槽型絕緣區(qū)域111，所以能夠抑制信號或其引起的噪聲向橫方向的傳播。此外，不能通過溝槽型絕緣區(qū)域111向橫方向傳播的信號或其引起的噪聲，只能通過向深度方向的路徑，但由于溝槽型絕緣區(qū)域111形成為從襯底表面到達第1層103，所以，在深度方向的信號路徑中存在高電阻率(大于10Ωcm、且小于1kΩcm的電阻率)的第1層103，向深度方向傳播的信號或其引起的噪聲就通過第1層103被衰減。因此，利用此結構，就能夠確保良好的隔離度。
但是，雖然電路誤操作的原因之一是存在閂鎖，但其原因是pn結的漏電電流流過襯底電阻，將襯底電壓提高提升ΔV(＝襯底電阻×漏電流)。此時，硅襯底的電阻率越高，則具有越大的晶體缺陷，因此襯底的高電阻化就成為漏電流增加的原因。因此，在為確保良好的隔離度而使襯底成為高電阻化的情況下，由于規(guī)定上述ΔV的襯底電阻及漏電流的兩個值增大，所以就容易引起閂鎖，容易引起電路誤操作。
此時，在上述半導體器件中，由于布圖中固定襯底電位的部位的位置越遠離半導體元件，則漏電流流過的路徑變長，所以襯底電阻就會增大。此外，如果此部位的面積小，寄生電阻就會增加。因此，作為抑制產(chǎn)生閂鎖方法，考慮在半導體元件附近設置固定足夠大面積的襯底電位的部位的方法。但是，此方法結果會導致芯片面積增大。
此外，電阻是產(chǎn)生熱噪聲的原因，噪聲電壓VT由VT＝(4kTBR)1/2決定。在此，k表示玻耳茲曼常數(shù)(J/K)，B表示噪聲帶寬(Hz)，T表示絕對溫度(K)，R表示電阻值(Ω)。并且，襯底電阻引起的熱噪聲通過襯底的寄生電容附加在半導體元件上。因此，在為了確保良好的隔離度而使襯底高電阻化的情況下，如上式所示，襯底電阻率越高，則熱噪聲就越大，由于在半導體元件上附加了大量的噪聲，所以信號品質(zhì)的劣化就會增大。
因此，為了減少電路的誤操作并抑制信號的品質(zhì)劣化，就必須使襯底電阻不增大到必要值以上。
在上述半導體器件中，從表示對于頻率為100MHz的RF信號的隔離度與電阻率(第1層103的電阻率)之間依賴關系的圖5的實驗結果曲線圖可知，對于頻率100MHz的RF信號來說，隔離度與襯底電阻率成正比地增加，但在電阻率為1kΩcm以上時就會飽和。此外，從表示對于頻率1GHz的RF信號的隔離度與電阻率(第1層103的電阻率)之間依賴關系的圖6的實驗結果曲線圖可知，隨著RF信號的頻率增大，使隔離度飽和的電阻率就會降低，在具有電阻率100Ωcm的襯底和具有電阻率1kΩcm的襯底中，隔離效果沒有差別。即，在上述半導體器件中，對于頻率為100MHz以上的RF信號來說，以比電阻率1kΩcm小的規(guī)定電阻值為界，即電阻率進一步增大，隔離度也不會有改善。
此外，從表示熱噪聲與電阻率(第1層103)之間依賴關系的圖7的實驗結果曲線圖可知，由襯底電阻引起的熱噪聲電壓與襯底電阻率成正比地增大。因此，當襯底電阻率設定為1kΩcm以上時，隔離度就會飽和，并且會產(chǎn)生僅噪聲增大這樣的不良。此外，如前所述，還會使電路誤操作的主要因素增加。再有，在圖7中，熱噪聲表示以第1層103的電阻率為10Ωcm時的熱噪聲為基準的、偏離該基準的熱噪聲的劣化量。
此外，從圖5、圖6的實驗結果曲線圖可知，在第1層103的電阻率為通常的半導體襯底的電阻率即10Ωcm附近的情況下，電阻越高，就越能提高隔離效果。
如果考慮以上結果，通過將高電阻襯底即第1層103的電阻率的下限設為通常半導體襯底的電阻率即10Ωcm、上限設定為1kΩcm，就可以對頻率100MHz以上的RF信號確保良好的隔離度，同時能夠減少電路的誤操作，抑制信號的品質(zhì)劣化。
此時，即使對于大于頻率1GHz的RF信號，隔離度在約100Ωcm的電阻率下飽和，所以，也可以將第1層103的電阻率下限設為100Ωcm，由此，能夠進一步實現(xiàn)良好的隔離度。
如上所述，根據(jù)本實施方式的半導體器件，能夠抑制因噪聲引起的信號品質(zhì)的劣化，并且既能夠降低因閂鎖引起的電路的誤操作，同時能夠確保良好的隔離度。此外，既能夠抑制芯片面積的增大，又能夠降低因閂鎖引起的電路的誤操作。
再有，在本實施方式的半導體器件中，在第2層105內(nèi)形成了半導體元件109，但也可以在第2層105之上形成半導體元件109。
(第2實施方式)
圖8是表示第2實施方式的半導體器件結構的剖面圖。
此半導體器件與第1實施方式的半導體器件不同之處在于，包括在第1層103內(nèi)形成的第1埋入層213、和在第2層105內(nèi)形成的第2埋入層215。
第1埋入層213是與第2層105連接地形成、且電阻率比第1埋入層103低的第2導電型的低電阻層。
第2埋入層215是位于溝槽型絕緣區(qū)域111和半導體元件109之間并包圍著半導體元件109、且電阻率比第1層103低的第2導電型的低電阻率層。第2埋入層215具有從半導體襯底100的表面橫切第2層105并在深度方向延伸而分斷第2層105、并且到達第1埋入層213的深度。
此時，通過在第1層103及第2層105內(nèi)埋入例如P型雜質(zhì)(硼(B)、鋁(Al)、鈣(Ga)及銦(In)等)的離子而形成第1埋入層213及第2埋入層215。
如上所述，根據(jù)本實施方式的半導體器件，半導體元件109被低電阻的第1埋入層213及第2埋入層215包圍。因此，通過將第1埋入層213及第2埋入層215連接到外部的地線(未圖示)，將噪聲向外部排出，因此，能夠提高隔離度。
此外，根據(jù)本實施方式的半導體器件，由于在半導體元件109下方的第1埋入層213和第1層103之間形成pn結耗盡層，所以就能夠提高隔離度。
(第3實施方式)圖9(a)是第3實施方式的半導體器件的平面圖，圖9(b)是該半導體器件的剖面圖(沿圖9(a)的A-A′線的剖面圖)。
此半導體器件與第1實施方式的半導體器件不同之處在于，在兩個半導體元件109之間形成了多個溝槽型絕緣區(qū)域，即第1溝槽型絕緣區(qū)域311及第2溝槽型絕緣區(qū)域321。
第1溝槽型絕緣區(qū)域311及第2溝槽型絕緣區(qū)域321位于分別包圍不同的半導體元件109的位置，將包圍的半導體元件109與其它的半導體元件109電隔離。第1溝槽型絕緣區(qū)域311及第2溝槽型絕緣區(qū)域321由從半導體襯底100的表面橫切第2層105并在深度方向延伸來分斷第2層105、且具有到達第1層103的深度例如3微米(μm)深度的內(nèi)部埋入絕緣物的溝槽構成。
如上所述，根據(jù)本實施方式的半導體器件，分別用不同的溝槽型絕緣區(qū)域包圍多個半導體元件109，因此，能夠可靠地抑制元件間的信號干擾，所以能夠提高隔離度。
(第4實施方式)圖10(a)是第4實施方式的半導體器件的平面圖，圖10(b)是該半導體器件的剖面圖(沿圖10(a)的A-A′線的剖面圖)。
此半導體器件與第3實施方式的半導體器件不同之處在于，在包圍不同的半導體元件109的2個溝槽型絕緣區(qū)域之間形成有高電阻區(qū)域417。
高電阻區(qū)域417是在第2層105內(nèi)位于第1溝槽型絕緣區(qū)域311及第2溝槽型絕緣區(qū)域321之間而形成的、電阻率比第1層103及第2層105高的高電阻層(例如，氧化層)。此時，高電阻區(qū)域417也可以具有從半導體襯底100的表面開始橫切第2層105并在深度方向上延伸來分斷第2層105、并達到第1層103的深度。
如上所述，根據(jù)本實施方式的半導體器件，在分別包圍兩個半導體元件109的第1溝槽型絕緣區(qū)域311和第2溝槽型絕緣區(qū)域321之間的第2層105內(nèi)，形成具有比第1層103和第2層105高的電阻率的高電阻區(qū)域417。因此，能夠可靠地抑制元件間的信號干擾，所以能夠提高隔離度。
而且，在本實施方式的半導體器件中，在2個溝槽型絕緣區(qū)域間的第2半導體層105內(nèi)形成了高電阻區(qū)域417。但是，例如也可以通過向第2層105高濃度摻雜第2導電型的雜質(zhì)、或者在第2層105上方形成金屬層，在2個溝槽型絕緣區(qū)域間的第2層105內(nèi)，同高電阻區(qū)域417一起、或者替代高電阻區(qū)域417而形成電阻率比第2層105低且電位固定的低電阻區(qū)域。由此，能夠向外部排出噪聲，就能夠與形成有高電阻區(qū)域的情況相同地提高隔離度。
(第5實施方式)圖11(a)是第5實施方式的半導體器件的平面圖，圖11(b)是該半導體器件的剖面圖(沿圖11(a)的A-A′線的剖面圖)。
此半導體器件與第1實施方式的半導體器件不同之處在于，形成有雙重包圍半導體元件109的多個溝槽型絕緣區(qū)域，即第3溝槽型絕緣區(qū)域511及第4溝槽型絕緣區(qū)域521。
第3溝槽型絕緣區(qū)域511位于包圍半導體元件109的位置，將包圍的半導體元件109與其它的半導體元件109電隔離。第3溝槽型絕緣區(qū)域511由具有從半導體襯底100的表面開始橫切第2層105并在深度方向上延伸而分斷第2層105到達第1層103的深度例如3微米(μm)深度、且在內(nèi)部埋入絕緣物的溝槽構成。
第4溝槽型絕緣區(qū)域521位于包圍第3溝槽型絕緣區(qū)域511的位置，將由第3溝槽型絕緣區(qū)域511包圍的半導體元件109與其它半導體元件109電隔離。第4溝槽型絕緣區(qū)域521由具有從半導體襯底100的表面開始橫切第2層105并在深度方向上延伸而分斷第2層105到達第1層103的深度例如3微米(μm)深度、且在內(nèi)部埋入絕緣物的溝槽構成如上所述，根據(jù)本實施方式的半導體器件，對于一部分半導體元件，雙重以上地設置了包圍半導體元件109的溝槽型絕緣區(qū)域。因此，能夠使鄰接的半導體元件間的距離增大，提高高電阻率的第1層引起的信號衰減效果，所以能夠提高隔離度。
(實驗例)下面，表示第1、第3及第4實施方式中的半導體器件的實驗例。
作為測試類型，準備了如下3個測試類型與第1實施方式的半導體器件對應的第1測試類型，與第3實施方式的半導體器件對應的第3測試類型，及與第4實施方式的半導體器件對應的第3測試類型。
第1測試類型具有如圖12所示的剖面結構。即，第1測試類型具有用溝槽型絕緣區(qū)域111僅包圍與S1端口51及S2端口53連接的兩個半導體元件(光電二極管)109中的、同S1端口51連接的半導體元件(光電二極管)109的剖面結構。
第2測試類型具有如圖13所示的剖面結構。即，第2測試類型具有用第1溝槽型絕緣區(qū)域311及第2溝槽型絕緣區(qū)域321分別包圍與S1端口51及S2端口53連接的兩個半導體元件(光電二極管)109的雙方的剖面結構。
第3測試類型具有如圖14所示的剖面結構。即，第3測試類型具有用第1溝槽型絕緣區(qū)域311及第2溝槽型絕緣區(qū)域321分別包圍與S1端口51及S2端口53連接的兩個半導體元件(光電二極管)109的雙方、且在第1溝槽型絕緣區(qū)域311與第2溝槽型絕緣區(qū)域321之間形成了高電阻區(qū)域417的剖面結構。
此時，作為晶片，使用以標準的0.25μm CMOS混合信號工藝試制的厚度300μm的晶片，為了與標準的公稱電阻率10Ωcm的高電阻襯底相比較，將第1層103的電阻率設為100Ωcm、1kΩcm及2kΩcm，第2層105的電阻率設為1Ωcm，溝槽型絕緣區(qū)域111、第1溝槽型絕緣區(qū)域311及第2溝槽型絕緣區(qū)域321的深度設為3μm進行了實驗。
圖15～18是表示對各測試類型進行的隔離度與頻率之間依賴關系的實驗結果。圖15表示第1層103的電阻率為10Ωcm時的各測試類型的S1端口51和S2端口53之間的隔離度與頻率之間依賴關系。此外，圖16表示第1層103的電阻率為100Ωcm時的各測試類型的S1端口51和S2端口53之間的隔離度與頻率之間依賴關系。此外，圖17表示第1層103的電阻率為1kΩcm時的各測試類型的S1端口51和S2端口53之間的隔離度與頻率之間依賴關系。此外，圖18表示第1層103的電阻率為2kΩcm時的各測試類型的S1端口51和S2端口53之間的隔離度與頻率之間依賴關系。
從圖15～圖18可知，由于第2測試類型及第3測試類型比第1測試類型隔離度提高5dB～20dB以上，所以，通過在多個半導體元件之間形成多個溝槽型絕緣區(qū)域，就能夠獲得更高的隔離效果。此外，對于頻率1GHz以上的RF信號，第3測試類型比第2測試類型其隔離度提高5dB左右，所以通過在溝槽性絕緣區(qū)域之間形成高電阻區(qū)域，對于1GHz以上的信號，可知能夠獲得更高的隔離效果。
如上所述，雖然根據(jù)實施方式說明了本發(fā)明的半導體器件，但本發(fā)明并不限定于此實施方式。在沒有脫離本發(fā)明的宗旨的范圍內(nèi)，本領域技術人員所構思的各種變化實施方式也應包含在本發(fā)明的范圍內(nèi)。
工業(yè)上的可利用性本發(fā)明能夠利用于半導體器件，特別是能夠利用于構成從基帶區(qū)域到RF區(qū)域的模擬電路、數(shù)字電路或模擬數(shù)字混載電路的半導體元件及半導體電路的半導體器件。
權利要求
1.一種半導體器件，其特征在于，包括第1層，在半導體襯底內(nèi)形成，電阻率比10Ωcm大、且比1kΩcm??；第2層，在上述半導體襯底內(nèi)的表面?zhèn)惹椅挥谏鲜龅?層上方形成；2個半導體元件或半導體電路，在上述第2層內(nèi)或上述第2層之上形成；以及分離區(qū)域，位于上述2個半導體元件或半導體電路之間，形成在上述半導體襯底內(nèi)、且從上述半導體襯底的表面到達上述第1層，將上述2個半導體元件或半導體電路電分離。
2.根據(jù)權利要求1所述的半導體器件，其特征在于，在上述2個半導體元件或半導體電路之間形成2個上述分離區(qū)域。
3.根據(jù)權利要求2所述的半導體器件，其特征在于，還具有在上述第2層內(nèi)的上述2個分離區(qū)域之間形成的、電阻率比上述第2層大的高電阻區(qū)域。
4.根據(jù)權利要求3所述的半導體器件，其特征在于，還具有在上述第2層內(nèi)的上述2個分離區(qū)域之間形成的、電位固定且電阻率比上述第2層小的低電阻區(qū)域。
5.根據(jù)權利要求4所述的半導體器件，其特征在于，上述半導體元件是數(shù)字電路元件。
6.根據(jù)權利要求3所述的半導體器件，其特征在于，上述半導體元件是數(shù)字電路元件。
7.根據(jù)權利要求2所述的半導體器件，其特征在于，作為上述2個分離區(qū)域中的一個的第1分離區(qū)域包圍著1個上述半導體元件或半導體電路形成；作為上述2個分離區(qū)域中的另一個的第2分離區(qū)域包圍著上述第1分離區(qū)域形成。
8.根據(jù)權利要求2所述的半導體器件，其特征在于，還具有在上述第2層內(nèi)的上述2個分離區(qū)域之間形成的、電位固定且電阻率比上述第2層小的低電阻區(qū)域。
9.根據(jù)權利要求2所述的半導體器件，其特征在于，上述半導體元件是數(shù)字電路元件。
10.根據(jù)權利要求1所述的半導體器件，其特征在于，還具有與上述第2層連接地形成在上述第1層內(nèi)、且與上述第1層不同導電型的埋入層。
11.根據(jù)權利要求1所述的半導體器件，其特征在于，還具有與上述第2層連接地形成在上述第1層內(nèi)、且電阻率比上述第1層小的埋入?yún)^(qū)域。
12.根據(jù)權利要求1所述的半導體器件，其特征在于，上述半導體元件是數(shù)字電路元件。
全文摘要
本發(fā)明的目的在于提供一種半導體器件，該半導體器件能夠抑制因噪聲引起的信號品質(zhì)的劣化，并且能夠減少因閂鎖引起的電路誤操作，能夠確保良好的隔離度。該半導體器件包括第1層，在半導體襯底內(nèi)形成，電阻率比10Ωcm大、且比1kΩcm??；第2層，在半導體襯底內(nèi)的表面?zhèn)惹椅挥诘?層上方形成；2個半導體元件或半導體電路，在第2層內(nèi)或第2層之上形成；以及溝槽型絕緣區(qū)域，位于2個半導體元件之間，形成在半導體襯底內(nèi)且從半導體襯底的表面到達上述第1層，將2個半導體元件或半導體電路電分離。
文檔編號H01L21/70GK1925157SQ20061012191
公開日2007年3月7日 申請日期2006年8月28日 優(yōu)先權日2005年8月29日
發(fā)明者山中未來, 平岡幸生, 石川修 申請人:松下電器產(chǎn)業(yè)株式會社