專利名稱：導(dǎo)線架中具有匯流架的堆疊式晶片封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種多芯片偏移堆棧封裝結(jié)構(gòu)，特別涉及一種導(dǎo)線架設(shè)置 有匯流架的多芯片偏移堆桟封裝結(jié)構(gòu)。
背景技術(shù)：
近年來，半導(dǎo)體的后段制造工藝都在進行三度空間(Three Dimension; 3D)的封裝，以期利用最少的面積來達到相對大的半導(dǎo)體集成度 (Integrated)或是內(nèi)存的容量等。為了能達到此目的，現(xiàn)階段已發(fā)展出使 用芯片堆棧(chip stacked)的方式來達成三度空間(Three Dimension; 3D)
的封裝。
在公知技術(shù)中，芯片的堆棧方式將多數(shù)個芯片相互堆棧于基板上，然 后使用引線接合的工藝(wire bonding process)來將多數(shù)個芯片與基板連 接。圖IA為公知的具有相同或是相近芯片尺寸的堆棧型芯片封裝結(jié)構(gòu)的 剖面示意圖。如圖1A所示，公知的堆棧型芯片封裝結(jié)構(gòu)100包括電路基 板(package substrate) 110、芯片120a、芯片120b、間隔物(spacer) 130、 多條導(dǎo)線140與封裝膠體(encapsulant) 150。電路基板110上具有多個焊 墊112，且芯片120a與120b上也分別具有多個焊墊122a與l"b，其中 焊墊122a與122b以周圍形態(tài)(peripheraltype)排列于芯片120a與120b上。 芯片120a設(shè)置于電路基板110上，且芯片120b通過間隔物B0而設(shè)置于 芯片120a的上方。導(dǎo)線140的兩端通過引線接合工藝而分別連接于焊墊 112與ma，以使芯片，a電連接于電路基板110。而其它部分導(dǎo)線140 的兩端亦通過引線接合工藝而分別連接于焊墊112與122b，以使芯片120b 電連接于電路基板110。至于封裝膠體150則設(shè)置于電路基板110上，并包覆這些導(dǎo)線140、芯片120a與120b。
由于焊墊122a與122b以周圍形態(tài)排列于芯片120a與120b上，因此 芯片U0a無法直接承載芯片120b，所以公知技術(shù)必須在芯片UOa與120b 之間設(shè)置間隔物l30,使得芯片120a與120b之間相距適當(dāng)?shù)木嚯x，以利 后續(xù)的引線接合工藝的進行。然而，間隔物130的使用卻容易造成公知堆 棧型芯片封裝結(jié)構(gòu)100的厚度無法進一步地縮減。
另外，公知技術(shù)提出另一種具有不同芯片尺寸的堆棧型芯片封裝結(jié) 構(gòu)，其剖面示意圖如圖1B所示。請參照圖IB,公知的堆棧型芯片封裝結(jié) 構(gòu)IO包括電路基板(package substrate) 110、芯片120c、芯片120d、多 條導(dǎo)線140與封裝膠體150。電路基板110上具有多個焊墊112。芯片120c 的尺寸大于芯片120d的尺寸，且芯片120c與120d上亦分別具有多個焊 墊122c與122d，其中焊墊122c與122d以周圍形態(tài)(peripheral type)排列 于芯片120c與120d上。芯片120c設(shè)置于電路基板110上，且芯片120d 設(shè)置于芯片120c的上方。部分導(dǎo)線140的兩端通過引線接合制造工藝(wire bonding process)而分別連接于焊墊112與122c，以使芯片120c電連接于 電路基板110。而其它部分導(dǎo)線140的兩端也通過引線接合制造工藝而分 別連接于焊墊112與122d，以使芯片120d電連接于電路基板110。至于 封裝膠體150則設(shè)置于電路基板110上，并包覆這些導(dǎo)線140、芯片120c 與120d。
由于芯片120d小于芯片120c，因此當(dāng)芯片120d設(shè)置于芯片120c上 時，芯片120d不會覆蓋住芯片120c的焊墊122c。但是當(dāng)公知技術(shù)將多個 不同尺寸大小的芯片以上述的方式堆棧出堆棧型芯片封裝結(jié)構(gòu)10時，由 于越上層的芯片尺寸必須越小，所以堆棧型芯片封裝結(jié)構(gòu)io有芯片的堆 棧數(shù)量的限制。
在上述兩種堆棧方式中，圖IA使用間隔物130的方式，容易造成堆 棧型芯片封裝結(jié)構(gòu)100的厚度無法進一步地縮減的缺點；而圖IB,由于 越上層的芯片尺寸必須越小，因此會產(chǎn)生芯片在設(shè)計或使用時會受到限制 的問題。

發(fā)明內(nèi)容
有鑒于背景技術(shù)中所述的芯片堆棧方式的缺點及問題，本發(fā)明提供一 種使用多芯片偏移堆棧的方式，來將多數(shù)個尺寸相近似的芯片堆棧成一種 三度空間的封裝結(jié)構(gòu)。
本發(fā)明的主要目的在于提供一種在導(dǎo)線架中設(shè)置匯流架的結(jié)構(gòu)來進 行多芯片偏移堆棧封裝，使其具有較高的封裝積集度以及較薄的厚度。
本發(fā)明的另一主要目的在于提供一種在導(dǎo)線架中設(shè)置匯流架的結(jié)構(gòu) 來進行多芯片偏移堆棧封裝的結(jié)構(gòu)，使其通過增加匯流架的結(jié)構(gòu)而具有 較佳的電路設(shè)計彈性及較佳的可靠度。
據(jù)此，本發(fā)明提供一種于導(dǎo)線架設(shè)置有匯流架的多芯片偏移堆棧封裝
結(jié)構(gòu)，包含 一個由多數(shù)個相對排列的內(nèi)引腳群、多數(shù)個外引腳群以及芯 片承座所組成的導(dǎo)線架，其中芯片承座設(shè)置于多數(shù)個相對排列的內(nèi)引腳群
之間，且與多數(shù)個相對排列的內(nèi)引腳群形成高度差； 一個多芯片偏移堆棧
結(jié)構(gòu)由多數(shù)個形成堆棧排列的半導(dǎo)體芯片裝置錯位堆棧而成，并設(shè)置于芯 片承座上且多芯片偏移堆棧結(jié)構(gòu)上的芯片與該多數(shù)個相對排列的內(nèi)引腳
群形成電連接；以及一個封裝體，用以包覆多數(shù)個半導(dǎo)體芯片裝置及導(dǎo)線 架；其中導(dǎo)線架中包括至少一個匯流架，設(shè)置于該多數(shù)個相對排列的內(nèi)引 腳群與該芯片承座之間。
本發(fā)明接著提供于導(dǎo)線架設(shè)置有匯流架的多芯片偏移堆棧封裝結(jié)構(gòu)， 包含由多數(shù)個外引腳群、多數(shù)個相對排列的內(nèi)引腳群以及芯片承座所組 成的導(dǎo)線架，其中芯片承座設(shè)置于多數(shù)個相對排列的內(nèi)引腳群之間，且與 多數(shù)個相對排列的內(nèi)引腳群形成高度差；多數(shù)個多芯片偏移堆棧結(jié)構(gòu)，設(shè) 置于芯片承座上且多數(shù)個多芯片偏移堆棧結(jié)構(gòu)與多數(shù)個相對排列的內(nèi)引 腳群形成電連接；及封裝體，包覆多數(shù)個多芯片偏移堆棧結(jié)構(gòu)及導(dǎo)線架， 且將多數(shù)個外引腳群伸出于封裝體外；其中導(dǎo)線架中包括至少一個匯流 架，設(shè)置于多數(shù)個相對排列的內(nèi)引腳群與該芯片承座之間。


圖l (圖1A、圖1B)為背景技術(shù)的示意圖2A為本發(fā)明的芯片結(jié)構(gòu)的俯視圖2B為本發(fā)明的芯片結(jié)構(gòu)的剖視圖2C E為本發(fā)明的多芯片偏移堆棧結(jié)構(gòu)的剖視圖3A C為本發(fā)明的重設(shè)置層制造過程的示意圖4A B為本發(fā)明的重設(shè)置層中的焊線接合區(qū)的剖視圖
圖5A C為本發(fā)明的具有重設(shè)置層的多芯片偏移堆棧結(jié)構(gòu)的剖視圖6A B為本發(fā)明的多芯片偏移堆棧結(jié)構(gòu)封裝的俯視圖7A B為本發(fā)明的多芯片偏移堆棧結(jié)構(gòu)封裝的另一實施例的俯視
圖8A B為本發(fā)明的多芯片偏移堆棧結(jié)構(gòu)封裝的另一實施例的俯視
圖9為本發(fā)明的多芯片偏移堆棧結(jié)構(gòu)封裝的剖視圖； 圖10為本發(fā)明的多芯片偏移堆棧結(jié)構(gòu)封裝的另一實施例的剖視圖； 圖11為本發(fā)明的多芯片偏移堆棧結(jié)構(gòu)封裝的另一實施例的剖視圖； 圖12為本發(fā)明的多芯片偏移堆棧結(jié)構(gòu)封裝的另一實施例的剖視圖； 圖13為本發(fā)明的多芯片偏移堆棧結(jié)構(gòu)的另一實施例的剖視圖； 圖14為本發(fā)明的多芯片偏移堆棧結(jié)構(gòu)的另一實施例的剖視圖； 主要元件標(biāo)號說明
10、 100、 400:堆棧型芯片封裝結(jié)構(gòu)
110、 410:電路基板 112、 122a、 122b、 122c、 122d:煌墊 120a、 120b、 120c、 120d:芯片 130:間隔物
140、 242、 420、 420a、 420b:導(dǎo)線
150、 430:封裝膠體
200:芯片
210:芯片主動面
220:芯片背面
230:黏著層
240:焊墊
250:焊線接合區(qū)
260:焊線區(qū)邊緣
30:多芯片偏移堆棧結(jié)構(gòu)
310:芯片本體
312a:第一焊墊
312b:第二焊墊
320:焊線接合區(qū)
330:第一保護層
332:第一開口
340:重設(shè)置線路層 344:第三焊墊 350:第二保護層 352:第二開口 300:芯片結(jié)構(gòu) 400:重設(shè)置層
50:多芯片偏移堆桟結(jié)構(gòu)
500 (a，b,c,d):芯片結(jié)構(gòu)
600:導(dǎo)線架
610:內(nèi)引腳群
6101 6104:內(nèi)引腳
6121 6124:內(nèi)引腳
620:芯片承座
630:匯流架
6301 6302:匯流架
640 (a i):金屬導(dǎo)線
70:多芯片偏移堆棧結(jié)構(gòu)
具體實施例方式
本發(fā)明在此所探討的方向為一種使用芯片偏移量堆棧的方式，來將多 數(shù)個尺寸相近似的芯片堆棧成一種三度空間的封裝結(jié)構(gòu)。為了能徹底地了
解本發(fā)明，將在下列的描述中提出詳盡的步驟及其組成。顯然地，本發(fā)明 的施行并未限定芯片堆棧的方式的所術(shù)技術(shù)領(lǐng)域的技術(shù)人員所熟悉的特 殊細(xì)節(jié)。另一方面，眾所周知的芯片形成方式以及芯片薄化等后段制造工 藝的詳細(xì)步驟并未描述于細(xì)節(jié)中，以避免造成本發(fā)明不必要的限制。然而， 對于本發(fā)明的較佳實施例，則會詳細(xì)描述如下，然而除了這些詳細(xì)描述之 外，本發(fā)明還可以廣泛地施行在其它的實施例中，且本發(fā)明的范圍不受限 定，其以之后的權(quán)利要求所界定者為準(zhǔn)。
在現(xiàn)代的半導(dǎo)體封裝工藝中，均是將一個已經(jīng)完成前段工藝(Front End Process)的晶片(wafer)先進行薄化處理(Thinning Process)，將芯 片的厚度研磨至2 201^1之間；然后，再涂布(coating)或網(wǎng)印(printing) 一層高分子(polymer)材料于芯片的背面，此高分子材料可以是一種樹 脂(resine)，特別是一種B-Stage樹脂。再通過一個烘烤或是照光制造工 藝，使得高分子材料呈現(xiàn)一種具有黏稠度的半固化膠；再接著，將一個可 以移除的膠帶(tape)貼附于半固化狀的高分子材料上；然后，進行晶片 的切割(sawing process)，使晶片成為一顆顆的芯片(die);最后，就可 將一顆顆的芯片與基板連接并且將芯片形成堆棧芯片結(jié)構(gòu)。
如參照圖2A及圖2B所示，為完成前述制造工藝的芯片200的平面 示意圖及剖面示意圖。如圖2A所示，芯片200具有主動面210及相對主 動面的背面220，且芯片背面220上已形成黏著層230;在此要強調(diào)，本 發(fā)明黏著層230并未限定為前述的半固化膠，此黏著層230的目的在于與 導(dǎo)線架或是芯片形成接合，因此，只要是具有此功能的黏著材料，均為本 發(fā)明之實施方式，例如膠膜(die attached film)。此外，在本發(fā)明的實施 例中，芯片200的主動面210上設(shè)置有多數(shù)個焊墊240,且多數(shù)個焊墊240 已設(shè)置于芯片200的一側(cè)邊上，因此，可以形成一種多芯片偏移堆棧結(jié)構(gòu) 30，如圖2C所示。而多芯片偏移堆棧的結(jié)構(gòu)30以焊線接合區(qū)250的邊緣 線260為對準(zhǔn)線來形成，因此可以形成類似階梯狀的多芯片偏移堆棧結(jié)構(gòu) 30，在此要說明的是，邊緣線260實際上是不存在芯片200上，其僅作為
參照線。
此外，在本發(fā)明的實施例中，形成多芯片偏移堆棧的結(jié)構(gòu)30的最上
面的芯片，其上的多數(shù)個焊墊240也可以進一步的設(shè)置于芯片的另一側(cè)邊 上，如圖2D所示，以便與基板接合時，可有較多的連接點。同時，形成 多芯片偏移堆棧結(jié)構(gòu)30的最上面的芯片，也可以是另一個尺寸的芯片， 例如一個尺寸較小的芯片，如圖2E所示。再次要強調(diào)的是，對于上述形 成多芯片偏移堆棧的結(jié)構(gòu)的芯片的焊墊240設(shè)置或是芯片的尺寸大小，本 發(fā)明并未加以限制，只要能符合上述說明的可形成多芯片偏移堆棧的結(jié) 構(gòu)，均為本發(fā)明之實施方式。
本發(fā)明在多芯片偏移堆棧的另一實施例中，使用一種重設(shè)置層 (Redistribution Layer; RDL)來將芯片上的焊墊設(shè)置到芯片的一側(cè)邊上，
以便能形成多芯片偏移堆棧的結(jié)構(gòu)，而此重設(shè)置線路層的實施方式說明如下。
請參照圖3A 3C，為本發(fā)明的具有重設(shè)置線路層的芯片結(jié)構(gòu)的制造 過程示意圖。如圖3A所示，首先提供芯片本體310，并且在鄰近于芯片 本體310的單一側(cè)邊規(guī)劃出焊線接合區(qū)320，并將芯片本體310的主動表 面上的多個焊墊312區(qū)分為第一焊墊312a以及第二焊墊312b，其中第一 焊墊312a為位于焊線接合區(qū)320內(nèi)，而第二焊墊312b則位于焊線接合區(qū) 320外。接著請參照圖3B，于芯片本體310上形成第一保護層330，其中 第一保護層330具有多個第一開口 332，以曝露出第一焊墊312a與第二焊 墊312b。然后在第一保護層330上形成重設(shè)置線路層340。而重設(shè)置線路 層340包括多條導(dǎo)線342與多個第三焊墊344，其中第三焊墊344位于焊 線接合區(qū)320內(nèi)，且這些導(dǎo)線342分別從第二焊墊312b延伸至第三焊墊 344，以使第二焊墊312b電連接于第三焊墊344。此外，重設(shè)置線路層340 的材料，可以為金、銅、鎳、鈦化鎢、鈦或其它的導(dǎo)電材料。再請參照圖 3C，在形成重設(shè)置線路層340后，將第二保護層350覆蓋于重設(shè)置線路層 340上，而形成芯片300的結(jié)構(gòu)，其中第二保護層350具有多個第二開口 352，以暴露出第一焊墊312a與第三焊墊344。
要強調(diào)的是，雖然上述第一焊墊312a與第二焊墊312b以周圍形態(tài)排 列于芯片本體310的主動表面上，然而第一焊墊312a與第二焊墊312b也 可以通過面陣列形態(tài)(area array type)或其它的形態(tài)排列于芯片本體310上，當(dāng)然第二焊墊312b也是通過導(dǎo)線342而電連接于第三焊墊344 。另 外，本實施例亦不限定第三焊墊344的排列方式，雖然在第3B圖中第三 焊墊344與第一焊墊312a系排列成兩列，并且沿著芯片本體310的單一 側(cè)邊排列，但是第三焊墊344與第一焊墊312a也可以以單列、多列或是 其它的方式排列于焊線接合區(qū)320內(nèi)。
請繼續(xù)參照圖4A與圖4B，為圖3C中分別沿剖面線A-A'與B-B'所 表示的剖面示意圖。由上述圖3可知芯片300主要包括芯片本體310以及 重設(shè)置層400所組成，其中重設(shè)置層400由第一保護層330、重設(shè)置線路 層340與第二保護層350所形成。芯片本體310具有焊線接合區(qū)320,且 焊線接合區(qū)320鄰近于芯片本體310的單一側(cè)邊。另外，芯片本體310具 有多個第一焊墊312a以及第二焊墊312b，其中第一焊墊312a位于焊線接 合區(qū)320內(nèi)，且第二焊墊312b位于焊線接合區(qū)320外。
第一保護層330設(shè)置于芯片本體310上，其中第一保護層330具有多 個第一開口 332，以暴露出這些第一焊墊312a與第二焊墊312b。重設(shè)置 線路層340設(shè)置于第一保護層330上，其中重設(shè)置線路層340從第二焊墊 312b延伸至焊線接合區(qū)320內(nèi)，且重設(shè)置線路層340具有多個第三焊墊 344，其設(shè)置于焊線接合區(qū)320內(nèi)。第二保護層350覆蓋于重設(shè)置線路層 340上，其中第二保護層350具有多個第二開口 352，以暴露出這些第一 焊墊312a與第三焊墊344。由于第一焊墊312a與第三焊墊344均位于焊 線接合區(qū)320內(nèi)，因此第二保護層350上的焊線接合區(qū)320以外的區(qū)域便
能夠提供一個承載的平臺，以承載另一個芯片結(jié)構(gòu)，因此，可以形成一種 多芯片偏移堆棧的結(jié)構(gòu)30。
請參照圖5A所示，本發(fā)明的一種多芯片偏移堆棧的結(jié)構(gòu)50。多芯片 偏移堆棧結(jié)構(gòu)50由多數(shù)個芯片500堆棧而成，其中芯片500上具有重設(shè) 置層400，故可將芯片上的焊墊312b設(shè)置于芯片焊線接合區(qū)320之上，因 此這種多芯片偏移堆棧結(jié)構(gòu)50以焊線接合區(qū)320的邊緣為對準(zhǔn)線來形成。 而多數(shù)個芯片500之間以高分子材料所形成的黏著層230來連接。此外， 在本發(fā)明的實施例中，形成多芯片偏移堆棧結(jié)構(gòu)50的最上面的芯片，可 以選擇保留焊墊312b的接點，如圖5B所示，以便與基板接合時，可有較
多的連接點，而形成此芯片結(jié)構(gòu)的方式如圖4B所示。同時，形成多芯片 偏移堆棧結(jié)構(gòu)50的最上面的芯片，也可以是另一個尺寸的芯片，例如一 個尺寸較小的芯片，如圖5C所示。再次要強調(diào)的是，對于上述形成多芯 片偏移堆棧結(jié)構(gòu)的芯片的焊墊設(shè)置或是芯片的尺寸大小，本發(fā)明并未加以 限制，只要能符合上述說明可形成多芯片偏移堆棧的結(jié)構(gòu)，均為本發(fā)明的 實施方式。此外，在本發(fā)明的其它實施例中，更可以在芯片500的其它邊 緣區(qū)域設(shè)置焊線接合區(qū)，例如在焊線接合區(qū)320的對邊或是相鄰兩側(cè)邊規(guī) 劃出焊線接合區(qū)。由于，這些實施例只是焊線接合區(qū)位置的改變，故相關(guān) 細(xì)節(jié)，在此不再多作贅述。
接著，本發(fā)明依據(jù)上述多芯片偏移堆棧結(jié)構(gòu)30及50還提出一種堆棧 式芯片封裝結(jié)構(gòu)，并且詳細(xì)說明如下。同時，在如下說明過程中，將以多 芯片偏移堆棧結(jié)構(gòu)50為例子進行，然而要強調(diào)的是，多芯片偏移堆棧結(jié) 構(gòu)30也適用本實施例所揭露的內(nèi)容。
首先，請參照圖6A及圖6B,為本發(fā)明堆棧式芯片封裝結(jié)構(gòu)的平面示 意圖。如圖6A及圖6B所示，堆棧式芯片封裝結(jié)構(gòu)為包括導(dǎo)線架600及 多芯片偏移堆棧結(jié)構(gòu)50所組成，其中導(dǎo)線架600由多數(shù)個成相對排列的 內(nèi)引腳群610、多數(shù)個外引腳群(未表示于圖上)以及芯片承座620所組 成，其中芯片承座620系設(shè)置于多數(shù)個相對排列的內(nèi)引腳群610之間，同 時多數(shù)個相對排列的內(nèi)引腳群610與芯片承座620也可以形成高度差。在 本實施例中，多芯片偏移堆棧結(jié)構(gòu)50設(shè)置在芯片承座620之上，并通過 黏著層230固接。而本發(fā)明的黏著層230也并未限定為前述的半固化膠， 此黏著層230的目的在于接合多芯片偏移堆棧結(jié)構(gòu)50與芯片承座620，因 此，只要是具有此功能的黏著材料，均為本發(fā)明實施方式，例如膠膜(die attached film)。然后，再通過金屬導(dǎo)線640將多芯片偏移堆棧結(jié)構(gòu)50與導(dǎo) 線架600的內(nèi)引腳群610連接。
繼續(xù)請參照圖6A及圖6B，在本發(fā)明的堆棧式芯片封裝結(jié)構(gòu)的導(dǎo)線架 600中，還進一步包括至少一個匯流架630 (busbar)設(shè)置于芯片承座620 與多數(shù)個相對排列的內(nèi)引腳群610之間，其中匯流架630可以釆用條狀設(shè) 置，如圖6A及圖6B所示；同時匯流架630也可以釆用環(huán)狀設(shè)置，如圖
7A及圖7B所示。此外，如前所述，在芯片500的焊線接合區(qū)320里的焊 墊312/344可以是單列排列，如圖6及圖7所示；也可以是雙列排列，如 圖8A及圖8B所示，本發(fā)明并未限制。
接著說明本發(fā)明使用匯流架630來達成金屬導(dǎo)線640跳線連接的過 程，請再參照圖6A。圖6A顯示一個將芯片500上的焊墊b及焊墊b'與內(nèi) 引腳6103及內(nèi)引腳6123連接的示意圖。很明顯地，本實施例可以利用匯 流架6301及匯流架6302作為轉(zhuǎn)接點，將焊墊b及焊墊b'與內(nèi)引腳6103 及內(nèi)引腳6123跳線連接，而不會產(chǎn)生金屬導(dǎo)線640相互跨越的情形。例 如，先以一條金屬導(dǎo)線640將芯片500上的焊墊b及焊墊b'先連接到匯流 架6301及匯流架6302上，然后再以另一條金屬導(dǎo)線640將匯流架6301 及匯流架6302與內(nèi)引腳6103及內(nèi)引腳6123連接。因此，可以達到將焊 墊b及焊墊b'與內(nèi)引腳6103及內(nèi)引腳6123完成連接，而避免將焊墊b直 接與內(nèi)引腳6103連接時，所必須跨越另一條連接焊墊c及內(nèi)引腳6102的 金屬導(dǎo)線640。而在另一實施例中，如圖6B所示，當(dāng)芯片500上有兩個 焊墊必須要迸行跳線連接時，即可使用多條匯流架630的結(jié)構(gòu)來達成。在 圖6B即是顯示一個將芯片500上的焊墊a及焊墊c與內(nèi)引腳6103及內(nèi)引 腳6101連接的示意圖。焊墊a可通過匯流架6301作為轉(zhuǎn)接點，以一條金 屬導(dǎo)線640來將焊墊a與匯流架6301連接，然后再以另一條金屬導(dǎo)線6仰 將匯流架6301與內(nèi)引腳6103連接；接著，焊墊c則是以匯流架6302作 為轉(zhuǎn)接點，并通過金屬導(dǎo)線640與內(nèi)引腳6101連接。此外，在導(dǎo)線架600 的另一側(cè)邊，可以將焊墊b'通過匯流架6303作為轉(zhuǎn)接點，以一條金屬導(dǎo) 線640來將焊墊b'與匯流架6303連接，然后再以另一條金屬導(dǎo)線6仰將 匯流架6303與內(nèi)引腳6123連接。因此，本發(fā)明通過導(dǎo)線架600中的匯流 架630來作為轉(zhuǎn)接點之結(jié)構(gòu)，在進行電路連接而必須跳線連接時，可以避 免金屬導(dǎo)線的交錯跨越，而造成不必要的短路，使得封裝完成的芯片產(chǎn)生 可靠度的問題，同時，具有匯流架630時，也可使得電路設(shè)計時可以更彈 性。而在圖7及圖8的實施例中，也可依匯流架630的結(jié)構(gòu)進行金屬導(dǎo)線 的連接。
另外，要再次強調(diào)，本發(fā)明的多芯片偏移堆棧結(jié)構(gòu)50固接于導(dǎo)線架
600上，其中多芯片偏移堆棧結(jié)構(gòu)50中的多數(shù)個芯片500，其可以是相同 尺寸及相同功能的芯片(例如內(nèi)存芯片)，或是多數(shù)個芯片500中的芯 片尺寸及功能不相同(例如最上層的芯片是驅(qū)動芯片而其它的芯片則是 內(nèi)存芯片)，如圖2E及圖5C所示。而對于多芯片偏移堆棧的芯片尺寸或 是芯片功能等，并非本發(fā)明的特征，在此便不再贅述。
接著請參照圖9 ，為本發(fā)明多芯片偏移堆棧封裝結(jié)構(gòu)的剖面示意圖(即 圖6A沿AA線段或圖7A沿BB線段的剖面示意圖)。如圖9所示，導(dǎo)線 架600與多芯片偏移堆棧結(jié)構(gòu)50之間由多數(shù)條金屬導(dǎo)線640來連接，其 中導(dǎo)線架600由多數(shù)個相對排列的內(nèi)引腳群610、多數(shù)個外引腳群(未表 示于圖上)以及芯片承座620所組成，而芯片承座620設(shè)置于多數(shù)個相對 排列的內(nèi)引腳群610之間，且與多數(shù)個相對排列的內(nèi)引腳群610形成高度 差，以及至少一條匯流架630設(shè)置于內(nèi)引腳群610與芯片承座620之間； 在本實施例中的匯流架630是與芯片承座620成共平面的設(shè)置。金屬導(dǎo)線 640以引線接合制造工藝將金屬導(dǎo)線640a的一端連接于芯片500a的第一 焊墊312a或第三焊墊344 (例如上述圖3中第一焊墊312a或第三焊墊 344)，而金屬導(dǎo)線640a的另一端則連接于芯片結(jié)構(gòu)500b的第一焊墊312a 或第三焊墊344;接著，將金屬導(dǎo)線640b的一端連接于芯片500b的第一 焊墊312a或第三焊墊344上，然后再將金屬導(dǎo)線600b的另一端連接至芯 片500c的第一焊墊312a或第三焊墊344上；接著再重復(fù)金屬導(dǎo)線640a 及640b的過程，以金屬導(dǎo)線640c來將芯片500c與芯片500d完成電連接； 再接著，以金屬導(dǎo)線640d將芯片500a與導(dǎo)線架600的多數(shù)個相對排列的 內(nèi)引腳群610完成電連接。如此一來，通過金屬導(dǎo)線640a、 640b、 640c 及640d等逐層完成連接后，便可以將芯片500a、 500b、 500c及500d電 連接于導(dǎo)線架600，其中這些金屬導(dǎo)線640的材質(zhì)可以使用金。
同時，由于本實施例的導(dǎo)線架600上設(shè)置有匯流架630，其可作為包 括電源接點、接地接點或信號接點之電連接。例如，當(dāng)以匯流架630 作為電路連接的轉(zhuǎn)接點時，故可將金屬導(dǎo)線640e的一端連接于芯片500a 的焊墊(例如焊墊b')上，而金屬導(dǎo)線640e的另一端連接至匯流架(例 如匯流架6302)上，然后再由金屬導(dǎo)線640h來將匯流架6302連接至某 一個內(nèi)引腳(例如內(nèi)引腳6122)上。此外，多芯片偏移堆棧結(jié)構(gòu)50最 上層的芯片500d，其也可再將其上的多數(shù)個焊墊設(shè)置于芯片的另一側(cè)邊 上，如圖2D及圖5B所示。故在芯片500d的另一側(cè)邊，則可通過多數(shù)條 金屬導(dǎo)線640f來將芯片500d (例如焊墊a)與內(nèi)引腳群610 (例如內(nèi) 引腳6122)連接。然后將金屬導(dǎo)線640g的一端連接于芯片500d之焊墊(例 如焊墊b)上，而金屬導(dǎo)線640g之另一端連接至匯流架(例如匯流架 6301)之上，然后再由金屬導(dǎo)線640i將匯流架6301連接至某一個內(nèi)引腳 (例如內(nèi)引腳6103)上。
另外，還要強調(diào)的是，芯片500b直接堆棧于芯片500a上，兩者間以 高分子材料作為黏著層來固接在一起，并且芯片500b是堆棧于芯片500a 的焊線接合區(qū)320以外的區(qū)域，是以后續(xù)引線接合制造工藝能夠順利地進 行。此外，本實施例并未限制金屬導(dǎo)線640的引線接合制造工藝，故其也 可以選擇由芯片500d上的焊墊向芯片500a的方向來依序連接，最后再將 芯片500a與導(dǎo)線架600連接。
接著請參照圖10，本發(fā)明沿圖6A沿AA線段或沿圖7ABB線段剖面 的多芯片偏移堆棧結(jié)構(gòu)的另一實施例的剖面示意圖。如圖10所示，導(dǎo)線 架600與多芯片偏移堆棧結(jié)構(gòu)50之間由多數(shù)條金屬導(dǎo)線640來連接，其 中導(dǎo)線架600系由多數(shù)個相對排列的內(nèi)引腳群610、多數(shù)個外引腳群(未 表示于圖上)以及芯片承座620所組成，而芯片承座620設(shè)置于多數(shù)個相 對排列的內(nèi)引腳群610之間，且與多數(shù)個相對排列的內(nèi)引腳群610形成高 度差，以及至少一條設(shè)置在內(nèi)引腳群610與芯片承座620之間的匯流架 630，特別的是在本實施例中的匯流架630是與內(nèi)引腳群610成共平面的 設(shè)置。接著，當(dāng)多芯片偏移堆棧結(jié)構(gòu)50與導(dǎo)線架600接合后，即進行導(dǎo) 線架600與多芯片偏移堆棧結(jié)構(gòu)50之間的引線接合連接，由于將導(dǎo)線架 600與多芯片偏移堆棧結(jié)構(gòu)50以金屬導(dǎo)線640連接的過程與上述實施例相 同，且引線接合制造工藝并非本發(fā)明的特征，在此便不再贅述。同時，由 于本實施例的導(dǎo)線架600上設(shè)置有匯流架630，因此也可以通過金屬導(dǎo)線 640的連接，用以作為包括電源接點、接地接點或信號接點的電連接。
再接著請再參照圖11 ，本發(fā)明沿圖6A沿AA線段或沿圖7ABB線段
剖面的多芯片偏移堆棧結(jié)構(gòu)的另一實施例的剖面示意圖。圖11與圖9及 圖10的導(dǎo)線架600與多芯片偏移堆棧結(jié)構(gòu)50之間的結(jié)構(gòu)近似相同，其中 的差異僅在于匯流架630的設(shè)置高度不相同，其中圖11中的匯流架630 設(shè)置于導(dǎo)線架600的內(nèi)引腳群610與芯片承座620之間，并且匯流架630 與內(nèi)引腳群610及芯片承座620三者之間具有高度差。同樣的，當(dāng)多芯片 偏移堆棧結(jié)構(gòu)50與導(dǎo)線架600接合后，進行金屬導(dǎo)線640的引線接合連 接，由于將導(dǎo)線架600與多芯片偏移堆棧結(jié)構(gòu)50以金屬導(dǎo)線640連接的 過程與上述實施例相同，且引線接合制造工藝并非本發(fā)明的特征，在此便 不再贅述。同時，由于本實施例的導(dǎo)線架600上設(shè)置有匯流架630，可用
來作為包括電源接點、接地接點或信號接點的電連接。
接著再請參照圖12所示，本發(fā)明沿圖6A沿AA線段或沿圖7A BB
線段剖面的多芯片偏移堆棧結(jié)構(gòu)的另一實施例的剖面示意圖。在本實施例 中的導(dǎo)線架600為由多數(shù)個相對排列的內(nèi)引腳群610、多數(shù)個外引腳群(未 表示于圖上)以及芯片承座620所組成，而芯片承座620設(shè)置于多數(shù)個相 對排列的內(nèi)引腳群610之間，且與多數(shù)個相對排列的內(nèi)引腳群610形成共 平面的結(jié)構(gòu)，以及至少一條^:置在內(nèi)引腳群610與芯片承座620之間的匯 流架630，其中匯流架630與內(nèi)引腳群610與芯片承座620之間會形成高 度差。同樣的，當(dāng)多芯片偏移堆棧結(jié)構(gòu)50與導(dǎo)線架600接合后，進行金 屬導(dǎo)線640的引線接合連接，由于將導(dǎo)線架600與多芯片偏移堆棧結(jié)構(gòu)50 以金屬導(dǎo)線640連接的過程與上述實施例相同，且引線接合制造工藝并非 本發(fā)明的特征，在此便不再贅述。同時，由于本實施例的導(dǎo)線架600上設(shè) 置有匯流架630，其可作為包括電源接點、接地接點或信號接點之電連 接。
通過以上說明，本發(fā)明中所述的實施例并未限制堆棧芯片500的數(shù)量， 凡所術(shù)技術(shù)領(lǐng)域的技術(shù)人員應(yīng)可依據(jù)上述所揭露的方法，而制作出具有三 個以上的芯片500的堆棧式芯片封裝結(jié)構(gòu)。同時，本發(fā)明的多芯片偏移堆 棧結(jié)構(gòu)50的堆棧方向也不限定實施例中所揭露者，其也可將芯片500的 堆棧方向以相對于先前實施例中所揭露的方向進行偏移量的堆棧，如圖13 所示。至于圖13中的多芯片偏移堆棧結(jié)構(gòu)70之間的芯片接合方式、堆棧
式芯片結(jié)構(gòu)70與導(dǎo)線架600接合方式以及使用金屬導(dǎo)線640連接多芯片 偏移堆棧結(jié)構(gòu)70與導(dǎo)線架600方式等等，均與先前所述實施例相同，在 此便不再贅述。
由于導(dǎo)線架600上的內(nèi)引腳群610是相對排列的，故本發(fā)明更提出一 種將不同方向的多芯片偏移堆棧結(jié)構(gòu)50、 70共同設(shè)置于導(dǎo)線架600的芯 片承座620上，如圖14所示。同樣的，圖14中的多芯片偏移堆棧結(jié)構(gòu) 50、 70與導(dǎo)線架600接合的方式以及以金屬導(dǎo)線640來連接多芯片偏移堆 棧結(jié)構(gòu)50、 70與導(dǎo)線架600方式，均與先前所述實施例相同，在此便不 再贅述。同時，由于本實施例的導(dǎo)線架600上設(shè)置有匯流架630，可用來 作為包括電源接點、接地接點或信號接點的電連接；而此匯流架630 的設(shè)置位置則可以包括前述圖9至圖12的實施方式。
顯然地，依照上面實施例中的描述，本發(fā)明可能有許多的修正與差異。 因此需要在其附加的權(quán)利要求項的范圍內(nèi)加以理解，除了上述詳細(xì)的描述 外，本發(fā)明還可以廣泛地在其它的實施例中施行。上述僅為本發(fā)明的較佳 實施例而已，并非用以限定本發(fā)明的權(quán)利要求；凡其它未脫離本發(fā)明所揭 示的精神下所完成的等效改變或修飾，均應(yīng)包含在下述權(quán)利要求范圍內(nèi)。
權(quán)利要求
1.一種于導(dǎo)線架設(shè)置有匯流架的堆棧式封裝結(jié)構(gòu)，包含導(dǎo)線架，由多數(shù)個相對排列的內(nèi)引腳群、多數(shù)個外引腳群以及芯片承座所組成，其中該芯片承座設(shè)置于該多數(shù)個相對排列的內(nèi)引腳群之間，且與該多數(shù)個相對排列的內(nèi)引腳群形成高度差；多芯片偏移堆棧結(jié)構(gòu)，由多數(shù)個芯片堆棧而成，該多芯片偏移堆棧結(jié)構(gòu)設(shè)置于該芯片承座上且與該多數(shù)個相對排列的內(nèi)引腳群形成電連接；及封裝體，包覆該多芯片偏移堆棧結(jié)構(gòu)及該導(dǎo)線架，該多數(shù)個外引腳群伸出于該封裝體外；其中該導(dǎo)線架中包括至少一個匯流架，設(shè)置于該多數(shù)個相對排列的內(nèi)引腳群與該芯片承座之間。
2. 根據(jù)權(quán)利要求l所述的封裝結(jié)構(gòu)，其特征是該匯流架與該芯片承座形成共平面。
3. 根據(jù)權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征是該匯流架與內(nèi)引腳群形成共平面。
4. 根據(jù)權(quán)利要求l所述的封裝結(jié)構(gòu)，其特征是該匯流架與該多數(shù)個相對排列的內(nèi)引腳群與該芯片承座形成高度差。
5. 根據(jù)權(quán)利要求1所述的封裝結(jié)構(gòu)，其中該匯流架為環(huán)狀排列。
6. 根據(jù)權(quán)利要求1所述的根據(jù)權(quán)利要求1所述的封裝結(jié)構(gòu)，其中該匯流架為條狀排列。
7. 根據(jù)權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征是該多芯片偏移堆棧結(jié)構(gòu)可選擇性地與部分該匯流架電連接。
8. 根據(jù)權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征是該多芯片偏移堆棧結(jié)構(gòu)中的每一該芯片包括芯片本體，具有焊線接合區(qū)域，該焊線接合區(qū)域鄰近于該芯片本體的單一側(cè)邊或相鄰兩側(cè)邊，其中該芯片本體具有多個位于該焊線接合區(qū)域內(nèi)的第一焊墊以及多個位于該焊線接合區(qū)域外的第二焊墊；第一保護層，設(shè)置于該芯片本體上，其特征是該第一保護層具有 多個第一開口，以暴露出上述這些第一焊墊與上述這些第二焊墊；重設(shè)置線路層，設(shè)置于該第一保護層上，其特征是該重設(shè)置線路 層從上述這些第二焊墊延伸至該焊線接合區(qū)域內(nèi)，而該重設(shè)置線路層 具有多個位于該焊線接合區(qū)域內(nèi)的第三焊墊；以及第二保護層，覆蓋于該重設(shè)置線路層上，其中該第二保護層具有 多個第二開口，以暴露出上述這些第一焊墊以及上述這些第三焊墊。
9.一種于導(dǎo)線架設(shè)置有匯流架的堆棧式封裝結(jié)構(gòu)，包含導(dǎo)線架，由多數(shù)個外引腳群、多數(shù)個相對排列的內(nèi)弓l腳群以及芯片承 座所組成，其中該芯片承座設(shè)置于該多數(shù)個相對排列的內(nèi)引腳群之間，且 與該多數(shù)個相對排列的內(nèi)引腳群形成高度差；多數(shù)個多芯片偏移堆棧結(jié)構(gòu)，設(shè)置于該芯片承座上且與該多數(shù)個相對 排列的內(nèi)引腳群形成電連接；及封裝體，包覆該多數(shù)個多芯片偏移堆棧結(jié)構(gòu)及該導(dǎo)線架，該多數(shù)個外 引腳群伸出于該封裝體外；其中該導(dǎo)線架中包括至少一個匯流架，設(shè)置于該多數(shù)個相對排列的內(nèi) 引腳群與該芯片承座之間。
10. 根據(jù)權(quán)利要求9所述的封裝結(jié)構(gòu)，其特征是該匯流架與該芯片 承座形成共平面。
11. 根據(jù)權(quán)利要求9所述的封裝結(jié)構(gòu)，其特征是該匯流架與內(nèi)引腳 群形成共平面。
12. 根據(jù)權(quán)利要求9所述的封裝結(jié)構(gòu)，其特征是該匯流架與該多數(shù) 個相對排列的內(nèi)引腳群與該芯片承座形成高度差。
13. 根據(jù)權(quán)利要求9所述的封裝結(jié)構(gòu)，其特征是該匯流架為環(huán)狀排列。
14. 根據(jù)權(quán)利要求9所述的封裝結(jié)構(gòu)，其特征是該匯流架為條狀排列。
全文摘要
本發(fā)明提供一種于導(dǎo)線架設(shè)置有匯流架的堆棧式芯片封裝結(jié)構(gòu)，包含一個由多數(shù)個相對排列的內(nèi)引腳群、多數(shù)個外引腳群以及芯片承座所組成導(dǎo)線架，其中芯片承座設(shè)置于多數(shù)個相對排列的內(nèi)引腳群之間，且與多數(shù)個相對排列的內(nèi)引腳群形成高度差；堆棧式芯片裝置由多數(shù)個芯片堆棧形成，設(shè)置于芯片承座上且多數(shù)個芯片與多數(shù)個相對排列的內(nèi)引腳群形成電連接；以及一個封裝體，用以包覆堆棧式芯片裝置及導(dǎo)線架；其中導(dǎo)線架中包括至少一個匯流架，設(shè)置于多數(shù)個相對排列的內(nèi)引腳群與芯片承座之間。
文檔編號H01L25/00GK101170103SQ200610140988
公開日2008年4月30日 申請日期2006年10月25日 優(yōu)先權(quán)日2006年10月25日
發(fā)明者杜武昌, 沈更新 申請人:南茂科技股份有限公司;百慕達南茂科技股份有限公司