專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具備柵電極和虛擬柵電極的半導(dǎo)體裝置及其制造方法。
背景技術(shù)：
近年來(lái)，隨著半導(dǎo)體集成電路的高集成化及其工作的高速化，較大地左右半導(dǎo)體集成電路的MIS晶體管的柵電極的尺寸控制越來(lái)越重要。但是，在半導(dǎo)體集成電路內(nèi)一定混合有MIS晶體管密集存在的部分和孤立存在的部分。這種MIS晶體管配置的疏密對(duì)MIS晶體管的柵電極的加工工藝?yán)缯障嘀瓢婀ば?光刻工序)或蝕刻工序帶來(lái)影響，會(huì)使加工后的柵電極尺寸的偏差增加。此外，在形成MIS晶體管后，堆積在該MIS晶體管上的層間絕緣膜由CMP(Chemical Mechanical Polishing)法被平坦化，但被平坦化后的層間絕緣膜的厚度較大地依賴于配置在層間絕緣膜下的晶體管的密度。
為了解決上述不良情況，提出了例如通過(guò)將虛擬柵電極均勻地配置在半導(dǎo)體裝置中，而抑制實(shí)際的電路工作中不需要的上述那樣的工藝偏差的方法。
圖6(a)、(b)是表示特開(kāi)2000-112114(專利文獻(xiàn)1)中所公開(kāi)的現(xiàn)有的柵電極的形成方法的圖。如圖6(a)、(b)所示，通過(guò)在柵電極的周?chē)渲锰摂M柵電極，能夠使包括虛擬柵電極的所有的柵電極的配置狀況相同，能夠抑制柵極尺寸的偏差。
此外，在通過(guò)CMP法將堆積在MIS晶體管上的層間絕緣膜平坦化時(shí)，為了使平坦化后的層間絕緣膜的厚度均勻，而大范圍利用配置虛擬柵電極并減小每個(gè)區(qū)域的柵電極密度的差的方法。
另一方面，為了實(shí)現(xiàn)半導(dǎo)體裝置的更高速的工作，頻繁使用實(shí)現(xiàn)柵電極的低電阻化且有助于晶體管特性的穩(wěn)定化的金屬或其合金。由于這些材料從冶金學(xué)的角度對(duì)熱以及藥品穩(wěn)定、低電阻且可靠性高，因此對(duì)半導(dǎo)體集成電路的集成度的提高以及電路工作的高速化有較大貢獻(xiàn)。使用這種金屬的技術(shù)的一例為硅化物化技術(shù)，近年來(lái)該硅化物化技術(shù)在制造半導(dǎo)體裝置時(shí)被大范圍地應(yīng)用。
但是，在具備上述的虛擬電極且利用硅化物化技術(shù)的半導(dǎo)體裝置中，會(huì)有電路工作所必需的柵電極和電路工作不需要的虛擬柵電極鄰接配置的情況。這些柵電極和虛擬柵電極的上部均被硅化物化，但如果被硅化物化，則作為柵電極材料的多晶硅的體積增加，因此柵電極以及虛擬柵電極的上部變?yōu)榕蛎浀男螤?，柵電極和虛擬柵電極容易短路。在柵電極和虛擬柵電極電連接的情況下，作為連接部分的硅化物也為低電阻，半導(dǎo)體裝置的工作中產(chǎn)生不良情況的可能性變大。但是，由于每年?yáng)烹姌O的尺寸以及柵電極之間的間隔被縮小且對(duì)微小的柵電極難以控制硅化物的反應(yīng)量，因此柵電極和虛擬柵電極之間產(chǎn)生短路的可能性變高。
專利文獻(xiàn)特開(kāi)2000-112114號(hào)公報(bào)。

發(fā)明內(nèi)容
本發(fā)明正是鑒于上述情況提出的，其目的在于提供一種抑制柵電極和虛擬柵電極之間的短路的產(chǎn)生的半導(dǎo)體裝置及其制造方法。
本發(fā)明的第一半導(dǎo)體裝置，具備半導(dǎo)體基板；MIS晶體管，其具有設(shè)置在半導(dǎo)體基板上的柵極絕緣膜和在柵極絕緣膜上至少上部被硅化物化的柵電極；和虛擬晶體管，其具有設(shè)置在半導(dǎo)體基板的上方且沒(méi)有被硅化物化的由硅構(gòu)成的虛擬柵電極。
根據(jù)該結(jié)構(gòu)，由于虛擬柵電極沒(méi)有被硅化物化，因此能夠防止虛擬柵電極的上部與柵電極的被硅化物化的部分連接。即能夠防止柵電極和與該柵電極鄰接的虛擬柵電極之間發(fā)生短路，因此可高成品率地制造且能提高可靠性。
在本發(fā)明地第一半導(dǎo)體裝置中，柵電極整體也可不被硅化物化，此時(shí)，工作時(shí)通過(guò)防止柵電極的空乏化等，能夠提高性能。此外，在柵電極整體被硅化物化時(shí)，與柵電極的體積被硅化物化前相比，體積增加較多，但由于虛擬柵電極沒(méi)有被硅化物化，因此可抑制柵電極和虛擬柵電極之間的短路的產(chǎn)生。
另外，優(yōu)選被硅化物化的柵電極，為Ni硅化物或Co硅化物等硅與高熔點(diǎn)金屬反應(yīng)而形成的金屬硅化物。
本發(fā)明的第二半導(dǎo)體裝置，具備半導(dǎo)體基板；MIS晶體管，其具有設(shè)置在半導(dǎo)體基板上的柵極絕緣膜、在柵極絕緣膜上至少上部被硅化物化的柵電極和設(shè)置在柵電極的側(cè)面上的第一側(cè)壁；第二側(cè)壁，其被設(shè)置在半導(dǎo)體基板的上方，由與第一側(cè)壁相同的材料構(gòu)成并形成有凹部。
根據(jù)該結(jié)構(gòu)，由于虛擬柵電極自體被去除，因此即使在柵電極被硅化物化的情況下，柵電極和虛擬柵電極之間也不會(huì)產(chǎn)生短路。
本發(fā)明的第一半導(dǎo)體裝置的制造方法，具備工序(a)，在半導(dǎo)體基板上以?shī)A持柵極絕緣膜的形態(tài)形成由硅構(gòu)成的柵電極，并且?jiàn)A持虛擬柵極絕緣膜或者元件分離用絕緣膜而形成由硅構(gòu)成的虛擬柵電極；工序(b)，至少在柵電極上形成金屬膜；工序(c)，對(duì)半導(dǎo)體基板實(shí)施熱處理，使柵電極和金屬膜起反應(yīng)，至少對(duì)柵電極的上部進(jìn)行硅化物化，在工序(c)中，虛擬柵電極沒(méi)有被硅化物化。
根據(jù)該方法，由于工序(c)中虛擬柵電極沒(méi)有被硅化物化，因此能夠防止虛擬柵電極膨脹且與柵電極發(fā)生短路。
也可在工序(a)后且工序(b)前具有形成至少覆蓋虛擬柵電極的掩模的工序(d)，在工序(b)中，在使柵電極露出且虛擬柵電極不露出的狀態(tài)下在柵電極以及半導(dǎo)體基板上形成金屬膜。根據(jù)該方法，為了對(duì)柵電極進(jìn)行硅化物化，在半導(dǎo)體基板上形成金屬膜時(shí)虛擬柵電極不露出，因此能夠可靠地防止虛擬柵電極的硅化物化。因此，能夠防止柵電極和與其鄰接的虛擬柵電極之間產(chǎn)生短路。從而，根據(jù)該方法，可高成品率地制造半導(dǎo)體裝置。
(發(fā)明效果)根據(jù)本發(fā)明相關(guān)的半導(dǎo)體裝置及其制造方法，在至少上部被硅化物化的柵電極的附近配置虛擬柵電極的情況下，由于虛擬柵電極沒(méi)有被硅化物化，因此防止柵電極和虛擬柵電極電連接。從而，在工作時(shí)電流不從柵電極向虛擬柵電極流動(dòng)，可使MIS晶體管正常工作。


圖1(a)～(d)是表示本發(fā)明的第一實(shí)施方式相關(guān)的半導(dǎo)體裝置的制造方法的剖面圖。
圖2(a)～(e)是表示本發(fā)明的第二實(shí)施方式相關(guān)的半導(dǎo)體裝置的制造方法的剖面圖。
圖3(a)～(e)是表示本發(fā)明的第三實(shí)施方式相關(guān)的半導(dǎo)體裝置的制造方法的剖面圖。
圖4(a)～(c)是表示本發(fā)明的第四實(shí)施方式相關(guān)的半導(dǎo)體裝置的制造方法的剖面圖。
圖5(a)～(c)是表示本發(fā)明的第五實(shí)施方式相關(guān)的半導(dǎo)體裝置的制造方法的剖面圖。
圖6(a)、(b)是表示現(xiàn)有的柵電極的形成方法的圖。
圖中1-半導(dǎo)體基板；2-元件分離區(qū)域；3-第一絕緣膜；3a-柵極絕緣膜；3b、3c-虛擬柵極絕緣膜；4-多晶硅膜；4a、13-柵電極；4b、4c-虛擬柵電極；5-第二絕緣膜；5a-柵極上絕緣膜；5b、5c-虛擬柵極上絕緣膜；6a、6b、6c-擴(kuò)展區(qū)域；7a、7b、7c-雜質(zhì)擴(kuò)散層；7b-虛擬柵電極；8a、8b、8c-側(cè)壁；9-抗蝕掩模；10-硅化物膜；11-氮化物膜；12、14-氧化硅膜；20-柵極硅化物膜；30-金屬膜；32-、34-掩模；50-元件形成區(qū)域；51-虛擬元件形成區(qū)域。
具體實(shí)施例方式
(第一實(shí)施方式)參照附圖，對(duì)本發(fā)明的第一實(shí)施方式進(jìn)行說(shuō)明。
圖1(a)～(d)為表示本發(fā)明的第一實(shí)施方式相關(guān)的半導(dǎo)體裝置的制造方法的剖面圖。另外，在以下的說(shuō)明書(shū)中，所謂“虛擬柵電極”是指半導(dǎo)體裝置中與電路工作沒(méi)有關(guān)系的柵電極。如上所述，虛擬柵電極具有為了使柵電極良好地完成而設(shè)置的情況和在平坦化層間絕緣膜時(shí)為了使層間絕緣膜的上面平坦化而設(shè)置的情況。為了使柵電極良好地完成而設(shè)置的情況的虛擬柵電極的柵極長(zhǎng)度多小于10μm，用于使層間絕緣膜的厚度均勻的虛擬柵電極的柵極長(zhǎng)度多為10μm。在本實(shí)施方式中，對(duì)上部具有被硅化物化的柵電極的MIS晶體管，和具有柵極長(zhǎng)度小于10μm且沒(méi)有被硅化物化的虛擬柵電極的虛擬晶體管的半導(dǎo)體裝置的制造方法進(jìn)行說(shuō)明。
首先，如圖1(a)所示，例如在由硅構(gòu)成的半導(dǎo)體基板1上，通過(guò)淺溝分離(Shallow Trench IsolationSTI)法有選擇地形成元件分離區(qū)域(元件分離用絕緣膜)2，形成由各元件分離區(qū)域所包圍的活性區(qū)域。接下來(lái)，在半導(dǎo)體基板1上通過(guò)熱氧化法形成膜厚例如為2nm的例如由硅氧化物構(gòu)成的第一絕緣膜3。接下來(lái)，通過(guò)化學(xué)氣相淀積(CVDChemical VaporDeposition)法，在第一絕緣膜3上形成膜厚例如為100nm的多晶膜4。之后，在多晶硅膜4的上面通過(guò)采用TEOS(tetra-ethyl-ortho-silicate)的CVD法形成膜厚為20nm的第二絕緣膜5。在此，圖中的符號(hào)50為元件形成區(qū)域，符號(hào)51為虛擬元件形成區(qū)域。圖1中所示的例子中，虛擬元件形成區(qū)域51至少包括一部分元件分離區(qū)域2和活性區(qū)域的一部分。
接下來(lái)，如圖1(b)所示，通過(guò)光刻以及蝕刻對(duì)聚硅膜4以及第一絕緣膜3形成圖案并在半導(dǎo)體基板1的活性區(qū)域上分別形成柵極絕緣膜3a以及柵電極4a、虛擬柵極絕緣膜3b以及虛擬柵電極4b。與此同時(shí)，在元件分離區(qū)域2上形成虛擬柵電極4c。柵電極4a、虛擬柵電極4b以及虛擬柵電極4c的柵極長(zhǎng)度分別為60nm、60nm、5μm左右。此外，在該工序中，也去除第二絕緣膜5的一部分并在柵電極4a上形成柵極上絕緣膜5a，在虛擬柵電極4b、4c上分別形成虛擬柵極上絕緣膜5b、5c。
接下來(lái)，通過(guò)離子注入法以例如加速能量3kev、注入劑量1.3×1015cm-2向半導(dǎo)體基板1注入砷離子，在半導(dǎo)體基板1中位于柵電極4a的兩側(cè)的區(qū)域中形成n型的擴(kuò)展區(qū)域6a，在位于虛擬柵電極4b的兩側(cè)的區(qū)域中形成n型的擴(kuò)展區(qū)域6b，在位于虛擬柵電極4c的兩側(cè)的區(qū)域中形成n型的擴(kuò)展區(qū)域6c。接下來(lái)，通過(guò)采用TEOS的CVD法在基板上形成膜厚為約13nm的氧化硅膜后，通過(guò)CVD法形成膜厚為50nm的氮化硅膜。之后，進(jìn)行氧化硅膜以及氮化硅膜的蝕刻，分別在柵電極4a、虛擬柵電極4b、4c的兩側(cè)面上形成各個(gè)寬度為大約45nm的側(cè)壁8a、8b、8c。接下來(lái)，分別將柵電極4a以及側(cè)壁8a、虛擬柵電極4b以及側(cè)壁8b、虛擬柵電極4c以及側(cè)壁8c作為掩模，通過(guò)向半導(dǎo)體基板1的各活性區(qū)域注入砷離子，分別形成n型的雜質(zhì)擴(kuò)散層7a、7b、7c。此時(shí)的砷離子的加速能量例如為20kev、注入劑量為4.0×1015cm-2。圖1(b)所示的例子中，在與虛擬柵電極4b鄰接設(shè)置的柵電極4a的側(cè)方形成的雜質(zhì)擴(kuò)散層7a的一方成為與在虛擬柵電極4b的側(cè)方形成的雜質(zhì)擴(kuò)散層7b的一方相同的雜質(zhì)擴(kuò)散層。另外，雜質(zhì)擴(kuò)散層7a成為源極/漏極區(qū)域。
接下來(lái)，如圖1(c)所示，在半導(dǎo)體基板1的整個(gè)上面上涂敷抗蝕掩模后，通過(guò)光刻對(duì)元件形成區(qū)域50進(jìn)行開(kāi)口，形成覆蓋虛擬元件形成區(qū)域51的抗蝕掩模9。接下來(lái)，進(jìn)行采用抗蝕掩模9的干性蝕刻，去除設(shè)置在柵電極4a的上面的柵極上絕緣膜5a。
接下來(lái)，如圖1(d)所示，在去除抗蝕掩模9后，在半導(dǎo)體基板1的整個(gè)上面上，通過(guò)濺射法等形成由鈷(Co)或鎳(Ni)等的高熔點(diǎn)金屬構(gòu)成的膜厚為5～40nm左右的金屬膜。接下來(lái)，以例如320℃左右對(duì)半導(dǎo)體裝置實(shí)施熱處理。之后，去除金屬膜中沒(méi)有起硅化物反應(yīng)的未反應(yīng)部分。由此，在形成在半導(dǎo)體基板1的元件形成區(qū)域50上的柵電極4a上形成柵極硅化物膜20。另外，在雜質(zhì)擴(kuò)散層7a、7b、7c上分別形成硅化物膜20。根據(jù)以上工序，制造具備具有柵電極4a以及硅化物膜20的MIS晶體管、具有虛擬柵電極4b的第一虛擬晶體管以及具有虛擬柵電極4c的第二虛擬晶體管的半導(dǎo)體裝置。
根據(jù)本實(shí)施方式的制造方法，能夠不將虛擬柵電極4b、4c硅化物化而將柵電極4a的上部硅化物化。因此，在被微細(xì)化且具有MIS晶體管的半導(dǎo)體集成電路的半導(dǎo)體裝置中，即使在與設(shè)置有硅化物膜的柵電極鄰接而設(shè)置有虛擬柵電極的情況下，也能防止柵電極和虛擬柵電極電短路。因此，根據(jù)本實(shí)施方式的方法，能夠降低柵電極和雜質(zhì)擴(kuò)散層的接觸電阻，且能制造可靠性高的半導(dǎo)體裝置。
通過(guò)上述方法制造的本實(shí)施方式的半導(dǎo)體裝置，如圖1(d)所示，具備形成有活性區(qū)域和包圍活性區(qū)域的元件分離區(qū)域2的半導(dǎo)體基板1、形成在半導(dǎo)體基板1的活性區(qū)域上的MIS晶體管以及第一虛擬晶體管、形成在半導(dǎo)體基板1的元件分離區(qū)域2上的第二虛擬晶體管。
MIS晶體管具有形成在半導(dǎo)體基板1上的柵極絕緣膜3a；形成在柵極絕緣膜3a上的柵電極4a；形成在柵電極4a上的Co硅化物或由Ni硅化物等的金屬硅化物構(gòu)成的柵極硅化物膜20；形成在柵電極4a的側(cè)面上的側(cè)壁8a；在半導(dǎo)體基板1中位于側(cè)壁8a的兩側(cè)的區(qū)域中所形成的雜質(zhì)擴(kuò)散層7a以及在雜質(zhì)擴(kuò)散層7a上形成的硅化物膜10。
第一虛擬晶體管，具有形成在半導(dǎo)體基板1上的虛擬柵極絕緣膜3b；形成在虛擬柵極絕緣膜3b上的虛擬柵電極4b；形成在虛擬柵電極4b上的虛擬柵極上絕緣膜5b；形成在虛擬柵電極4b的側(cè)面上的側(cè)壁8b；和在半導(dǎo)體基板1中位于側(cè)壁8b的兩側(cè)的區(qū)域中形成的雜質(zhì)擴(kuò)散層7b；和形成在雜質(zhì)擴(kuò)散層7b上的側(cè)壁膜10。此外，第二虛擬晶體管，在虛擬柵電極4c形成在元件分離區(qū)域2上這點(diǎn)與第一虛擬晶體管不同，但在虛擬柵電極4c的上面沒(méi)有形成硅化物膜這點(diǎn)與第一虛擬晶體管相同。通常電氣信號(hào)不會(huì)輸入到虛擬柵電極4b、4c，第一虛擬晶體管以及第二虛擬晶體管不會(huì)工作。
另外，在本實(shí)施方式中，半導(dǎo)體裝置以具有用于改善柵電極的完成結(jié)果的虛擬柵電極的例子進(jìn)行了說(shuō)明，但在制作具有柵極長(zhǎng)度為10μm以上的、用于使層間絕緣膜的膜厚均勻的虛擬柵電極的半導(dǎo)體裝置時(shí)也能適用同樣的方法。
此外，在本實(shí)施方式的制造方法中，通過(guò)圖1(b)所示的工序也可在雜質(zhì)擴(kuò)散層7a、7b、7c的形成后進(jìn)行雜質(zhì)擴(kuò)散層的硅化物化。此時(shí)，可使柵極硅化物膜20的膜厚與硅化物膜10的膜厚成為不同的厚度。
此外，圖1(b)中所形成的柵電極4a以及虛擬柵電極4b、4c也可由硅構(gòu)成，除了多晶硅外也可由非結(jié)晶硅構(gòu)成。
另外，在本實(shí)施方式或以后的實(shí)施方式的說(shuō)明中，采樣部件的厚度或?qū)挾鹊人e出的值為實(shí)施方式的一例，當(dāng)然在本發(fā)明的范圍內(nèi)也可適當(dāng)?shù)刈兏@些值。
(第二實(shí)施方式)圖2(a)～(e)是表示本發(fā)明的第二實(shí)施方式相關(guān)的半導(dǎo)體裝置的制造方法的剖面圖。該圖中，對(duì)與第一實(shí)施方式的半導(dǎo)體裝置相同的部件賦予相同的符號(hào)，并簡(jiǎn)略化說(shuō)明。
首先，在圖2(a)所示的工序中，與第一實(shí)施方式中的圖1(a)所示的工序相同，在半導(dǎo)體基板1上選擇性地形成元件分離區(qū)域2，形成被各元件分離區(qū)域包圍的活性區(qū)域。接下來(lái)，堆積膜厚例如為2nm的第一絕緣膜3和膜厚例如為100nm的多晶硅膜4。之后，在多晶硅膜4的上面堆積膜厚為20nm的第二絕緣膜5。
接下來(lái)，在圖2(b)所示的工序中，與圖1(b)所示的工序相同，在半導(dǎo)體基板1的活性區(qū)域上分別形成柵極絕緣膜3a以及柵電極4a、虛擬柵極絕緣膜3b以及虛擬柵電極4b。與此同時(shí)，在元件分離區(qū)域2上形成虛擬柵電極4c。柵電極4a、虛擬柵電極4b以及虛擬柵電極4c的柵極長(zhǎng)度分別為60nm、60nm、5μm左右。此外，在該工序中，也去除第二絕緣膜5的一部分并在柵電極4a上形成柵極上絕緣膜5a，在虛擬柵電極4b、4c上分別形成虛擬柵極上絕緣膜5b、5c。
接下來(lái)，通過(guò)離子注入法向半導(dǎo)體基板1注入砷離子，分別形成擴(kuò)展區(qū)域6a、6b、6c。接下來(lái)，通過(guò)采用TEOS的CVD法在半導(dǎo)體基板1的整個(gè)上面上形成膜厚為約13nm的氧化硅膜后，通過(guò)CVD法形成膜厚為50nm的氮化硅膜。之后，進(jìn)行氧化硅膜以及氮化硅膜的蝕刻，分別在柵電極4a、虛擬柵電極4b、4c的兩側(cè)面上形成各個(gè)寬度為大約45nm的側(cè)壁8a、8b、8c。接下來(lái)，分別將柵電極4a以及側(cè)壁8a、虛擬柵電極4b以及側(cè)壁8b、虛擬柵電極4c以及側(cè)壁8c作為掩模，通過(guò)向半導(dǎo)體基板1的各活性區(qū)域注入砷離子，分別形成雜質(zhì)擴(kuò)散層7a、7b、7c。上述的工序與第一實(shí)施方式的制造方法相同。
接下來(lái)，如圖2(c)所示，在半導(dǎo)體基板1的整個(gè)上面上通過(guò)濺射法形成由鈷(Co)或鎳(Ni)等的高熔點(diǎn)金屬構(gòu)成的膜厚為20～40nm左右的金屬膜，例如以320℃左右對(duì)半導(dǎo)體裝置1實(shí)施熱處理。之后，去除金屬膜中沒(méi)有起硅化物反應(yīng)的未反應(yīng)部分。由此，在形成在半導(dǎo)體基板1上的雜質(zhì)擴(kuò)散層7a、7b、7c上分別形成硅化物膜10。
接下來(lái)，如圖2(d)所示，通過(guò)ALD(Atomic Layer Deposition)法在半導(dǎo)體基板1的整個(gè)上面上形成膜厚為約20nm的硅氮化膜11。接下來(lái)，通過(guò)CVD法等在硅氮化膜11上形成膜厚為約400nm的氧化硅膜12。之后，通過(guò)CMP法研磨氧化硅膜12直到其膜厚達(dá)到200左右。接下來(lái)，在半導(dǎo)體基板1的整個(gè)上面上涂敷抗蝕掩模厚，通過(guò)光刻在元件形成區(qū)域50上形成開(kāi)口，形成覆蓋虛擬元件形成區(qū)域51的抗蝕掩模(未圖示)。接下來(lái)，采用該抗蝕掩模并通過(guò)RIE(Reactive Ion Etching)法去除氮化硅膜11以及氧化硅膜12中形成在元件形成區(qū)域50上的部分。此時(shí)，對(duì)氧化硅膜12以及氮化硅膜11進(jìn)行蝕刻直到柵極上絕緣膜5a的上面露出。之后，還去除設(shè)置在柵電極4a上面的柵極上絕緣膜5a。
接下來(lái)，如圖2(e)所示，在半導(dǎo)體基板1的整個(gè)上面上形成由Co或Ni等的高熔點(diǎn)金屬構(gòu)成、膜厚為約100nm的金屬膜。接下來(lái)，以例如320℃對(duì)半導(dǎo)體基板1實(shí)施熱處理后，去除金屬膜中沒(méi)有起硅化物反應(yīng)的未反應(yīng)部分。由此，在元件形成區(qū)域50上形成由多晶硅構(gòu)成的柵電極4a整體被硅化物化的柵電極13。由于進(jìn)行硅化物化后，多晶硅的體積增加，因此柵電極13的上面高度與側(cè)壁8a的上端部的高度幾乎相等。
如上所述，能夠在元件形成區(qū)域50上形成具有整體被硅化物化的柵電極13的MIS晶體管，在虛擬元件形成區(qū)域51上形成分別具有沒(méi)有被硅化物化的虛擬柵電極4b、4c的虛擬晶體管。
根據(jù)本實(shí)施方式的半導(dǎo)體裝置的制造方法，能夠不對(duì)虛擬柵電極進(jìn)行硅化物化而選擇性地只對(duì)期望的柵電極進(jìn)行硅化物化，因此即使在半導(dǎo)體基板1上整體被硅化物化的柵電極與虛擬柵電極鄰接的情況下，也能防止該柵電極和虛擬柵電極短路。因此，根據(jù)本實(shí)施方式的制造方法，能夠高成品率地制造具有被微細(xì)化的電路的半導(dǎo)體裝置。
通過(guò)上述方法制作的本實(shí)施方式的半導(dǎo)體裝置，如圖2(e)所示，具備形成有活性區(qū)域和包圍活性區(qū)域的元件分離區(qū)域2的半導(dǎo)體基板1、形成在半導(dǎo)體基板1的活性區(qū)域上的MIS晶體管以及第一虛擬晶體管、形成在半導(dǎo)體基板1的元件分離區(qū)域2上的第二虛擬晶體管。
MIS晶體管具有柵極絕緣膜3a；形成在柵極絕緣膜3a上的整體被硅化物化的柵電極13；形成在柵電極13的側(cè)面上的側(cè)壁8a；在位于半導(dǎo)體基板1中側(cè)壁8a的兩側(cè)的區(qū)域中所形成的雜質(zhì)擴(kuò)散層7a以及在雜質(zhì)擴(kuò)散層7a上形成的硅化物膜10。
第一虛擬晶體管，具有虛擬柵極絕緣膜3b；形成在虛擬柵極絕緣膜3b上的由多晶硅構(gòu)成的虛擬柵電極4b；形成在虛擬柵電極4b上的虛擬柵極上絕緣膜5b；形成在虛擬柵電極4b的側(cè)面上的側(cè)壁8b；和在半導(dǎo)體基板1中位于側(cè)壁8b的兩側(cè)的區(qū)域中形成的雜質(zhì)擴(kuò)散層7b；和形成在雜質(zhì)擴(kuò)散層7b上的側(cè)壁膜10。此外，第二虛擬晶體管，形成在元件分離區(qū)域2上這點(diǎn)與第一虛擬晶體管不同，但在虛擬柵電極4c的上面沒(méi)有形成虛擬柵極上絕緣膜5c且在虛擬柵電極的上面上沒(méi)有形成硅化物膜這點(diǎn)與第一虛擬晶體管相同。
本實(shí)施方式的半導(dǎo)體裝置，形成具有整體被硅化物化的柵電極的MOS晶體管，因此防止柵電極的空乏化并提高性能，且提高可靠性。
另外，本實(shí)施方式中，以虛擬柵電極4b、4c的柵極長(zhǎng)度均小于10μm的情況為例進(jìn)行了說(shuō)明，但柵極長(zhǎng)度也可為10μm以上。
(第三實(shí)施方式)對(duì)作為本發(fā)明的第三實(shí)施方式的、選擇性地只使形成在元件形成區(qū)域上的柵電極硅化物化的另一方法進(jìn)行說(shuō)明。
圖3(a)～(e)是表示本發(fā)明的第三實(shí)施方式相關(guān)的半導(dǎo)體裝置的制造方法的剖面圖。該圖中，對(duì)與第一以及第二實(shí)施方式的半導(dǎo)體裝置相同的部件賦予相同的符號(hào)，并簡(jiǎn)略化說(shuō)明。
首先，在圖3(a)所示的工序中，與第一實(shí)施方式中的圖1(a)所示的工序相同，在半導(dǎo)體基板1上選擇性地形成元件分離區(qū)域2，形成被各元件分離區(qū)域包圍的活性區(qū)域。接下來(lái)，堆積膜厚例如為2nm的第一絕緣膜3和膜厚例如為100nm的多晶硅膜4。之后，在多晶硅膜4的上面堆積膜厚為20nm的第二絕緣膜5。
接下來(lái)，在圖3(b)所示的工序中，與圖1(b)所示的工序相同，在半導(dǎo)體基板1的活性區(qū)域上分別形成柵極絕緣膜3a以及柵電極4a、虛擬柵極絕緣膜3b以及虛擬柵電極4b。與此同時(shí)，在元件分離區(qū)域2上形成虛擬柵電極4c。柵電極4a、虛擬柵電極4b以及虛擬柵電極4c的柵極長(zhǎng)度分別為60nm、60nm、5μm左右。此外，在該工序中，也去除第二絕緣膜5的一部分并在柵電極4a上形成柵極上絕緣膜5a，在虛擬柵電極4b、4c上分別形成虛擬柵極上絕緣膜5b、5c。
接下來(lái)，通過(guò)離子注入法向半導(dǎo)體基板1注入砷離子，分別形成擴(kuò)展區(qū)域6a、6b、6c。接下來(lái)，通過(guò)采用TEOS的CVD法在半導(dǎo)體基板1的整個(gè)上面上形成膜厚為約13nm的氧化硅膜后，通過(guò)CVD法形成膜厚為50nm的氮化硅膜。之后，進(jìn)行氧化硅膜以及氮化硅膜的蝕刻，分別在柵電極4a、虛擬柵電極4b、4c的兩側(cè)面上形成各個(gè)寬度為大約45nm的側(cè)壁8a、8b、8c。接下來(lái)，分別將柵電極4a以及側(cè)壁8a、虛擬柵電極4b以及側(cè)壁8b、虛擬柵電極4c以及側(cè)壁8c作為掩模，通過(guò)向半導(dǎo)體基板1的各活性區(qū)域注入砷離子，分別形成雜質(zhì)擴(kuò)散層7a、7b、7c。
接下來(lái)，如圖3(c)所示，在半導(dǎo)體基板1的整個(gè)上面上通過(guò)濺射法形成由鈷(Co)或鎳(Ni)等構(gòu)成、膜厚為20～40nm左右的金屬膜，例如以320℃左右對(duì)半導(dǎo)體裝置1實(shí)施熱處理。之后，去除金屬膜中沒(méi)有起硅化物反應(yīng)的未反應(yīng)部分。由此，在形成在半導(dǎo)體基板1上的雜質(zhì)擴(kuò)散層7a、7b、7c上分別形成硅化物膜10。上述的工序與第二實(shí)施方式的制造方法相同。
接下來(lái)，如圖3(d)所示，通過(guò)ALD法在半導(dǎo)體基板1的整個(gè)上面上形成膜厚為約20nm的氮化硅膜11。接下來(lái)，通過(guò)CVD法等在氮化硅膜11上形成膜厚為約400nm的氧化硅膜12。之后，通過(guò)CMP法對(duì)氧化硅膜12進(jìn)行研磨直到其膜厚達(dá)到200nm左右。接下來(lái)，通過(guò)RIE法去除氮化硅膜11以及氧化硅膜12的一部分。此時(shí)，對(duì)氧化硅膜12以及氮化硅膜11進(jìn)行蝕刻直到柵極上絕緣膜5a以及虛擬柵極上絕緣膜5b、5c的上面露出為止。之后，還去除形成在柵電極4a上的柵極上絕緣膜5a、分別形成在虛擬柵電極4b、4c上的虛擬柵極上絕緣膜5b、5c。接下來(lái)，例如通過(guò)CVD法在半導(dǎo)體基板1的整個(gè)上面上形成膜厚約50nm的氧化硅膜14。之后，通過(guò)光刻以及蝕刻去除氧化硅膜14中形成在元件形成區(qū)域50上的部分，直到柵電極4a的上面露出為止。由此，氧化硅膜14中覆蓋虛擬元件形成區(qū)域51的部分被保留。
接下來(lái)，如圖3(e)所示，在半導(dǎo)體基板1的整個(gè)上面上通過(guò)濺射法等形成由Co或Ni等的高熔點(diǎn)金屬構(gòu)成、膜厚為約100nm的金屬膜。接下來(lái)，以例如320℃對(duì)半導(dǎo)體基板1實(shí)施熱處理后，對(duì)形成在元件形成區(qū)域50上的多晶硅構(gòu)成的柵電極4a整體進(jìn)行硅化物化并形成柵電極13。之后，去除金屬膜中沒(méi)有起硅化物反應(yīng)的未反應(yīng)部分。由此，能夠在元件形成區(qū)域50上形成具有整體被硅化物化的柵電極13的MIS晶體管，在虛擬元件形成區(qū)域51上形成分別具有沒(méi)有被硅化物化的多晶硅構(gòu)成的虛擬柵電極4b、4c的虛擬晶體管。
根據(jù)本實(shí)施方式的方法，與第二實(shí)施方式相同，能夠不對(duì)虛擬柵電極進(jìn)行硅化物化而選擇性地只對(duì)期望的柵電極進(jìn)行硅化物化，因此即使在半導(dǎo)體基板1上整體被硅化物化的柵電極與由多晶硅構(gòu)成的虛擬柵電極鄰接的情況下，也能防止該柵電極和虛擬柵電極之間短路。
另外，通過(guò)本實(shí)施方式的方法所制造的半導(dǎo)體裝置，如圖3(e)所示，具有與第二實(shí)施方式的半導(dǎo)體裝置大致相同的結(jié)構(gòu)，只有在虛擬柵電極4b、4c上沒(méi)有分別設(shè)置虛擬柵極上絕緣膜5b、5c與第二實(shí)施方式的半導(dǎo)體裝置不同。
(第四實(shí)施方式)圖4(a)～(c)是表示本發(fā)明的第四實(shí)施方式相關(guān)的半導(dǎo)體裝置的制造方法的剖面圖。本實(shí)施方式的制造方法，是用于制作與第三實(shí)施發(fā)拿過(guò)是相關(guān)的半導(dǎo)體裝置相同的半導(dǎo)體裝置的其他方法。
首先，如圖4(a)所示，通過(guò)與第三實(shí)施方式的圖3(a)～(c)中所示的工序相同的工序分別在半導(dǎo)體元件形成區(qū)域50上形成柵極絕緣膜3a、柵電極4a、柵極上絕緣膜5a、側(cè)壁8a、擴(kuò)展區(qū)域6a、雜質(zhì)擴(kuò)散層7a。此外，在虛擬元件形成區(qū)域51上分別形成虛擬柵極上絕緣膜3b、3c、虛擬柵電極4b、4c、虛擬柵極上絕緣膜5b、5c、側(cè)壁8b、8c、擴(kuò)展區(qū)域6b、6c、雜質(zhì)擴(kuò)散層7b、7c。
之后，通過(guò)ALD法在半導(dǎo)體基板1的整個(gè)上面上形成膜厚為約20nm的氮化硅膜11。接下來(lái)，通過(guò)CVD法等在氮化硅膜11上形成膜厚為約400nm的氧化硅膜12。之后，通過(guò)CMP法對(duì)氧化硅膜12進(jìn)行研磨直到其膜厚成為200nm左右為止。接下來(lái)，通過(guò)RIE法去除氮化硅膜11以及氧化硅膜12的一部分。此時(shí)，對(duì)氧化硅膜12以及氮化硅膜11進(jìn)行蝕刻直到柵極上絕緣膜5a以及虛擬柵極上絕緣膜5b、5c的上面露出為止。之后，還去除形成在柵電極4a上的柵極上絕緣膜5a、分別形成在虛擬柵電極4b、4c上的虛擬柵極上絕緣膜5b、5c。
接下來(lái)，如圖4(b)所示，通過(guò)濺射法等在半導(dǎo)體基板1的整個(gè)上面上形成由Co或Ni等構(gòu)成、膜厚為約100nm的金屬膜30。接下來(lái)，通過(guò)公知的方法對(duì)金屬膜30中形成在元件形成區(qū)域50中的部分上形成掩模32。接下來(lái)，通過(guò)采用掩模32的蝕刻去除金屬膜30中形成在虛擬元件形成區(qū)域51上的部分。
接下來(lái)，如圖4(c)所示，去除掩模32厚，以例如320℃對(duì)半導(dǎo)體基板1實(shí)施熱處理后，只對(duì)設(shè)置在元件形成區(qū)域50上的由多晶硅構(gòu)成的柵電極4a進(jìn)行硅化物化，整體成為被硅化物化的柵電極13。之后去除金屬膜中沒(méi)有起硅化物反應(yīng)的未反應(yīng)部分。在本工序中，由于虛擬柵電極4b、4c上不存在金屬膜，因此虛擬柵電極4b、4c沒(méi)有被硅化物化。
通過(guò)以上的方法，也能夠?qū)μ摂M柵電極不進(jìn)行硅化物化而選擇性地只對(duì)期望的柵電極進(jìn)行硅化物化。因此，即使在半導(dǎo)體基板1上整體未被硅化物化的柵電極和由多晶硅構(gòu)成的虛擬柵電極鄰接的情況下，也能防止該柵電極和虛擬柵電極短路。因此，根據(jù)本實(shí)施方式的方法，可高成品率地制作被微細(xì)化的半導(dǎo)體裝置。
(第五實(shí)施方式)圖5(a)～(c)為表示本發(fā)明的第五實(shí)施方式相關(guān)的半導(dǎo)體裝置的制造方法的剖面圖。本實(shí)施方式的制造方法是用于制作與第三實(shí)施方式相關(guān)的半導(dǎo)體裝置相同的半導(dǎo)體裝置的再一方法。
首先，如圖5(a)所示，通過(guò)與第四實(shí)施方式的制造方法的圖4(a)所示的工序相同的工序去除氮化硅膜11以及氧化硅膜12的一部分、柵極上絕緣膜5a、虛擬柵極上絕緣膜5b、5c(參照?qǐng)D3(c))，使膜厚為100nm的柵電極4a以及虛擬柵電極4b、4c的各個(gè)上面露出。
接下來(lái)，如圖5(b)所示，在半導(dǎo)體基板1的元件形成區(qū)域50上形成掩模34。接下來(lái)，采用掩模34完全去除虛擬柵電極4b、4c。接下來(lái)，去除掩模34后，通過(guò)濺射法等在半導(dǎo)體基板1的整個(gè)上面上形成由Ni或Co構(gòu)成的膜厚為100nm的金屬膜。接下來(lái)，以320℃對(duì)半導(dǎo)體基板進(jìn)行熱處理后，去除金屬膜中未起硅化物反應(yīng)的未反應(yīng)部分。由此，在元件形成區(qū)域50中形成整體被硅化物化的柵電極13。另一方面，由于在虛擬元件形成區(qū)域51中預(yù)先去除虛擬柵電極4b、4c，因此沒(méi)有形成硅化物。之后，如果在半導(dǎo)體基板1上形成層間絕緣膜，則在形成虛擬柵電極4b、4c的區(qū)域上形成填埋層間絕緣膜的結(jié)構(gòu)。
根據(jù)以上的方法，能夠選擇性地只對(duì)期望的柵電極進(jìn)行硅化物化。此外，由于虛擬柵電極自體被去除，因此即使在柵電極被硅化物化的情況下，柵電極和虛擬柵電極不會(huì)電短路。
本實(shí)施方式的方法，即使半導(dǎo)體裝置中的虛擬柵電極的柵極長(zhǎng)度為什么樣的值都能適用，但由于包括去除虛擬柵電極的工序，因此以對(duì)層間絕緣膜的上面進(jìn)行平坦化為目的設(shè)置的虛擬柵電極中不適用。反過(guò)來(lái)，優(yōu)選適用于具備用于改善柵電極的完成結(jié)果而設(shè)置的虛擬柵電極的半導(dǎo)體裝置的制造中。
此外，在第一～第五實(shí)施方式中，采用多晶硅作為柵電極4a、虛擬柵電極4b、4c的例子進(jìn)行了說(shuō)明，但也可采用非結(jié)晶硅膜。
(產(chǎn)業(yè)上的可利用性)根據(jù)以上的說(shuō)明，本發(fā)明在形成配置柵電極以及在其附近配置虛擬柵電極的半導(dǎo)體裝置時(shí)有用。
權(quán)利要求
1.一種半導(dǎo)體裝置，其特征在于，具備半導(dǎo)體基板；MIS晶體管，此MIS晶體管具有設(shè)置在所述半導(dǎo)體基板上的柵極絕緣膜、和在所述柵極絕緣膜之上至少上部被硅化物化的柵電極；和虛擬晶體管，此虛擬晶體管具有設(shè)置在所述半導(dǎo)體基板的上方且沒(méi)有被硅化物化的由硅構(gòu)成的虛擬柵電極。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述柵電極整體被硅化物化。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述虛擬柵電極中不含有雜質(zhì)。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述MIS晶體管還具有設(shè)置在所述半導(dǎo)體基板中位于所述柵電極的兩側(cè)的區(qū)域的雜質(zhì)擴(kuò)散層；和形成在所述雜質(zhì)擴(kuò)散層之上的硅化物膜。
5.根據(jù)權(quán)利要求1～4中任一項(xiàng)所述的半導(dǎo)體裝置，其特征在于，所述虛擬晶體管還具有設(shè)置在所述虛擬柵電極之上的絕緣膜。
6.一種半導(dǎo)體裝置，其特征在于，具備半導(dǎo)體基板；MIS晶體管，此MIS晶體管具有設(shè)置在所述半導(dǎo)體基板上的柵極絕緣膜、在所述柵極絕緣膜之上至少上部被硅化物化的柵電極、及設(shè)置在所述柵電極的側(cè)面上的第一側(cè)壁；第二側(cè)壁，此第二側(cè)壁被設(shè)置在所述半導(dǎo)體基板的上方，由與所述第一側(cè)壁相同的材料構(gòu)成，并且形成有凹部。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置，其特征在于，所述柵電極整體被硅化物化。
8.一種半導(dǎo)體裝置的制造方法，其特征在于，包括工序a，在半導(dǎo)體基板上，以?shī)A持柵極絕緣膜的形態(tài)形成由硅構(gòu)成的柵電極的同時(shí)，并以?shī)A持虛擬柵極絕緣膜或者元件分離用絕緣膜的形態(tài)形成由硅構(gòu)成的虛擬柵電極；工序b，至少在所述柵電極上形成金屬膜；工序c，對(duì)所述半導(dǎo)體基板實(shí)施熱處理，使所述柵電極和所述金屬膜起反應(yīng)，至少對(duì)所述柵電極的上部進(jìn)行硅化物化，在所述工序c中，所述虛擬柵電極沒(méi)有被硅化物化。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置的制造方法，其特征在于，在所述工序c中，對(duì)所述柵電極整體進(jìn)行硅化物化。
10.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置的制造方法，其特征在于，在所述工序a之后且在所述工序b之前，具有形成至少覆蓋所述虛擬柵電極的掩模的工序d，在所述工序b中，在使所述柵電極露出且不使所述虛擬柵電極露出的狀態(tài)下在所述半導(dǎo)體基板之上形成所述金屬膜。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體裝置的制造方法，其特征在于，所述工序a還包括在所述柵電極之上形成柵極上絕緣膜，并且在所述虛擬柵電極之上形成虛擬柵極上絕緣膜的工序，所述工序b包括在所述半導(dǎo)體基板的整個(gè)上面形成絕緣膜的工序、和去除所述絕緣膜中形成在所述柵電極的上方的部分以及所述柵極上絕緣膜的工序。
12.根據(jù)權(quán)利要求10所述的半導(dǎo)體裝置的制造方法，其特征在于，還包括工序e，在所述工序之后且在所述工序b之前，在所述半導(dǎo)體基板中位于所述柵電極的兩側(cè)的區(qū)域形成含有雜質(zhì)的雜質(zhì)擴(kuò)散層；和工序f，在所述工序e后且所述工序d前，對(duì)所述雜質(zhì)擴(kuò)散層的上部進(jìn)行硅化物化。
13.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置的制造方法，其特征在于，所述工序b包括在所述半導(dǎo)體基板上的整個(gè)面形成所述金屬膜后，去除所述虛擬柵電極上的所述金屬膜，使所述金屬膜殘留在所述柵電極上的工序。
14.根據(jù)權(quán)利要求8或9所述的半導(dǎo)體裝置的制造方法，其特征在于，在所述工序a之后且所述工序d之前，包括將所述虛擬柵電極選擇性去除的工序。
全文摘要
本發(fā)明提供一種抑制柵電極和虛擬柵電極之間產(chǎn)生短路的半導(dǎo)體裝置及其制造方法。進(jìn)行下述工序在半導(dǎo)體基板(1)上夾持柵極絕緣膜(3a)而形成柵電極(4a)、夾持虛擬柵極絕緣膜(3b)而形成虛擬柵電極(4b)、夾持元件分離用絕緣膜而形成虛擬柵電極(4c)的工序；在柵電極(4a)露出且虛擬柵電極(4b)、(4c)沒(méi)有露出的狀態(tài)下在半導(dǎo)體基板(1)上形成金屬膜的工序；和對(duì)半導(dǎo)體基板(1)實(shí)施熱處理且對(duì)柵電極(4a)的至少上部進(jìn)行硅化物化的工序。由于柵電極(4a)被硅化物化，但虛擬柵電極(4b)、(4c)沒(méi)有被硅化物化，因此抑制產(chǎn)生柵電極(4a)和鄰接的虛擬柵電極(4b)之間的短路。
文檔編號(hào)H01L21/336GK1983595SQ20061014164
公開(kāi)日2007年6月20日 申請(qǐng)日期2006年10月9日 優(yōu)先權(quán)日2005年12月13日
發(fā)明者相田和彥, 平瀨順?biāo)? 小川久, 工藤千秋 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社