專(zhuān)利名稱(chēng)：薄膜晶體管、tft陣列基板、液晶顯示器及其制造方法
發(fā)明
背景技術(shù)：
領(lǐng)域本發(fā)明涉及薄膜晶體管(TFT)及其制造方法，更具體地說(shuō)，涉及TFT、TFT陣列基板和液晶(LCD)顯示器及其制造方法，其中在蝕刻工藝中可控制絕緣層的蝕刻剖面(profile)。本發(fā)明不僅可以應(yīng)用于LCD顯示器，而且可以應(yīng)用于等離子顯示器和采用有機(jī)電致發(fā)光(EL)的顯示器等。
背景技術(shù)：
通常，LCD顯示器包括其上以矩陣陣列設(shè)置TFT的TFT基板、由TFT基板和對(duì)置基板夾持的液晶層。像素限定在TFT陣列基板上。設(shè)置為對(duì)應(yīng)于各個(gè)像素的TFT通過(guò)打開(kāi)或關(guān)閉各個(gè)像素中的光路，從而在LCD顯示器的屏幕上顯示圖像。
在TFT陣列基板的典型制造方法中，柵絕緣層和布圖的半導(dǎo)體層形成在玻璃板等上，然后，形成鈍化層以覆蓋柵絕緣層和半導(dǎo)體層。當(dāng)蝕刻鈍化層和柵絕緣層時(shí)，布圖的光致抗蝕劑膜作為掩模形成在鈍化層上。此后，選擇性地蝕刻鈍化層和柵絕緣層，以利用掩模形成接觸孔。在這種情況下，設(shè)置鈍化層和柵絕緣層的蝕刻速率，使其大約等于或者小于光致抗蝕劑膜或掩模的蝕刻速率，從而利用掩模的同時(shí)蝕刻形成具有錐形側(cè)面的接觸孔。
為了提高單個(gè)蝕刻裝置的生產(chǎn)能力，可以通過(guò)改變干蝕工藝中的蝕刻條件提高蝕刻速率。然而，在這種情況下，不能使提高了的光致抗蝕劑掩模的蝕刻速率來(lái)追隨提高了的鈍化層和柵絕緣層的蝕刻速率，結(jié)果，穿過(guò)鈍化層和柵絕緣層的接觸孔的蝕刻剖面可能是直角或者倒錐形的。如果這樣，在接觸孔中將分割開(kāi)或者斷開(kāi)將形成在鈍化層上以接觸底層?xùn)艑踊蛘呗拥膶?dǎo)電層，導(dǎo)致LCD顯示器件的點(diǎn)缺陷等。
如圖1和2所示，稱(chēng)作第一現(xiàn)有技術(shù)的常規(guī)LCD顯示器包括其上設(shè)置了TFT112的TFT陣列基板100。圖1是TFT陣列基板100的平面圖，圖2是其局部截面圖。
如圖1和2所示，布圖的導(dǎo)電柵層102形成在透明絕緣板101(即玻璃板)上。使用柵層102形成柵線(xiàn)、柵電極102a和柵端子。在柵層102(即柵電極102a)上，形成柵絕緣層103以覆蓋柵電極102a。形成島狀半導(dǎo)體層104，使其與相應(yīng)的柵電極102a重疊。在半導(dǎo)體層104上，形成布圖的導(dǎo)電漏層105。使用漏層105來(lái)形成漏線(xiàn)、漏電極105d、源電極105s和漏端子。在漏層105上，形成鈍化層106以保護(hù)底層的層狀結(jié)構(gòu)。在鈍化層106上，形成作為導(dǎo)電層的像素電極層107。使用像素電極層107來(lái)形成像素電極、柵端子區(qū)111中的柵端子和漏端子區(qū)113中的漏端子。
借助于接觸孔區(qū)109中的相應(yīng)接觸孔109a分別將漏層105的源電極105s連接到由像素電極層107形成的相應(yīng)像素電極107a。通過(guò)選擇性地除去鈍化層106形成穿過(guò)鈍化層106的接觸孔109a。
如圖6A所示，在柵端子區(qū)111中，選擇性地除去鈍化層106和柵絕緣層103，以形成暴露柵層102(即柵端子)的接觸孔114。位于鈍化層106上的導(dǎo)電層107(即像素電極層)借助于各個(gè)接觸孔114接觸底層?xùn)艑?02。將導(dǎo)電層107連接到外部端子(未示出)。
如圖6C所示，在漏端子區(qū)113中，選擇性地去除鈍化層106，以形成暴露漏層105(即漏端子)的接觸孔115。位于鈍化層106上的導(dǎo)電層107(即像素電極層)借助于各個(gè)接觸孔115接觸底層漏層105(即漏端子)。將導(dǎo)電層107連接到外部端子(未示出)。
形成TFT 112以便與相應(yīng)的島狀半導(dǎo)體層104重疊，如圖2所示。每個(gè)TFT 112包括由柵層102形成的柵電極102a、由漏層105形成的漏電極105d和由漏層105形成的源電極105s。
如上所述，常規(guī)LCD顯示器(即第一現(xiàn)有技術(shù))的TFT陣列基板100具有上述結(jié)構(gòu)。在TFT陣列基板100的制造方法中，通過(guò)干蝕選擇性地除去鈍化層106(和底層?xùn)沤^緣層103)，以形成接觸孔109a、114和115，其中使用布圖的光致抗蝕劑膜作為掩模。在該蝕刻工藝中，設(shè)定光致抗蝕劑膜的蝕刻速率，使其等于鈍化層106和柵絕緣層103的蝕刻速率?？梢赃x擇的是，設(shè)定光致抗蝕劑膜的蝕刻速率，使其大于鈍化層106和柵絕緣層103的蝕刻速率。這是在蝕刻過(guò)程中使光致抗蝕劑膜被水平蝕刻掉，從而形成接觸孔109a、114和115的錐形蝕刻剖面。
圖3A至6C是顯示圖1和2的第一現(xiàn)有技術(shù)LCD顯示器的TFT陣列基板100的制造工藝步驟的局部截面圖。圖3A、4A、5A和6A分別顯示了圖1中沿著線(xiàn)A-A’柵端子區(qū)111的截面圖。圖3B、4B、5B和6B分別顯示了圖1中沿著線(xiàn)B-B’的TFT 112的接觸孔區(qū)109的截面圖。圖3C、4C、5C和6C分別示出了圖1中沿著線(xiàn)C-C’的漏端子區(qū)113的截面圖。
圖3A、3B和3C示出了在蝕刻之前形成布圖的光致抗蝕劑膜108的狀態(tài)。在該狀態(tài)下，在玻璃板101上形成布圖的柵層102。在板101上形成柵絕緣層103，使其覆蓋柵層102。在柵絕緣層103上形成布圖的漏層105。在柵絕緣層103上形成鈍化層106，使其覆蓋漏層105。在鈍化層106上形成具有預(yù)定圖形的光致抗蝕劑膜108。
圖4A、4B和4C示出了在常規(guī)蝕刻條件下蝕刻之后的狀態(tài)，其中利用光致抗蝕劑膜108選擇性地蝕刻?hào)哦俗訁^(qū)111、接觸孔區(qū)109和漏端子區(qū)113。在柵端子區(qū)111中，如圖4A所示，選擇性地蝕刻鈍化層6和柵絕緣層103，以暴露底層?xùn)艑?，形成接觸孔114。在接觸孔區(qū)109和漏端子區(qū)113中，如圖4B和4C所示，選擇性地蝕刻鈍化層6，以暴露底層漏層5，分別形成接觸孔109a和115。所有的接觸孔114、109a和115都具有所希望的錐形蝕刻剖面。在該蝕刻工藝中，光致抗蝕劑膜108也被水平和垂直蝕刻，得到蝕刻的光致抗蝕劑膜108a。
圖5A、5B和5C示出了在提高(即更高的速度)蝕刻條件下蝕刻之后的狀態(tài)。在柵端子區(qū)111中，如圖5A所示，過(guò)蝕刻鈍化層6和柵絕緣層1 03。在接觸孔區(qū)109和漏端子區(qū)113中，如圖5B和5C所示，過(guò)蝕刻鈍化層6。所有的接觸孔114、109a和115都不具有所希望的錐形蝕刻剖面。光致抗蝕劑膜108也被水平和垂直蝕刻，得到蝕刻的光致抗蝕劑膜108a。
圖6A、6B和6C示出了在提高的(即更高的速度)蝕刻條件下蝕刻之后和在鈍化層106上形成像素電極層107的狀態(tài)。在柵端子區(qū)111，如圖6A所示，在鈍化層106的內(nèi)側(cè)壁上，像素電極層107被分割開(kāi)或者斷開(kāi)。這是因?yàn)樵诮佑|孔114中，鈍化層106的內(nèi)側(cè)壁由于過(guò)蝕刻而太陡峭(換句話(huà)說(shuō)，內(nèi)側(cè)壁接近于直角或垂直)。同樣，在接觸孔區(qū)109和漏端子區(qū)113中，如圖6B和6C所示，在鈍化層106的內(nèi)側(cè)壁上，像素電極層107被分割開(kāi)或者斷開(kāi)。這是因?yàn)樵诮佑|孔109a和115中，鈍化層6由于過(guò)蝕刻而具有倒錐形側(cè)面。
從上面的描述可以看出，在第一現(xiàn)有技術(shù)的TFT陣列基板100的制造中，當(dāng)將提高(即更高的速度)的干蝕條件應(yīng)用于蝕刻工藝時(shí)，使得提高了的光致抗蝕劑掩模108的蝕刻速率不能追隨提高了的鈍化層106和柵絕緣層103的蝕刻速率。結(jié)果，鈍化層106的蝕刻剖面很可能是直角的或者倒錐形的，如圖5A至5C所示。
像素電極層107需要設(shè)置在鈍化層106和柵絕緣層103的接觸孔114的內(nèi)側(cè)壁上，并且該層107需要與柵端子區(qū)111中的底層?xùn)艑?02電連接。同樣，像素電極層107需要設(shè)置在鈍化層106的接觸孔109a或115的內(nèi)側(cè)壁上，并且需要與接觸孔區(qū)109或漏端子區(qū)115中的底層漏層105電連接。然而，如圖6A至6C所示，當(dāng)應(yīng)用提高了的干蝕條件時(shí)，像素電極層107被分割開(kāi)或者斷開(kāi)。據(jù)此，點(diǎn)缺陷等將出現(xiàn)在第一現(xiàn)有技術(shù)的LCD顯示器中。
下面將參考圖7和8說(shuō)明另一個(gè)現(xiàn)有技術(shù)。
在1995年11月公開(kāi)的日本專(zhuān)利公開(kāi)No.7-312425中公開(kāi)了一種在干蝕工藝中形成錐形蝕刻剖面的方法，稱(chēng)該文獻(xiàn)為第二現(xiàn)有技術(shù)。在該方法中，構(gòu)成TFT的層具有多層結(jié)構(gòu)，包括兩個(gè)或者更多個(gè)子層，其中子層的蝕刻速率根據(jù)它們的層疊順序而單調(diào)變化。設(shè)置在最高位置的子層的蝕刻速率最大，設(shè)置在最低位置的子層的蝕刻速率最小。將設(shè)置在最低位置的子層厚度設(shè)定在所述層的整個(gè)厚度的5％至20％的范圍內(nèi)。
圖7和8是具有上述多層結(jié)構(gòu)的第二現(xiàn)有技術(shù)層的截面圖，其示出了錐形蝕刻剖面和所述層的兩個(gè)子層的厚度之間的關(guān)系。
如圖7所示，由下子層221和上子層222形成TFT的層220。下子層221形成在玻璃板201上。上子層222形成在下子層221上。下子層221的蝕刻速率小于上子層222。換句話(huà)說(shuō)，較低蝕刻速率子層221設(shè)置在板201上，較高蝕刻速率子層222設(shè)置在較低蝕刻速率子層221上。
當(dāng)通過(guò)干蝕工藝蝕刻如圖7所示的具有兩層結(jié)構(gòu)的層220時(shí)，首先，開(kāi)始較高蝕刻速率子層222的蝕刻。當(dāng)完成子層222的蝕刻時(shí)，開(kāi)始較低蝕刻速率子層221的蝕刻。因此，在較低蝕刻速率子層221的蝕刻工藝中，不僅垂直而且水平過(guò)蝕刻了較高蝕刻速率子層222。結(jié)果，較高蝕刻速率子層222具有錐形蝕刻剖面，如圖8所示這里，對(duì)于干蝕來(lái)說(shuō)，較低蝕刻速率子層221的厚度d1相對(duì)于層220的整個(gè)厚度D的范圍是非常重要的。具體地說(shuō)，優(yōu)選厚度d1為整個(gè)厚度D的5％至20％，因?yàn)榭梢缘玫降腻F形角度在10°至70°的范圍內(nèi)。這意味著較低蝕刻速率子層221(厚度d1)和較高蝕刻速率子層222(厚度d2)之間的關(guān)系優(yōu)選設(shè)定為滿(mǎn)足下列條件厚度d1是整個(gè)厚度D(＝d1+d2)的5％至20％。
如果較低蝕刻速率子層221的厚度d1大于整個(gè)厚度D的20％，則用于蝕刻較低蝕刻速率子層221的時(shí)間太長(zhǎng)，因此，較高蝕刻速率子層222的水平蝕刻量太大。在這種情況下，子層222的蝕刻剖面很可能是倒錐形的。
另一方面，如果厚度d1小于整個(gè)厚度D的5％，用于蝕刻較低蝕刻速率子層221的時(shí)間太短，因此，較高蝕刻速率子層222的水平蝕刻量不充分。在這種情況下，子層222的蝕刻剖面很可能具有希望的錐形角度。
對(duì)于濕蝕，同樣，優(yōu)選較低蝕刻速率子層221的厚度d1是整個(gè)厚度D的50％至90％。此外，錐形蝕刻剖面的錐形角度可以通過(guò)改變較低蝕刻速率子層221和較高蝕刻速率子層222之間的厚度比(d2/d1)、其蝕刻速率的比率和蝕刻條件來(lái)控制。
如上所述，在如圖1至6C所示的第一現(xiàn)有技術(shù)的TFT陣列基板100的情況下，當(dāng)在基板100的制造中將提高了的(即較高的速度)干蝕條件應(yīng)用于干蝕工藝時(shí)，光致抗蝕劑掩模108的提高了的蝕刻速率不能追隨鈍化層106和柵絕緣層103的提高了的蝕刻速率。結(jié)果，鈍化層106的蝕刻剖面很可能是直角的或者倒錐形的。據(jù)此，設(shè)置在鈍化層106上并且與柵層102或者漏層105電連接的像素電極層107趨于被分割開(kāi)或者斷開(kāi)，導(dǎo)致LCD顯示器的點(diǎn)缺陷等問(wèn)題。
在如圖7和8所示的第二現(xiàn)有技術(shù)的情況下，當(dāng)將第二現(xiàn)有技術(shù)應(yīng)用于鈍化層106的形成時(shí)，較高蝕刻速率子層(意味著其粗糙的質(zhì)量)與鈍化層106的整個(gè)厚度的厚度比將很大。因此，存在鈍化層106自身的保護(hù)功能(例如耐濕性)下降的問(wèn)題。為了得到充分的保護(hù)效果，可以增加鈍化層106的整個(gè)厚度。然而，如果這樣，將出現(xiàn)層形成(沉積)和蝕刻裝置的生產(chǎn)能力下降的問(wèn)題。
此外，如上所述，第二現(xiàn)有技術(shù)公開(kāi)了應(yīng)用于濕蝕，其中較低蝕刻速率子層221的厚度d1優(yōu)選設(shè)定在整個(gè)厚度D的50％至90％。然而，如果使用濕蝕，當(dāng)光致抗蝕劑膜108和鈍化層106之間的粘接強(qiáng)度(即緊密接觸)在局部或者全部不足時(shí)，接觸孔很可能由于側(cè)蝕而被浸漬的蝕刻溶液擴(kuò)展，在光致抗蝕劑膜108和鈍化層106之間產(chǎn)生間隙。例如，如果蝕刻溶液滲漏到漏電極105d的外側(cè)，則蝕刻底層?xùn)沤^緣層103，從而扯開(kāi)漏層105和柵絕緣層103。
此外，如果通過(guò)中間工藝在鈍化層106和柵絕緣層103之間的界面處形成毀壞的區(qū)域(例如，對(duì)于TFT 112的溝道區(qū)來(lái)說(shuō)，由干蝕工藝中的等離子引起的毀壞區(qū)域)，當(dāng)使用濕蝕時(shí)，鈍化層106的蝕刻剖面很可能由于毀壞區(qū)域中的側(cè)蝕而成為倒錐形。據(jù)此，形成在鈍化層106上的導(dǎo)電層(即像素電極層107)趨于被分割開(kāi)。
近年來(lái)，隨著擴(kuò)大基板尺寸，在現(xiàn)有的濕蝕裝置中均勻控制蝕刻變得很困難。同時(shí)，存在在濕蝕中需要大量使用液體藥劑例如氫氟酸(HF)的危險(xiǎn)。此外，由于在濕蝕中可以得到的蝕刻速率比干蝕低很多，因此，對(duì)于蝕刻鈍化層106和柵絕緣層103來(lái)說(shuō)，已經(jīng)減少濕蝕的使用了。

發(fā)明內(nèi)容
考慮上述問(wèn)題和近年來(lái)的環(huán)境，形成了本發(fā)明。
本發(fā)明的目的是提供一種TFT、TFT陣列基板和LCD顯示器及其制造方法，使其能夠在鈍化層和柵絕緣層的蝕刻工藝中控制蝕刻剖面，從而防止鈍化層上的導(dǎo)電層被分割開(kāi)或者斷開(kāi)。
通過(guò)下面的描述，上述目的以及并未具體提到的其它目的對(duì)本領(lǐng)域技術(shù)人員來(lái)說(shuō)將是顯而易見(jiàn)的。
根據(jù)本發(fā)明的第一方案，提供一種TFT，包括柵層、柵絕緣層、半導(dǎo)體層、漏層和鈍化層，每一層都直接或間接形成在絕緣基板上；形成在鈍化層上的導(dǎo)電層，該導(dǎo)電層通過(guò)至少穿過(guò)該鈍化層的接觸孔與柵層或漏層連接；其中鈍化層具有至少包括堆疊的第一子層和第二子層的多層結(jié)構(gòu)；第一子層具有比第二子層低的蝕刻速率；第一子層比第二子層更接近于基板設(shè)置；第二子層具有等于或小于導(dǎo)電層的厚度。
在根據(jù)本發(fā)明第一方案的TFT的情況下，該鈍化層具有至少包括疊放的第一子層和第二子層的多層結(jié)構(gòu)。第一子層具有比第二子層低的蝕刻速率并且比第二子層更接近于基板設(shè)置。因此，即使第一和第二子層的蝕刻速率比掩模(例如布圖的光致抗蝕劑膜)的蝕刻速率大，具有比第一子層的蝕刻速率高的第二子層也被側(cè)蝕了。結(jié)果，第一子層的蝕刻剖面將是錐形的。
此外，由于第二子層的厚度等于或小于導(dǎo)電層(即像素電極層)的厚度，因此，即使第二子層的蝕刻剖面是直角的或倒錐形的，也不會(huì)分割開(kāi)或斷開(kāi)導(dǎo)電層。
因此，可以根據(jù)需要控制鈍化層和柵絕緣層在蝕刻工藝中的蝕刻剖面。這樣，防止鈍化層上的導(dǎo)電層被分割開(kāi)或斷開(kāi)。
在根據(jù)本發(fā)明第一方案的TFT的優(yōu)選實(shí)施例中，鈍化層由氮化硅(SiN)構(gòu)成。
在根據(jù)本發(fā)明第一方案的TFT的另一個(gè)優(yōu)選實(shí)施例中，由SiN構(gòu)成的鈍化層的第二子層的蝕刻速率是第一子層的1.1倍或更大。
在根據(jù)本發(fā)明第一方案的TFT的再一個(gè)優(yōu)選實(shí)施例中，由SiN構(gòu)成的鈍化層的第二子層的與H原子鍵合的N原子數(shù)和與H原子鍵合的Si原子數(shù)之比(N-H/Si-H)是其第一子層的2.3倍或更大。
在根據(jù)本發(fā)明第一方案的TFT的另一個(gè)優(yōu)選實(shí)施例中，由SiN構(gòu)成的鈍化層的第二子層的N與Si的成分比(N/Si比)是其第一子層的1.7倍或更大。
在根據(jù)本發(fā)明第一方案的TFT的又一個(gè)優(yōu)選實(shí)施例中，基板由透明的絕緣材料構(gòu)成，柵絕緣層由SiN構(gòu)成，導(dǎo)電層由氧化銦錫(ITO)構(gòu)成，柵層具有至少包括一個(gè)金屬或合金子層的單一或多層結(jié)構(gòu)，漏層具有至少包括一個(gè)金屬或合金子層的單一或多層結(jié)構(gòu)。
根據(jù)本發(fā)明的第二方案，提供一種TFT陣列基板。該基板包括根據(jù)本發(fā)明第一方案的TFT。
根據(jù)本發(fā)明的第三方案，提供一種LCD顯示器件。該顯示器件包括根據(jù)本發(fā)明第二方案的TFT陣列基板。
根據(jù)本發(fā)明的第四方案，提供一種TFT的制造方法，其中該TFT包括柵層、柵絕緣層、半導(dǎo)體層、漏層和鈍化層，每一層都直接或間接形成在絕緣基板上；形成在鈍化層上的導(dǎo)電層，該導(dǎo)電層通過(guò)至少穿過(guò)該鈍化層的接觸孔與柵層或漏層連接，該方法包括步驟在基板上形成鈍化層的第一子層；在第一子層上形成鈍化層的第二子層，第二子層具有比第一子層高的蝕刻速率；利用掩模選擇性地蝕刻第二子層和第一子層，從而形成至少穿過(guò)鈍化層的接觸孔；形成導(dǎo)電層使其覆蓋接觸孔，從而通過(guò)接觸孔使該導(dǎo)電層與柵層或漏層接觸；其中第二子層具有等于或小于導(dǎo)電層的厚度。
在根據(jù)本發(fā)明的第四方案的TFT的制造方法的情況下，在基板上形成第一子層，然后，在第一子層上形成具有比第一子層更高的蝕刻速率的第二子層。這樣，鈍化層具有至少包括堆疊的第一子層和第二子層的多層結(jié)構(gòu)。此后，利用掩模選擇性地蝕刻第二子層和第一子層，從而形成至少穿過(guò)鈍化層的接觸孔。因此，即使第一和第二子層的蝕刻速率大于掩模(例如布圖的光致抗蝕劑膜)的蝕刻速率，具有比第一子層高的蝕刻速率的第二子層在該蝕刻步驟中也被側(cè)蝕。結(jié)果，第一子層的蝕刻剖面將是錐形的。
接著，形成導(dǎo)電層使其覆蓋接觸孔，從而使導(dǎo)電層通過(guò)接觸孔和柵層或者漏層接觸，第二子層具有等于或者小于導(dǎo)電層的厚度。因此，即使在上面的蝕刻步驟中第二子層的蝕刻剖面是直角的或者倒錐形的，導(dǎo)電層也不會(huì)被分割開(kāi)或者斷開(kāi)。
因此，可以如所希望的在鈍化層和柵絕緣層的蝕刻工藝中控制蝕刻剖面。這樣，防止鈍化層上的導(dǎo)電層被分割開(kāi)或者斷開(kāi)。
在根據(jù)本發(fā)明第四方案的方法的優(yōu)選實(shí)施例中，鈍化層由氮化硅(SiN)形成。
在根據(jù)本發(fā)明第四方案的方法的另一個(gè)優(yōu)選實(shí)施例中，在選擇性蝕刻第二子層和第一子層的步驟中，由SiN構(gòu)成的鈍化層的第二子層的蝕刻速率是第一子層的1.1倍或者更大。
在根據(jù)本發(fā)明第四方案的方法的再一個(gè)優(yōu)選實(shí)施例中，由SiN構(gòu)成的鈍化層的第二子層的與H原子鍵合的N原子數(shù)和與H原子鍵合的Si原子數(shù)之比(N-H/Si-H)是其第一子層的2.3倍或更大。
在根據(jù)本發(fā)明第四方案的方法的又一個(gè)優(yōu)選實(shí)施例中，由SiN構(gòu)成的鈍化層的第二子層的N與Si的成分比(N/Si比)是其第一子層的1.7倍或更大。
在根據(jù)本發(fā)明第四方案的方法的進(jìn)一步的優(yōu)選實(shí)施例中，由SiN構(gòu)成的鈍化層的第一子層和第二子層在相同的倉(cāng)室中形成。
在根據(jù)本發(fā)明第四方案的方法的再進(jìn)一步的優(yōu)選實(shí)施例中，由SiN構(gòu)成的鈍化層的第一子層和第二子層在多個(gè)倉(cāng)室中形成。
在根據(jù)本發(fā)明第四方案的方法的再進(jìn)一步的優(yōu)選實(shí)施例中，通過(guò)干蝕進(jìn)行選擇性地蝕刻鈍化層的第二子層和第一子層的步驟。
在根據(jù)本發(fā)明第四方案的方法的再進(jìn)一步的優(yōu)選實(shí)施例中，在選擇性地蝕刻由SiN構(gòu)成的鈍化層的步驟中，由SiN構(gòu)成的鈍化層的蝕刻速率是掩模的1.1倍或更大。
在根據(jù)本發(fā)明第四方案的方法的再進(jìn)一步的優(yōu)選實(shí)施例中，對(duì)于等離子增強(qiáng)化學(xué)汽相沉積(CVD)工藝來(lái)說(shuō)，通過(guò)調(diào)節(jié)反應(yīng)氣體的流速控制由SiN構(gòu)成的鈍化層的蝕刻速率。
根據(jù)本發(fā)明的第五方案，提供一種TFT陣列基板的制造方法。該方法使用根據(jù)本發(fā)明第四方案的TFT的制造方法。
根據(jù)本發(fā)明的第六方案，提供一種LCD顯示器的制造方法。該方法使用根據(jù)本發(fā)明第五方案的TFT陣列基板的制造方法。


為了能夠順利有效地實(shí)施本發(fā)明，下面將參考附圖描述本發(fā)明。
圖1是第一現(xiàn)有技術(shù)的LCD顯示器的TFT陣列基板的平面圖。
圖2是第一現(xiàn)有技術(shù)的LCD顯示器的TFT陣列基板的局部截面圖。
圖3A是在蝕刻工藝之前沿著圖1的線(xiàn)A-A’得到的柵端子區(qū)的截面圖，其顯示了圖1和2的第一現(xiàn)有技術(shù)的TFT陣列基板的制造工藝步驟。
圖3B是在蝕刻工藝之前沿著圖1的線(xiàn)B-B’得到的TFT的接觸孔區(qū)的截面圖，其顯示了圖1和2的第一現(xiàn)有技術(shù)的TFT陣列基板的制造工藝步驟。
圖3C是在蝕刻工藝之前沿著圖1的線(xiàn)C-C’得到的漏端子區(qū)的截面圖，其顯示了圖1和2的第一現(xiàn)有技術(shù)的TFT陣列基板的制造工藝步驟。
圖4A是在常規(guī)蝕刻條件下，在蝕刻工藝之后沿著圖1的線(xiàn)A-A’得到的柵端子區(qū)的截面圖，其顯示了圖1和2的第一現(xiàn)有技術(shù)的TFT陣列基板的制造工藝步驟。
圖4B是在常規(guī)蝕刻條件下，在蝕刻工藝之后沿著圖1的線(xiàn)B-B’得到的TFT的接觸孔區(qū)的截面圖，其顯示了圖1和2的第一現(xiàn)有技術(shù)的TFT陣列基板的制造工藝步驟。
圖4C是在常規(guī)蝕刻條件下，在蝕刻工藝之后沿著圖1的線(xiàn)C-C’得到的漏端子區(qū)的截面圖，其顯示了圖1和2的第一現(xiàn)有技術(shù)的TFT陣列基板的制造工藝步驟。
圖5A是在較高速度(即提高后)的蝕刻條件下，在蝕刻工藝之后沿著圖1的線(xiàn)A-A’得到的柵端子區(qū)的截面圖，其顯示了圖1和2的第一現(xiàn)有技術(shù)的TFT陣列基板的制造工藝步驟。
圖5B是在較高速度(即提高后)的蝕刻條件下，在蝕刻工藝之后沿著圖1的線(xiàn)B-B’得到的TFT的接觸孔區(qū)的截面圖，其顯示了圖1和2的第一現(xiàn)有技術(shù)的TFT陣列基板的制造工藝步驟。
圖5C是在較高速度(即提高后)的蝕刻條件下，在蝕刻工藝之后沿著圖1的線(xiàn)C-C’得到的漏端子區(qū)的截面圖，其顯示了圖1和2的第一現(xiàn)有技術(shù)的TFT陣列基板的制造工藝步驟。
圖6A是在較高速度(即提高后)的蝕刻條件下蝕刻工藝之后和在鈍化層上形成像素電極層的工藝之后，沿著圖1的線(xiàn)A-A’得到的柵端子區(qū)的截面圖，其顯示了圖1和2的第一現(xiàn)有技術(shù)的TFT陣列基板的制造工藝步驟。
圖6B是在較高速度(即提高后)的蝕刻條件下蝕刻工藝之后和在鈍化層上形成像素電極層的工藝之后，沿著圖1的線(xiàn)B-B’得到的TFT的接觸孔區(qū)的截面圖，其顯示了圖1和2的第一現(xiàn)有技術(shù)的TFT陣列基板的制造工藝步驟。
圖6C是在較高速度(即提高后)的蝕刻條件下蝕刻工藝之后和在鈍化層上形成像素電極層的工藝之后，沿著圖1的線(xiàn)C-C’得到的漏端子區(qū)的截面圖，其顯示了圖1和2的第一現(xiàn)有技術(shù)的TFT陣列基板的制造工藝步驟。
圖7是在蝕刻工藝之前具有第二現(xiàn)有技術(shù)方法的多層結(jié)構(gòu)的層的局部截面圖。
圖8是在蝕刻工藝之后具有第二現(xiàn)有技術(shù)方法的多層結(jié)構(gòu)的層的局部截面圖。
圖9是根據(jù)本發(fā)明第一實(shí)施例的TFT陣列結(jié)構(gòu)的局部截面圖。
圖10A是在蝕刻工藝之前沿著圖13的線(xiàn)A-A’得到的柵端子區(qū)的截面圖，其顯示了根據(jù)圖9的本發(fā)明第一實(shí)施例的TFT陣列基板的制造工藝步驟。
圖10B是在蝕刻工藝之前沿著圖13的線(xiàn)B-B’得到的TFT的接觸孔的截面圖，其顯示了根據(jù)圖9的本發(fā)明第一實(shí)施例的TFT陣列基板的制造工藝步驟。
圖10C是在蝕刻工藝之前沿著圖13的線(xiàn)C-C’得到的漏端子區(qū)的截面圖，其顯示了根據(jù)圖9的本發(fā)明第一實(shí)施例的TFT陣列基板的制造工藝步驟。
圖11A是在蝕刻工藝之后沿著圖13的線(xiàn)A-A’得到的柵端子區(qū)的截面圖，其顯示了根據(jù)圖9的本發(fā)明第一實(shí)施例的TFT陣列基板的制造工藝步驟。
圖11B是在蝕刻工藝之后沿著圖13的線(xiàn)B-B’得到的TFT的接觸孔的截面圖，其顯示了根據(jù)圖9的本發(fā)明第一實(shí)施例的TFT陣列基板的制造工藝步驟。
圖11C是在蝕刻工藝之后沿著圖13的線(xiàn)C-C’得到的漏端子區(qū)的截面圖，其顯示了根據(jù)圖9的本發(fā)明第一實(shí)施例的TFT陣列基板的制造工藝步驟。
圖12A是在蝕刻工藝之后和在鈍化層上形成像素電極層的工藝之后沿著圖13的線(xiàn)A-A’得到的柵端子區(qū)的截面圖，其顯示了根據(jù)圖9的本發(fā)明第一實(shí)施例的TFT陣列基板的制造工藝步驟。
圖12B是在蝕刻工藝之后和在鈍化層上形成像素電極層的工藝之后沿著圖13的線(xiàn)B-B’得到的TFT的接觸孔的截面圖，其顯示了根據(jù)圖9的本發(fā)明第一實(shí)施例的TFT陣列基板的制造工藝步驟。
圖12C是在蝕刻工藝之后和在鈍化層上形成像素電極層的工藝之后沿著圖13的線(xiàn)C-C’得到的漏端子區(qū)的截面圖，其顯示了根據(jù)圖9的本發(fā)明第一實(shí)施例的TFT陣列基板的制造工藝步驟。
圖13是根據(jù)本發(fā)明第一實(shí)施例的TFT陣列基板的平面圖。
圖14是根據(jù)本發(fā)明第二實(shí)施例的TFT陣列基板的局部截面圖。
優(yōu)選實(shí)施方式下面將參考附圖詳細(xì)描述本發(fā)明的優(yōu)選實(shí)施例。
第一實(shí)施例圖9示意性地示出了根據(jù)本發(fā)明第一實(shí)施例的LCD顯示器的TFT陣列基板的結(jié)構(gòu)。圖13示意性地示出了根據(jù)第一實(shí)施例的基板10的平面圖，該圖基本上與圖1相同。
如圖9和13所示，布圖的導(dǎo)電柵層2形成在透明絕緣板1(例如玻璃板)上。使用柵層2來(lái)形成柵線(xiàn)、柵電極2a和柵端子。在柵層2(即柵電極2a)上，形成柵絕緣層3，使其覆蓋柵電極2a。島狀半導(dǎo)體層4形成在柵絕緣層3上，與相應(yīng)的柵電極2a重疊。在半導(dǎo)體層4上，形成布圖的導(dǎo)電漏層5。使用漏層5來(lái)形成漏線(xiàn)、漏電極5d、源電極5s和漏端子。在漏層5上，形成鈍化層60來(lái)保護(hù)底層的層狀結(jié)構(gòu)。在鈍化層60上，形成作為導(dǎo)電層的像素電極層7。使用像素電極層7形成像素電極7a、柵端子區(qū)11中的柵端子和漏端子區(qū)13中的漏端子。
通過(guò)設(shè)置在接觸孔區(qū)9中的相應(yīng)接觸孔9a將漏層5的源電極5s分別連接到相應(yīng)的像素電極7a。如圖12B所示，通過(guò)選擇性地除去鈍化層60形成穿過(guò)鈍化層60的接觸孔9a。
在柵端子區(qū)11中，選擇性地除去鈍化層60和柵絕緣層3形成暴露柵層2(即柵端子)的接觸孔14，如圖12A所示。位于鈍化層60上的導(dǎo)電層(即像素電極層)7通過(guò)各個(gè)接觸孔14接觸底層的柵層2。將導(dǎo)電層7連接到外部端子(未示出)。
在漏端子區(qū)13中，選擇性地除去鈍化層60，形成暴露漏層5(即漏端子)的接觸孔15，如圖12C所示。位于鈍化層60上的導(dǎo)電層7(即像素電極層)通過(guò)各個(gè)接觸孔15接觸底層的漏層5(即漏端子)。將導(dǎo)電層7連接到外部端子(未示出)。
如圖9所示，形成TFT，使其與相應(yīng)的島狀半導(dǎo)體層4重疊。每個(gè)TFT 12包括由柵層2形成的柵電極2a、由漏層5形成的漏電極5d和由漏層5形成的源電極5s。
鈍化層60具有兩層結(jié)構(gòu)，包括具有較低蝕刻速率的第一子層61和具有較高蝕刻速率第二子層62。在下面，第一子層61可以稱(chēng)作較低蝕刻速率子層，第二子層62可以稱(chēng)作較高蝕刻速率子層。較高蝕刻速率子層62的蝕刻厚度等于或小于像素電極層7的厚度。這里，較低蝕刻速率子層61和較高蝕刻速率子層62由相同的材料構(gòu)成，例如氮化硅(SiN)。
關(guān)于TFT 12，鈍化層60由接近板1設(shè)置的較低蝕刻速率子層(即第一子層)61、和接近基板10的表面(換句話(huà)說(shuō)遠(yuǎn)離板1設(shè)置的)較高蝕刻速率子層(即第二子層)62形成。因此，可以根據(jù)需要控制鈍化層60和底層?xùn)沤^緣層3的蝕刻剖面。
此外，設(shè)置在鈍化層60頂部的較高蝕刻速率子層62的厚度等于或小于上面的像素電極7的厚度。因此，即使較高蝕刻速率子層62的蝕刻剖面是直角的(即垂直的)或者倒錐形的，也可以防止上面的像素電極層7被分割開(kāi)或者斷開(kāi)。
此外，作為最粗糙材料的較高蝕刻速率子層62設(shè)置在鈍化層60的頂部。子層62的厚度等于或者小于上面的像素電極層7的厚度。因此，防止了整個(gè)鈍化層6的保護(hù)功能(例如耐濕性)的降低。
鈍化層60的較高蝕刻速率子層(即第二子層)62的蝕刻速率是較低蝕刻速率子層(即第一子層)61的1.1倍或更大就足夠了。較高蝕刻速率子層62的與H原子鍵合的N原子數(shù)(N-H)和與H原子鍵合的Si原子數(shù)(Si-H)之比(N-H/Si-H)是較低蝕刻速率子層61的2.3倍或更大就足夠了。較高蝕刻速率子層62的N與Si的成分比(N/Si比)是較低蝕刻速率子層的N/Si比的1.7倍或更大就足夠了。
可以說(shuō)，根據(jù)本發(fā)明第一實(shí)施例的TFT陣列基板10包括具有上述結(jié)構(gòu)的TFT 12。根據(jù)本發(fā)明第一實(shí)施例的LCD顯示器包括TFT陣列基板10。
如上所述，在根據(jù)本發(fā)明第一實(shí)施例的TFT 12的情況下，鈍化層60具有兩層結(jié)構(gòu)，至少包括疊放的較高蝕刻速率子層62和較低蝕刻速率子層61。第一子層61具有比第二子層62低的蝕刻速率并且比第二子層62更接近于板10設(shè)置。第二子層62具有等于或者小于像素電極層7(即導(dǎo)電層)的厚度。
據(jù)此，可以根據(jù)需要控制鈍化層60和柵絕緣層3在蝕刻工藝中的蝕刻剖面。具體地說(shuō)，由于較高蝕刻速率子層62的側(cè)蝕，較低蝕刻速率子層61的蝕刻剖面是錐形的。結(jié)果，通過(guò)改變鈍化層60的干蝕工藝中的蝕刻條件，可以提高蝕刻速率，從而提高蝕刻裝置的生產(chǎn)能力。如果這樣，就防止了鈍化層60中的像素電極層7被分割開(kāi)或斷開(kāi)。
在這種情況下，即使鈍化層60和柵絕緣層3的蝕刻速率大于光致抗蝕劑膜8的蝕刻速率，由于較高蝕刻速率子層62的側(cè)蝕，較低蝕刻速率子層61的蝕刻剖面也將是錐形的。
盡管鈍化層60具有包括較低蝕刻速率子層61和較高蝕刻速率子層62的兩層結(jié)構(gòu)，但是本發(fā)明并不限于這種結(jié)構(gòu)。對(duì)于本發(fā)明來(lái)說(shuō)，下列特征是充分的(i)鈍化層60具有包括兩個(gè)或更多個(gè)子層(例如第一和第二子層61和62)的多層結(jié)構(gòu)，(ii)從設(shè)置在層60頂部的頂部子層(例如第二子層62)到設(shè)置在其底部的底部子層(例如第一子層61)，各子層的蝕刻速率降低，(iii)緊鄰頂部子層(例如第二子層62)的鈍化層60的下一個(gè)子層(例如第一子層61)的蝕刻速率是頂部子層的1.1倍或更大，(iv)頂部子層(即第二子層62)具有等于或小于像素電極層7的厚度。
下面將參考圖10A至10C到圖12A至12C說(shuō)明根據(jù)本發(fā)明第一實(shí)施例的TFT陣列基板10的制造方法。圖10A至10C示出了在蝕刻鈍化層60和柵絕緣層3之前的狀態(tài)。圖11A至11C示出了在蝕刻鈍化層60和柵絕緣層3之后的狀態(tài)。圖12A至12C示出了在形成像素電極層7之后的狀態(tài)。
首先，在透明絕緣板(例如玻璃板)1上通過(guò)濺射按照順序形成鋁(Al)層和鉬(Mo)層。然后，通過(guò)光刻工藝和使用磷酸(H3PO4)、硝酸(HNO3)和醋酸(CH3COOH)混合物的濕蝕工藝，選擇性地蝕刻Al層和Mo層，從而在板1上形成布圖的柵層2。該柵層2包含柵線(xiàn)、柵電極2a和柵端子。
接著，通過(guò)等離子增強(qiáng)CVD，在板1上按照順序形成用于柵絕緣層3的SiN層、非晶硅(a-Si)層和用磷(P)摻雜的n型a-Si層(n+a-Si)。此后，通過(guò)光刻工藝和使用氟鹵化物的干蝕工藝，選擇性地蝕刻n+a-Si層和a-Si層，從而通過(guò)在由SiN構(gòu)成的柵絕緣層3上堆疊的n+a-Si層和a-Si層形成島狀半導(dǎo)體層4。
接著，通過(guò)濺射形成氧化銦錫(ITO)層。然后，通過(guò)光刻工藝和使用H3PO4、HNO3和醋酸CH3COOH混合物濕蝕工藝，選擇性地除去ITO層，從而形成布圖的漏層4。漏層4包含漏線(xiàn)、漏電極5d、源電極5s和漏端子。接著，通過(guò)使用氟鹵化物的干蝕工藝，在漏電極5d和源電極5s之間選擇性地除去n+a-Si層，從而形成溝道區(qū)。
接著，如圖10A至10C所示，通過(guò)等離子增強(qiáng)CVD，在柵絕緣層3上按照順序由SiN形成較低蝕刻速率子層(即第一子層)61和較高蝕刻速率子層(即第二子層)62，以便覆蓋半導(dǎo)體層4和漏層5。此后，如圖11A至11C所示，通過(guò)光刻工藝和使用氟鹵化物的干蝕工藝，選擇性地蝕刻較低蝕刻速率子層61和較高蝕刻速率子層62，從而分別在柵端子區(qū)11、接觸孔區(qū)9和漏端子區(qū)13中形成接觸孔14、9a和15。在柵端子區(qū)11中，通過(guò)接觸孔14暴露底層?xùn)艑?。在接觸孔區(qū)9中，通過(guò)接觸孔9a暴露底層漏層5。在漏端子區(qū)13中，通過(guò)接觸孔15暴露底層漏層5。
這里，由較低蝕刻速率子層(即第一子層)61和較高蝕刻速率子層(即第二子層)62形成鈍化層60。因此，即使由SiN構(gòu)成的子層61和62的蝕刻速率比光致抗蝕劑膜8的蝕刻速率大，較高蝕刻速率子層62被側(cè)蝕，結(jié)果，較低蝕刻速率子層61的蝕刻剖面是錐形的，如圖11A至11C所示。
此外，較高蝕刻速率子層62的厚度等于或者小于像素電極層7的厚度。這樣，即使較高蝕刻速率子層62的蝕刻剖面是直角的或者倒錐形的，也將不會(huì)分割開(kāi)或者斷開(kāi)像素電極層7。
當(dāng)較高蝕刻速率子層62的蝕刻速率與較低蝕刻速率子層61的蝕刻速率之比比一大時(shí)(其中每個(gè)蝕刻速率都是在非堆疊狀態(tài)下獨(dú)立測(cè)量的)，則較低蝕刻速率子層61的蝕刻速率由于較高蝕刻速率子層62對(duì)蝕刻劑的消耗而降低，因此，有效蝕刻速率比率增加。因此，對(duì)于本發(fā)明來(lái)說(shuō)，較高蝕刻速率子層62的蝕刻速率是較低蝕刻速率子層61的1.1倍或更大就足夠了。
在用于形成子層61和62的等離子增強(qiáng)CVD工藝中，通過(guò)調(diào)節(jié)作為反應(yīng)氣體的硅烷(SiH4)氣體的流速，可以實(shí)現(xiàn)如上所述由SiN構(gòu)成的鈍化層60的第一和第二子層61和62的這種蝕刻速率控制。例如，如果SiH4的流速?gòu)?00％降低到90％，則第一和第二子層61和62的蝕刻速率增加到1.1倍。如果SiH4的流速?gòu)?00％降低到60％，則第一和第二子層61和62的蝕刻速率增加到1.4倍。在這兩種情況下，使用傅立葉變換紅外分光光度計(jì)(FT-IR)可以觀察或者檢測(cè)所沉積的子層61和62的質(zhì)量差別。
具體地說(shuō)，當(dāng)?shù)谝缓偷诙訉?1和62的蝕刻速率比為1.1時(shí)(換句話(huà)說(shuō)，較高蝕刻速率子層62的蝕刻速率是較低蝕刻速率子層61的1.1倍)，較高蝕刻速率子層62的與H原子鍵合的N原子數(shù)(N-H)和與H原子鍵合的Si原子數(shù)(Si-H)之比(N-H/Si-H)是較低蝕刻速率子層61的2.3倍。同樣，當(dāng)子層61和62的蝕刻速率比為1.4時(shí)，較高蝕刻速率子層62的與H原子鍵合的N原子數(shù)(N-H)和與H原子鍵合的Si原子數(shù)(Si-H)之比(N-H/Si-H)是較低蝕刻速率子層61的6.2倍。
結(jié)果，當(dāng)子層61和62的蝕刻速率比為1.1時(shí)，較高蝕刻速率子層62的N與Si的成分比(N/Si比)是較低蝕刻速率子層61(N/Si比)的1.7倍。同樣，當(dāng)子層61和62的蝕刻速率比為1.4時(shí)，較高蝕刻速率子層62的N與Si的成分比(N/Si比)是較低蝕刻速率子層61的N/Si比的4.6倍。這里，假設(shè)鈍化層60(即子層61和62)的H原子終結(jié)(termination)的可能性不變。
接著，為了形成像素電極層7，通過(guò)濺射在鈍化層60(即第二子層62)上形成ITO層，然后，通過(guò)光刻工藝和使用鹽酸(HCl)和硝酸(HNO3)混合物的濕蝕工藝選擇性地蝕刻ITO層。這樣，如圖12A至12C所示，像素電極層7在不分割開(kāi)或者斷開(kāi)的情況下分別在鈍化層60上形成在柵端子區(qū)11、接觸孔區(qū)9和漏端子區(qū)13中。
通過(guò)上述工藝步驟，制造根據(jù)本發(fā)明第一實(shí)施例的TFT陣列基板10。
第二實(shí)施例圖14示意性地示出了根據(jù)本發(fā)明第二實(shí)施例的LCD顯示器的TFT陣列基板10a的結(jié)構(gòu)。除了鈍化層60a具有包括第一、第二和第三子層61a、62a和63a的三層結(jié)構(gòu)之外，基板10a的結(jié)構(gòu)與圖9和13的基板10的結(jié)構(gòu)相同。因此，通過(guò)賦予與第一實(shí)施例相同的附圖標(biāo)記，這里省略了關(guān)于第二實(shí)施例的基板10a的描述。
第三子層63a的蝕刻速率最高，第一子層61a的蝕刻速率最低。第二子層62a的蝕刻速率是中等的。這樣，從設(shè)置在層60a頂部的頂部子層(即第三子層63a)到設(shè)置在其底部的底部子層(即第一子層61a)，各子層61a、62a和63a的蝕刻速率降低。
緊鄰頂部子層(即第三子層63a)的鈍化層60a的下一個(gè)子層(即第二子層62a)的蝕刻速率是底部子層的1.1倍或者更大。
頂部子層(即第三子層63a)具有等于或者小于像素電極層7的厚度。
利用根據(jù)第二實(shí)施例的TFT陣列基板，顯然可以得到與第一實(shí)施例相同的優(yōu)點(diǎn)。
其它實(shí)施例既然上述第一和第二實(shí)施例是作為本發(fā)明的例子實(shí)施的，那么不用說(shuō)本發(fā)明并不限于這些實(shí)施例和它們的變形。任何其它的修改都可以應(yīng)用到這些實(shí)施例和變形例。
例如，在本發(fā)明的上述第一和第二實(shí)施例中，由疊放的兩個(gè)或者三個(gè)子層形成鈍化層。然而，本發(fā)明并不限于這些結(jié)構(gòu)。如果子層的蝕刻速率從設(shè)置在鈍化層頂部的頂部子層到設(shè)置在其底部的底部子層而降低，并且頂部子層具有等于或者小于像素電極層7的厚度，那么鈍化層可以由三個(gè)或者更多個(gè)子層形成。
在上面的實(shí)施例中，由疊放的Mo和Al層形成柵層，由Mo層形成漏層。然而，本發(fā)明并不限于這種情況。每個(gè)柵層和漏層都可以由例如Al、Ti、Cr、Cu、Mo、Ag、Ta和W或其合金的金屬形成。
在上面的實(shí)施例中，盡管由ITO形成像素電極層，但是本發(fā)明并不限于此。對(duì)于透射型LCD顯示器，可以由從銦氧化物和鋅的合金(IznO)、氧化錫(SnO2)和氧化鋅(ZnO)構(gòu)成的組中選擇的至少一種形成像素電極層。對(duì)于反射型LCD顯示器，像素電極層可以由從Al、Ag及其合金構(gòu)成的組中選擇的至少一種來(lái)形成。對(duì)于半透射型LCD顯示器，像素電極層可以由從這兩組中選擇的至少一種來(lái)形成。
在上面的實(shí)施例中，利用5個(gè)光刻工藝制造TFT陣列基板。然而，例如，形成半導(dǎo)體層和漏層的步驟可以通過(guò)利用半色調(diào)掩模的單個(gè)光刻工藝進(jìn)行。如果這樣，可以利用四個(gè)光刻工藝制造TFT陣列基板。以這種方式，光刻工藝的數(shù)量是可變的。
TFT的類(lèi)型或結(jié)構(gòu)并不限于圖9和14所示的上述結(jié)構(gòu)。TFT可以具有任何其它的類(lèi)型或結(jié)構(gòu)。
雖然描述了本發(fā)明的優(yōu)選形式，但是應(yīng)理解，在不脫離本發(fā)明的精神的情況下，各種修改對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)是顯而易見(jiàn)的。因此，本發(fā)明的保護(hù)范圍僅由權(quán)利要求書(shū)來(lái)確定。
權(quán)利要求
1.一種薄膜晶體管，包括柵層、柵絕緣層、半導(dǎo)體層、漏層和鈍化層，每一層都直接或間接形成在絕緣基板上；以及形成在鈍化層上的導(dǎo)電層，該導(dǎo)電層通過(guò)至少穿過(guò)該鈍化層的接觸孔與柵層或漏層連接；其中鈍化層具有至少包括堆疊的第一子層和第二子層的多層結(jié)構(gòu)，該第一子層具有比第二子層低的蝕刻速率；第一子層比第二子層更接近于基板設(shè)置；以及第二子層具有等于或小于所述導(dǎo)電層的厚度。
2.根據(jù)權(quán)利要求1的薄膜晶體管，其中所述鈍化層由氮化硅(SiN)構(gòu)成。
3.根據(jù)權(quán)利要求2的薄膜晶體管，其中由SiN構(gòu)成的鈍化層的第二子層的蝕刻速率是第一子層的1.1倍或更大。
4.根據(jù)權(quán)利要求2的薄膜晶體管，其中由SiN構(gòu)成的所述鈍化層的第二子層的與H原子鍵合的N原子數(shù)和與H原子鍵合的Si原子數(shù)之比(N-H/Si-H)是第一子層的2.3倍或更大。
5.根據(jù)權(quán)利要求2的薄膜晶體管，其中由SiN構(gòu)成的所述鈍化層的第二子層的N與Si的成分比(N/Si比)是第一子層的1.7倍或更大。
6.根據(jù)權(quán)利要求1的薄膜晶體管，其中基板由透明的絕緣材料構(gòu)成，柵絕緣層由SiN構(gòu)成，導(dǎo)電層由氧化銦錫(ITO)構(gòu)成，柵層具有包括至少一個(gè)金屬或合金子層的單一或多層結(jié)構(gòu)，以及漏層具有包括至少一個(gè)金屬或合金子層的單一或多層結(jié)構(gòu)。
7.一種薄膜晶體管陣列基板，包括根據(jù)權(quán)利要求1的薄膜晶體管。
8.一種液晶顯示器件，包括根據(jù)權(quán)利要求7的薄膜晶體管陣列基板。
9.一種薄膜晶體管的制造方法，所述晶體管包括柵層、柵絕緣層、半導(dǎo)體層、漏層和鈍化層，每一層都直接或間接形成在絕緣基板上；以及形成在鈍化層上的導(dǎo)電層，該導(dǎo)電層通過(guò)至少穿過(guò)該鈍化層的接觸孔與柵層或漏層連接，所述方法包括步驟在基板上形成鈍化層的第一子層；在第一子層上形成鈍化層的第二子層，第二子層具有比第一子層高的蝕刻速率；利用掩模選擇性地蝕刻第二子層和第一子層，從而形成至少穿過(guò)該鈍化層的接觸孔；形成導(dǎo)電層使其覆蓋該接觸孔，從而通過(guò)該接觸孔使該導(dǎo)電層與柵層或漏層接觸；其中第二子層具有等于或小于導(dǎo)電層的厚度。
10.根據(jù)權(quán)利要求9的方法，其中鈍化層由氮化硅(SiN)形成。
11.根據(jù)權(quán)利要求10的方法，其中在選擇性蝕刻第二子層和第一子層的步驟中，由SiN構(gòu)成的鈍化層的第二子層的蝕刻速率是第一子層的1.1倍或者更大。
12.根據(jù)權(quán)利要求10的方法，其中由SiN構(gòu)成的鈍化層的第二子層的與H原子鍵合的N原子數(shù)和與H原子鍵合的Si原子數(shù)之比(N-H/Si-H)是其第一子層的2.3倍或更大。
13.根據(jù)權(quán)利要求10的方法，其中由SiN構(gòu)成的鈍化層的第二子層的N與Si的成分比(N/Si比)是其第一子層的1.7倍或更大。
14.根據(jù)權(quán)利要求10的方法，其中由SiN構(gòu)成的鈍化層的第一子層和第二子層在相同的倉(cāng)室中形成。
15.根據(jù)權(quán)利要求10的方法，其中由SiN構(gòu)成的鈍化層的第一子層和第二子層在多個(gè)倉(cāng)室中形成。
16.根據(jù)權(quán)利要求10的方法，其中通過(guò)干蝕進(jìn)行選擇性地蝕刻鈍化層的第二子層和第一子層的步驟。
17.根據(jù)權(quán)利要求10的方法，其中在選擇性地蝕刻由SiN構(gòu)成的鈍化層的步驟中，由SiN構(gòu)成的鈍化層的蝕刻速率是掩模的1.1倍或更大。
18.根據(jù)權(quán)利要求10的方法，其中對(duì)于等離子增強(qiáng)化學(xué)汽相沉積(CVD)工藝來(lái)說(shuō)，通過(guò)調(diào)節(jié)反應(yīng)氣體的流速來(lái)控制由SiN構(gòu)成的鈍化層的蝕刻速率。
19.一種薄膜晶體管陣列基板的制造方法，使用根據(jù)權(quán)利要求9的薄膜晶體管的制造方法。
20.一種液晶顯示器件的制造方法，使用根據(jù)權(quán)利要求19的薄膜晶體管陣列基板的制造方法。
全文摘要
一種薄膜晶體管，包括柵層、柵絕緣層、半導(dǎo)體層、漏層和鈍化層(每一層都直接或間接形成在絕緣基板上)，和形成在鈍化層上的導(dǎo)電層。該導(dǎo)電層通過(guò)至少穿過(guò)該鈍化層的接觸孔與柵層或漏層連接。鈍化層具有包括至少堆疊的第一子層和第二子層的多層結(jié)構(gòu)，第一子層具有比第二子層低的蝕刻速率。第一子層比第二子層更接近于基板設(shè)置。第二子層具有等于或小于導(dǎo)電層的厚度。在蝕刻工藝中，可以很好地控制鈍化層和底層?xùn)沤^緣層的形狀或結(jié)構(gòu)，并且防止形成在鈍化層上的導(dǎo)電層被分割開(kāi)。
文檔編號(hào)H01L21/336GK1945855SQ20061014208
公開(kāi)日2007年4月11日 申請(qǐng)日期2006年10月8日 優(yōu)先權(quán)日2005年10月3日
發(fā)明者田中宏明 申請(qǐng)人:Nec液晶技術(shù)株式會(huì)社