專利名稱：半導(dǎo)體電容裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于一種半導(dǎo)體裝置，特別有關(guān)于一種金屬-絕緣層-金屬(metal-insulator-metal，MIM)電容結(jié)構(gòu)，其可增加電容量密度，同時(shí)維持低電壓線性系數(shù)(voltage linearity coefficient，VCC)。
背景技術(shù)：
在微電子制造技術(shù)中，減少電路面積為一重要的考慮點(diǎn)。而集成電路也因電路部件尺寸的縮小而持續(xù)地增加其電路密度。當(dāng)越多的部件并入于集成電路中時(shí)，集成電路可獲得更高的性能。其中有一種類型的電路部件近來出現(xiàn)于集成電路(例如混合信號電路、射頻電路、以及模擬電路等)設(shè)計(jì)中且有逐漸增加的趨勢。此類型的電路部件即為金屬-絕緣層-金屬(MIM)電容，其通常包括堆疊排列的上下金屬電極板以及位于兩者之間的電容介電層。
然而，上述集成電路設(shè)計(jì)中的MIM電容會占據(jù)相當(dāng)大的電路面積。為了縮小集成電路中電路部件的尺寸，最好能夠縮小MIM電容所占據(jù)的電路面積。因此，有必要增加電容的電容量密度(fF/μm2)，從而能夠從占據(jù)較小電路面積中的MIM電容得到適當(dāng)?shù)碾娙萘俊?br> 一般而言，有許多方法可增加MIM電容的電容量密度。舉例而言，使用高介電常數(shù)(k)的介電材料，例如氮化硅或氧化鉿或其組合，作為電容介電層，以縮小電容介電層的厚度。然而，當(dāng)電容量密度增加時(shí)，電壓線性系數(shù)(VCC)值(ppm/V2)同樣會增加。這是混合信號電路、射頻電路、以及模擬電路中所不希望見到的，因其所需的是相近的電容器匹配以及較佳的電壓線性(即，低電壓相依性或低VCC值)。
因此，有必要實(shí)施一種新的MIM電容器，其可具有高電容量密度，同時(shí)維持低的VCC值。

發(fā)明內(nèi)容
鑒于上述現(xiàn)有技術(shù)的不足，提出本發(fā)明。
為實(shí)現(xiàn)上述目的，本發(fā)明的一個(gè)實(shí)施例提供一種半導(dǎo)體電容裝置，該半導(dǎo)體電容裝置包括介電層以及堆疊電容結(jié)構(gòu)。其中介電層設(shè)置于基底上；堆疊電容結(jié)構(gòu)設(shè)置于介電層內(nèi)，其包括第一金屬-絕緣層-金屬電容以及第二金屬-絕緣層-金屬電容。第一金屬-絕緣層-金屬電容使用具有負(fù)電壓線性系數(shù)拋物線特性(negative VCC parabolic characteristic)的電容介電層。第二金屬-絕緣層-金屬電容位于第一金屬-絕緣層-金屬電容上方并與其并聯(lián)，且使用具有正電壓線性系數(shù)拋物線特性(positive VCC parabolic characteristic)的電容介電層。第一及第二金屬-絕緣層-金屬電容具有各自的上電極板及下電極板。
如上所述的半導(dǎo)體電容裝置，還包括若干第一互連線，設(shè)置于該介電層內(nèi)，以電性連接該第一金屬-絕緣層-金屬電容的上電極板與該第二金屬-絕緣層-金屬電容的下電極板；以及若干第二互連線，設(shè)置于該介電層內(nèi)，以電性連接該第一金屬-絕緣層-金屬電容的下電極板與該第二金屬-絕緣層-金屬電容的上電極板。
如上所述的半導(dǎo)體電容裝置，其中這些第一互連線位于該第二金屬-絕緣層-金屬電容下方且與其電容介電層重疊。
如上所述的半導(dǎo)體電容裝置，其中這些第一互連線位于該第二金屬-絕緣層-金屬電容下方而不與其電容介電層重疊。
如上所述的半導(dǎo)體電容裝置，其中該第一金屬-絕緣層-金屬電容的電容介電層的厚度與該第二金屬-絕緣層-金屬電容的電容介電層的厚度大體相同。
如上所述的半導(dǎo)體電容裝置，其中該第一金屬-絕緣層-金屬電容的電容介電層的厚度不同于該第二金屬-絕緣層-金屬電容的電容介電層的厚度。
如上所述的半導(dǎo)體電容裝置，其中具有負(fù)電壓線性系數(shù)拋物線特性的該電容介電層由氧化硅所構(gòu)成，且具有正電壓線性系數(shù)拋物線特性的該電容介電層由氮化硅或氮氧化硅所構(gòu)成。
本發(fā)明的另一實(shí)施例還提供一種半導(dǎo)體電容裝置，該半導(dǎo)體電容裝置包括介電層以及堆疊電容結(jié)構(gòu)。其中介電層設(shè)置于基底上；堆疊電容結(jié)構(gòu)設(shè)置于介電層內(nèi)，其包括第一金屬-絕緣層-金屬電容以及位于其上方且與其并聯(lián)的第二金屬-絕緣層-金屬電容，其中第一及第二金屬-絕緣層-金屬電容具有各自的上電極板及下電極板與不同組成的電容介電層。
本發(fā)明的另一實(shí)施例還提供一種半導(dǎo)體電容裝置，該半導(dǎo)體電容裝置包括介電層以及堆疊電容結(jié)構(gòu)。其中介電層設(shè)置于基底上；堆疊電容結(jié)構(gòu)設(shè)置于介電層內(nèi)，其包括第一金屬-絕緣層-金屬電容、第二金屬-絕緣層-金屬電容、若干第一互連線、以及若干第二互連線。第一金屬-絕緣層-金屬電容使用氧化硅作為電容介電層。第二金屬-絕緣層-金屬電容位于第一金屬-絕緣層-金屬電容上方并與其并聯(lián)，且使用高介電常數(shù)材料作為電容介電層。第一及第二金屬-絕緣層-金屬電容具有各自的上電極板及下電極板。第一及第二互連線設(shè)置于介電層內(nèi)，其中第一互連線用以電性連接第一金屬-絕緣層-金屬電容的上電極板與第二金屬-絕緣層-金屬電容的下電極板，而第二互連線用以電性連接第一金屬-絕緣層-金屬電容的下電極板與第二金屬-絕緣層-金屬電容的上電極板。
如上所述的半導(dǎo)體電容裝置，其中該高介電常數(shù)材料包括氧化鈦、鈦酸鋇鍶、氧化鋯、鉿硅氧化物、鋯硅氧化物、鉿鋁氧化物、鋯鋁氧化物或鍶鈦氧化物。
本發(fā)明的另一實(shí)施例還提供一種半導(dǎo)體電容裝置，該半導(dǎo)體電容裝置包括介電層、金屬-絕緣層-金屬電容、以及第一及第二鑲嵌式互連線。其中介電層設(shè)置于基底上；金屬-絕緣層-金屬電容設(shè)置于介電層內(nèi)，其包括上電極板、第一電容介電層、第二電容介電層、以及下電極板。第一電容介電層的組成及厚度不同于第二電容介電層。第一及第二鑲嵌式互連線分別電性連接上電極板及下電極板。
本發(fā)明能夠增加電容的電容量密度，同時(shí)維持低的電壓線性系數(shù)。


圖1A為根據(jù)本發(fā)明實(shí)施例的具有并聯(lián)的金屬-絕緣層-金屬電容的半導(dǎo)體電容裝置的剖面示意圖。
圖1B為根據(jù)本發(fā)明另一實(shí)施例的具有并聯(lián)的金屬-絕緣層-金屬電容的半導(dǎo)體電容裝置的剖面示意圖。
圖2A為根據(jù)本發(fā)明實(shí)施例的具有雙重電容介電層的金屬-絕緣層-金屬電容的半導(dǎo)體電容裝置的剖面示意圖。
圖2B為根據(jù)本發(fā)明實(shí)施例的具有串聯(lián)的金屬-絕緣層-金屬電容的半導(dǎo)體電容裝置的剖面示意圖。
其中，附圖標(biāo)記說明如下100、200基底101、103、105、107、201、203介電層104、112、202、212下電極板106、114、204、206、214、216電容介電層108、116、208、218上電極板110、118、210、220金屬-絕緣層-金屬電容109、111、113互連線115、117、119金屬接線層205、207、209、211鑲嵌式互連線具體實(shí)施方式
本發(fā)明關(guān)于一種改進(jìn)的半導(dǎo)體電容裝置，適用于不同的集成電路設(shè)計(jì)，例如混合信號電路、射頻電路、及模擬電路，用以增加電容量密度，同時(shí)維持低的VCC值。圖1A顯示根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體電容裝置。半導(dǎo)體電容裝置包括基底100，例如硅基底或其它半導(dǎo)體基底，其可包括不同的元件，諸如晶體管、電阻或其它常用的半導(dǎo)體元件。為了簡化附圖，此處僅顯示一個(gè)平整的基底。介電層101，設(shè)置于基底100上，用以作為層間介電層(ILD)或金屬層間介電層(IMD)。舉例而言，介電層101可包括二氧化硅、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)。優(yōu)選地，介電層101包括低介電常數(shù)材料，以降低RC(電阻-電容)時(shí)間常數(shù)。介電層101可通過公知沉積技術(shù)形成，諸如等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)、低壓化學(xué)氣相沉積(LPCVD)、常壓化學(xué)氣相沉積(APCVD)、高密度等離子體化學(xué)氣相沉積(HDPCVD)或其它合適的CVD。另外，可在介電層101中形成多層金屬結(jié)構(gòu)，用以電性連接基底100內(nèi)部或表面上的元件以及后續(xù)形成于其表面上的電子裝置。如同上述基底100，此處亦以平整層表示該介電層，以簡化附圖。
另一介電層107設(shè)置于介電層101上。在本實(shí)施例中，介電層107作為金屬層間介電層。介電層107可包括相似于介電層101的材料并通過相似的制造方法形成。再者，介電層107可為單層或多層結(jié)構(gòu)。在本實(shí)施例中，介電層107包括下介電層103及上介電層105。下介電層103的材料可相同或不同于上介電層105。
堆疊電容結(jié)構(gòu)設(shè)置于介電層107內(nèi)。在本實(shí)施例中，堆疊電容結(jié)構(gòu)包括第一金屬-絕緣層-金屬(MIM)電容110及第二金屬-絕緣層-金屬(MIM)電容118，其中第一MIM電容110與第二MIM電容118并聯(lián)。第一MIM電容110設(shè)置于下介電層103內(nèi)，且其包括下電極板104、上電極板108以及居中的電容介電層106。上電極板108及下電極板104可由銅金屬、銅鋁合金、或其它常用的金屬電極材料所構(gòu)成。電容介電層106可由氧化硅或其它介電常數(shù)高于氧化硅的材料所構(gòu)成，例如氮化硅、氮氧化硅、氧化鉿或氧化鉭。
第二MIM電容118設(shè)置于上介電層105內(nèi)并位于第一MIM電容110上方，且其包括下電極板112、上電極板116以及居中的電容介電層114。上電極板116及下電極板112可由銅金屬、銅鋁合金、或其它常用的金屬電極材料所構(gòu)成。電容介電層114可由氧化硅或其它介電常數(shù)高于氧化硅的材料所構(gòu)成，例如氮化硅、氮氧化硅、氧化鉿或氧化鉭。
特別是在本實(shí)施例中，第二MIM電容118的電容介電層114的組成不同于第一MIM電容110的電容介電層106。亦即，電容介電層114與電容介電層106其中之一具有負(fù)電壓線性系數(shù)(VCC)拋物線特性，而另一介電層則具有正電壓線性系數(shù)(VCC)拋物線特性，其中VCC表示在一個(gè)電壓操作范圍中電容的變化。若第一MIM電容110采用氧化硅(負(fù)電壓線性系數(shù)拋物線特性)作為電容介電層，則第二MIM電容118須采用介電常數(shù)高于氧化硅的材料(正電壓線性系數(shù)拋物線特性)，例如氮化硅或氮氧化硅。相反地，若第二MIM電容118采用氧化硅作為電容介電層，則第一MIM電容110須采用介電常數(shù)高于氧化硅的材料，例如氮化硅或氮氧化硅。在本實(shí)施例中，電容介電層106的厚度可大體相同于或不同于電容介電層114。優(yōu)選地，由氧化硅所構(gòu)成的電容介電層的厚度大于由相對較高的介電常數(shù)材料所構(gòu)成的電容介電層。
為了使第一MIM電容110與第二MIM電容118并聯(lián)，在下介電層103中形成若干第一互連線109，以電性連接第一MIM電容110的上電極板108與第二MIM電容118的下電極板112。再在上介電層105中形成若干第二互連線111，以電性連接第一MIM電容110的下電極板104與第二MIM電容118的上電極板116。金屬接線層119設(shè)置于介電層107上，用以作為半導(dǎo)體電容裝置的輸出/輸入端，其通過形成于介電層105內(nèi)的互連線113電性連接至第二MIM電容118的下電極板112。金屬接線層117設(shè)置于介電層107上，用以作為半導(dǎo)體電容裝置的另一輸出/輸入端，其通過第二互連線111電性連接至第二MIM電容118的上電極板116。居中的金屬接線層115形成于介電層107內(nèi)，其通過位于其上及其下的第二互連線111使金屬接線層117與第一MIM電容110的下電極板104電性連接。金屬接線層115、117及119與互連線109、111及113可由銅金屬或其它合適的金屬材料構(gòu)成，且通過公知單鑲嵌或雙鑲嵌法形成。另外，在本實(shí)施例中，第一互連線109設(shè)置于第二MIM電容118下方并與其電容介電層114重疊。而在其它實(shí)施例中，第一互連線109設(shè)置于第二MIM電容118下方而不與其電容介電層114重疊，如圖1B所示。
由于本發(fā)明的半導(dǎo)體電容裝置包括一個(gè)堆疊的電容結(jié)構(gòu)，其包括具有高介電常數(shù)電容介電層的MIM電容，因此如公知技術(shù)(即，使用高介電常數(shù)材料作為電容介電層的單一MIM電容)般可增加電容量密度。上述高介電常數(shù)材料包括氧化鈦、鈦酸鋇鍶(barium strontium titanate)、氧化鋯、鉿硅氧化物(hafnium silicon oxide)、鋯硅氧化物(zirconium silicon oxide)、鉿鋁氧化物(hafnium aluminum oxide)、鋯鋁氧化物(zirconium aluminum oxide)或鍶鈦氧化物(strontium titanium oxide)。再者，由于本發(fā)明的半導(dǎo)體電容裝置包括兩個(gè)MIM電容，其具有相反的VCC特性，總VCC值可通過相反的VCC值相互抵消而達(dá)到最小化。相較于公知技術(shù)中單一MIM電容而言，本發(fā)明的半導(dǎo)體電容裝置可具有較佳的電壓線性(voltage linearity)。因此，使用MIM電容的集成電路可以增加其操作電壓范圍。
圖2A顯示根據(jù)本發(fā)明實(shí)施例的具有雙重電容介電層的MIM電容的半導(dǎo)體電容裝置。在圖2A中，基底200相同于圖1A中的基底100。介電層201設(shè)置于基底200上，用以作為ILD層或是IMD層。介電層201的材料可相似于圖1A中的介電層101。另外，多層金屬結(jié)構(gòu)可設(shè)置于介電層201內(nèi)，用以電性連接基底200內(nèi)部或表面上的元件以及后續(xù)形成于其表面上的電子裝置。如同上述基底200，此處亦以平整層表示該介電層，以簡化附圖。
另一介電層203設(shè)置于介電層201上。在本實(shí)施例中，介電層203作為IMD層。介電層203的材料可相似于圖1A中的介電層101并可通過相似的形成方法形成。
MIM電容210設(shè)置于介電層203內(nèi)。在本實(shí)施例中，MIM電容210包括下電極板202、第一電容介電層204、第二電容介電層206及上電極板208。上電極板208及下電極板202可由銅金屬、銅鋁合金、或其它常用的金屬電極材料所構(gòu)成。第一電容介電層204及第二電容介電層206可由氧化硅或其它介電常數(shù)高于氧化硅的材料所構(gòu)成，例如氮化硅、氮氧化硅、氧化鉿或氧化鉭所構(gòu)成。特別是在本實(shí)施例中，第一電容介電層204的組成不同于第二電容介電層206。亦即，第一電容介電層204與第二電容介電層206其中的一個(gè)電容介電層具有負(fù)電壓線性系數(shù)(VCC)拋物線特性，而另一電容介電層則具有正電壓線性系數(shù)(VCC)拋物線特性。若第一電容介電層204采用氧化硅(負(fù)電壓線性系數(shù)拋物線特性)作為電容介電層，則第二電容介電層20須采用介電常數(shù)高于氧化硅的材料(正電壓線性系數(shù)拋物線特性)，例如氮化硅或氮氧化硅。相反地，若第二電容介電層206采用氧化硅作為電容介電層，則第一電容介電層204須采用介電常數(shù)高于氧化硅的材料，例如氮化硅或氮氧化硅。在本實(shí)施例中，第一電容介電層204的厚度可大體相同于或不同于第二電容介電層206。優(yōu)選地，由氧化硅所構(gòu)成的電容介電層的厚度大于由相對較高的介電常數(shù)材料所構(gòu)成的電容介電層。
由銅金屬或其合金所構(gòu)成的第一互連線205及第二互連線207，通過公知的雙鑲嵌的制造工藝形成于介電層203內(nèi)(即，鑲嵌式互連線)，以分別電性連接至上電極板208及下電極板202，用以作為半導(dǎo)體電容裝置的輸出/輸入端。
由于本發(fā)明的半導(dǎo)體電容裝置包括MIM電容，其使用氧化硅及高介電常數(shù)材料作為雙重電容介電層，因此如公知技術(shù)般可增加電容量密度。再者，由于本發(fā)明的半導(dǎo)體電容裝置中的MIM電容包括雙重電容介電層，其具有相反的VCC特性，總VCC值可通過相反的VCC值相互抵消而達(dá)到最小化。因此，使用MIM電容的集成電路可以增加其操作電壓范圍。再者，本發(fā)明的半導(dǎo)體電容裝置無需減少M(fèi)IM電容的雙重電容介電層厚度就可增加其電容量密度，因此可防止其漏電流的增加。
在其它實(shí)施例中，圖2A中所示的半導(dǎo)體電容裝置還包括第二MIM電容220，設(shè)置于介電層203內(nèi)，其鄰近于MIM電容210并與該電容210串聯(lián)，如圖2B所示。第二MIM電容220包括下電極板212、第三電容介電層214、第四電容介電層216及上電極板218。上電極板218及下電極板212可由銅金屬、銅鋁合金、或其它常用的金屬電極材料所構(gòu)成。第三電容介電層214及第四電容介電層216可由氧化硅或其它介電常數(shù)高于氧化硅的材料所構(gòu)成，如同第一電容介電層204及第二電容介電層206。如上所述，第三電容介電層214與第四電容介電層216其中之一具有負(fù)電壓線性系數(shù)拋物線特性，而另一電容介電層則具有正電壓線性系數(shù)拋物線特性。亦即，第一電容介電層204及第二電容介電層206其中之一與第三電容介電層214與第四電容介電層216其中之一可由氧化硅所構(gòu)成，而另兩個(gè)電容介電層則由氮化硅、氮氧化硅或其它高介電常數(shù)材料所構(gòu)成。在本實(shí)施例中，第一電容介電層204、第二電容介電層206、第三電容介電層214及第四電容介電層216的厚度可相同或不同。優(yōu)選地，由氧化硅所構(gòu)成的電容介電層厚度大于由相對較高的介電常數(shù)材料所構(gòu)成的電容介電層。
由銅金屬或其合金所構(gòu)成的第三鑲嵌式互連線209及第四鑲嵌式互連線211形成于介電層203內(nèi)，以分別電性連接至上電極板218及下電極板212。特別是通過電性連接第三鑲嵌式互連線209至第二鑲嵌式互連線207，使MIM電容210與MIM電容220串聯(lián)。在其它實(shí)施例中，第三鑲嵌式互連線209可與第一鑲嵌式互連線205電性連接，或是第四鑲嵌式互連線211與第一鑲嵌式互連線205電性連接或第二鑲嵌式互連線207電性連接，使得MIM電容210與MIM電容220串聯(lián)。
由于本發(fā)明的半導(dǎo)體電容裝置包括兩個(gè)串聯(lián)的MIM電容，其分別使用氧化硅及高介電常數(shù)材料作為雙重電容介電層，因此如公知技術(shù)般可增加電容量密度。再者，由于本發(fā)明的半導(dǎo)體電容裝置中的MIM電容包括雙重電容介電層，其具有相反的VCC特性，總VCC值可進(jìn)一步達(dá)到最小化，使具有MIM電容的集成電路得以增加其操作電壓范圍。再者，本發(fā)明的半導(dǎo)體電容裝置具有兩個(gè)串聯(lián)的MIM電容，可進(jìn)一步降低其漏電流。
雖然本發(fā)明已以優(yōu)選實(shí)施例公開如上，然其并非用以限制本發(fā)明，任何所屬領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作變更與修飾，因此本發(fā)明的保護(hù)范圍當(dāng)視后附的權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種半導(dǎo)體電容裝置，包括介電層，設(shè)置于基底上；以及堆疊電容結(jié)構(gòu)，設(shè)置于該介電層內(nèi)，該堆疊電容結(jié)構(gòu)包括第一金屬-絕緣層-金屬電容，其使用具有負(fù)電壓線性系數(shù)拋物線特性的電容介電層；以及第二金屬-絕緣層-金屬電容，其位于該第一金屬-絕緣層-金屬電容上方并與其并聯(lián)，且使用具有正電壓線性系數(shù)拋物線特性的電容介電層；其中該第一及該第二金屬-絕緣層-金屬電容具有各自的上電極板及下電極板。
2.如權(quán)利要求1所述的半導(dǎo)體電容裝置，還包括若干第一互連線，設(shè)置于該介電層內(nèi)，以電性連接該第一金屬-絕緣層-金屬電容的上電極板與該第二金屬-絕緣層-金屬電容的下電極板；以及若干第二互連線，設(shè)置于該介電層內(nèi)，以電性連接該第一金屬-絕緣層-金屬電容的下電極板與該第二金屬-絕緣層-金屬電容的上電極板。
3.如權(quán)利要求2所述的半導(dǎo)體電容裝置，其中所述第一互連線位于該第二金屬-絕緣層-金屬電容下方且與其電容介電層重疊。
4.如權(quán)利要求2所述的半導(dǎo)體電容裝置，其中所述第一互連線位于該第二金屬-絕緣層-金屬電容下方而不與其電容介電層重疊。
5.如權(quán)利要求1所述的半導(dǎo)體電容裝置，其中該第一金屬-絕緣層-金屬電容的電容介電層的厚度與該第二金屬-絕緣層-金屬電容的電容介電層的厚度大體相同。
6.如權(quán)利要求1所述的半導(dǎo)體電容裝置，其中該第一金屬-絕緣層-金屬電容的電容介電層的厚度不同于該第二金屬-絕緣層-金屬電容的電容介電層的厚度。
7.如權(quán)利要求1所述的半導(dǎo)體電容裝置，其中具有負(fù)電壓線性系數(shù)拋物線特性的該電容介電層由氧化硅所構(gòu)成，且具有正電壓線性系數(shù)拋物線特性的該電容介電層由氮化硅或氮氧化硅所構(gòu)成。
8.一種半導(dǎo)體電容裝置，包括介電層，設(shè)置于基底上；以及堆疊電容結(jié)構(gòu)，設(shè)置于該介電層內(nèi)，包括第一金屬-絕緣層-金屬電容以及位于其上方且與其并聯(lián)的第二金屬-絕緣層-金屬電容，其中該第一及該第二金屬-絕緣層-金屬電容具有各自的上電極板及下電極板與不同組成的電容介電層。
9.一種半導(dǎo)體電容裝置，包括介電層，設(shè)置于基底上；以及堆疊電容結(jié)構(gòu)，設(shè)置于該介電層內(nèi)，包括第一金屬-絕緣層-金屬電容，其使用氧化硅作為電容介電層；以及第二金屬-絕緣層-金屬電容，其位于該第一金屬-絕緣層-金屬電容上方并與其并聯(lián)，且使用高介電常數(shù)材料作為電容介電層；其中該第一及該第二金屬-絕緣層-金屬電容具有各自的上電極板及下電極板；若干第一互連線，設(shè)置于該介電層內(nèi)，以電性連接該第一金屬-絕緣層-金屬電容的上電極板與該第二金屬-絕緣層-金屬電容的下電極板；以及若干第二互連線，設(shè)置于該介電層內(nèi)，以電性連接該第一金屬-絕緣層-金屬電容的下電極板與該第二金屬-絕緣層-金屬電容的上電極板。
10.如權(quán)利要求9所述的半導(dǎo)體電容裝置，其中該高介電常數(shù)材料包括氧化鈦、鈦酸鋇鍶、氧化鋯、鉿硅氧化物、鋯硅氧化物、鉿鋁氧化物、鋯鋁氧化物或鍶鈦氧化物。
全文摘要
本發(fā)明公開一種半導(dǎo)體電容裝置。該半導(dǎo)體電容裝置包括介電層以及堆疊電容結(jié)構(gòu)。其中介電層設(shè)置于基底上；堆疊電容結(jié)構(gòu)設(shè)置于介電層內(nèi)，其包括第一金屬－絕緣層－金屬電容以及位于其上方且與其并聯(lián)的第二金屬－絕緣層－金屬電容，其中第一及第二金屬－絕緣層－金屬電容具有各自的上電極板及下電極板與不同組成的電容介電層。本發(fā)明能夠增加電容的電容量密度，同時(shí)維持低的電壓線性系數(shù)。
文檔編號H01L27/00GK1992268SQ20061014639
公開日2007年7月4日 申請日期2006年11月13日 優(yōu)先權(quán)日2005年12月29日
發(fā)明者葉德強(qiáng), 林其淵, 李傳英, 趙奕婷, 陳明賢 申請人:臺灣積體電路制造股份有限公司