專利名稱：集成電路元件、芯片及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路元件、芯片及其制造方法，尤其涉及一種側(cè) 邊具有焊墊結(jié)構(gòu)的集成電路元件、芯片及其制造方法。
背景技術(shù)：
悍墊是集成電路芯片與封裝基板接合的重要橋梁。現(xiàn)有的焊墊是形成 在基底的正面上。通常，焊墊是在形成金屬內(nèi)連線中的頂層金屬層時同時 形成，且在焊墊形成之后，進行封裝之前，基底上還會再覆蓋一層保護層， 以避免水氣入侵。因此，焊墊上的保護層必須再去除，以形成焊墊開口， 使焊墊棵露出來。
然而，由于現(xiàn)有的焊墊是形成在基底的正面上的護環(huán)區(qū)以內(nèi)的區(qū)域中， 會占用較多的面積，而造成封裝尺寸過大，因此，并不符合輕薄短小的潮
流o
另一方面，若是在形成焊墊開口之后，后續(xù)還會在基底上形成其他的
構(gòu)件例如是互補式金屬氧化物半導體圖像傳感器(CIS)的彩色濾光片以及微
透鏡，則在形成這一些構(gòu)件的過程中，焊墊將會遭到顯影液的腐蝕而產(chǎn)生
凹洞(pitting)，而影響其功用。此外，開啟焊墊開口也會導致后續(xù)圖案化濾 光片的光致抗蝕劑層涂布均勻度不佳而影響光學特性。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種集成電路元件、芯片及其制造的方法，其可 以節(jié)省焊墊所占的面積，縮小封裝的尺寸。
本發(fā)明的又一目的是提供一種集成電路元件、芯片及其制造的方法， 其可以避免因為焊墊暴露于顯影液所產(chǎn)生的凹洞的問題。
本發(fā)明的又一目的是提供一種集成電路元件、芯片及其制造的方法， 其可以避免因為開啟焊墊開口導致后續(xù)步驟中光致抗蝕劑覆蓋不均所衍生 的光學等問題。
本發(fā)明提供一種集成電路芯片，其包括一基底、位于該基底的正面上 的多個電路構(gòu)件與多個內(nèi)連線以及位于該基底側(cè)面的多個焊墊，其中各個 焊墊包括多層導電層。
依照本發(fā)明實施例所述，上述各個焊墊還包括多個連接部，連接相鄰 的該些導電層。連接部的形狀包括柱狀或?qū)訝睢?br> 依照本發(fā)明實施例所述，上述連接部的形狀為柱狀，且為無規(guī)則排列 或規(guī)則排列。有規(guī)則排列包括交錯排列、并排排列或矩陣排列。
依照本發(fā)明實施例所述，上述連接部的形狀為層狀且其大小是小于或 等于相鄰的導電層。
依照本發(fā)明實施例所述，上述連接部的大小相同或不相同。
本發(fā)明又提出一種集成電路元件，其包括一基底，此基底以一護環(huán)區(qū) 區(qū)分為一內(nèi)部區(qū)域與一外部區(qū)域。基底上有多個電路構(gòu)件、介電層、第一
導電層、第二導電層以及多個介層窗/連接部。介電層覆蓋電路構(gòu)件；而第 一導電層與第二導電層位于介電層中且以介層窗/連接部彼此連接。位于內(nèi) 部區(qū)域中的部分第一導電層、第二導電層與介層窗/連接部構(gòu)成一內(nèi)連線； 位于外部區(qū)域的部分第一導電層、第二導電層與介層窗/連接部構(gòu)成多個焊 墊結(jié)構(gòu)。
依照本發(fā)明實施例所述，上述各該焊墊結(jié)構(gòu)的第一導體層與第二導體 層自護環(huán)區(qū)邊緣延伸至基底的 一切割道區(qū)域。
依照本發(fā)明實施例所述，上述各焊墊的介層窗/連接部為無規(guī)則排列或 有規(guī)則排列。有規(guī)則排列包括交錯排列、并排排列或矩陣排列。
依照本發(fā)明實施例所述，上述各焊墊的介層窗/連接部的大小相同或不 相同。
依照本發(fā)明實施例所述，上述各焊墊的介層窗/連接部的大小與內(nèi)連線 的介層窗/連接部的大小相同或不相同。
本發(fā)明又提出一種集成電路芯片的制造方法。首先，提供一基底，基 底以一護環(huán)區(qū)區(qū)分為一內(nèi)部區(qū)域與一外部區(qū)域。接著，在基底上的內(nèi)部區(qū)
域形成多個電路構(gòu)件。然后，在整個基底上形成一介電層，并在內(nèi)部區(qū)域 的介電層中形成一內(nèi)連線，同時在外部區(qū)域的介電層中形成多個第一焊墊 結(jié)構(gòu)。之后，沿著基底的多個切割道切割，以形成多個芯片，各芯片的側(cè) 邊棵露出第一焊墊結(jié)構(gòu)。
依照本發(fā)明實施例所述，上述內(nèi)連線與第 一焊墊結(jié)構(gòu)的形成方法包括 在內(nèi)部區(qū)域以及外部區(qū)域的介電層中形成多個導電層，并在內(nèi)部區(qū)域以及 外部區(qū)域的介電層中形成與導電層電性連接的多個介層窗/連接部，其中位
于內(nèi)部區(qū)域的導電層與介層窗/連接部構(gòu)成內(nèi)連線；而位于外部區(qū)域的導電 層與介層窗/連接部構(gòu)成第一焊墊結(jié)構(gòu)。
依照本發(fā)明實施例所述，上述形成介電層、內(nèi)連線與第一焊墊結(jié)構(gòu)的 方法是先在基底上形成介電層。然后，在介電層中形成多個溝渠與多個介 層窗開口/開口。之后，在溝渠與介層窗開口/開口中填入一導電材料，以形 成導電層與介層窗/連接部。
依照本發(fā)明實施例所述，上述形成內(nèi)連線與第一焊墊結(jié)構(gòu)的方法是先 在基底上形成介電層的一第一部分，然后，在介電層的第一部分上形成導 電層。之后，在基底上形成介電層的一第二部分，并于其中形成多個介層 窗開口/開口，棵露出部分導電層。其后，在介層窗開口/開口中形成多個導
電插塞，以構(gòu)成介層窗/連接部。
依照本發(fā)明實施例所述，上述第一焊墊結(jié)構(gòu)是從護環(huán)區(qū)邊緣延伸至基 底的切割道。
依照本發(fā)明實施例所述，上述的集成電路芯片的制造方法，還包括在 形成內(nèi)連線與第一焊墊結(jié)構(gòu)之后，沿著基底的切割道切割之前，在內(nèi)部區(qū) 域形成多個第二焊墊結(jié)構(gòu)。
本發(fā)明的焊墊結(jié)構(gòu)位于芯片的側(cè)邊，可以大幅縮小封裝所占的面積， 有利于產(chǎn)品的小型化。
本發(fā)明的焊墊結(jié)構(gòu)是在切割的時候后才棵露出來，因此，不會有焊墊 遭受顯影液的腐蝕而產(chǎn)生凹洞的問題，也不會有開啟焊墊開口導致后續(xù)光 致抗蝕劑覆蓋不均所衍生的光學問題。
為讓本發(fā)明的上述和其他目的、特征和優(yōu)點能更明顯易懂，下文特舉 優(yōu)選實施例，并配合附圖，作詳細說明如下。


圖1A至1C是依照本發(fā)明一實施例所繪示的側(cè)邊具有焊墊結(jié)構(gòu)的集成 電路芯片的制造方法的流程剖面圖2A是依照本發(fā)明實施例所繪示的側(cè)邊具有焊墊結(jié)構(gòu)的集成電路芯
片的示意圖2B是依照本發(fā)明實施例所繪示的側(cè)邊與正面均具有焊墊結(jié)構(gòu)的集 成電路芯片的示意路芯片的制造方法的流程剖面圖4A至4B是依照本發(fā)明實施例所繪示的側(cè)邊具有焊墊結(jié)構(gòu)的集成電 路芯片的制造方法的流程剖面圖5A至5K是依照本發(fā)明實施例所繪示的數(shù)種焊墊結(jié)構(gòu)的剖面示意圖。
主要元件符號說明 100:基底 畫a:正面 100b:背面 102:電路構(gòu)件 103:接觸窗
104、 106、 106a、 106b、 106c、 106d:介電層 105:介層窗開口/開口 107:溝渠 108:保護層
110a、 110b、 110c、 510a、 510b、 510c、 510d:導電層 120a、 120b:介層窗 130:內(nèi)連線
140a、 104b、 150、 500、 502、 504、 506:焊墊結(jié)構(gòu)
152:焊墊開口
160:護環(huán)區(qū)
162:內(nèi)部區(qū)域
164:外部區(qū)域
170:切割區(qū)域
180:芯片
190:側(cè)邊
520a、 520b、 520c、 530a、 530b、 530c、 540a、 5德、540c:連接部
具體實施例方式
圖1A至1C是依照本發(fā)明實施例所繪示的側(cè)邊具有焊墊結(jié)構(gòu)的集成電 路芯片的制造方法的流程剖面圖。
請參照圖1A,提供一基底100,此基底100例如是一半導體基底，如 單晶硅基底或是化合物基底如硅鍺化合物，或者是絕緣層上有硅基底(SOI)。 此基底100可包括護環(huán)區(qū)(die seal ring region) 160與切割區(qū)域170。護環(huán)區(qū) 160以內(nèi)的區(qū)域定義為內(nèi)部區(qū)域162;在護環(huán)區(qū)160以外的區(qū)域定義為外部 區(qū)域164。首先，在基底100的正面100a上的內(nèi)部區(qū)域162中形成多個電 路構(gòu)件102。電路構(gòu)件102可以是動態(tài)隨機存取存儲器元件(dynamic random access memory, DRAM)、靜態(tài)隨機存取存儲器元件(static random access memory, SRAM)、只讀存儲器元件(read only memory, ROM)或柵極陣列(gate array)等等。
接著，請參照圖IB,在整個基底100的正面100a上形成介電層104， 并在其中形成與電路構(gòu)件102電性連接的接觸窗103。之后，在整個基底 100上形成介電層106。介電層104與106的材質(zhì)例如是氧化硅或是介電常 數(shù)低于4的低介電常數(shù)材料層。介電層104與106中可能包含其他的材料 層，例如是襯層、蝕刻終止層或是抗反射層，在此統(tǒng)稱為介電層。在形成 介電層106的同時，同時在內(nèi)部區(qū)域162以及外部區(qū)域164的介電層106 中形成導電層110a、 110b、 110c以及介層窗/連接部120a、 120b。此處所述 的導電層亦可稱之為金屬層。內(nèi)部區(qū)域162的介電層106中的導電層110a、 110b、 110c以及介層窗/連接部120a、 120b是作為內(nèi)連線130;而在外部區(qū) 域164的介電層106中的導電層110a、 110b、 110c以及介層窗/連接部120a、 120b則是作為焊墊結(jié)構(gòu)140a、 l德。
在一實施例中，焊墊結(jié)構(gòu)140a、 140b可以乂人護環(huán)區(qū)160延伸至切割道 區(qū)域170。焊墊結(jié)構(gòu)140a結(jié)構(gòu)中的介層窗120a與120b的大小與形狀可以 相同或不相同。此外，焊墊結(jié)構(gòu)140b結(jié)構(gòu)中的介層窗120a與120b與焊墊 結(jié)構(gòu)140a結(jié)構(gòu)中的介層窗120a與120b的大小與形狀可以相同或不相同。 導電層110a、 110b、 110c以及介層窗/連接部120a、 120b的材質(zhì)例如是鎢、 銅或其合金。
之后，在基底100上形成保護層108。保護層108例如是氧化硅-層、氮
化硅層或其組合。保護層108的形成方法可以采用化學氣相沉積法。
其后，請參照圖1C，沿著基底100的多個切割道170切割，例如是自 基底100的正面100a上的上表面101切割至基底100的背面100b，或是從 基底100的背面100b切割至基底100的正面100a上的上表面101，以形成 多個芯片180,使各芯片180側(cè)邊190的焊墊結(jié)構(gòu)140a、 140b棵露出來。 芯片180的示意圖如圖2A所示。
請參照圖2A，本發(fā)明實施例的焊墊結(jié)構(gòu)140a、 140b是與內(nèi)連線同時 形成。當基底切割形成芯片180之后，即可使得形成在外部區(qū)域的焊墊結(jié) 構(gòu)140a、 140b棵露出來。也就是說，本發(fā)明實施例的焊墊結(jié)構(gòu)140a、 140b 是形成在芯片180護環(huán)區(qū)以外，即芯片180的側(cè)邊190,與現(xiàn)有形成在基底 正面上的護環(huán)區(qū)以內(nèi)的情況不同。
為能進一步增加焊墊的數(shù)目，可以再依照現(xiàn)有的方法在基底100正面 100a上的護環(huán)區(qū)以內(nèi)的內(nèi)部區(qū)域中再形成其他的焊墊。請參照圖1B，也就 是，在形成內(nèi)連線130與焊墊結(jié)構(gòu)140a、 140b的最上層導電層IIO時，可 以同時在內(nèi)部區(qū)域162中形成焊墊150。在形成保護層108之后，再形成焊 墊開口 152，使焊墊150棵露出來。芯片180的示意圖如圖2B所示。
請參照圖2B，焊墊結(jié)構(gòu)150、 140a可以分別同時設(shè)置在芯片180的正 面的上表面101與側(cè)面190，使焊墊的數(shù)目增加。
上述的焊墊結(jié)構(gòu)140a、 140b以及內(nèi)連線130的形成方法可以采用傳統(tǒng) 的方式來形成，如圖3A至3C所示，也可以采用雙重金屬鑲嵌技術(shù)來形成， 如圖4A至4B所示，或者是同時采用前述兩種方式。茲詳細說明如后。
請參照圖3A,在基底IOO上形成電路構(gòu)件102、介電層104以及接觸 窗103之后，先在基底IOO上形成導電層110a。導電層110a的形成方法可 以利用化學沉積法在基底100上形成金屬材料層，然后，藉由光刻、蝕刻 工藝將金屬材料層圖案化。接著，在基底100上形成介電層106的第一部 分106a。之后，以光刻、蝕刻技術(shù)在介電層106a之中形成介層窗開口/開口 105。
其后，請參照圖3B，在介層窗開口/開口 105中形成金屬插塞，形成介 層窗120a。之后，在介電層106a上形成導電層110b。
然后，請參照圖3C，依照上述方法形成介電層106的第二部，106b、 介層窗120b以及導體層110c，完成焊墊結(jié)構(gòu)140a、 140b以及內(nèi)連線130的制作。
請參照圖4A,在基底100上形成集成電路構(gòu)件102、介電層104以及 接觸窗103之后，先在基底IOO上形成導電層110a。導電層110a的形成方 法可以利用化學沉積法在基底100上形成金屬材料層，然后，藉由光刻、 蝕刻工藝將金屬材料層圖案化以形成之。接著，在基底100上形成介電層 106的第一部分106c。然后，藉由光刻與蝕刻技術(shù)在介電層106c中形成溝 渠107與介層窗開口/開口 105。
之后，請參照圖4B，在溝渠107與介層窗開口/開口 105之中填入導電
以覆蓋介電層106c并填滿溝渠107與介層窗開口/開口 105。之后，藉由化 學機械拋光法或是回蝕刻法，去除多余的導電材料。留在溝渠107之中的 導電材料作為導電層110b;留在介層窗開口/開口 105之中的導電材料作為 介層窗120a。其后，依照上述方法形成介電層106的第二部分106d、介層 窗120b以及導體層110c，完成焊墊結(jié)構(gòu)140a、 140b以及內(nèi)連線130的制作。
上述的制造方法中，在完成焊墊結(jié)構(gòu)140a、 140b以及內(nèi)連線130的制 作之后，在進行切割之前，可以依照需要在保護層108上方再形成其他的 構(gòu)件。例如，但并不以此為限，當應(yīng)用在制造互補式金屬氧化物半導體圖 像傳感器時，在焊墊結(jié)構(gòu)140a、 140b以及內(nèi)連線130的制作完成之后，再 形成濾光片以及微透鏡(未繪示)，其后再進行切割。由于側(cè)邊的焊墊結(jié)構(gòu) 140a、 140b是在濾光片以及微透鏡形成之后才棵露出來，因此，不會遭受 顯影液或蝕刻液的^皮壞。
本發(fā)明的焊墊結(jié)構(gòu)的各部分的大小、形狀等可以依照實際的需要來加 以改變，以下舉數(shù)個實例來說明之，然，并不以此為限。
圖5A ~ 5K是依照本發(fā)明實施例所繪示的數(shù)種焊墊結(jié)構(gòu)的剖面示意圖。
請參照圖5A與5B，本發(fā)明的焊墊結(jié)構(gòu)500包括數(shù)層的導電層510a、 510b、 510c、 510d。這一些導電層510a、 510b、 510c、 510d的大小和形狀 可以相同，如圖5A所示，或是不相同，如圖5B所示。在以下的實例中， 是以大小和形狀相同的導電層510a、 510b、 510c、 510d來i兌明之，然，本 發(fā)明亦可涵蓋大小和形狀不相同的導電層。
本發(fā)明的焊墊結(jié)構(gòu)500，除了導電層510a、 510b、 510c、 5H)d之外， 還可包括多個連接相鄰兩層導電層的連接部，這一些連接部可以是柱狀或
是層狀。
請參照圖5C-5G，本發(fā)明實施例的焊墊結(jié)構(gòu)502的連接部520a、520b、 520c的形狀可以呈柱狀，其如同內(nèi)連線的介層窗。連接部520a、 520b、 520c 可以是規(guī)則排列，如圖5C 5F，或是無規(guī)則排列，如圖5G。在圖5C、 5D 中，連接部520a、 520b、 520c是呈并排排列;在圖5E中，連接部520a、 520b、 520c是呈矩陣排列；在圖5F中，連接部520a、 520b、 520c是呈交 錯排列。連接部520a、 520b、 520c的大小可以相同，如圖5C,也可以不相 同如圖5D。在圖5D中，同一層的連接部520c的大小和形狀可以不相同； 不同層的連接部520b和520c的大小和形狀也可以不相同。值得一提的是， 當連接部520a、 520b、 520c為柱狀時，其大小可以與內(nèi)連線中的介層窗的 大小相同，或是不相同。
請參照圖5H 5J，本發(fā)明實施例的焊墊結(jié)構(gòu)504的連接部530a、 530b、 530c的形狀可以呈層狀。連接部530a、 530b、 530c的大小與形狀可以與導 電層510a、 510b、 510c、 510d相同，如圖5H所示；或是不相同，如圖51 所示；也可以是一部分的連接部530a、 530c的大小與形狀與導電層510a、 510b、510c、510d相同，而另一部分連接部530b的大小與形狀與導電層510a、 510b、 510c、 510d不相同,如圖5J。
請參照圖5K，本發(fā)明實施例的焊墊結(jié)構(gòu)506的連接部也可以同時存在 柱狀部分540b和層狀部分540a、 540c。
在上述的焊墊結(jié)構(gòu)中，導電層與連接部之間的間隙可填充介電層，如 氧化硅或低介電常數(shù)材料。
本發(fā)明的焊墊結(jié)構(gòu)除了設(shè)置在芯片的側(cè)邊之外，還可以設(shè)置在芯片的 正面，因此，在芯片進行封裝時，可以依照需要采用側(cè)邊-側(cè)邊封裝或是側(cè) 邊-正面封裝。
本發(fā)明的焊墊結(jié)構(gòu)位于芯片的側(cè)邊，在進行繞線時可以將金屬線連接 到芯片側(cè)邊較近的焊墊，故可減少繞線的長度并且可以大幅縮小封裝所占 的面積，有利于產(chǎn)品的小型化。而且，焊墊結(jié)構(gòu)是在切割的時候后才棵露 出來，因此，焊塾結(jié)構(gòu)不會有現(xiàn)有因為開啟焊墊開口導致焊墊遭受顯影液
的腐蝕而產(chǎn)生凹洞的問題。此外，由于本發(fā)明不需要額外的步攀去形成焊 墊開口，因此，不會有現(xiàn)有因為開啟焊墊開口而導致后續(xù)步驟(中光致抗蝕 劑覆蓋不均所導致的甩痕等問題，故可以改善光學特性。
權(quán)利要求
1.一種集成電路芯片，包括基底，該基底包括正面、背面，其中該背面與該正面相對應(yīng)；多個電路構(gòu)件與多個內(nèi)連線位于該基底的正面上；以及多個焊墊，其包括多層導電層，至少位于該基底的一側(cè)面，該側(cè)面是由該正面的上表面延伸至該背面。
2. 如權(quán)利要求1所述的集成電路芯片 部，連接相鄰的該些導電層。
3. 如權(quán)利要求1所述的集成電路芯片 狀或?qū)訝睢?br> 4. 如權(quán)利要求3所述的集成電路芯片， 且為無規(guī)則排列或規(guī)則排列。
5. 如權(quán)利要求4所述的集成電路芯片 列、并排排列或矩陣排列。
6. 如權(quán)利要求3所述的集成電路芯片 且其大小是小于或等于相鄰的該些導電層。
7. 如權(quán)利要求1所述的集成電路芯片 不相同。
8. —種集成電路元件，包括 基底，以護環(huán)區(qū)區(qū)分為內(nèi)部區(qū)域與外部區(qū)域； 多個電路構(gòu)件，位于該內(nèi)部區(qū)域的該基底上； 介電層，覆蓋于整個基底上； 第一導電層，位于該介電層中； 第二導電層，位于該介電層中；多個介層窗/連接部，位于該介電層中，電性連接該第一導體層與該第 二導體層， 其中位于該內(nèi)部區(qū)域的部分該第一導電層、該第二導電層與該些介層窗/連 接部構(gòu)成內(nèi)連線；以及位于該外部區(qū)域的部分該第一導電層、該第二導電層與該些介層窗/連,其中各個焊墊還包括多個連接 ，其中該些連接部的形狀包括柱 其中該些連接部的形狀為柱狀， ，其中該有規(guī)則排列包括交錯排 ，其中該些連接部的形狀為層狀 ，其中該些連接部的大小相同或 接部構(gòu)成多個焊墊結(jié)構(gòu)。
9. 如權(quán)利要求8所述的集成電路元件，其中各該焊墊結(jié)構(gòu)的該第一導 體層與該第二導體層自該護環(huán)區(qū)延伸至該基底的切割道區(qū)域。
10. 如權(quán)利要求8所述的集成電路元件，其中各該焊墊的該些介層窗 /連接部為無規(guī)則排列或有規(guī)則排列。
11. 如權(quán)利要求10所述的集成電路元件，其中該有規(guī)則排列包括交 錯排列、并排排列或矩陣排列。
12. 如權(quán)利要求8所述的集成電路元件，其中各該焊墊的該些介層窗 /連接部的大小相同或不相同。
13. 如權(quán)利要求8所述的集成電路元件，其中各該焊墊的該些介層窗 /連接部的大小與該內(nèi)連線的該些介層窗/連接部的大小相同或不相同。
14. 一種集成電路芯片的制造方法，包括 提供基底，該基底以護環(huán)區(qū)區(qū)分為內(nèi)部區(qū)域與外部區(qū)域； 在該基底上的該內(nèi)部區(qū)域中形成多個電路構(gòu)件； 在整個基底上形成介電層，并在該內(nèi)部區(qū)域的該介電層中形成內(nèi)連線，同時在該外部區(qū)域的該介電層中形成多個第一焊墊結(jié)構(gòu)；以及沿著該基底的多個切割道切割，以形成多個芯片，各該芯片的側(cè)邊棵 露出該些第一焊墊結(jié)構(gòu)。
15. 如權(quán)利要求14所述的集成電路芯片的制造方法，其中該內(nèi)連線與 該些第 一焊墊結(jié)構(gòu)的形成方法包括在該內(nèi)部區(qū)域以及該外部區(qū)域的該介電層中形成多個導電層； 在該內(nèi)部區(qū)域以及該外部區(qū)域的該介電層中形成與該些導電層電性連 接的多個介層窗/連接部， 其中位于該內(nèi)部區(qū)域的部分該些導電層與該些介層窗/連接部構(gòu)成該內(nèi)連 線；以及位于該外部區(qū)域的部分該些導電層與該些介層窗/連接部構(gòu)成該些第一 焊墊結(jié)構(gòu)。
16. 如權(quán)利要求14所述的集成電路芯片的制造方法，其中形成該介 電層、該內(nèi)連線與該些第一焊墊結(jié)構(gòu)的方法包括在該基底上形成該介電層；在該介電層中形成多個溝渠與多個介層窗開口/開口；以及 在該些溝渠與該些介層窗開口/開口中填入導電材料，以形成該些導電 層與該些介層窗/連接部。
17. 如權(quán)利要求15所述的集成電路芯片的制造方法，其中形成該內(nèi) 連線與該些第一焊墊結(jié)構(gòu)的方法包括在該基底上形成該介電層的第一部分；在該介電層的該第一部分上形成該些導電層；在該基底上形成該介電層的第二部分；在該介電層的該第二部分中形成多個介層窗開口/開口 ，棵露出部分該 些導電層；以及在該介層窗開口/開口中形成多個導電插塞，以構(gòu)成該些介層窗/連接部。
18. 如權(quán)利要求14所述的集成電路芯片的制造方法，其中該些第一 焊墊結(jié)構(gòu)是從該護環(huán)區(qū)延伸至該基底的該些切割道。
19. 如權(quán)利要求14所述的集成電路芯片的制造方法，還包括在形成 該內(nèi)連線與該些第一焊墊結(jié)構(gòu)之后，沿著該基底的該些切割道切割之前， 在該內(nèi)部區(qū)域形成多個第二焊墊結(jié)構(gòu)。
全文摘要
一種集成電路芯片的制造方法。此方法包括提供一基底，此基底以一護環(huán)區(qū)區(qū)分為一內(nèi)部區(qū)域與一外部區(qū)域。在基底上的內(nèi)部區(qū)域中形成多個電路構(gòu)件。接著，再于整個基底上形成介電層，并在內(nèi)部區(qū)域的介電層中形成一內(nèi)連線，同時在外部區(qū)域的介電層中形成多個焊墊結(jié)構(gòu)。然后，沿著基底的切割道切割，以形成多個芯片，各芯片的側(cè)邊裸露出焊墊結(jié)構(gòu)。
文檔編號H01L27/02GK101192604SQ20061014943
公開日2008年6月4日 申請日期2006年11月20日 優(yōu)先權(quán)日2006年11月20日
發(fā)明者劉彥秀 申請人:聯(lián)華電子股份有限公司