專利名稱：導(dǎo)線架中具有轉(zhuǎn)接焊墊的匯流條的堆疊式芯片封裝構(gòu)造的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種多芯片偏移堆疊封裝結(jié)構(gòu)，特別涉及一種在導(dǎo)線架上 設(shè)置有匯流條且匯流條上設(shè)置有轉(zhuǎn)接焊墊的多芯片偏移堆疊封裝結(jié)構(gòu)。
背景技術(shù)：
近年來，半導(dǎo)體的后段工藝都在進行三維空間(Three Dimension; 3D)
的封裝，以期利用最少的面積來達到相對大的半導(dǎo)體集成度(Integrated)
或是內(nèi)存的容量等。為了能達到此目的，現(xiàn)階段已發(fā)展出使用芯片堆疊 (chip stacked)的方式來達成三維空間(Three Dimension; 3D)的封裝。
在公知技術(shù)中，芯片的堆疊方式是將多個芯片相互堆疊于基板上，然 后使用引線接合工藝(wire bonding process)來將多個芯片與基板連接。 圖1A是公知的具有相同或是相近芯片尺寸的堆疊型芯片封裝結(jié)構(gòu)的剖面 示意圖。如圖1A所示，公知的堆疊型芯片封裝結(jié)構(gòu)100包括電路基板 (package substrate) 110、芯片120a、芯片120b、間隔物(spacer) 130、 多條導(dǎo)線M0與封裝膠體(encapsuknt) 150。電路基板110上具有多個焊 墊112，且芯片120a與120b上亦分別具有多個焊墊122a與122b,其中 焊墊122a與122b是以外圍型(peripheraltype)排列于芯片120a與120b上。 芯片120a設(shè)置于電路基板110上，且芯片120b經(jīng)由間隔物130而設(shè)置于 芯片120a的上方。導(dǎo)線140的兩端是通過引線接合工藝而分別連接于焊 墊112與122a,以使芯片120a電連接于電路基板110。而其它部分導(dǎo)線 140的兩端亦通過引線接合工藝而分別連接于焊墊112與122b，以使芯片 120b電連接于電路基板110。至于封裝膠體150則設(shè)置于電路基板110上， 并包覆這些導(dǎo)線M0、芯片120a與120b。
由于焊墊122a與122b是以外圍型排列于芯片120a與120b上，因此
芯片l加a無法直接承載芯片120b，是以公知技術(shù)必須在芯片UOa與120b 之間設(shè)置間隔物130，使得芯片120a與120b之間相距適當?shù)木嚯x，以利 后續(xù)的引線接合工藝的進行。然而，間隔物130的使用卻容易造成公知堆 疊型芯片封裝結(jié)構(gòu)100的厚度無法進一步地縮減。
另外，公知技術(shù)提出另一種具有不同芯片尺寸的堆疊型芯片封裝結(jié) 構(gòu)，其剖面示意圖如圖1B所示。請參照圖1B,公知的堆疊型芯片封裝結(jié) 構(gòu)10包括電路基板(package substrate) 110、芯片120c、芯片120d、多 條導(dǎo)線140與封裝膠體150。電路基板110上具有多個焊墊112。芯片120c 的尺寸大于芯片120d的尺寸，且芯片120c與120d上亦分別具有多個焊 墊122c與122d，其中焊墊122c與122d是以外圍型(peripheral type)排列 于芯片120c與120d上。芯片120c設(shè)置于電路基板110上，且芯片120d 設(shè)置于芯片120c的上方。部分導(dǎo)線140的兩端是通過引線接合工藝(wire bonding process)而分別連接于焊墊112與122c，以使芯片120c電連接于 電路基板110。而其它部分導(dǎo)線140的兩端亦通過引線接合工藝而分別連 接于焊墊112與122d，以使芯片120d電連接于電路基板110。至于封裝 膠體150則設(shè)置于電路基板110上，并包覆這些導(dǎo)線140、芯片120c與 120d。
由于芯片120d小于芯片120c,因此當芯片120d設(shè)置于芯片120c上 時，芯片120d不會覆蓋住芯片120c的焊墊122c。但是當公知技術(shù)將多個 不同尺寸大小的芯片以上述的方式堆疊出堆疊型芯片封裝結(jié)構(gòu)10時，由 于越上層的芯片尺寸必須越小，是以堆疊型芯片封裝結(jié)構(gòu)10有芯片的堆 疊數(shù)量的限制。
在上述兩種傳統(tǒng)的堆疊方式中，除了有圖IA使用間隔物130的方式， 容易造成堆疊型芯片封裝結(jié)構(gòu)ioo的厚度無法進一步地縮減的缺點以及圖 IB,由于越上層的芯片尺寸必須越小，如此會產(chǎn)生芯片在設(shè)計或使用時會 受到限制的問題之外；還由于堆疊型芯片封裝結(jié)構(gòu)上的芯片設(shè)計日益復(fù)雜 而使得芯片上的電路連接必須面跳線或跨線，進而在工藝上產(chǎn)生出的問 題，例如堆疊型芯片封裝結(jié)構(gòu)的產(chǎn)能或是可靠性可能會降低。

發(fā)明內(nèi)容
鑒于上述發(fā)明背景中所述的芯片堆疊方式的缺點及問題，本發(fā)明提供 一種使用多芯片偏移堆疊的方式，來將多個尺寸相近似的芯片堆疊成一種 三維空間的封裝結(jié)構(gòu)。
本發(fā)明的主要目的是提供一種在匯流條中設(shè)置有轉(zhuǎn)接焊墊的導(dǎo)線架 來進行多芯片偏移堆疊封裝的結(jié)構(gòu)，使其具有較高的封裝積集度以及較 薄的厚度。
本發(fā)明的另一主要目的是提供一種在匯流條中設(shè)置有轉(zhuǎn)接焊墊的導(dǎo) 線架來進行多芯片偏移堆疊封裝的結(jié)構(gòu)，使其具有較佳的電路設(shè)計彈性 及較佳的可靠性。
據(jù)此，本發(fā)明提供一種在導(dǎo)線架設(shè)置有轉(zhuǎn)接焊墊的匯流條的多芯片偏
移堆疊封裝結(jié)構(gòu)，包含 一個由多個相對排列的內(nèi)引腳群、多個外引腳群 以及芯片承座所組成的導(dǎo)線架，其中芯片承座設(shè)置于多個相對排列的內(nèi)引
腳群之間，且與多個相對排列的內(nèi)引腳群形成高度差；多個形成堆疊排列
的半導(dǎo)體芯片裝置，設(shè)置于芯片承座上且多個半導(dǎo)體芯片裝置與多個相對
排列的內(nèi)引腳群形成電連接；以及一個封裝體，用以包覆多個半導(dǎo)體芯片 裝置及導(dǎo)線架；其中導(dǎo)線架中包括至少一個匯流條，是設(shè)置于多個相對排 列的內(nèi)引腳群與芯片承座之間，且匯流條上還被覆絕緣層，絕緣層上選擇 性地形成多個金屬焊墊。
本發(fā)明接著提供一種在導(dǎo)線架設(shè)置有匯流條的多芯片偏移堆疊封裝 結(jié)構(gòu)，包含由多個外引腳群、多個相對排列的內(nèi)引腳群以及芯片承座所 組成的導(dǎo)線架，其中芯片承座設(shè)置于多個相對排列的內(nèi)引腳群之間，且與 多個相對排列的內(nèi)引腳群形成高度差；多個堆疊式芯片結(jié)構(gòu)，設(shè)置于芯片 承座上且多個堆疊式芯片結(jié)構(gòu)與多個相對排列的內(nèi)引腳群形成電連接；及 封裝體，包覆多個堆疊式芯片結(jié)構(gòu)及導(dǎo)線架，且將多個外引腳群伸出于封 裝體外；其中導(dǎo)線架中包括至少一個匯流條，是設(shè)置于多個相對排列的內(nèi) 引腳群與芯片承座之間，且匯流條上還被覆絕緣層，絕緣層上選擇性地形 成多個金屬焊墊。
本發(fā)明進一步提供一種在匯流條設(shè)置有轉(zhuǎn)接焊墊的導(dǎo)線架結(jié)構(gòu)，包含 多個相對排列的內(nèi)引腳以及一個設(shè)置于內(nèi)引腳之間并且與內(nèi)引腳形成高 度差的芯片承座以及至少一個匯流條設(shè)置于多個相對排列的內(nèi)引腳與芯 片承座之間并且匯流條上還被覆絕緣層，而絕緣層上選擇性地形成多個金
屬焊墊。


圖l是已有技術(shù)的示意圖2A是本發(fā)明的芯片結(jié)構(gòu)的《府視圖2B是本發(fā)明的芯片結(jié)構(gòu)的剖面圖2C 2E是本發(fā)明的多芯片偏移堆疊結(jié)構(gòu)的剖面圖3A 3C是本發(fā)明的重新分布層制造過程的示意圖4A 4B是本發(fā)明的重新分布層中的焊線接合區(qū)的剖面圖
圖5A 5C是本發(fā)明的具有重新分布層的多芯片偏移堆疊結(jié)構(gòu)的剖面
圖6A 6B是本發(fā)明的多芯片偏移堆疊結(jié)構(gòu)封裝的j府視圖7A 7B是本發(fā)明的多芯片偏移堆疊結(jié)構(gòu)封裝的另一實施例的俯視
圖8是本發(fā)明的多芯片偏移堆疊結(jié)構(gòu)封裝的剖面圖9是本發(fā)明的多芯片偏移堆疊結(jié)構(gòu)封裝的另一實施例的剖面圖10是本發(fā)明的多芯片偏移堆疊結(jié)構(gòu)封裝的另一實施例的剖面圖11是本發(fā)明的多芯片偏移堆疊結(jié)構(gòu)封裝的另一實施例的剖面圖12是本發(fā)明的多芯片偏移堆疊結(jié)構(gòu)封裝的另一實施例的剖面圖13是本發(fā)明的多芯片偏移堆疊結(jié)構(gòu)的另一實施例的剖面圖14是本發(fā)明的多個多芯片偏移堆疊結(jié)構(gòu)封裝的另一實施例的剖面圖。主要元件標記說明
10、 100、 400:堆疊型芯片封裝結(jié)構(gòu) 110、 410:電路基板 112、 122a、 122b、 122c、 122d:焊墊 120a、 120b、 120c、 120d:芯片 130:間隔物
140、 242、 420、 420a、 420b:導(dǎo)線
150、 430:封裝膠體
200:芯片
210:芯片主動面
220:芯片背面
230:黏著層
240:焊墊
250:焊線接合區(qū)
260:焊線區(qū)邊緣
30:多芯片偏移堆疊結(jié)構(gòu)
310:芯片本體
312a:第一焊墊
312b:第二焊墊
320:焊線接合區(qū)
330:第一保護層
332:第一開口
340:重新分布線路層
344:第三焊墊二開口 300:芯片結(jié)構(gòu) 400:重新分布層 50:多芯片偏移堆疊結(jié)構(gòu) 500 (a，b，c，d):芯片結(jié)構(gòu) 600:導(dǎo)線架 610:內(nèi)引腳群 6101 6104:內(nèi)引腳 6121-6124:內(nèi)引腳 620:芯片承座 630:匯流條 6301-6302:匯流條 632:絕緣層 634:金屬焊墊 6341 6343:金屬焊墊 640 (a i):金屬導(dǎo)線 70:多芯片偏移堆疊結(jié)構(gòu) a d:焊墊 a' d':焊墊
具體實施例方式
本發(fā)明在此所探討的方向為一種使用芯片偏移量堆疊的方式，來將多 個尺寸相近似的芯片堆疊成一種三維空間的封裝結(jié)構(gòu)。為了能徹底地了解 本發(fā)明，將在下列的描述中提出詳盡的步驟及其組成。顯然地，本發(fā)明的
施行并未限定芯片堆疊的方式的所屬領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細節(jié)。 另一方面，眾所周知的芯片形成方式以及芯片薄化等后段工藝的詳細步驟 并未描述于細節(jié)中，以避免造成本發(fā)明不必要的限制。然而，對于本發(fā)明 的較佳實施例，則會詳細描述如下，然而除了這些詳細描述之外，本發(fā)明 還可以廣泛地施行在其它的實施例中，且本發(fā)明的范圍不受限定，其以權(quán) 利要求為準。
在現(xiàn)代的半導(dǎo)體封裝工藝中，均是將一個已經(jīng)完成前段工藝(Front End Process)的晶片(wafer)先進行薄化處理(Thinning Process)，將芯 片的厚度研磨至2 20mil之間；然后，再涂布(coating)或網(wǎng)印(printing) 一層高分子(polymer)材料于芯片的背面，此高分子材料可以是一種樹 脂(resine)，特別是一種B-Stage樹脂。再通過一個烘烤或是照光工藝， 使得高分子材料呈現(xiàn)一種具有黏稠度的半固化膠；再接著，將一個可以移 除的膠帶(tape)貼附于半固化狀的高分子材料上；然后，進行晶片的切 割(sawing process)，使晶片成為一顆顆的芯片(die);最后，就可將一
顆顆的芯片與基板連接并且將芯片形成堆疊芯片結(jié)構(gòu)。
參照圖2A及圖2B，是完成前述工藝的芯片200的平面示意圖及剖面 示意圖。如圖2A所示,芯片200具有主動面210及相對主動面的背面220， 且芯片背面220上已形成黏著層230;在此要強調(diào)，本發(fā)明的黏著層230 并未限定為前述的半固化膠，此黏著層230的目的在與基板或是芯片形成 接合，因此，只要是具有此功能的黏著材料，均為本發(fā)明的實施方式，例 如膠膜(die attached film)。此外，在本發(fā)明的實施例中，芯片200的主 動面210上設(shè)置有多個焊墊240，且多個焊墊240已設(shè)置于芯片200的側(cè) 邊上，因此，可以形成一種多芯片偏移堆疊結(jié)構(gòu)30，如圖2C所示。而多 芯片偏移堆疊的結(jié)構(gòu)30以焊線接合區(qū)250的邊緣線260為對準線來形成, 因此可以形成類似階梯狀的多芯片偏移堆疊結(jié)構(gòu)30，在此要說明的是，邊 緣線260實際上是不存在芯片200上，其僅作為參照線。
此外，在本發(fā)明的實施例中，形成多芯片偏移堆疊的結(jié)構(gòu)30的最上 面的芯片，其上的多個焊墊240也可以進一步的設(shè)置于芯片的另一側(cè)邊上， 如圖2D所示，以便與基板接合時，可有較多的連接點。同時，形成多芯
片偏移堆疊結(jié)構(gòu)30的最上面的芯片，也可以是另一個尺寸的芯片，例如 一個尺寸較小的芯片，如圖2E所示。再次要強調(diào)的是，對于上述形成多 芯片偏移堆疊的結(jié)構(gòu)的芯片的焊墊240設(shè)置或是芯片的尺寸大小，本發(fā)明 并未加以限制，只要能符合上述說明的可形成多芯片偏移堆疊的結(jié)構(gòu)，均 為本發(fā)明的實施方式。
本發(fā)明在多芯片偏移堆疊的另一實施例中，是使用一種重新分布層 (Redistribution Layer; RDL)來將芯片上的焊墊設(shè)置到芯片的側(cè)邊上，
以便能形成多芯片偏移堆疊的結(jié)構(gòu)，而此重新分布線路層的實施方式說明如下。
請參照圖3A 3C，為本發(fā)明的具有重新分布線路層的芯片結(jié)構(gòu)的制 造過程示意圖。如圖3A所示，首先提供芯片本體310，并且在鄰近于芯 片本體310的單一側(cè)邊規(guī)劃出焊線接合區(qū)320，并將芯片本體310的主動 表面上的多個焊墊312區(qū)分為第一焊墊312a以及第二焊墊312b，其中第 一焊墊312a位于焊線接合區(qū)320內(nèi)，而第二焊墊312b則位于焊線接合區(qū) 320外。接著請參照圖3B，在芯片本體310上形成第一保護層330,其中 第一保護層330具有多個第一開口 332,以暴露出第一焊墊312a與第二焊 墊312b。然后在第一保護層330上形成重新分布線路層340。而重新分布 線路層340包括多條導(dǎo)線342與多個第三焊墊344，其中第三焊墊344位 于焊線接合區(qū)320內(nèi)，且這些導(dǎo)線342分別從第二焊墊312b延伸至第三 焊墊344，以使第二焊墊312b電連接于第三焊墊344。此外，重新分布線 路層340的材料，可以為金、銅、鎳、鈦化鎢、鈦或其它的導(dǎo)電材料。再 請參照圖3C，在形成重新分布線路層340后，將第二保護層350覆蓋于 重新分布線路層340上，而形成芯片300的結(jié)構(gòu)，其中第二保護層350具 有多個第二開口 352，以暴露出第一焊墊312a與第三焊墊344。
要強調(diào)的是，雖然上述的第一焊墊312a與第二焊墊312b是以外圍型 排列于芯片本體310的主動表面上，然而第一焊墊312a與第二焊墊312b 亦可以通過面陣列形態(tài)(area array type)或其它的形態(tài)排列于芯片本體310 上，當然第二焊墊312b亦是通過導(dǎo)線342而電連接于第三焊墊344 。另 外，本實施例亦不限定第三焊墊344的排列方式，雖然在圖3B中第三焊墊344與第一焊墊312a排列成兩列，并且沿著芯片本體310的單一側(cè)邊 排列，但是第三焊墊344與第一焊墊312a亦可以以單列、多列或是其它 的方式排列于焊線接合區(qū)320內(nèi)。
請繼續(xù)參照圖4A與圖4B，為圖3C中分別沿剖面線A-A，與B-B，所 表示的剖面示意圖。由上述圖3可知芯片300主要包括芯片本體310以及 重新分布層400所組成，其中重新分布層400由第一保護層330、重新分 布線路層340與第二保護層350所形成。芯片本體310具有焊線接合區(qū) 320，且焊線接合區(qū)320鄰近于芯片本體310的單一側(cè)邊。另外，芯片本 體310具有多個第一焊墊312a以及第二焊墊312b，其中第一焊墊312a 位于焊線接合區(qū)320內(nèi)，且第二焊墊312b位于焊線接合區(qū)320外。
第一保護層330設(shè)置于芯片本體310上，其中第一保護層330具有多 個第一開口 332，以暴露出這些第一焊墊312a與第二焊墊312b。重新分 布線路層340設(shè)置于第一保護層330上，其中重新分布線路層340從第二 焊墊312b延伸至焊線接合區(qū)320內(nèi)，且重新分布線路層340具有多個第 三焊墊344，其設(shè)置于焊線接合區(qū)320內(nèi)。第二保護層350覆蓋于重新分 布線路層340上，其中第二保護層350具有多個第二開口 352,以暴露出 這些第一焊墊312a與第三焊墊344。由于第一焊墊312a與第三焊墊344 均位于焊線接合區(qū)320內(nèi)，因此第二保護層350上的焊線接合區(qū)320以外 的區(qū)域便能夠提供一個承載的平臺，以承載另一個芯片結(jié)構(gòu)，因此，可以 形成一種多芯片偏移堆疊的結(jié)構(gòu)30。
請參照圖5A，為本發(fā)明的一種多芯片偏移堆疊的結(jié)構(gòu)50。多芯片偏 移堆疊結(jié)構(gòu)50由多個芯片500堆疊而成，其中芯片500上具有重新分布 層400，故可將芯片上的焊墊312b設(shè)置于芯片的焊線接合區(qū)320之上，因 此這種多芯片偏移堆疊結(jié)構(gòu)50以焊線接合區(qū)320的邊緣為對準線來形成。 而多個芯片500之間以高分子材料所形成的黏著層230來連接。此外，在 本發(fā)明的實施例中，形成多芯片偏移堆疊結(jié)構(gòu)50的最上面的芯片，可以 選擇保留焊墊312b的接點，如圖5B所示，以便與基板接合時，可有較多 的連接點，而形成此芯片結(jié)構(gòu)的方式如圖4B所示。同時，形成多芯片偏 移堆疊結(jié)構(gòu)50的最上面的芯片，也可以是另一個尺寸的芯片，例如一個
尺寸較小的芯片，如圖5C所示。再次要強調(diào)的是，對于上述形成多芯片 偏移堆疊結(jié)構(gòu)的芯片的焊墊設(shè)置或是芯片的尺寸大小，本發(fā)明并未加以限 制，只要能符合上述說明的可形成多芯片偏移堆疊的結(jié)構(gòu)，均為本發(fā)明的 實施方式。此外，在本發(fā)明的其它實施例中，還可以在芯片500的其它邊 緣區(qū)域設(shè)置焊線接合區(qū)，例如在焊線接合區(qū)320的對邊或是相鄰兩側(cè)邊規(guī) 劃出焊線接合區(qū)。由于，這些實施例只是焊線接合區(qū)位置的改變，故相關(guān) 的細節(jié)，在此不再多作贅述。
接著，本發(fā)明依據(jù)上述的多芯片偏移堆疊結(jié)構(gòu)30及50還提出一種堆 疊式芯片封裝結(jié)構(gòu)，并且詳細說明如下。同時，在如下的說明過程中，將 以多芯片偏移堆疊結(jié)構(gòu)50為例子進行，然而要強調(diào)的是，多芯片偏移堆 疊結(jié)構(gòu)30亦適用本實施例所披露的內(nèi)容。
首先，請參照圖6A及圖6B，為本發(fā)明的堆疊式芯片封裝結(jié)構(gòu)的平面 示意圖。如圖6A及第圖6B所示，堆疊式芯片封裝結(jié)構(gòu)包括導(dǎo)線架600 及多芯片偏移堆疊結(jié)構(gòu)50所組成，其中導(dǎo)線架600由多個成相對排列的 內(nèi)引腳群610、多個外引腳群(圖中未示出)以及芯片承座620所組成， 其中芯片承座620設(shè)置于多個相對排列的內(nèi)引腳群610之間，同時多個相 對排列的內(nèi)引腳群610與芯片承座620之間也可以形成高度差或是形成共 平面。在本實施例中，多芯片偏移堆疊結(jié)構(gòu)50設(shè)置在芯片承座620之上， 并且通過金屬導(dǎo)線640將多芯片偏移堆疊結(jié)構(gòu)50與導(dǎo)線架600的內(nèi)引腳 群610連接。
繼續(xù)請參照圖6A及圖6B，在本發(fā)明的堆疊式芯片封裝結(jié)構(gòu)的導(dǎo)線架 600中，還進一步包括至少一個匯流條630 (busbar)設(shè)置于芯片承座620 與多個相對排列的內(nèi)引腳群610之間,其中匯流條630可以釆用條狀設(shè)置， 如圖6A及圖6B所示；同時匯流條630也可以采用環(huán)狀設(shè)置，如圖7A及 圖7B所示。此外，如前所述，在芯片500的焊線接合區(qū)320里的焊墊 312a/344可以是單列排列，如圖6及圖7所示；也可以是雙列排列，本發(fā) 明并未限制。另外，為了使導(dǎo)線架600能夠提供更多的電接點，以作為電 源接點、接地接點或信號接點的電連接，在本發(fā)明中的匯流條630上還 設(shè)置絕緣層632并且在絕緣層632上再設(shè)置至少一個金屬焊墊634。如此
一來，使得匯流條630上多了許多的轉(zhuǎn)接焊墊，故可以提供電路設(shè)計上更 多的彈性及應(yīng)用。
此外，就上述的絕緣層632而言，其可利用涂布(coating)或是網(wǎng)印 (printing)高分子材料來形成，例如聚亞酰胺(polyimide， PI)，或是也可 以利用黏貼(attaching)的方式來形成，例如使用膠帶(die attached film)。 而金屬焊墊634則可利用電鍍(plating)工藝或是蝕刻(etching)工藝， 將金屬層形成在絕緣層632之上。在此要強調(diào)，本發(fā)明的絕緣層632可以 是設(shè)置在整個導(dǎo)線架630之上，當然也可以以多段方式形成在導(dǎo)線架630 之上，本發(fā)明也未加以限制。同時，絕緣層632上的多個金屬焊墊634則 可以選擇性地設(shè)置在絕緣層632上，如圖6A及圖6B所示；而圖7A及圖 7B則是將絕緣層632及金屬焊墊634設(shè)置在整個環(huán)形的匯流條630上的 示意圖。進一步說，本發(fā)明亦可以在金屬焊墊634上再形成絕緣層并且再 于此絕緣層上再一次的形成金屬焊墊，如此可使得匯流條630上再多了許 多的轉(zhuǎn)接焊墊。
接著說明本發(fā)明使用匯流條630來達成金屬導(dǎo)線640跳線連接的過 程，請再參照圖6A。圖6A顯示一個將芯片500上的焊墊a (a')及焊墊 c (c')與內(nèi)引腳6102 (6122)及內(nèi)引腳6104 (6124)連接的示意圖。很 明顯地，本實施例可以利用匯流條6301及匯流條6302上的多個金屬焊墊 634作為轉(zhuǎn)接點來達到將焊墊a (a')及焊墊c (c')與內(nèi)引腳6102 (6122) 及內(nèi)引腳6104 (6124)跳線連接，而不會產(chǎn)生金屬導(dǎo)線640相互跨越的情 形。例如，先以一條金屬導(dǎo)線640將芯片500上的焊墊a先連接到匯流條 6301上的金屬焊墊6341 ，然后再以另一條金屬導(dǎo)線640將匯流條6301上 的金屬焊墊6341與內(nèi)引腳6102連接。因此，可以達到將焊墊a與內(nèi)引腳 6102完成連接，而避免將焊墊a直接與內(nèi)引腳6102時所必須跨越另一條 連接焊墊b及內(nèi)引腳6101的金屬導(dǎo)線640。然后，進行將焊墊c與內(nèi)引腳 6102跳線連接，先以一條金屬導(dǎo)線640將芯片500上的焊墊c先連接到匯 流條6301上的金屬焊墊6342 ，然后再以另 一條金屬導(dǎo)線640將匯流條6301 上的金屬焊墊6342與內(nèi)引腳6104連接。因此，可以達到將焊墊c與內(nèi)引 腳6104完成連接，而避免將焊墊c直接與內(nèi)引腳6102連接時，所必須跨越另一條連接焊墊d及內(nèi)引腳6103的金屬導(dǎo)線640。而在另一側(cè)邊的焊墊 a'及焊墊c'與內(nèi)引腳6122及內(nèi)引腳6124跳線連接過程也是使用匯流條 6302上的金屬焊墊6343及金屬焊墊6344作為轉(zhuǎn)接點來形成連接，而此連 接過程與前述相同，因此在完成焊墊a'及焊墊c'與內(nèi)引腳6122及內(nèi)引腳 6124的連接后，也不會產(chǎn)生金屬導(dǎo)線640相互跨越的情形。
而在另一實施例中，如圖6B所示，當芯片500上有多個焊墊必須要 進行跳線連接時，即可使用多條匯流條630的結(jié)構(gòu)來達成。圖6B也是顯 示一個將芯片500上的焊墊a (a，)及焊墊c (c')與內(nèi)引腳6102 (6122) 及內(nèi)引腳6104 (6124)連接的示意圖。很明顯地，本實施例可以利用匯流 條6301及匯流條6302上的多個金屬焊墊634作為轉(zhuǎn)接點來達到將焊墊a
(a')及焊墊c (c')與內(nèi)引腳6102 (6122)及內(nèi)引腳6104 (6124)跳線 連接，而不會產(chǎn)生金屬導(dǎo)線640相互跨越的情形。例如，先以一條金屬導(dǎo) 線640將芯片500上的焊墊a先連接到匯流條6301上的金屬焊墊6341 ， 然后再以另一條金屬導(dǎo)線640將匯流條6301上的金屬焊墊6341與內(nèi)引腳 6102連接；接著，以一條金屬導(dǎo)線640將芯片500上的焊墊b連接到匯流 條6302上的金屬焊墊6343，然后再以另一條金屬導(dǎo)線640將匯流條6302 上的金屬焊墊6343與內(nèi)引腳6101連接。因此，可以達到將焊墊a與內(nèi)引 腳6102連接以及將焊墊b與內(nèi)引腳6101連接，而不會產(chǎn)生金屬導(dǎo)線640 相互跨越的情形。然后，進行將焊墊c與內(nèi)引腳6104連接，同樣地，以 一條金屬導(dǎo)線640將芯片500上的焊墊c先連接到匯流條6301上的金屬 焊墊6342 ，然后再以另 一條金屬導(dǎo)線640將匯流條6301上的金屬焊墊6342 與內(nèi)引腳6104連接；接著，以一條金屬導(dǎo)線640將芯片500上的焊塾d 連接到匯流條6302上的金屬焊墊6344，然后再以另一條金屬導(dǎo)線640將 匯流條6302上的金屬焊墊6344與內(nèi)引腳6103連接。因此，可以達到將 焊墊c與內(nèi)引腳6104連接以及將焊墊d與內(nèi)引腳6103連接，而不會產(chǎn)生 金屬導(dǎo)線640相互跨越的情形。而在另一側(cè)邊的焊墊(a' d')與內(nèi)引腳
(6121 6124)跳線連接過成也是使用相同的過程，因此也不會產(chǎn)生金屬 導(dǎo)線640相互跨越的情形。
因此，本發(fā)明的通過導(dǎo)線架600中的匯流條630來作為多個轉(zhuǎn)接點的
結(jié)構(gòu)，在進行電路連接而必須跳線連接時，可以避免金屬導(dǎo)線的交錯跨越， 而造成不必要的短路，使得封裝完成的芯片產(chǎn)生可靠性的問題，同時，具
有匯流條630時，也可使得電路設(shè)計時可以更彈性。而在圖7的實施例中， 也可依匯流條630的結(jié)構(gòu)進行金屬導(dǎo)線的連接。
另外，要再次強調(diào)，本發(fā)明的多芯片偏移堆疊結(jié)構(gòu)50系接于導(dǎo)線架 600之上，其中多芯片偏移堆疊結(jié)構(gòu)50中的多個芯片500，其可以是相同 尺寸及相同功能的芯片(例如內(nèi)存芯片)，或是多個芯片500中的芯片 尺寸及功能不相同(例如最上層的芯片是驅(qū)動芯片而其它的芯片則是內(nèi) 存芯片)，如圖2E及圖5C所示。而對于多芯片偏移堆疊的芯片尺寸或是 芯片功能等，并非本發(fā)明的特征，于此便不再贅述。
接著請參照圖8，為本發(fā)明沿圖6A沿AA線段剖面的多芯片偏移堆 疊封裝結(jié)構(gòu)的剖面示意圖。如圖8所示，導(dǎo)線架600與多芯片偏移堆疊結(jié) 構(gòu)50之間是由多條金屬導(dǎo)線640來連接，其中導(dǎo)線架600由多個相對排 列的內(nèi)引腳群610、多個外引腳群(圖中未示出)以及芯片承座620所組 成，而芯片承座620設(shè)置于多個相對排列的內(nèi)引腳群610之間，且與多個 相對排列的內(nèi)引腳群610形成高度差，以及匯流條63 0設(shè)置于內(nèi)引腳群610 與芯片承座620之間；在本實施例中的匯流條630是與芯片承座620成共 平面的設(shè)置。金屬導(dǎo)線640以引線接合工藝將金屬導(dǎo)線640a的一端連接 于芯片500a的第一焊墊312a或第三焊墊344 (例如前述圖3中第一焊墊 312a或第三焊墊344)，而金屬導(dǎo)線640a的另一端則連接于芯片結(jié)構(gòu)500b 的第一焊墊312a或第三焊墊344;接著，將金屬導(dǎo)線640b的一端連接于 芯片500b的第一焊墊312a或第三焊墊344上，然后再將金屬導(dǎo)線640b 的另一端連接至芯片500c的第一焊墊312a或第三焊墊344上；接著再重 復(fù)金屬導(dǎo)線640a及640b的過程，以金屬導(dǎo)線640c來將芯片500c與芯片 500d完成電連接；再接著，以金屬導(dǎo)線640d將芯片500a與導(dǎo)線架600 的多個相對排列的內(nèi)引腳群610完成電連接。如此一來，通過金屬導(dǎo)線 640a、 640b、 640c及640d等逐層完成連接后，便可以將芯片500a、 500b、 500c及500d電連接于導(dǎo)線架600，其中這些金屬導(dǎo)線640的材質(zhì)可以使 用金。
同時，由于本實施例的導(dǎo)線架600上設(shè)置有金屬焊墊634的匯流條 630，其可作為包括電源接點、接地接點或信號接點的電連接。例如， 當匯流條630上的金屬焊墊634作為電路連接的轉(zhuǎn)接點時，故可將金屬導(dǎo) 線640e的一端連接于芯片500a的焊墊(例如焊墊a，)上，而金屬導(dǎo)線 640e的另一端連接至匯流條(例如匯流條6302)之上或是選擇性地連 接至一個或多個金屬焊墊(例如金屬焊墊6343)之上，然后再由金屬導(dǎo) 線640h將金屬焊墊6343連接至某一個內(nèi)引腳(例如內(nèi)引腳6122)上。 此外，多芯片偏移堆疊結(jié)構(gòu)50最上層的芯片500d,其也可再將其上的多 個焊墊設(shè)置于芯片的另一側(cè)邊上，如圖2D及圖5B所示。故在芯片500d 的另一側(cè)邊，則可通過多條金屬導(dǎo)線640g來將芯片500d (例如焊墊b) 與內(nèi)引腳群610 (例如內(nèi)引腳6101)連接。然后將金屬導(dǎo)線640f的一 端連接于芯片500d的焊墊(例如焊墊a)上，而金屬導(dǎo)線640f的另一 端連接至匯流條(例如匯流條6301)之上或是選擇性地連接至一個或多 個金屬焊墊(例如金屬焊墊6341)之上，然后再由金屬導(dǎo)線640i將金 屬焊墊6341連接至某一個內(nèi)引腳(例如內(nèi)引腳6102)上。
由于匯流條630上已設(shè)置有一個或多個絕緣層632以及位于絕緣層 632上的多個金屬焊墊634，可以使得多芯片堆疊結(jié)構(gòu)50上的焊墊連接方 式更具彈性，例如，可以利用此匯流條630的結(jié)構(gòu)，將某幾個金屬焊墊634 設(shè)定為接地接點，而某幾個金屬焊墊634則設(shè)定為電源接點，甚至于可以 將設(shè)定某幾個金屬焊墊634也設(shè)定為信號接點。因此，這些金屬焊墊634 的設(shè)置，則形成類似轉(zhuǎn)接焊墊的功能。故當多芯片堆疊結(jié)構(gòu)50上的焊墊 需要跳線或跨線才能完成電路的連接時，就不需要橫向跨過其它的金屬導(dǎo) 線，而可通過金屬焊墊634的轉(zhuǎn)接來完成。如此，就不會產(chǎn)生為了跨越其
它金屬導(dǎo)線而使要跨越的金屬導(dǎo)線的弧度增加，也因此不但可以增加電路 設(shè)計或是應(yīng)用上的彈性，也可以有效的提高封裝工藝的產(chǎn)能及可靠性。
另外，還要強調(diào)的是，芯片500b直接堆疊于芯片500a上，兩者間是 以高分子材料230作為黏著層來固接在一起，并且芯片500b是堆疊于芯 片500a的焊線接合區(qū)320以外的區(qū)域，如圖5a至圖5c所示，是以后續(xù) 的引線接合工藝能夠順利地進行。此外，本實施例并未限制金屬導(dǎo)線640的引線接合工藝，故其也可以選擇由芯片500d上的焊墊向芯片500a的方 向來依次連接，最后再將芯片500a與導(dǎo)線架600連接。
接著請參照圖9，為本發(fā)明沿圖6B BB線段剖面的多芯片偏移堆疊結(jié) 構(gòu)的另一實施例的剖面示意圖。如圖9所示，圖9與圖8的差異處在于圖 9中的匯流條630是使用多個匯流條的結(jié)構(gòu)，而上述多個匯流條630的設(shè) 置方式可以是圖6B的條狀設(shè)置，也可以是圖7B中的環(huán)狀設(shè)置。同樣的， 在本實施例中的匯流條630上也設(shè)置有一個或多個絕緣層632以及位于絕 緣層632上的多個金屬焊墊634。很明顯地，由于匯流條數(shù)量的增加，使 得可以作為轉(zhuǎn)接焊墊的數(shù)量也就增加，因此可以使得多芯片堆疊結(jié)構(gòu)50 上的焊墊連接方式更具彈性，例如，可以利用此匯流條630的結(jié)構(gòu)，將某 幾個金屬焊墊634或是某一個匯流條630上的金屬焊墊634設(shè)定為接地接 點，而某幾個金屬焊墊634或是某一個匯流條630上的金屬焊墊634則可 以設(shè)定為電源接點，甚至于可以將某幾個金屬焊墊634或是某一個匯流條 630上的金屬焊墊634也設(shè)定為信號接點。因此，這些金屬焊墊634的設(shè) 置，則形成類似轉(zhuǎn)接焊墊的功能。除此之外，還可通過匯流條630之間的 連接，可使匯流條630作為包括電源接點、接地接點或信號接點的電連 接更具彈性。故當多芯片堆疊結(jié)構(gòu)50上的焊墊需要跳線或跨線才能完成 電路的連接時,就不需要橫向跨過其它的金屬導(dǎo)線，而可通過金屬焊墊634
的轉(zhuǎn)接來完成。如此，就不會產(chǎn)生為了跨越其它金屬導(dǎo)線而使要跨越的金 屬導(dǎo)線的弧度增加，也因此不但可以增加電路設(shè)計或是應(yīng)用上的彈性，也 可以有效的提高封裝工藝的產(chǎn)能及可靠性。而在圖9中的導(dǎo)線架600與多 芯片偏移堆疊結(jié)構(gòu)50之間使用復(fù)數(shù)條導(dǎo)線640的連接過程與圖6B及圖8 相同，在此不再贅述。
接著請參照圖10,為本發(fā)明沿圖6A沿AA線段剖面的多芯片偏移堆 疊結(jié)構(gòu)的另一實施例的剖面示意圖。如圖IO所示，導(dǎo)線架600與多芯片 偏移堆疊結(jié)構(gòu)50之間由多條導(dǎo)線640來連接，其中導(dǎo)線架600系由多個 相對排列的內(nèi)引腳群610、多個外引腳群(圖中未示出)以及芯片承座620 所組成，而芯片承座620系設(shè)置于多個相對排列的內(nèi)引腳群610之間，且 與多個相對排列的內(nèi)引腳群610形成高度差，以及至少一條或是至少一個
環(huán)狀的匯流條630設(shè)置在內(nèi)引腳群610與芯片承座620之間，特別的是在 本實施例中的匯流條630是與內(nèi)引腳群610成共平面的設(shè)置，其中在匯流 條630上也設(shè)置有一個或多個絕緣層632以及位手絕錄層上的多個金 屬焊墊634。接著，當多芯片偏移堆疊結(jié)構(gòu)50與導(dǎo)線架600接合后，即進 行導(dǎo)線架600與多芯片偏移堆疊結(jié)構(gòu)50之間的打線連接，由于將導(dǎo)線架 600與多芯片偏移堆疊結(jié)構(gòu)50以金屬導(dǎo)線640連接的過程與上述實施例相 同，且引線接合工藝并非本發(fā)明的特征，于此便不再贅述。同時，由于本 實施例的導(dǎo)線架600上設(shè)置有匯流條630以及多個金屬焊墊634，因此也 可以通過導(dǎo)線640的連接，用以作為包括電源接點、接地接點或信號接 點的電連接,也就是說可以將多芯片偏移堆疊結(jié)構(gòu)50上的第一焊墊312a 或第三焊墊344選擇性地與匯流條630上的金屬焊墊634連接。在此要強 調(diào)，雖然圖10的匯流條630為條狀結(jié)構(gòu)或是環(huán)狀結(jié)構(gòu)的示意圖，然而在
實施的應(yīng)用上，可以視電路的設(shè)計以及復(fù)雜情形而使用多條匯流條；而對 多條匯流條630之間的應(yīng)用與圖6、圖7及圖8的實施例相同，于此也不
再贅述。
再接著請再參照圖11 ，為本發(fā)明沿圖6A沿AA線段剖面的多芯片偏 移堆疊結(jié)構(gòu)的再一實施例的剖面示意圖。如圖11所示，導(dǎo)線架600與多 芯片偏移堆疊結(jié)構(gòu)50之間由多條導(dǎo)線640來連接，其中導(dǎo)線架600由多 個相對排列的內(nèi)引腳群610、多個外引腳群(圖中未示出)以及芯片承座 620所組成，而芯片承座620設(shè)置于多個相對排列的內(nèi)引腳群610之間， 且與多個相對排列的內(nèi)引腳群610形成高度差，以及至少一條或是至少一 個環(huán)狀的匯流條630設(shè)置在內(nèi)引腳群610與芯片承座620之間。很明顯地， 圖11與圖8及圖10的導(dǎo)線架600與多芯片偏移堆疊結(jié)構(gòu)50之間的結(jié)構(gòu) 近似相同，其間的差異僅在于匯流條630的設(shè)置高度不相同，其中圖11 中的匯流條630設(shè)置于導(dǎo)線架600的內(nèi)引腳群610與芯片承座620之間， 并且匯流條630與內(nèi)引腳群610及芯片承座620三者之間具有高度差，其 中在匯流條630上也設(shè)置有一個或多個絕緣層632以及位于絕緣層632上 的多個金屬焊墊634。同樣的，由于弓l線接合工藝并非本發(fā)明的特征，于 此便不再贅述。同時，由于本實施例的導(dǎo)線架600上設(shè)置有匯流條630以
及多個金屬焊墊634，因此也可以通過導(dǎo)線640的連接，用以作為包括電 源接點、接地接點或信號接點的電連接，也就是說可以將多芯片偏移 堆疊結(jié)構(gòu)50上的第一焊墊312a或第三焊墊344選擇性地與匯流條630上 的金屬焊墊634連接。在此要強調(diào)，雖然圖11的匯流條630為條狀結(jié)構(gòu) 或是環(huán)狀結(jié)構(gòu)的示意圖，然而在實施的應(yīng)用上，可以視電路的設(shè)計以及復(fù) 雜情形而使用多條匯流條；而對多條匯流條630之間的應(yīng)用與圖6、圖7 及圖8的實施例相同，于此也不再贅述。
接著再請參照圖12所示，為本發(fā)明沿圖6A沿AA線段剖面的多芯片 偏移堆疊結(jié)構(gòu)的再一實施例的剖面示意圖。如圖12所示，在本實施例中 的導(dǎo)線架600由多個相對排列的內(nèi)引腳群610、多個外引腳群(未標示于 圖上)以及芯片承座620所組成，而芯片承座620設(shè)置于多個相對排列的 內(nèi)引腳群610之間，且與多個相對排列的內(nèi)引腳群610形成共平面的結(jié)構(gòu)， 以及至少一條設(shè)置在內(nèi)引腳群610與芯片承座620之間的匯流條630,其 中匯流條630與內(nèi)引腳群610與芯片承座620之間會形成高度差，而在匯 流條630上也設(shè)置有一個或多個絕緣層632以及位于絕緣層632上的多個 金屬焊墊634。同樣的，當多芯片偏移堆疊結(jié)構(gòu)50與導(dǎo)線架600接合后， 進行金屬導(dǎo)線640的打線連接，由于將導(dǎo)線架600與多芯片偏移堆疊結(jié)構(gòu) 50以金屬導(dǎo)線640連接的過程與上述實施例相同，且引線接合工藝并非本 發(fā)明的特征，于此便不再贅述。同時，由于本實施例的導(dǎo)線架600上設(shè)置 有匯流條630以及多個金屬焊墊634,因此也可以通過導(dǎo)線640的連接， 用以作為包括電源接點、接地接點或信號接點的電連接，也就是說可 以將多芯片偏移堆疊結(jié)構(gòu)50上的第一焊墊312a或第三焊墊344選擇性地 與匯流條630上的金屬焊墊634連接。在此仍然要強調(diào)，雖然第12圖的 匯流條630為條狀結(jié)構(gòu)或是環(huán)狀結(jié)構(gòu)的示意圖，然而在實施的應(yīng)用上，可
以視電路的設(shè)計以及復(fù)雜情形而使用多條匯流條；而對多條匯流條630之 間的應(yīng)用與圖6及圖7的實施例相同，于此也不再贅述。
通過以上的說明，本發(fā)明中所述的實施例并未限制堆疊芯片500的數(shù) 量，凡所屬技術(shù)領(lǐng)域的技術(shù)人員應(yīng)可依據(jù)上述所披露的方法，而制造出具 有三個以上的芯片500的堆疊式芯片封裝結(jié)構(gòu)。同時，本發(fā)明的多芯片偏移堆疊結(jié)構(gòu)50的堆疊方向也不限定實施例中所披露者，其亦可將芯片500 的堆疊方向以相對于先前實施例中所披露的方向進行偏移量的堆疊，如圖 13所示。至于圖13中的多芯片偏移堆疊結(jié)構(gòu)70之間的芯片接合方式、堆 疊式芯片結(jié)構(gòu)70與導(dǎo)線架600接合的方式以及使用金屬導(dǎo)線640連接多 芯片偏移堆疊結(jié)構(gòu)70與導(dǎo)線架600的方式等等，均與先前所述實施例相 同，于此便不再贅述。
由于導(dǎo)線架600上的內(nèi)引腳群610是相對排列的，故本發(fā)明還提出一 種將不同方向的多芯片偏移堆疊結(jié)構(gòu)50、 70共同設(shè)置于一導(dǎo)線架600的 芯片承座620之上，如圖14所示。同樣的，圖14中的多芯片偏移堆疊結(jié) 構(gòu)50、 70與導(dǎo)線架600接合的方式以及以金屬導(dǎo)線640來連接多芯片偏 移堆疊結(jié)構(gòu)50、 70與導(dǎo)線架600的方式，均與先前所述實施例相同，于 此便不再贅述。同時，由于本實施例的導(dǎo)線架600上設(shè)置有匯流條630且 在匯流條630上也設(shè)置有一個或多個絕緣層632以及位于絕緣層632上的 多個金屬焊墊634。由于芯片數(shù)量的增加，相對的會使得電路設(shè)計更加復(fù) 雜，然而本實施例的導(dǎo)線架600上設(shè)置有匯流條630以及多個金屬焊墊 634，因此也可以通過金屬導(dǎo)線640的連接，用以作為包括電源接點、接 地接點或信號接點的電連接。當多個多芯片偏移堆疊結(jié)構(gòu)50上的每個 第一焊墊312a或第三焊墊344可以選擇性地與匯流條630上的金屬焊墊 634連接。在此要強調(diào)，雖然圖14的匯流條630為條狀結(jié)構(gòu)或是環(huán)狀結(jié)構(gòu) 的示意圖，而在實施的應(yīng)用上，可以視電路的設(shè)計以及復(fù)雜情形而使用多 條匯流條。此外，也要再次強調(diào)，對于本實施例中的多條匯流條630之間 的應(yīng)用與圖6、圖7及圖8的實施例相同，于此也不再贅述。同時，匯流 條630的設(shè)置位置則可以包括前述圖8至圖12的實施方式。
顯然地，依照上面實施例中的描述，本發(fā)明可能有許多的修正與差異。 因此需要在權(quán)利要求的范圍內(nèi)加以理解，除了上述詳細的描述外，本發(fā)明 還可以廣泛地在其它的實施例中施行。上述僅為本發(fā)明的較佳實施例而 已，并非用以限定本發(fā)明的權(quán)利要求；凡其它未脫離本發(fā)明所揭示的精神 下所完成的等效改變或改進，均應(yīng)包含在權(quán)利要求范圍內(nèi)。
權(quán)利要求
1.一種在匯流條設(shè)置有轉(zhuǎn)接焊墊的導(dǎo)線架結(jié)構(gòu)，包含多個相對排列的內(nèi)引腳以及一個芯片承座設(shè)置于上述多個相對排列的內(nèi)引腳之間并且與上述多個相對排列的內(nèi)引腳形成高度差以及至少一個匯流條設(shè)置于上述多個相對排列的內(nèi)引腳與該芯片承座之間，其特征在于該匯流條上還被覆絕緣層，該絕緣層上選擇性地形成多個金屬焊墊。
2. 根據(jù)權(quán)利要求1所述的導(dǎo)線架結(jié)構(gòu)，其特征在于該匯流條與該 芯片承座形成共平面。
3. 根據(jù)權(quán)利要求1所述的導(dǎo)線架結(jié)構(gòu)，其特征在于該匯流條與內(nèi) 引腳形成共平面。
4. 根據(jù)權(quán)利要求1所述的導(dǎo)線架結(jié)構(gòu)，其特征在于該匯流條與上 述多個相對排列的內(nèi)引腳及該芯片承座形成高度差。
5. 根據(jù)權(quán)利要求1所述的導(dǎo)線架結(jié)構(gòu)，其特征在于該匯流條上的 該絕緣層為聚亞酰胺或膠膜。
6. 根據(jù)權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征在于該匯流條上的該 金屬焊墊可以是由電鍍工藝或是蝕刻工藝形成在該絕緣層上。
7. 根據(jù)權(quán)利要求1所述的導(dǎo)線架結(jié)構(gòu)結(jié)構(gòu)，其特征在于該匯流條 為環(huán)狀排列。
8. 根據(jù)權(quán)利要求1所述的導(dǎo)線架結(jié)構(gòu)結(jié)構(gòu)，其特征在于該匯流條 為條狀排列。
9. 一種在導(dǎo)線架設(shè)置有轉(zhuǎn)接焊墊的匯流條的堆疊式封裝結(jié)構(gòu)，其特征 在于包含導(dǎo)線架，由多個相對排列的內(nèi)引腳、多個外引腳以及芯片承座所組成， 其中該芯片承座設(shè)置于上述多個相對排列的內(nèi)引腳之間，且與上述多個相 對排列的內(nèi)引腳形成高度差；多芯片偏移堆疊結(jié)構(gòu)，由多個芯片堆疊而成，該多芯片偏移堆疊結(jié)構(gòu)設(shè)置于該芯片承座上且與上述多個相對排列的內(nèi)引腳形成電連接；封裝體，包覆上述多個半導(dǎo)體芯片裝置及該導(dǎo)線架，上述多個外引腳 伸出于該封裝體外；以及至少一個匯流條，設(shè)置于上述多個相對排列的內(nèi)引腳與該芯片承座之 間，該匯流條上還被覆絕緣層，該絕緣層上選擇性地形成多個金屬焊墊。
10. 根據(jù)權(quán)利要求9所述的封裝結(jié)構(gòu)，其特征在于該匯流條與該芯 片承座形成共平面。
11. 根據(jù)權(quán)利要求9所述的封裝結(jié)構(gòu)，其特征在于該匯流條與內(nèi)引 腳形成共平面。
12. 根據(jù)權(quán)利要求9所述的封裝結(jié)構(gòu)，其特征在于該匯流條與上述 多個相對排列的內(nèi)弓I腳與該芯片承座形成高度差。
13. 根據(jù)權(quán)利要求9所述的封裝結(jié)構(gòu)，其特征在于該金屬焊墊上 可再被覆第二絕緣層，并于該第二絕緣層上選擇性地形成多個第二金 屬焊墊。
14. 根據(jù)權(quán)利要求9所述的封裝結(jié)構(gòu)，其特征在于該多芯片偏移 堆疊結(jié)構(gòu)中的每一該芯片包括芯片本體，具有焊線接合區(qū)域，該焊線接合區(qū)域鄰近于該芯片本 體的單一側(cè)邊或相鄰兩側(cè)邊，其中該芯片本體具有多個位于該焊線接 合區(qū)域內(nèi)的第一焊墊以及多個位于該焊線接合區(qū)域外的第二焊墊；第一保護層，設(shè)置于該芯片本體上，其中該第一保護層具有多個 第一開口，以暴露出上述這些第一焊墊與上述這些第二焊墊；重新分布線路層，設(shè)置于該第一保護層上，其中該重新分布線路 層從上述這些第二焊墊延伸至該焊線接合區(qū)域內(nèi)，而該重新分布線路 層具有多個位于該焊線接合區(qū)域內(nèi)的第三焊墊；以及第二保護層，覆蓋于該重新分布線路層上，其中該第二保護層具 有多個第二開口，以暴露出上述這些第一焊墊以及上述這些第三焊墊。
15. —種在導(dǎo)線架設(shè)置有轉(zhuǎn)接焊墊的堆疊式封裝結(jié)構(gòu)，其特征在于包含導(dǎo)線架，由多個外引腳、多個相對排列的內(nèi)引腳以及芯片承座所組成， 其中該芯片承座設(shè)置于上述多個相對排列的內(nèi)引腳之間，且與上述多個相 對排列的內(nèi)引腳形成高度差；多個多芯片偏移堆疊結(jié)構(gòu)，設(shè)置于該芯片承座上且與上述多個相對排列的內(nèi)引腳形成電連接；及封裝體，包覆上述多個多芯片偏移堆疊結(jié)構(gòu)及該導(dǎo)線架，上述多個外 引腳系伸出于該封裝體外；其中該導(dǎo)線架中包括至少一個匯流條，設(shè)置于上述多個相對排列的內(nèi) 引腳與該芯片承座之間，該匯流條上還被覆一絕緣層，該絕緣層上選擇性 地形成多個金屬焊墊。
全文摘要
本發(fā)明提供了一種在導(dǎo)線架中設(shè)置有轉(zhuǎn)接焊墊的匯流條的堆疊式芯片封裝結(jié)構(gòu)，其包含一個由多個相對排列的內(nèi)引腳群、多個外引腳群以及芯片承座所組成的導(dǎo)線架，其中芯片承座是設(shè)置于多個相對排列的內(nèi)引腳群之間，且與多個相對排列的內(nèi)引腳群形成高度差；堆疊式芯片裝置是由多個芯片堆疊形成，設(shè)置于芯片承座上且多個芯片與多個相對排列的內(nèi)引腳群形成電連接；以及一個封裝體，用以包覆堆疊式芯片裝置及導(dǎo)線架；其中導(dǎo)線架中包括至少一個匯流條，是設(shè)置于多個相對排列的內(nèi)引腳群與該芯片承座之間且匯流條上還被覆絕緣層，而絕緣層上選擇性地形成多個金屬焊墊。
文檔編號H01L23/495GK101174605SQ20061015039
公開日2008年5月7日 申請日期2006年11月1日 優(yōu)先權(quán)日2006年11月1日
發(fā)明者杜武昌, 沈更新 申請人:南茂科技股份有限公司;百慕達南茂科技股份有限公司